simulare intel UG-20093 ModelSim FPGA Edition

ModelSim* – Intel® FPGA Edition Simulare Quick-Start Intel® Quartus® Prime Pro Edition

Acest document demonstrează cum se simulează un design Intel® Quartus® Prime Pro Edition în simulatorul ModelSim* – Intel FPGA Edition. Simularea designului vă verifică designul înainte de programarea dispozitivului. Software-ul Intel Quartus Prime generează simulare files pentru simulatoarele EDA acceptate în timpul compilării designului.
Figura 1. ModelSim – Intel FPGA Edition

Simularea proiectării implică generarea de simulare files, compilarea modelelor de simulare, rularea simulării și viewa rezultatelor. Următorii pași descriu acest flux:

1. Deschideți Example Design la pagina 4
2. Specificați setările instrumentului EDA la pagina 4
3. Generați un șablon de script de configurare a simulatorului la pagina 5
4. Modificați scriptul de configurare a simulatorului la pagina 6
5. Compilați și simulați designul la pagina 8
6. View Forme de undă de semnal la pagina 9
7. Adăugați semnale la simulare la pagina 11
8. Reluați simularea la pagina 12
9. Modificați bancul de testare de simulare la pagina 12

Deschideți Example Design

PLL_RAM exampDesign-ul include nuclee Intel FPGA IP pentru a demonstra fluxul de simulare de bază. Descărcați example design files și deschideți proiectul în software-ul Intel Quartus Prime.
Nota: Această pornire rapidă necesită o înțelegere de bază a sintaxei limbajului de descriere a hardware-ului și a fluxului de proiectare Intel Quartus Prime, așa cum descrie Instruirea online Intel Quartus Prime Pro Edition Foundation.

1. Descărcați și dezarhivați designul Quartus_Pro_PLL_RAM.zip example.
2. Lansați versiunea software Intel Quartus Prime Pro Edition 19.4 sau o versiune ulterioară.
3. Pentru a deschide example proiectul de design, faceți clic File ➤ Deschideți Proiect, selectați proiectul pll_ram.qpf file, apoi faceți clic pe OK.

Figura 2. Proiectul pll_ram din Intel Quartus Prime Pro Edition

Specificați setările instrumentului EDA

Specificați setările instrumentului EDA pentru a genera simularea files pentru simulatoare acceptate.

1. În software-ul Intel Quartus Prime, faceți clic pe Atribuții ➤ Setări ➤ Setări instrument EDA.
2. Sub Simulare, selectați ModelSim-Intel FPGA ca nume de instrument. Păstrați setările implicite pentru Format pentru netlist de ieșire și pentru directorul de ieșire.

Generați un șablon de script de configurare a simulatorului

Scripturile de configurare a simulatorului vă ajută să simulați nucleele IP în design. Urmați acești pași pentru a genera șablonul de script de configurare a simulatorului specific furnizorului pentru modulele IP din example design. Apoi puteți personaliza acest șablon pentru obiectivele dvs. specifice de simulare.

1. Pentru a compila designul, faceți clic pe Procesare ➤ Începe compilarea. Fereastra Mesaje indică când compilarea este completă.
2. Faceți clic pe Tools ➤ Generate Simulator Setup Script for IP. Păstrați directorul implicit de ieșire și Folosiți căi relative ori de câte ori este posibil setarea pentru scriptul de configurare file. Șablonul de script de configurare se generează în directorul pe care îl specificați.

Figura 3. Caseta de dialog IP Generare Simulator Setup Scripts

Modificați Scriptul de configurare a simulatorului

Modificați scriptul de configurare al simulatorului generat pentru a activa comenzi specifice care simulează nucleele IP din proiect.

1. Într-un editor de text, deschideți /PLL_RAM/mentor/msim_setup.tcl file.
2. Creați un text nou file cu numele mentor_example.do și salvați-l în directorul /PLL_RAM/mentor/.
3. În fișierul msim_setup.tcl file, copiați secțiunea de cod inclusă în comentariile șablon de NIVEL SUPERIOR – ÎNCEPE și șablon de NIVEL SUPERIOR – sfârșit, apoi inserați acest cod în noul mentor_example.do file.
4. În mentor_example.do file, ștergeți caracterele cu o singură liră (#) care preced următoarele linii evidențiate pentru a activa comenzile de compilare:

Figura 4. Decomentați comenzile de simulare evidențiate din script

1. Înlocuiți următoarele rânduri în mentor_exampscriptul le.do:

Tabelul 1. Specificați valori în mentor_example.do Script

Înlocuiți această linie	Cu această linie
setați QSYS_SIMDIR	.. /
vlog files>	vlog -vlog01compat -work work ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
setați TOP_LEVEL_NAME	setați TOP_LEVEL_NAME tb
alerga -a	adauga val * view structura view semnalele rulează -toate

1. Salvați /PLL_RAM/mentor/mentor_example.do file. Următoarea figură arată mentor_example.do file după finalizarea revizuirilor:

Figura 5. Scriptul de configurare a simularii IP de nivel superior finalizat

Compilați și simulați designul

Rulați mentor_ex de nivel superiorampScriptul le.do în software-ul ModelSim – Intel FPGA Edition pentru a compila și simula designul dumneavoastră.

1. Lansați software-ul ModelSim – Intel FPGA Edition. ModelSim – Intel FPGA Edition GUI organizează elementele simulării dumneavoastră în ferestre și file separate.
2. Din directorul de proiect PLL_RAM, deschideți testbench_1.v file. În mod similar, deschideți mentor/mentor_example.do file.
3. Pentru a afișa fereastra Transcriere, faceți clic View ➤ Transcript. Puteți introduce comenzi pentru ModelSim – Intel FPGA Edition direct în fereastra Transcriere.
4. Tastați următoarea comandă în fereastra Transcriere și apoi apăsați Enter: do mentor_example.do

Designul compilează și simulează, conform specificațiilor dvs. din mentor_example.no script. Următoarea figură prezintă simulatorul ModelSim – Intel FPGA Edition:

Figura 6. ModelSim – Intel FPGA Edition GUI

View Forme de undă de semnal

Urmați acești pași pentru a view semnale în forma de undă de simulare testbench_1.v:

1. Faceți clic pe fereastra Wave. Forma de undă de simulare se termină la 11030 ns, după cum specifică bancul de testare. Fereastra Wave listează semnalele CLOCK, WE, OFFSET, RESET_N și RD_DATA.

Figura 7. ModelSim – Fereastra Wave Intel FPGA Edition

1. La view semnalele din designul de nivel superior pll_ram.v, faceți clic pe fila Sim. Fereastra Sim se sincronizează cu fereastra Obiecte.

Figura 8. ModelSim – Intel FPGA Edition Sim and Objects Windows

1. La view modulul de nivel superior semnalează, extindeți folderul tb în fila Obiecte. În mod similar, extindeți folderul Test1. Fereastra Objects afișează semnalele UP_module, DOWN_module, PLL_module și RAM_module.
2. În fereastra Sim, faceți clic pe un modul sub Test1 pentru a afișa semnalele modulului în fereastra Obiecte.
3. View biblioteca de simulare files în fereastra Bibliotecă.

Figura 9. ModelSim – Fereastra Biblioteca Intel FPGA Edition

Adăugați semnale la simulare

Semnalele CLOCK, WE, OFFSET, RESET_N și RD_DATA apar automat în fereastra Wave, deoarece designul de nivel superior definește aceste I/O. În plus, puteți adăuga opțional semnale interne la simulare.

1. În fereastra Obiecte, localizați modulele UP_module, DOWN_module, PLL_module și RAM_module.
2. În fereastra Obiecte, selectați RAM_module. Intrările și ieșirile modulului sunt
3. afişa.

Figura 10. Adăugați semnale la fereastra Wave

1. Pentru a adăuga semnale interne între contorul și modulul RAM cu două porturi, faceți clic dreapta pe rdaddress și apoi faceți clic pe Add Wave.
2. Pentru a adăuga semnale interne între contorul și modulul RAM cu două porturi, faceți clic dreapta pe wraddress și apoi faceți clic pe Add Wave. Alternativ, puteți glisa și plasa aceste semnale din fereastra Obiecte în fereastra Wave.
3. Pentru a genera formele de undă pentru noile semnale pe care le adăugați, faceți clic pe Simulare ➤ Run ➤ Continue.

Reluați simularea

Trebuie să rulați din nou simularea dacă faceți modificări în configurația simulării, cum ar fi adăugarea de semnale în fereastra Wave sau modificarea testbench_1.v file. Urmați acești pași pentru a re executa simularea:

1. În simulatorul ModelSim – Intel FPGA Edition, faceți clic pe Simulare ➤ Restart. Păstrați opțiunile implicite și faceți clic pe OK. Aceste opțiuni șterg formele de undă și repornesc timpul de simulare, păstrând în același timp semnalele și setările necesare.
   Nota: Alternativ, puteți rula din nou /PLL_RAM/mentor/mentor_exampscriptul le.do pentru a rula din nou simularea la linia de comandă.
2. Faceți clic pe Simulare ➤ Run ➤ Run -all. Testbench_1.v file simulează conform specificațiilor bancului de testare. Pentru a continua simularea, faceți clic pe Simulare ➤ Run ➤ Continue. Această comandă continuă simularea până când faceți clic pe butonul Stop.

Modificați bancul de testare de simulare

Testbench_1.v example testbench testează doar un set specific de condiții și cazuri de testare. Puteți edita manual testbench_1.v file în simulatorul ModelSim – Intel FPGA Edition pentru a testa alte cazuri și condiții:

1. Deschideți testbench_1.v file în simulatorul ModelSim – Intel FPGA Edition.
2. Faceți clic dreapta în testbench_1.v file pentru a confirma că file nu este setat la Numai citire.
3. Introduceți și salvați orice parametri suplimentari de testbench în testbench_1.v file.
4. Pentru a genera formele de undă pentru un banc de testare pe care îl modificați, faceți clic pe Simulare ➤ Restart.
5. Faceți clic pe Simulare ➤ Run ➤ Run -all.

ModelSim – Istoricul revizuirilor de pornire rapidă a simularii Intel FPGA Edition

Versiunea documentului	Versiunea Intel Quartus Prime	Schimbări
2019.12.30	19.4	• Pași și capturi de ecran actualizate pentru Intel Quartus Prime Pro Edition versiunea 19.4. • Design actualizat example file link și conținut.
2018.09.25	18.0	S-au corectat erori de sintaxă în mentor_example.do Script.
2018.05.07	18.0	S-a eliminat pasul inutil din Rulați simularea la linia de comandă procedură.
2017.07.15	17.1	Lansare inițială.

Intel Corporation. Toate drepturile rezervate. Intel, sigla Intel și alte mărci Intel sunt mărci comerciale ale Intel Corporation sau ale subsidiarelor sale. Intel garantează performanța produselor sale FPGA și semiconductoare conform specificațiilor actuale, în conformitate cu garanția standard Intel, dar își rezervă dreptul de a face modificări oricăror produse și servicii în orice moment, fără notificare. Intel nu își asumă nicio responsabilitate sau răspundere care decurge din aplicarea sau utilizarea oricăror informații, produse sau servicii descrise aici, cu excepția cazului în care Intel a convenit în mod expres în scris. Clienții Intel sunt sfătuiți să obțină cea mai recentă versiune a specificațiilor dispozitivului înainte de a se baza pe orice informații publicate și înainte de a plasa comenzi pentru produse sau servicii.

• Alte nume și mărci pot fi revendicate ca fiind proprietatea altora.

Documente/Resurse

simulare intel UG-20093 ModelSim FPGA Edition [pdfGhid de utilizare UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Referințe

• Manual de utilizare