TEKNOLOGJIA LINEARE DC2222A OversampADC ling me filtër dixhital të konfigurueshëm
LTC2500-32/LTC2508-32/LTC2512-24: 32-Bit/24-Bit OversampADC ling me filtër dixhital të konfigurueshëm
PËRSHKRIMI
Qarku i demonstrimit 2222A përmban ADC-të LTC®2500-32, LTC2508-32 dhe LTC2512-24. LTC2500-32, LTC2508-32 dhe LTC2512-24 janë ADC SAR me fuqi të ulët, zhurmë të ulët, shpejtësi të lartë, 32-bit/24-bit SAR me një filtër mesatar dixhital të integruar të konfigurueshëm që funksionon nga një furnizim i vetëm 2.5 V. Teksti i mëposhtëm i referohet LTC2508-32, por vlen për të gjitha pjesët, i vetmi ndryshim është sampnorma le dhe numri i biteve. DC2222A demonstron performancën DC dhe AC të LTC2508-32 në lidhje me bordet e mbledhjes së të dhënave DC590 ose DC2026 QuikEval™ dhe DC890 PScope™. Përdorni DC590 ose DC2026 për të demonstruar performancën DC si zhurma nga maja në majë dhe lineariteti DC. Përdorni DC890 nëse është e saktëampNormat e lingës kërkohen ose për të demonstruar performancën AC si SNR, THD, SINAD dhe SFDR. DC2222A ka për qëllim të tregojë tokëzimin e rekomanduar, vendosjen dhe përzgjedhjen e komponentëve, drejtimin dhe anashkalimin për këtë ADC.
Dizajn files për këtë tabelë qark duke përfshirë skemën, BOM dhe paraqitjen janë në dispozicion në http://www.linear.com/demo/DC2222A ose skanoni kodin QR në pjesën e pasme të tabelës. L, LT, LTC, LTM, Linear Technology dhe logoja Linear janë marka tregtare të regjistruara dhe QuikEval dhe PScope janë marka tregtare të Linear Technology Corporation. Të gjitha markat e tjera tregtare janë pronë e pronarëve të tyre përkatës.
Figura 1. Diagrami i lidhjes DC2222A
PROCEDURA E FILLIMIT T Shpejtë
Tabela 1. Asambleja DC2222A dhe Opsionet e orës
| KUVENDI VERSIONI |
U1 PJESA NUMËR |
PRODHIMI MAX TË DHËNAT VLERËSIMI |
DF |
BITS |
MAX CLK IN FREQ |
PRODHIM |
MODE |
NDARËS |
| DC2222A-A | LTC2500IDKD-32 | 175 kps | 4 | 32 | 70 MHz | A | Jo Verifiko | 100 |
| 173 kps | 4 | 32 | 70 MHz | A | Verifiko | 101 | ||
| 250 kps | 4 | 32 | 43 MHz | A | Shpërndarë Lexo | 43 | ||
| 250 kps | 4 | 32 | 45 MHz | A | Verifiko + Dis. Lexoni | 45 | ||
| 800 kps | 1 | 24 | 80 MHz | B | 100 | |||
| DC2222A-B | LTC2508IDKD-32 | 3.472 kps | 256 | 32 | 80 MHz | A | Jo Verifiko | 90 |
| 2.900 kps | 256 | 32 | 75 MHz | A | Verifiko | 101 | ||
| 3.906 kps | 256 | 32 | 43 MHz | A | Shpërndarë Lexo | 43 | ||
| 3.906 kps | 256 | 32 | 45 MHz | A | Verifiko + Dis. Lexoni | 45 | ||
| 900 kps | 1 | 14 | 90 MHz | B | 100 | |||
| DC2222A-C | LTC2512IDKD-24 | 350.877 kps | 4 | 24 | 80 MHz | A | Jo Verifiko | 57 |
| 303.03 kps | 4 | 24 | 80 MHz | A | Verifiko | 66 | ||
| 400 kps | 4 | 24 | 62.4 MHz | A | Shpërndarë Lexo | 39 | ||
| 400 kps | 4 | 24 | 70.4 MHz | A | Verifiko + Dis. Lexoni | 44 | ||
| 1.5 Msps | 1 | 14 | 85.5 MHz | B | 57
|
Kontrolloni për t'u siguruar që të gjithë kërcyesit janë vendosur siç përshkruhet në seksionin DC2222A Jumpers. Në veçanti, sigurohuni që VCCIO (JP3) të jetë vendosur në pozicionin 2.5 V. Kontrollimi i DC2222A me DC890 ndërsa JP3 i DC2222A është në pozicionin 3.3V do të shkaktojë degradim të dukshëm të performancës në SNR dhe THD. Lidhjet e parazgjedhura të kërcyesit konfigurojnë ADC-në për të përdorur referencën në bord dhe rregullatorët. Hyrja analoge është DC e lidhur si parazgjedhje. Lidheni DC2222A me një tabelë për mbledhjen e të dhënave me shpejtësi të lartë USB DC890 duke përdorur lidhësin P1. (Mos lidhni një kontrollues PScope dhe një kontrollues QuikEval në të njëjtën kohë.) Më pas, lidhni DC890 me një kompjuter pritës me një kabllo standarde USB A/B. Aplikoni ±9V në terminalet e treguara. Më pas aplikoni një burim sinus diferencial me nervozizëm të ulët në J2 dhe J4.
Lidhni një valë sinusale ose valë katrore 2.5VP-P me dridhje të ulët me lidhësin J1, duke përdorur tabelën 1 si udhëzues për frekuencën e duhur të orës. Vini re se J1 ka një rezistencë përfundimi 49.9 Ω në tokë.
Ekzekutoni softuerin PScope (versioni PScope.exe K86 ose më i ri) i dhënë me DC890 ose shkarkoni atë nga www.linear.com/software.
Dokumentacioni i plotë i softuerit është i disponueshëm nga menyja Ndihmë. Përditësimet mund të shkarkohen nga menyja Tools. Kontrolloni për përditësime periodikisht pasi mund të shtohen veçori të reja.
Softueri PScope duhet të njohë DC2222A dhe të konfigurohet automatikisht. Konfigurimi i parazgjedhur është të lexoni daljen e filtruar me "Verifikimi dhe Leximi i Shpërndarë" i pa zgjedhur dhe "Down S"ampling Factor (DF) është vendosur në vlerën më të vogël të mundshme. Për ta ndryshuar këtë, klikoni në cilësimin Set Demo Bd Options të shiritit të veglave PScope siç tregohet në figurën 2. Kutia e opsioneve të konfigurimit të paraqitur në figurat 3a, 3b dhe 3c lejon që të vendoset dalja ADC, DF, Verify dhe Distributed Read. Në rastin e LTC2500 është gjithashtu e mundur të zgjidhni llojin e filtrit, të fitoni kompresim dhe të fitoni zgjerim. Nëse nuk zgjidhet Verifikimi, atëherë PROCEDURA E FILLIMIT TË SHPEJTË
numri minimal i biteve do të mbyllet. Nëse zgjidhet Verifiko, numri i biteve të akorduar rritet me tetë që përfshin numrin e sampLejet e marra për daljen aktuale. Leximi i shpërndarë lejon përdorimin e një ore më të ngadaltë duke shpërndarë të dhënat në një numër s.amples. DF mund të vendoset në një gamë të gjerë që përcaktohet nga pajisja në përdorim. Rritja e DF do të përmirësojë SNR-në. Teorikisht, SNR do të përmirësohet me 6dB nëse sampfaktori ling është rritur me një faktor prej katër. Në praktikë, zhurma e referencës përfundimisht do të kufizojë përmirësimin e SNR. Rritja e kondensatorit të anashkalimit REF (C20) ose përdorimi i një referencë të jashtme me zhurmë më të ulët do ta zgjasë këtë kufi.
Klikoni butonin Mblidhni (Shih Figurën 4) për të filluar marrjen e të dhënave. Butoni Mblidh pastaj ndryshon në Pauzë, i cili mund të klikohet për të ndaluar marrjen e të dhënave.
Figura 2. Shiriti i veglave PScope
PROCEDURA E FILLIMIT T Shpejtë
PROCEDURA E FILLIMIT TË SHPEJTË DC590 OSE DC2026
E RËNDËSISHME! Për të shmangur dëmtimin e DC2222A, sigurohuni që JP6 e DC590 ose JP3 e DC2026 të jetë vendosur në 3.3V përpara se të lidhet me DC2222A.
VCCIO (JP3) i DC2222A duhet të jetë në pozicionin 3.3V për funksionimin DC590 ose DC2026 (QuikEval). Për të përdorur një kontrollues QuikEval me DC2222A, është e nevojshme të aplikoni –9V dhe tokëzimin në terminalet –9V dhe GND. 9V për DC2222A sigurohet nga kontrolluesi QuikEval. Lidheni kontrolluesin QuikEval me një kompjuter pritës me një kabllo standarde USB A/B. Lidheni DC2222A me një kontrollues QuikEval duke përdorur kabllon e furnizuar me shirit me 14 përçues. (Mos lidhni njëkohësisht një kontrollues QuikEval dhe PScope.) Aplikoni një burim sinjali në J4 dhe J2. Asnjë sinjal i orës nuk është i nevojshëm në J1 kur përdorni një kontrollues QuikEval. Sinjali i orës sigurohet përmes lidhësit QuikEval (J3).
Ekzekutoni softuerin QuikEval (versioni K109 ose më i ri) i ofruar me kontrolluesin QuikEval ose shkarkoni atë nga
PROCEDURA E FILLIMIT TË SHPEJTË DC590 OSE DC2026
Shtypja e butonit Konfigurimi do të shfaqë një meny të opsioneve të konfigurimeve të ngjashme me atë të shfaqur për PScope, përveç se vetëm prodhimi i filtruar është i disponueshëm dhe nuk ka opsione për verifikimin dhe leximin e shpërndarë. Rritja e DF do të zvogëlojë zhurmën siç tregohet në histogramin e figurës 6. Zhurma do të reduktohet me rrënjën katrore të numrit të herës së numrit të samples është rritur. Në praktikë, si input voltage është rritur zhurma e referencës do të kufizojë përfundimisht përmirësimin e zhurmës.
Figura 6. Histogrami QuikEval me DF = 1024
Fuqia DC
DC2222A kërkon ±9VDC dhe tërheq afërsisht 115mA/–18mA kur punon me një orë 90MHz. Pjesa më e madhe e rrymës së furnizimit konsumohet nga FPGA, op amps, rregullatorët dhe logjika diskrete në tabelë. Vëllimi i hyrjes 9VDCtage fuqizon ADC përmes rregullatorëve LT1763 të cilët ofrojnë mbrojtje kundër paragjykimeve të kundërta aksidentale. Rregullatorët shtesë ofrojnë energji për FPGA dhe op amps. Shikoni Figurën 1 për detajet e lidhjes.
Kur përdorni kontrolluesin DC890, është e nevojshme të sigurohet një zhurmë e ulët 2.5VP-P (Nëse VCCIO është në pozicionin 3.3V, ora amplituda duhet të jetë 3.3VP-P.) sinus ose valë katrore në J1. Hyrja e orës është e lidhur me AC, kështu që niveli DC i sinjalit të orës nuk është i rëndësishëm. Rekomandohet një gjenerator i orës si Rohde & Schwarz SMB100A. Edhe një gjenerator i mirë i orës mund të fillojë të prodhojë nervozizëm të dukshëm në frekuenca të ulëta. Prandaj rekomandohet për s më të ulëtaampLe normat për të ndarë një orë me frekuencë më të lartë në frekuencën hyrëse të dëshiruar. Raporti i frekuencës së orës ndaj shkallës së konvertimit tregohet në tabelën 1. Nëse hyrja e orës duhet të drejtohet me logjikë, rekomandohet që të hiqet terminatori 49.9Ω (R5). Rritja e ngadaltë e skajeve mund të komprometojë SNR-në e konvertuesit në prani të lartë amplitudë sinjale hyrëse me frekuencë më të lartë.
Dalja paralele e të dhënave nga kjo tabelë (nga 0V në 2.5V si parazgjedhje), nëse nuk lidhet me DC890, mund të merret nga një analizues logjik dhe më pas të importohet në një fletëllogaritëse ose paketë matematikore në varësi të formës së përpunimit dixhital të sinjalit. . Përndryshe, të dhënat mund të futen direkt në një qark aplikimi. Përdorni pinin 50 të P1 për të lidhur të dhënat. Të dhënat mund të mbyllen duke përdorur skajin në rënie të këtij sinjali. Në modalitetin e verifikimit kërkohen dy skaje në rënie për çdo të dhënëample. Nivelet e sinjalit të daljes së të dhënave në P1 mund të ndryshohen gjithashtu nga 0V në 3.3V nëse qarku i aplikimit kërkon një vëllim më të lartëtage. Kjo arrihet duke lëvizur VCCIO (JP3) në pozicionin 3.3V.
Referenca e parazgjedhur është referenca LTC6655 5V. Nëse përdoret një referencë e jashtme, ajo duhet të vendoset shpejt në prani të defekteve në pinin REF. Duke iu referuar qarkut të referencës së figurës 7, shkrijeni R37 dhe aplikoni referencën e jashtme voltage në terminalin VREF.
Drejtuesi i paracaktuar për hyrjet analoge të ADC në DC2222A është paraqitur në figurat 8a dhe 8b. Këto qarqe
tamponi sinjalin hyrës 0V deri në 5V të aplikuar në AIN+ dhe AIN–. Përveç kësaj, këto breza të qarqeve kufizojnë sinjalin hyrës në hyrjen ADC. Nëse drejtuesi LTC2508-32 Figura 8a do të përdoret për aplikime AC, rekomandohet që kondensatorët C71 dhe C73 të hiqen dhe të zëvendësohen me kondensatorë WIMA P/N SMDTC04470XA00KT00 4.7 µF me film të hollë ose ekuivalent në pozicionet C90 dhe C91. Kjo do të sigurojë shtrembërimin më të ulët.
SETUP DC2222A
Kjo tabelë demo testohet në shtëpi duke marrë një FFT të një vale sinusale të aplikuar në hyrjen diferenciale të bordit demo. Kjo përfshin përdorimin e një burimi të orës me nervozizëm të ulët, së bashku me një gjenerator sinusoidal të daljes diferenciale në një frekuencë afër 200 Hz. Niveli i sinjalit të hyrjes është afërsisht –1dBFS. Hyrja zhvendoset në nivel dhe filtrohet me qarkun e treguar në figurën 9. Një FFT tipike e marrë me DC2222A është paraqitur në figurën 4. Vini re se për të llogaritur SNR-në reale, niveli i sinjalit (F1 amplitude = –1dB) duhet të shtohet përsëri në SNR që shfaq PScope. Me ishampe treguar në Figurën 4 kjo do të thotë se SNR-ja aktuale do të ishte 123.54dB në vend të 122.54dB që shfaq PScope. Marrja e shumës RMS të SNR dhe THD të rillogaritur jep një SINAD prej 117.75 dB. THD e treguar është marrë duke përdorur kondensatorët opsionalë WIMA.
Figura 9. Ndërruesi i nivelit diferencial
Ka një sërë skenarësh që mund të prodhojnë rezultate mashtruese gjatë vlerësimit të një ADC. Një që është e zakonshme është ushqyerja e konvertuesit me një frekuencë, që është një nën-shumë e sampnorma le, dhe e cila do të ushtrojë vetëm një nëngrup të vogël të kodeve të mundshme të daljes. Metoda e duhur është të zgjedhësh një frekuencë M/N për frekuencën e valës së hyrjes sinus. N është numri i samples në FFT. M është një numër i thjeshtë ndërmjet një dhe N/2. Shumëzoni M/N me sampshpejtësia le për të marrë frekuencën hyrëse të valës sinus. Një skenar tjetër që mund të japë rezultate të dobëta është nëse nuk keni një gjenerator sinusi të aftë për frekuencë ppm
SETUP DC2222A
saktësinë ose nëse nuk mund të kyçet në frekuencën e orës. Ju mund të përdorni një FFT me dritare për të zvogëluar rrjedhjen ose përhapjen e bazës, për të marrë një përafrim të afërt të performancës së ADC. Nëse kërkohet dritare, rekomandohet dritarja Blackman-Harris 92dB. Nëse një amppërdoret lifier ose burim i orës me zhurmë të dobët të fazës, dritaret nuk do të përmirësojnë SNR.
Paraqitja
Ashtu si me çdo ADC me performancë të lartë, kjo pjesë është e ndjeshme ndaj paraqitjes. Zona që rrethon menjëherë ADC në DC2222A duhet të përdoret si një udhëzues për vendosjen dhe drejtimin e komponentëve të ndryshëm të lidhur me ADC. Këtu janë disa gjëra për t'u mbajtur mend kur vendosni një tabelë për LTC2508-32. Një aeroplan tokësor është i nevojshëm për të marrë performancën maksimale. Mbani kondensatorët anashkalues sa më afër kunjave të furnizimit që të jetë e mundur. Përdorni kthime me rezistencë të ulët të lidhur direkt me rrafshin e tokës për çdo kondensator anashkalues. Përdorimi i një paraqitjeje simetrike rreth hyrjeve analoge do të minimizojë efektet e elementeve parazitare. Mbroni gjurmët e hyrjes analoge me tokëzim për të minimizuar bashkimin nga gjurmët e tjera. Mbani gjurmët sa më të shkurtra.
Përzgjedhja e komponentëve
Kur drejtoni një ADC me zhurmë të ulët dhe me shtrembërim të ulët si LTC2508-32, zgjedhja e komponentëve është e rëndësishme për të mos degraduar performancën. Rezistorët duhet të kenë vlera të ulëta për të minimizuar zhurmën dhe shtrembërimin. Rezistenca e filmit metalik rekomandohet për të reduktuar shtrembërimin e shkaktuar nga vetë-nxehja. Për shkak të vëllimit të tyre të ulëttage koeficientët, për të reduktuar më tej shtrembërimin duhet të përdoren kondensatorë NPO ose mikë argjendi. Çdo tampon i përdorur për aplikacionet AC duhet të ketë shtrembërim të ulët, zhurmë të ulët dhe një kohë të shpejtë vendosjeje si LTC6363 dhe LT6202. Për aplikime të sakta DC, LTC2057 është gjithashtu i pranueshëm nëse aplikohet filtrim adekuat i daljes.
DC2222A JUMPER
Përkufizimet
- JP1: EEPROM është vetëm për përdorim në fabrikë. Lëreni këtë në pozicionin e paracaktuar të WP.
- JP2: Lidhja zgjedh bashkimin AC ose DC të AIN–. Cilësimi i paracaktuar është DC.
- JP3: VCCIO vendos nivelet e daljes në P1 ose në 3.3V ose 2.5V. Përdorni 2.5 V për të ndërlidhur me DC890 që është cilësimi i paracaktuar. Përdorni 3.3V për t'u lidhur me DC590 ose DC2026.
-
JP4: CM vendos paragjykimin DC për AIN+ dhe AIN– nëse hyrjet janë të lidhura me AC. Për të aktivizuar bashkimin AC, duhet të instalohen R35 dhe R36 (R = 1k) të paraqitura në skemën e figurës 10. Instalimi i këtyre rezistorëve do të degradojë THD-në e sinjalit të hyrjes në ADC. VREF/2 është cilësimi i paracaktuar. Nëse zgjidhet EXT, modaliteti i zakonshëm i hyrjes voltage mund të vendoset duke ngarë terminalin E5 (EXT_CM).
-
JP5: Lidhja zgjedh bashkimin AC ose DC të AIN+. Cilësimi i paracaktuar është DC.
MANUAL DEMO DC2222A
NJOFTIM I RËNDËSISHËM BORDI I DEMONSTRIMEVE
E drejta e autorit © 2004, Linear Technology Corporation
1630 McCarthy Blvd., Milpitas, CA 95035-7417
408-432-1900 ● FAX: 408-434-0507 ● www.linear.com
Dokumentet / Burimet
 |
TEKNOLOGJIA LINEARE DC2222A OversampADC ling me filtër dixhital të konfigurueshëm [pdfUdhëzuesi i përdoruesit DC2222A, OversampADC ling me filtër dixhital të konfigurueshëm, mbivendosje DC2222Aampling ADC me filtër dixhital të konfigurueshëm, ADC me filtër dixhital të konfigurueshëm, mbikalimeampling ADC, ADC |
