LINEÊRE TEGNOLOGIE DC2222A Oorsampling ADC's met konfigureerbare digitale filter
LTC2500-32/LTC2508-32/LTC2512-24: 32-Bit/24-Bit Oversampling ADC's met konfigureerbare digitale filter
BESKRYWING
Demonstrasiekring 2222A beskik oor die LTC®2500-32, LTC2508-32 en LTC2512-24 ADC's. Die LTC2500-32, LTC2508-32 en LTC2512-24 is lae krag, lae geraas, hoë spoed, 32-bis/24-bis SAR ADC's met 'n geïntegreerde konfigureerbare digitale gemiddelde filter wat werk vanaf 'n enkele 2.5V toevoer. Die volgende teks verwys na die LTC2508-32 maar is van toepassing op alle dele, die enigste verskil is sample tempo en aantal bisse. Die DC2222A demonstreer die DC- en AC-werkverrigting van die LTC2508-32 in samewerking met die DC590 of DC2026 QuikEval™ en DC890 PScope™ dataversamelingsborde. Gebruik die DC590 of DC2026 om DC-werkverrigting soos piek-tot-piek geraas en DC-lineariteit te demonstreer. Gebruik die DC890 as presiese sampling-tariewe word vereis of om AC-prestasie soos SNR, THD, SINAD en SFDR te demonstreer. Die DC2222A is bedoel om aanbevole aarding, komponentplasing en -seleksie, roetering en omseiling vir hierdie ADC te wys.
Ontwerp files vir hierdie stroombaan, insluitend die skematiese, BOM en uitleg is beskikbaar by http://www.linear.com/demo/DC2222A of skandeer die QR-kode agter op die bord. L, LT, LTC, LTM, Linear Technology en die Linear-logo is geregistreerde handelsmerke en QuikEval en PScope is handelsmerke van Linear Technology Corporation. Alle ander handelsmerke is die eiendom van hul onderskeie eienaars.
Figuur 1. DC2222A Verbindingsdiagram
VINNIGE BEGIN PROCEDURE
Tabel 1. DC2222A Montering en Klok Opsies
| MONTAGE WEERGAWE |
U1 DEEL NUMBER |
MAKS UITSET DATA KOERS |
DF |
BIETE |
MAX CLK IN FREQ |
UITSET |
MODUS |
VERDELER |
| DC2222A-A | LTC2500IDKD-32 | 175 ksp | 4 | 32 | 70 MHz | A | Nee Verifieer | 100 |
| 173 ksp | 4 | 32 | 70 MHz | A | Verifieer | 101 | ||
| 250 ksp | 4 | 32 | 43 MHz | A | Versprei Lees | 43 | ||
| 250 ksp | 4 | 32 | 45 MHz | A | Verifieer + Dis. Lees | 45 | ||
| 800 ksp | 1 | 24 | 80 MHz | B | 100 | |||
| DC2222A-B | LTC2508IDKD-32 | 3.472 ksp | 256 | 32 | 80 MHz | A | Nee Verifieer | 90 |
| 2.900 ksp | 256 | 32 | 75 MHz | A | Verifieer | 101 | ||
| 3.906 ksp | 256 | 32 | 43 MHz | A | Versprei Lees | 43 | ||
| 3.906 ksp | 256 | 32 | 45 MHz | A | Verifieer + Dis. Lees | 45 | ||
| 900 ksp | 1 | 14 | 90 MHz | B | 100 | |||
| DC2222A-C | LTC2512IDKD-24 | 350.877 ksp | 4 | 24 | 80 MHz | A | Nee Verifieer | 57 |
| 303.03 ksp | 4 | 24 | 80 MHz | A | Verifieer | 66 | ||
| 400 ksp | 4 | 24 | 62.4 MHz | A | Versprei Lees | 39 | ||
| 400 ksp | 4 | 24 | 70.4 MHz | A | Verifieer + Dis. Lees | 44 | ||
| 1.5 Msps | 1 | 14 | 85.5 MHz | B | 57
|
Maak seker dat alle springers ingestel is soos beskryf in die DC2222A Springers afdeling. Maak veral seker dat VCCIO (JP3) op die 2.5V-posisie gestel is. Om die DC2222A met die DC890 te beheer terwyl JP3 van die DC2222A in die 3.3V-posisie is, sal merkbare werkverrigtingagteruitgang in SNR en THD veroorsaak. Die verstek jumper-verbindings stel die ADC in om die aanboordverwysing en reguleerders te gebruik. Die analoog inset is by verstek GS-gekoppel. Koppel die DC2222A aan 'n DC890 USB High Speed Data Collection Board met behulp van aansluiting P1. (Moenie 'n PScope-beheerder en QuikEval-beheerder gelyktydig koppel nie.) Koppel dan die DC890 aan 'n gasheerrekenaar met 'n standaard USB A/B-kabel. Dien ±9V toe op die aangeduide terminale. Pas dan 'n lae jitter differensiële sinusbron toe op J2 en J4.
Koppel 'n lae jitter 2.5VP-P sinusgolf of vierkantgolf aan koppelstuk J1, gebruik Tabel 1 as 'n riglyn vir die toepaslike klokfrekwensie. Let daarop dat J1 'n 49.9Ω terminasieweerstand tot grond het.
Begin die PScope-sagteware (PScope.exe weergawe K86 of later) wat by die DC890 voorsien is of laai dit af vanaf www.linear.com/software.
Volledige sagtewaredokumentasie is beskikbaar vanaf die Hulp-kieslys. Opdaterings kan afgelaai word vanaf die Tools-kieslys. Kyk gereeld vir opdaterings aangesien nuwe kenmerke bygevoeg kan word.
Die PScope-sagteware moet die DC2222A herken en homself outomaties konfigureer. Die verstekopstelling is om die gefiltreerde uitvoer te lees met Verifieer en verspreide lees nie gekies nie en die Down Sampling Factor (DF) op die kleinste moontlike waarde gestel. Om dit te verander, klik op die Stel Demo Bd-opsies-instelling van die PScope-nutsbalk soos getoon in Figuur 2. Die Konfigurasie-opsies-boks wat in Figure 3a, 3b en 3c gewys word, laat die ADC-uitvoer, DF, Verifieer en Verspreide Lees toe om in te stel. In die geval van die LTC2500 is dit ook moontlik om die filtertipe, winskompressie en versterkingsuitbreiding te kies. As Verifieer nie gekies is nie, dan is die VINNIG BEGIN PROSEDURE
minimum aantal bisse sal uitgeklok word. As Verifieer gekies word, word die aantal bisse wat uitgeklok is met agt verhoog wat die aantal s insluitamples geneem vir die huidige uitset. Verspreide lees laat 'n stadiger klok toe om gebruik te word deur die data wat uitgeklok is oor 'n aantal s te verspreiamples. DF kan oor 'n wye reeks gestel word wat bepaal word deur die toestel wat gebruik word. Die verhoging van DF sal die SNR verbeter. Teoreties sal SNR met 6dB verbeter as die afwaartse samplingfaktor word met 'n faktor van vier verhoog. In die praktyk sal verwysingsgeraas uiteindelik die SNR-verbetering beperk. Die verhoging van die REF-omleidingkapasitor (C20) of die gebruik van 'n laer geraas eksterne verwysing sal hierdie limiet verleng.
Klik die Versamel-knoppie (Sien Figuur 4) om data te begin verkry. Die Versamel-knoppie verander dan na Pouse, wat geklik kan word om data-verkryging te stop.
Figuur 2. Pscope Toolbar
VINNIGE BEGIN PROCEDURE
DC590 OF DC2026 VINNIGE BEGIN PROSEDURE
BELANGRIK! Om skade aan die DC2222A te vermy, maak seker dat JP6 van die DC590 of JP3 van die DC2026 op 3.3V gestel is voordat jy aan die DC2222A koppel.
VCCIO (JP3) van die DC2222A moet in die 3.3V-posisie wees vir DC590 of DC2026 (QuikEval) werking. Om 'n QuikEval-beheerder saam met die DC2222A te gebruik, is dit nodig om –9V en grond op die –9V- en GND-terminale toe te pas. 9V vir die DC2222A word verskaf deur die QuikEval-beheerder. Koppel die QuikEval-beheerder aan 'n gasheerrekenaar met 'n standaard USB A/B-kabel. Koppel die DC2222A aan 'n QuikEval-beheerder met die meegeleverde 14-geleierslintkabel. (Moenie beide 'n QuikEval- en PScope-beheerder gelyktydig koppel nie.) Pas 'n seinbron toe op J4 en J2. Geen kloksein is nodig by J1 wanneer 'n QuikEval-beheerder gebruik word nie. Die kloksein word deur die QuikEval-aansluiting (J3) verskaf.
Begin die QuikEval-sagteware (weergawe K109 of later) wat by die QuikEval-beheerder voorsien word of laai dit af vanaf
DC590 OF DC2026 VINNIGE BEGIN PROSEDURE
Deur die konfigurasie-knoppie te druk, sal 'n konfigurasie-opsies-kieslys verskyn soortgelyk aan die een wat vir PScope gewys word, behalwe dat slegs die gefiltreerde uitset beskikbaar is en daar geen opsies is vir verifieer en verspreide lees nie. Verhoging van DF sal die geraas verminder soos getoon in die histogram van Figuur 6. Die geraas sal verminder word met die vierkantswortel van die aantal kere die aantal samples word verhoog. In die praktyk, as inset voltage verhoogde verwysingsgeraas sal uiteindelik die geraasverbetering beperk.
Figuur 6. QuikEval Histogram met DF = 1024
GS Krag
Die DC2222A benodig ±9VDC en trek ongeveer 115mA/–18mA wanneer dit met 'n 90MHz horlosie werk. Die meeste van die toevoerstroom word deur die FPGA verbruik, op amps, reguleerders en diskrete logika op die bord. Die 9VDC-invoer voltage dryf die ADC aan deur LT1763-reguleerders wat beskerming bied teen toevallige omgekeerde vooroordeel. Bykomende reguleerders verskaf krag vir die FPGA en op amps. Sien Figuur 1 vir verbinding besonderhede.
Wanneer die DC890-beheerder gebruik word, is dit nodig om 'n lae jitter 2.5VP-P te verskaf (As VCCIO in die 3.3V posisie is, is die klok amplitude moet 3.3VP-P wees.) sinus of vierkantgolf tot J1. Die klokinvoer is AC-gekoppel sodat die GS-vlak van die kloksein nie belangrik is nie. 'n Horlosiegenerator soos die Rohde & Schwarz SMB100A word aanbeveel. Selfs 'n goeie klokgenerator kan merkbare jitter by lae frekwensies begin produseer. Daarom word dit aanbeveel vir laer sample tariewe om 'n hoërfrekwensieklok af te deel na die verlangde insetfrekwensie. Die verhouding van klokfrekwensie tot omskakelingstempo word in Tabel 1 getoon. Indien die klokinvoer met logika aangedryf moet word, word aanbeveel dat die 49.9Ω terminator (R5) verwyder word. Stadig stygende rande kan die SNR van die omskakelaar in die teenwoordigheid van hoog kompromitteer amplitude hoër frekwensie insetseine.
Parallelle data-uitvoer vanaf hierdie bord (0V tot 2.5V by verstek), indien nie aan die DC890 gekoppel nie, kan verkry word deur 'n logiese ontleder, en daarna in 'n sigblad of wiskundige pakket ingevoer word, afhangende van watter vorm van digitale seinverwerking verlang word . Alternatiewelik kan die data direk in 'n toepassingskring ingevoer word. Gebruik pen 50 van P1 om die data vas te maak. Die data kan vasgemaak word deur die dalende rand van hierdie sein te gebruik. In verifieermodus word twee vallende rande vir elke data benodigample. Die data-uitsetseinvlakke by P1 kan ook na 0V na 3.3V verander word as die toepassingskring 'n hoër vol.tage. Dit word bewerkstellig deur VCCIO (JP3) na die 3.3V-posisie te skuif.
Die verstekverwysing is die LTC6655 5V-verwysing. As 'n eksterne verwysing gebruik word, moet dit vinnig herstel in die teenwoordigheid van foute op die REF-pen. Met verwysing na die verwysingskring van Figuur 7, ontsoldeer R37 en pas die eksterne verwysing voltage na die VREF-terminaal.
Die verstekdrywer vir die analoog insette van die ADC op die DC2222A word in Figuur 8a en 8b getoon. Hierdie stroombane
buffer die 0V tot 5V insetsein toegepas by AIN+ en AIN–. Daarbenewens beperk hierdie stroombane die insetsein by die ADC-invoer. Indien die LTC2508-32 Figuur 8a drywer vir AC toepassings gebruik gaan word, word dit aanbeveel dat kapasitors C71 en C73 verwyder word en vervang word met WIMA P/N SMDTC04470XA00KT00 4.7µF dun film kapasitors of ekwivalent in die C90 en C91 posisies. Dit sal die laagste vervorming verskaf.
DC2222A OPSTEL
Hierdie demonstrasiebord word self getoets deur 'n FFT van 'n sinusgolf te neem wat op die demo-bord se differensiële insette toegepas word. Dit behels die gebruik van 'n lae jitter klokbron, saam met 'n differensiële uitset sinusvormige kragopwekker teen 'n frekwensie naby 200Hz. Die insetseinvlak is ongeveer –1dBFS. Die inset word vlakverskuif en gefiltreer met die stroombaan wat in Figuur 9 getoon word. 'n Tipiese FFT verkry met DC2222A word in Figuur 4 getoon. Let daarop dat om die werklike SNR te bereken, die seinvlak (F1) amplitude = –1dB) moet teruggevoeg word by die SNR wat PScope vertoon. Met die example wat in Figuur 4 getoon word, beteken dat die werklike SNR 123.54dB sal wees in plaas van die 122.54dB wat PScope vertoon. Die neem van die RMS-som van die herberekende SNR en THD lewer 'n SINAD van 117.75dB. Die getoonde THD is verkry deur die opsionele WIMA-kapasitors te gebruik.
Figuur 9. Differensiële Vlak Shifter
Daar is 'n aantal scenario's wat misleidende resultate kan lewer wanneer 'n ADC geëvalueer word. Een wat algemeen is, is om die omsetter met 'n frekwensie te voed, dit is 'n sub-veelvoud van die sample koers, en wat slegs 'n klein subset van die moontlike uitsetkodes sal uitoefen. Die regte metode is om 'n M/N-frekwensie vir die inset sinusgolffrekwensie te kies. N is die aantal samples in die FFT. M is 'n priemgetal tussen een en N/2. Vermenigvuldig M/N met die sample koers om die inset sinusgolffrekwensie te verkry. Nog 'n scenario wat swak resultate kan lewer, is as jy nie 'n sinusgenerator het wat in staat is tot ppm-frekwensie
DC2222A OPSTEL
die akkuraatheid of as dit nie op die klokfrekwensie gesluit kan word nie. Jy kan 'n FFT met venster gebruik om die lekkasie of verspreiding van die fundamentele te verminder, om 'n noue benadering van die ADC-werkverrigting te kry. As vensters benodig word, word die Blackman-Harris 92dB-venster aanbeveel. As 'n amplifier of klokbron met swak fasegeraas gebruik word, sal vensters nie die SNR verbeter nie.
Uitleg
Soos met enige hoëprestasie ADC, is hierdie deel sensitief vir uitleg. Die area onmiddellik rondom die ADC op die DC2222A moet gebruik word as 'n riglyn vir plasing en roetering van die verskillende komponente wat met die ADC geassosieer word. Hier is 'n paar dinge om te onthou wanneer 'n bord vir die LTC2508-32 uitgelê word. 'n Grondvlak is nodig om maksimum werkverrigting te verkry. Hou verbyvloeikapasitors so na as moontlik aan toevoerpenne. Gebruik lae-impedansie-terugsendings wat direk aan die grondvlak gekoppel is vir elke verbyvloeikapasitor. Gebruik van 'n simmetriese uitleg rondom die analoog insette sal die effekte van parasitiese elemente minimaliseer. Beskerm analoog insetspore met grond om koppeling van ander spore te minimaliseer. Hou spore so kort as moontlik.
Komponent seleksie
Wanneer 'n lae geraas, lae vervorming ADC soos die LTC2508-32 bestuur word, is komponentkeuse belangrik om nie werkverrigting te verswak nie. Weerstande moet lae waardes hê om geraas en vervorming te verminder. Metaalfilmweerstande word aanbeveel om vervorming wat deur selfverhitting veroorsaak word, te verminder. As gevolg van hul lae voltage-koëffisiënte, om vervorming verder te verminder NPO of silwer mika kapasitors moet gebruik word. Enige buffer wat vir AC-toepassings gebruik word, moet lae vervorming, lae geraas en 'n vinnige afsettingstyd hê, soos die LTC6363 en LT6202. Vir GS akkurate toepassings is die LTC2057 ook aanvaarbaar indien voldoende uitsetfiltrering toegepas word.
DC2222A JUMPERS
Definisies
- JP1: EEPROM is slegs vir fabrieksgebruik. Laat dit in die verstek WP-posisie.
- JP2: Koppeling kies AC- of DC-koppeling van AIN–. Die verstekinstelling is DC.
- JP3: VCCIO stel die uitsetvlakke by P1 op óf 3.3V óf 2.5V. Gebruik 2.5V om die DC890 te koppel, wat die verstekinstelling is. Gebruik 3.3V om met die DC590 of DC2026 te koppel.
-
JP4: CM stel die DC-vooroordeel vir AIN+ en AIN – as die insette AC-gekoppel is. Om AC-koppeling moontlik te maak, moet R35 en R36 (R = 1k) getoon in die skema van Figuur 10 geïnstalleer word. Die installering van hierdie resistors sal die THD van die insetsein na die ADC degradeer. VREF/2 is die verstekinstelling. As EXT gekies word, sal die ingang gemeenskaplike modus voltage kan gestel word deur terminaal E5 (EXT_CM) te bestuur.
-
JP5: Koppeling kies AC- of DC-koppeling van AIN+. Die verstekinstelling is DC.
DEMO HANDLEIDING DC2222A
DEMONSTRASIERAAD BELANGRIKE KENNISGEWING
Kopiereg © 2004, Linear Technology Corporation
1630 McCarthy Blvd., Milpitas, CA 95035-7417
408-432-1900 ● FAKS: 408-434-0507 ● www.linear.com
Dokumente / Hulpbronne
 |
LINEÊRE TEGNOLOGIE DC2222A Oorsampling ADC's met konfigureerbare digitale filter [pdf] Gebruikersgids DC2222A, oorsampling ADC's met konfigureerbare digitale filter, DC2222A Oversampling ADC's met konfigureerbare digitale filter, ADC's met konfigureerbare digitale filter, oorsampling ADC's, ADC's |
