kandungan bersembunyi
1 LINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan
2 PENERANGAN
3 PROSEDUR MULAI CEPAT
4 PROSEDUR MULAI CEPAT
5 DC590 ATAU DC2026 PROSEDUR MULA PANTAS
6 PENYEDIAAN DC2222A
7 NOTIS PENTING LEMBAGA DEMONSTRASI
8 Dokumen / Sumber
8.1 Rujukan
9 Catatan Berkaitan

Logo LINEAR TECHNOLOGYLINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan

LINEAR TECHNOLOGY DC2222A Oversampling ADC dengan produk Penapis Digital Boleh Dikonfigurasikan

LTC2500-32/LTC2508-32/LTC2512-24: 32-Bit/24-Bit Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan

PENERANGAN

Litar tunjuk cara 2222A menampilkan ADC LTC®2500-32, LTC2508-32 dan LTC2512-24. LTC2500-32, LTC2508-32 dan LTC2512-24 ialah kuasa rendah, hingar rendah, kelajuan tinggi, ADC SAR 32-bit/24-bit dengan penapis purata digital boleh figura bersepadu yang beroperasi daripada bekalan 2.5V tunggal. Teks berikut merujuk kepada LTC2508-32 tetapi terpakai kepada semua bahagian, satu-satunya perbezaan ialah sampkadar dan bilangan bit. DC2222A menunjukkan prestasi DC dan AC LTC2508-32 bersama-sama dengan papan pengumpulan data DC590 atau DC2026 QuikEval™ dan DC890 PScope™. Gunakan DC590 atau DC2026 untuk menunjukkan prestasi DC seperti hingar puncak ke puncak dan kelinearan DC. Gunakan DC890 jika tepat sampkadar ling diperlukan atau untuk menunjukkan prestasi AC seperti SNR, THD, SINAD dan SFDR. DC2222A bertujuan untuk menunjukkan pembumian yang disyorkan, penempatan dan pemilihan komponen, penghalaan dan memintas untuk ADC ini.
Reka bentuk files untuk papan litar ini termasuk skema, BOM dan susun atur boleh didapati di http://www.linear.com/demo/DC2222A atau imbas kod QR di belakang papan. L, LT, LTC, LTM, Linear Technology dan logo Linear ialah tanda dagangan berdaftar dan QuikEval dan PScope ialah tanda dagangan Linear Technology Corporation. Semua tanda dagangan lain adalah hak milik pemilik masing-masing.
Rajah 1. Rajah Sambungan DC2222ALINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan rajah 1

PROSEDUR MULAI CEPAT

Jadual 1. Pilihan Pemasangan dan Jam DC2222A

PERHIMPUNAN VERSI  

U1 BAHAGIAN NOMBOR

 MAKS OUTPUT DATA KADAR  

DF

  

BITS

 MAX CLK IN FREQ  

OUTPUT

  

MODE

  

PEMBAHAGIAN
DC2222A-A LTC2500IDKD-32 175ksps 4 32 70MHz A Tiada Pengesahan 100
173ksps 4 32 70MHz A Sahkan 101
250ksps 4 32 43MHz A Diedarkan Bacaan 43
250ksps 4 32 45MHz A Sahkan + Dis. Baca 45
800ksps 1 24 80MHz B 100
DC2222A-B LTC2508IDKD-32 3.472ksps 256 32 80MHz A Tiada Pengesahan 90
2.900ksps 256 32 75MHz A Sahkan 101
3.906ksps 256 32 43MHz A Diedarkan Bacaan 43
3.906ksps 256 32 45MHz A Sahkan + Dis. Baca 45
900ksps 1 14 90MHz B 100
DC2222A-C LTC2512IDKD-24 350.877ksps 4 24 80MHz A Tiada Pengesahan 57
303.03ksps 4 24 80MHz A Sahkan 66
400ksps 4 24 62.4MHz A Diedarkan Bacaan 39
400ksps 4 24 70.4MHz A Sahkan + Dis. Baca 44
1.5Msps 1 14 85.5MHz B 57

 

Semak untuk memastikan bahawa semua pelompat ditetapkan seperti yang diterangkan dalam bahagian Pelompat DC2222A. Khususnya, pastikan VCCIO (JP3) ditetapkan pada kedudukan 2.5V. Mengawal DC2222A dengan DC890 manakala JP3 DC2222A berada dalam kedudukan 3.3V akan menyebabkan kemerosotan prestasi yang ketara dalam SNR dan THD. Sambungan pelompat lalai mengkonfigurasi ADC untuk menggunakan rujukan dan pengawal selia onboard. Input analog ialah DC digabungkan secara lalai. Sambungkan DC2222A ke Papan Pengumpulan Data Berkelajuan Tinggi USB DC890 menggunakan penyambung P1. (Jangan sambungkan pengawal PScope dan pengawal QuikEval pada masa yang sama.) Seterusnya, sambungkan DC890 ke PC hos dengan kabel USB A/B standard. Sapukan ±9V pada terminal yang ditunjukkan. Seterusnya gunakan sumber sinus pembezaan jitter rendah pada J2 dan J4.
Sambungkan gelombang sinus 2.5VP-P jitter rendah atau gelombang persegi kepada penyambung J1, menggunakan Jadual 1 sebagai panduan untuk kekerapan jam yang sesuai. Ambil perhatian bahawa J1 mempunyai perintang penamatan 49.9Ω ke tanah.

Jalankan perisian PScope (PScope.exe versi K86 atau lebih baru) yang dibekalkan dengan DC890 atau muat turunnya daripada www.linear.com/software.
Dokumentasi perisian lengkap tersedia daripada menu Bantuan. Kemas kini boleh dimuat turun dari menu Alat. Semak kemas kini secara berkala kerana ciri baharu mungkin ditambah.
Perisian PScope harus mengenali DC2222A dan mengkonfigurasi dirinya secara automatik. Persediaan lalai adalah untuk membaca output yang ditapis dengan Verify and Distributed Read tidak dipilih dan Down SampFaktor ling (DF) ditetapkan kepada nilai terkecil yang mungkin. Untuk menukar ini, klik pada tetapan Set Demo Bd Options pada PScope Tool Bar seperti yang ditunjukkan dalam Rajah 2. Kotak Configuration Options yang ditunjukkan dalam Rajah 3a, 3b dan 3c membolehkan output ADC, DF, Verify dan Distributed Read ditetapkan. Dalam kes LTC2500, anda juga boleh memilih jenis penapis, mendapatkan pemampatan dan mendapatkan pengembangan. Jika Verify tidak dipilih maka PROSEDUR MULA PANTAS
bilangan bit minimum akan habis. Jika Verify dipilih, bilangan bit yang dicabut akan ditambah sebanyak lapan yang termasuk bilangan samples diambil untuk keluaran semasa. Bacaan Teragih membolehkan jam yang lebih perlahan digunakan dengan menyebarkan data yang dirakamkan dalam beberapa samples. DF boleh ditetapkan dalam julat yang luas yang ditentukan oleh peranti yang digunakan. Menambahkan DF akan menambah baik SNR. Secara teorinya, SNR akan bertambah baik sebanyak 6dB jika penurunan sampfaktor ling meningkat dengan faktor empat. Dalam amalan, hingar rujukan akhirnya akan mengehadkan peningkatan SNR. Menambahkan kapasitor pintasan REF (C20) atau menggunakan rujukan luaran hingar yang lebih rendah akan memanjangkan had ini.
Klik butang Kumpul (Lihat Rajah 4) untuk mula memperoleh data. Butang Kumpul kemudian bertukar kepada Jeda, yang boleh diklik untuk menghentikan pemerolehan data.LINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan rajah 2

Rajah 2. Bar Alat PScopeLINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan rajah 3

PROSEDUR MULAI CEPAT

DC590 ATAU DC2026 PROSEDUR MULA PANTAS

PENTING! Untuk mengelakkan kerosakan pada DC2222A, pastikan JP6 DC590 atau JP3 DC2026 ditetapkan kepada 3.3V sebelum menyambung ke DC2222A.
VCCIO (JP3) DC2222A hendaklah berada dalam kedudukan 3.3V untuk operasi DC590 atau DC2026 (QuikEval). Untuk menggunakan pengawal QuikEval dengan DC2222A, adalah perlu untuk menggunakan –9V dan membumikan ke terminal –9V dan GND. 9V untuk DC2222A disediakan oleh pengawal kawalan QuikEval. Sambungkan pengawal QuikEval ke PC hos dengan kabel USB A/B standard. Sambungkan DC2222A kepada pengawal QuikEval menggunakan kabel reben 14-konduktor yang dibekalkan. (Jangan sambungkan kedua-dua pengawal QuikEval dan PScope pada masa yang sama.) Gunakan sumber isyarat pada J4 dan J2. Tiada isyarat jam diperlukan di J1 apabila menggunakan pengawal QuikEval. Isyarat jam disediakan melalui penyambung QuikEval (J3).
Jalankan perisian QuikEval (versi K109 atau lebih baru) yang dibekalkan dengan pengawal QuikEval atau muat turunnya daripada

DC590 ATAU DC2026 PROSEDUR MULA PANTAS

http://www.linear.com/software. Panel kawalan yang betul akan dimuatkan secara automatik. Klik butang Kumpul (Lihat Rajah 5) untuk mula membaca ADC.
Menekan butang Konfigurasi akan memaparkan menu Pilihan Konfigurasi yang serupa dengan yang ditunjukkan untuk PScope kecuali hanya output yang ditapis tersedia dan tiada pilihan untuk mengesahkan dan membaca diedarkan. Meningkatkan DF akan mengurangkan hingar seperti yang ditunjukkan dalam histogram Rajah 6. Bunyi akan dikurangkan dengan punca kuasa dua bilangan kali bilangan samples meningkat. Dalam amalan, sebagai input voltage peningkatan hingar rujukan akhirnya akan mengehadkan peningkatan hingar.
Rajah 5. Histogram QuikEval dengan DF = 256LINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan rajah 4
Rajah 6. Histogram QuikEval dengan DF = 1024LINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan rajah 5
PENYEDIAAN DC2222A
Kuasa DC
DC2222A memerlukan ±9VDC dan menarik kira-kira 115mA/–18mA apabila beroperasi dengan jam 90MHz. Kebanyakan arus bekalan digunakan oleh FPGA, op amps, pengawal selia dan logik diskret pada papan. Vol. input 9VDCtage kuasa ADC melalui pengawal selia LT1763 yang menyediakan perlindungan terhadap pincang songsang yang tidak disengajakan. Pengawal selia tambahan menyediakan kuasa untuk FPGA dan op amps. Lihat Rajah 1 untuk butiran sambungan.
Sumber Jam
Apabila menggunakan pengawal DC890 adalah perlu untuk menyediakan jitter rendah 2.5VP-P (Jika VCCIO berada dalam kedudukan 3.3V, jam amplitud hendaklah 3.3VP-P.) gelombang sinus atau persegi kepada J1. Input jam adalah AC berganding jadi tahap DC isyarat jam tidak penting. Penjana jam seperti Rohde & Schwarz SMB100A disyorkan. Malah penjana jam yang baik boleh mula menghasilkan jitter yang ketara pada frekuensi rendah. Oleh itu adalah disyorkan untuk s yang lebih rendahampkadar untuk membahagikan jam frekuensi yang lebih tinggi kepada frekuensi input yang dikehendaki. Nisbah kekerapan jam kepada kadar penukaran ditunjukkan dalam Jadual 1. Jika input jam hendak digerakkan dengan logik, adalah disyorkan bahawa terminator 49.9Ω (R5) dialih keluar. Tepi naik perlahan boleh menjejaskan SNR penukar dengan kehadiran tinggi ampisyarat input frekuensi tinggi litud.
Output Data
Output data selari dari papan ini (0V hingga 2.5V secara lalai), jika tidak disambungkan ke DC890, boleh diperolehi oleh penganalisis logik, dan seterusnya diimport ke dalam hamparan, atau pakej matematik bergantung pada bentuk pemprosesan isyarat digital yang dikehendaki. . Sebagai alternatif, data boleh dimasukkan terus ke dalam litar aplikasi. Gunakan pin 50 P1 untuk menyelak data. Data boleh diselak menggunakan tepi jatuh isyarat ini. Dalam mod pengesahan dua tepi jatuh diperlukan untuk setiap data sample. Tahap isyarat keluaran data pada P1 juga boleh ditukar kepada 0V kepada 3.3V jika litar aplikasi memerlukan vol yang lebih tinggitage. Ini dicapai dengan menggerakkan VCCIO (JP3) ke kedudukan 3.3V.
Rujukan
Rujukan lalai ialah rujukan LTC6655 5V. Jika rujukan luaran digunakan, ia mesti diselesaikan dengan cepat dalam kewujudan gangguan pada pin REF. Merujuk kepada litar rujukan Rajah 7, desolder R37 dan gunakan vol rujukan luarantage ke terminal VREF.LINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan rajah 6
Input analog
Pemacu lalai untuk input analog ADC pada DC2222A ditunjukkan dalam Rajah 8a dan 8b. Litar ini
menampan isyarat input 0V hingga 5V yang digunakan pada AIN+ dan AIN–. Di samping itu, jalur litar ini mengehadkan isyarat input pada input ADC. Jika pemacu LTC2508-32 Rajah 8a akan digunakan untuk aplikasi AC adalah disyorkan bahawa kapasitor C71 dan C73 ditanggalkan dan digantikan dengan WIMA P/N SMDTC04470XA00KT00 4.7µF kapasitor filem nipis atau setara dalam kedudukan C90 dan C91. Ini akan memberikan herotan yang paling rendah.

PENYEDIAAN DC2222A

Pengumpulan Data
Untuk SINAD, THD atau SNR menguji hingar yang rendah, penjana sinus keluaran pembezaan herotan rendah seperti Stanford Research SR1 harus digunakan. Pengayun RF jitter rendah seperti Rohde & Schwarz SMB100A harus digunakan sebagai sumber jam. LINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan rajah 7LINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan rajah 8

Papan demo ini diuji secara dalaman dengan mengambil FFT gelombang sinus yang digunakan pada input pembezaan papan demo. Ini melibatkan penggunaan sumber jam jitter rendah, bersama-sama dengan penjana sinusoidal keluaran pembezaan pada frekuensi berhampiran 200Hz. Tahap isyarat input adalah lebih kurang –1dBFS. Input dianjak aras dan ditapis dengan litar yang ditunjukkan dalam Rajah 9. FFT biasa yang diperoleh dengan DC2222A ditunjukkan dalam Rajah 4. Ambil perhatian bahawa untuk mengira SNR sebenar, tahap isyarat (F1 amplitud = –1dB) perlu ditambah semula pada SNR yang dipaparkan oleh PScope. Dengan bekasampyang ditunjukkan dalam Rajah 4 ini bermakna bahawa SNR sebenar ialah 123.54dB dan bukannya 122.54dB yang dipaparkan oleh PScope. Mengambil jumlah RMS bagi SNR dan THD yang dikira semula menghasilkan SINAD sebanyak 117.75dB. THD yang ditunjukkan diperolehi menggunakan kapasitor WIMA pilihan.LINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan rajah 9

Rajah 9. Penukar Aras Berbeza
Terdapat beberapa senario yang boleh menghasilkan keputusan yang mengelirukan semasa menilai ADC. Satu yang biasa ialah memberi makan penukar dengan frekuensi, iaitu sub-berbilang sampkadar, dan yang hanya akan menggunakan subset kecil kod keluaran yang mungkin. Kaedah yang betul ialah memilih frekuensi M/N untuk frekuensi gelombang sinus input. N ialah bilangan samples dalam FFT. M ialah nombor perdana antara satu dan N/2. Darabkan M/N dengan sampkadar le untuk mendapatkan frekuensi gelombang sinus input. Satu lagi senario yang boleh menghasilkan keputusan yang buruk adalah jika anda tidak mempunyai penjana sinus yang mampu frekuensi ppm

PENYEDIAAN DC2222A
ketepatan atau jika ia tidak boleh dikunci pada kekerapan jam. Anda boleh menggunakan FFT dengan tingkap untuk mengurangkan kebocoran atau penyebaran asas, untuk mendapatkan anggaran hampir prestasi ADC. Jika tetingkap diperlukan, tetingkap Blackman-Harris 92dB disyorkan. Jika an amplifier atau sumber jam dengan bunyi fasa lemah digunakan, tingkap tidak akan menambah baik SNR.

Susun atur
Seperti mana-mana ADC berprestasi tinggi, bahagian ini sensitif kepada reka letak. Kawasan serta-merta mengelilingi ADC pada DC2222A hendaklah digunakan sebagai garis panduan untuk penempatan, dan penghalaan pelbagai komponen yang dikaitkan dengan ADC. Berikut ialah beberapa perkara yang perlu diingat semasa meletakkan papan untuk LTC2508-32. Satah darat diperlukan untuk mendapatkan prestasi maksimum. Pastikan kapasitor pintasan sedekat mungkin dengan pin bekalan. Gunakan pulangan galangan rendah yang disambungkan terus ke satah tanah untuk setiap kapasitor pintasan. Penggunaan susun atur simetri di sekeliling input analog akan meminimumkan kesan unsur parasit. Lindungi surih input analog dengan tanah untuk meminimumkan gandingan daripada surih lain. Simpan jejak sesingkat mungkin.

Pemilihan Komponen
Apabila memacu bunyi yang rendah, herotan rendah ADC seperti LTC2508-32, pemilihan komponen adalah penting supaya tidak merendahkan prestasi. Perintang harus mempunyai nilai yang rendah untuk meminimumkan bunyi dan herotan. Perintang filem logam disyorkan untuk mengurangkan herotan yang disebabkan oleh pemanasan sendiri. Kerana vol rendah merekatagpekali e, untuk mengurangkan lagi herotan NPO atau kapasitor mika perak harus digunakan. Mana-mana penimbal yang digunakan untuk aplikasi AC harus mempunyai herotan yang rendah, hingar yang rendah dan masa penyelesaian yang cepat seperti LTC6363 dan LT6202. Untuk aplikasi tepat DC, LTC2057 juga boleh diterima jika penapisan output yang mencukupi digunakan.

LOMPAT DC2222A
Definisi

  • JP1: EEPROM adalah untuk kegunaan kilang sahaja. Biarkan ini dalam kedudukan WP lalai.
  • JP2: Gandingan memilih gandingan AC atau DC AIN–. Tetapan lalai ialah DC.
  • JP3: VCCIO menetapkan tahap output pada P1 kepada sama ada 3.3V atau 2.5V. Gunakan 2.5V untuk antara muka ke DC890 yang merupakan tetapan lalai. Gunakan 3.3V untuk antara muka ke DC590 atau DC2026.
  • JP4: CM menetapkan pincang DC untuk AIN+ dan AIN– jika input adalah AC berganding. Untuk mendayakan gandingan AC, R35 dan R36 (R = 1k) yang ditunjukkan dalam skema Rajah 10 mesti dipasang. Memasang perintang ini akan merendahkan THD isyarat input kepada ADC. VREF/2 ialah tetapan lalai. Jika EXT dipilih, masukkan mod biasa voltage boleh ditetapkan dengan memandu terminal E5 (EXT_CM).
  • JP5: Gandingan memilih gandingan AC atau DC AIN+. Tetapan lalai ialah DC. LINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan rajah 10

MANUAL DEMO DC2222A

NOTIS PENTING LEMBAGA DEMONSTRASI

Linear Technology Corporation (LTC) menyediakan produk yang disertakan di bawah syarat AS IS berikut:
Kit papan demonstrasi (DEMO BOARD) yang dijual atau disediakan oleh Linear Technology bertujuan untuk digunakan untuk PEMBANGUNAN ATAU TUJUAN PENILAIAN KEJURUTERAAN SAHAJA dan tidak disediakan oleh LTC untuk kegunaan komersial. Oleh itu, LEMBAGA DEMO di sini mungkin tidak lengkap dari segi pertimbangan perlindungan berkaitan reka bentuk, pemasaran dan/atau pembuatan yang diperlukan, termasuk tetapi tidak terhad kepada langkah keselamatan produk yang biasanya terdapat dalam barangan komersial siap. Sebagai prototaip, produk ini tidak termasuk dalam skop arahan Kesatuan Eropah mengenai keserasian elektromagnet dan oleh itu mungkin atau mungkin tidak memenuhi keperluan teknikal arahan, atau peraturan lain.
Jika kit penilaian ini tidak memenuhi spesifikasi yang disebut dalam manual DEMO BOARD, kit boleh dikembalikan dalam masa 30 hari dari tarikh penghantaran untuk bayaran balik penuh. WARANTI DI ATAS ADALAH
WARANTI EKSKLUSIF YANG DIBUAT OLEH PENJUAL KEPADA PEMBELI DAN ADALAH MENGGANTI SEMUA WARANTI LAIN, TERNYATA, TERSIRAT ATAU BERKANUN, TERMASUK SEBARANG WARANTI KEBOLEHDAGANGAN ATAU KESESUAIAN UNTUK SEBARANG TUJUAN TERTENTU. KECUALI SAMPAI TANGGUNGJAWAB INI, MANA-MANA ​​PIHAK TIDAK AKAN BERTANGGUNGJAWAB KEPADA YANG LAIN ATAS SEBARANG KEROSAKAN TIDAK LANGSUNG, KHAS, SAMPINGAN ATAU AKIBAT.
Pengguna memikul semua tanggungjawab dan liabiliti untuk pengendalian barangan yang betul dan selamat. Selanjutnya, pengguna melepaskan LTC daripada semua tuntutan yang timbul daripada pengendalian atau penggunaan barangan. Disebabkan oleh pembinaan terbuka produk, adalah menjadi tanggungjawab pengguna untuk mengambil apa-apa dan semua langkah berjaga-jaga yang sesuai berkenaan dengan nyahcas elektrostatik. Juga ambil perhatian bahawa produk di sini mungkin tidak mematuhi peraturan atau disahkan agensi (FCC, UL, CE, dll.).
Tiada Lesen diberikan di bawah mana-mana hak paten atau harta intelek lain sekalipun. LTC tidak bertanggungjawab untuk bantuan aplikasi, reka bentuk produk pelanggan, prestasi perisian, atau pelanggaran paten atau sebarang hak harta intelek lain dalam apa jua bentuk.
LTC kini menyediakan perkhidmatan kepada pelbagai pelanggan untuk produk di seluruh dunia, dan oleh itu transaksi ini tidak eksklusif.
Sila baca manual DEMO BOARD sebelum mengendalikan produk. Orang yang mengendalikan produk ini mesti mempunyai latihan elektronik dan mematuhi piawaian amalan makmal yang baik. Akal waras digalakkan.
Notis ini mengandungi maklumat keselamatan penting tentang suhu dan voltages. Untuk kebimbangan keselamatan lanjut, sila hubungi jurutera aplikasi LTC.
Alamat Surat Menyurat:
Teknologi Linear
1630 McCarthy Blvd.
Milpitas, CA 95035
Hak Cipta © 2004, Linear Technology Corporation
Perbadanan Teknologi Linear
1630 McCarthy Blvd., Milpitas, CA 95035-7417
408-432-1900 ● FAKS: 408-434-0507 ● www.linear.com

Dokumen / Sumber

LINEAR TECHNOLOGY DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan [pdf] Panduan Pengguna
DC2222A, Lebihampling ADC dengan Penapis Digital Boleh Dikonfigurasikan, DC2222A Oversampling ADC dengan Penapis Digital Boleh Dikonfigurasikan, ADC dengan Penapis Digital Boleh Dikonfigurasikan, Oversampling ADC, ADC

Rujukan

Catatan Berkaitan

Tinggalkan komen

Alamat e-mel anda tidak akan diterbitkan. Medan yang diperlukan ditanda *