लिनियर टेक्नॉलॉजी DC2222A ओव्हर्सampकॉन्फिगर करण्यायोग्य डिजिटल फिल्टरसह लिंग एडीसी
LTC2500-32/LTC2508-32/LTC2512-24: 32-Bit/24-Bit Oversampकॉन्फिगर करण्यायोग्य डिजिटल फिल्टरसह लिंग एडीसी
वर्णन
प्रात्यक्षिक सर्किट 2222A मध्ये LTC®2500-32, LTC2508-32 आणि LTC2512-24 ADCs आहेत. LTC2500-32, LTC2508-32 आणि LTC2512-24 कमी पॉवर, कमी आवाज, उच्च गती, 32-बिट/24-बिट SAR ADCs एकात्मिक कॉन्-फिगरेबल डिजिटल अॅव्हरेजिंग फिल्टरसह आहेत जे सिंगल 2.5V पुरवठ्यावरून कार्य करतात. खालील मजकूर LTC2508-32 चा संदर्भ देतो परंतु सर्व भागांना लागू होतो, फक्त फरक आहेample दर आणि बिट्सची संख्या. DC2222A DC2508 किंवा DC32 QuikEval™ आणि DC590 PScope™ डेटा कलेक्शन बोर्डच्या संयोगाने LTC2026-890 चे DC आणि AC कार्यप्रदर्शन प्रदर्शित करते. DC590 किंवा DC2026 वापरा DC कार्यप्रदर्शन जसे की पीक-टू-पीक आवाज आणि DC रेखीयता. अचूक s असल्यास DC890 वापराampSNR, THD, SINAD आणि SFDR सारख्या AC कामगिरीचे प्रदर्शन करण्यासाठी लिंग दर आवश्यक आहेत. DC2222A या एडीसीसाठी शिफारस केलेले ग्राउंडिंग, घटक प्लेसमेंट आणि निवड, राउटिंग आणि बायपास दर्शविण्याचा हेतू आहे.
रचना files योजनाबद्ध, BOM आणि लेआउटसह या सर्किट बोर्डसाठी उपलब्ध आहेत http://www.linear.com/demo/DC2222A किंवा बोर्डच्या मागील बाजूस असलेला QR कोड स्कॅन करा. L, LT, LTC, LTM, Linear Technology आणि Linear लोगो हे नोंदणीकृत ट्रेडमार्क आहेत आणि QuikEval आणि PScope हे लिनियर टेक्नॉलॉजी कॉर्पोरेशनचे ट्रेडमार्क आहेत. इतर सर्व ट्रेडमार्क त्यांच्या संबंधित मालकांची मालमत्ता आहेत.
आकृती 1. DC2222A कनेक्शन आकृती
त्वरित प्रारंभ प्रक्रिया
तक्ता 1. DC2222A असेंबली आणि घड्याळ पर्याय
| असेंबली आवृत्ती |
U1 भाग NUMBER |
कमाल आउटपुट डेटा दर |
DF |
BITS |
MAX CLK IN FREQ |
आउटपुट |
मोड |
दुभाजक |
| DC2222A-A | LTC2500IDKD-32 | 175ksp | 4 | 32 | 70MHz | A | पडताळणी नाही | 100 |
| 173ksp | 4 | 32 | 70MHz | A | सत्यापित करा | 101 | ||
| 250ksp | 4 | 32 | 43MHz | A | वितरित वाचा | 43 | ||
| 250ksp | 4 | 32 | 45MHz | A | सत्यापित + Dis. वाचा | 45 | ||
| 800ksp | 1 | 24 | 80MHz | B | 100 | |||
| DC2222A-B | LTC2508IDKD-32 | 3.472ksp | 256 | 32 | 80MHz | A | पडताळणी नाही | 90 |
| 2.900ksp | 256 | 32 | 75MHz | A | सत्यापित करा | 101 | ||
| 3.906ksp | 256 | 32 | 43MHz | A | वितरित वाचा | 43 | ||
| 3.906ksp | 256 | 32 | 45MHz | A | सत्यापित + Dis. वाचा | 45 | ||
| 900ksp | 1 | 14 | 90MHz | B | 100 | |||
| DC2222A-C | LTC2512IDKD-24 | 350.877ksp | 4 | 24 | 80MHz | A | पडताळणी नाही | 57 |
| 303.03ksp | 4 | 24 | 80MHz | A | सत्यापित करा | 66 | ||
| 400ksp | 4 | 24 | 62.4MHz | A | वितरित वाचा | 39 | ||
| 400ksp | 4 | 24 | 70.4MHz | A | सत्यापित + Dis. वाचा | 44 | ||
| 1.5Msps | 1 | 14 | 85.5MHz | B | 57
|
DC2222A जंपर्स विभागात वर्णन केल्याप्रमाणे सर्व जंपर्स सेट केले आहेत याची खात्री करण्यासाठी तपासा. विशेषतः, VCCIO (JP3) 2.5V स्थितीवर सेट केल्याची खात्री करा. DC2222 सह DC890A चे नियंत्रण करताना DC3A चे JP2222 3.3V स्थितीत असल्यामुळे SNR आणि THD मध्ये कार्यक्षमतेत लक्षणीय घट होईल. डिफॉल्ट जंपर कनेक्शन्स ADC ला ऑनबोर्ड संदर्भ आणि नियामक वापरण्यासाठी कॉन्फिगर करतात. डीफॉल्टनुसार अॅनालॉग इनपुट डीसी जोडलेले आहे. कनेक्टर P2222 वापरून DC890A ला DC1 USB हायस्पीड डेटा कलेक्शन बोर्डशी जोडा. (एकाच वेळी PScope कंट्रोलर आणि QuikEval कंट्रोलर कनेक्ट करू नका.) पुढे, DC890 ला स्टँड-डार्ड USB A/B केबलसह होस्ट पीसीशी कनेक्ट करा. सूचित टर्मिनल्सवर ±9V लागू करा. पुढे J2 आणि J4 वर लो जिटर डिफरेंशियल साइन सोर्स लावा.
योग्य घड्याळाच्या वारंवारतेसाठी मार्गदर्शक म्हणून टेबल 2.5 वापरून, लो जिटर 1VP-P साइन वेव्ह किंवा स्क्वेअर वेव्ह कनेक्टर J1 ला कनेक्ट करा. लक्षात घ्या की J1 मध्ये जमिनीवर 49.9Ω टर्मिनेशन रेझिस्टर आहे.
DC86 सह पुरवलेले PScope सॉफ्टवेअर (PScope.exe आवृत्ती K890 किंवा नंतरचे) चालवा किंवा ते येथून डाउनलोड करा www.linear.com/software.
संपूर्ण सॉफ्टवेअर दस्तऐवजीकरण हेल्प मेनूमधून उपलब्ध आहे. टूल्स मेनूमधून अपडेट्स डाउनलोड केले जाऊ शकतात. नवीन वैशिष्ट्ये जोडली जाऊ शकतात म्हणून वेळोवेळी अद्यतने तपासा.
PScope सॉफ्टवेअरने DC2222A ओळखले पाहिजे आणि आपोआप कॉन्फिगर केले पाहिजे. डीफॉल्ट सेटअप म्हणजे फिल्टर केलेले आउटपुट व्हेरिफाय आणि डिस्ट्रिब्युटेड रीड नॉट सिलेक्ट केलेले आणि डाउन एस सह वाचणे.ampलिंग फॅक्टर (DF) सर्वात लहान संभाव्य मूल्यावर सेट केले आहे. हे बदलण्यासाठी, आकृती 2 मध्ये दर्शविल्याप्रमाणे PScope टूल बारच्या Set Demo Bd पर्याय सेटिंगवर क्लिक करा. आकृती 3a, 3b आणि 3c मध्ये दर्शविलेले कॉन्फिगरेशन पर्याय बॉक्स ADC आउटपुट, DF, सत्यापित आणि वितरित रीड सेट करण्यास अनुमती देते. LTC2500 च्या बाबतीत फिल्टर प्रकार निवडणे, कॉम्प्रेशन-सायन मिळवणे आणि विस्तार प्राप्त करणे देखील शक्य आहे. पडताळणी निवडली नसेल तर क्विक स्टार्ट प्रक्रिया
बिट्सची किमान संख्या बंद केली जाईल. जर व्हेरिफाय निवडले असेल तर क्लॉक आउट केलेल्या बिट्सची संख्या आठ ने वाढवली जाईल ज्यामध्ये s ची संख्या समाविष्ट आहेampवर्तमान आउटपुटसाठी घेतले. डिस्ट्रिब्युटेड रीड अनेक s वर क्लॉक केलेला डेटा पसरवून धीमे घड्याळ वापरण्याची परवानगी देतेampलेस डीएफ विस्तृत श्रेणीवर सेट केला जाऊ शकतो जो वापरात असलेल्या डिव्हाइसद्वारे निर्धारित केला जातो. DF वाढवल्याने SNR मध्ये सुधारणा होईल. सैद्धांतिकदृष्ट्या, SNR 6dB ने सुधारेल जर डाऊन sampलिंग फॅक्टर चारच्या फॅक्टरने वाढला आहे. सराव मध्ये, संदर्भ आवाज अखेरीस SNR सुधारणा मर्यादित करेल. REF बायपास कॅपेसिटर (C20) वाढवणे किंवा कमी आवाज बाह्य संदर्भ वापरणे ही मर्यादा वाढवेल.
डेटा मिळवणे सुरू करण्यासाठी गोळा बटणावर क्लिक करा (चित्र 4 पहा). गोळा करा बटण नंतर पॉजमध्ये बदलते, जे डेटा संपादन थांबवण्यासाठी क्लिक केले जाऊ शकते.
आकृती 2. PScope टूलबार
त्वरित प्रारंभ प्रक्रिया
DC590 किंवा DC2026 क्विक स्टार्ट प्रक्रिया
महत्त्वाचे! DC2222A चे नुकसान टाळण्यासाठी, DC6A शी कनेक्ट करण्यापूर्वी DC590 चे JP3 किंवा DC2026 चे JP3.3 2222V वर सेट केले असल्याची खात्री करा.
DC3A चा VCCIO (JP2222) DC3.3 किंवा DC590 (QuikEval) ऑपरेशनसाठी 2026V स्थितीत असावा. DC2222A सह QuikEval कंट्रोलर वापरण्यासाठी, -9V आणि GND टर्मिनल्सवर -9V आणि ग्राउंड लागू करणे आवश्यक आहे. DC9A साठी 2222V QuikEval कंट्रोलर द्वारे प्रदान केले आहे. QuikEval कंट्रोलरला मानक USB A/B केबलसह होस्ट पीसीशी कनेक्ट करा. पुरवलेल्या 2222-कंडक्टर रिब-बॉन केबलचा वापर करून DC14A QuikEval कंट्रोलरशी कनेक्ट करा. (एकाच वेळी QuikEval आणि PScope नियंत्रक दोन्ही कनेक्ट करू नका.) J4 आणि J2 वर सिग्नल स्रोत लागू करा. QuikEval नियंत्रण-ट्रोलर वापरताना J1 वर कोणतेही घड्याळ सिग्नल आवश्यक नाही. घड्याळ सिग्नल QuikEval कनेक्टर (J3) द्वारे प्रदान केला जातो.
QuikEval कंट्रोलरसह पुरवलेले QuikEval सॉफ्टवेअर (K109 किंवा नंतरचे) चालवा किंवा ते डाउनलोड करा
DC590 किंवा DC2026 क्विक स्टार्ट प्रक्रिया
कॉन्फिगरेशन बटण दाबल्याने PScope साठी दर्शविल्याप्रमाणे एक कॉन्फिगरेशन ऑप्शन्स मेनू येईल फक्त फिल्टर केलेले आउटपुट उपलब्ध आहे आणि पडताळणी आणि वितरित रीडसाठी कोणतेही पर्याय नाहीत. आकृती 6 च्या हिस्टो-ग्राममध्ये दर्शविल्याप्रमाणे DF वाढल्याने आवाज कमी होईल. s च्या संख्येच्या वर्गमूळाच्या पटीने आवाज कमी होईल.amples वाढले आहे. सराव मध्ये, इनपुट व्हॉल्यूम म्हणूनtage वाढलेला संदर्भ-संवाद आवाज अखेरीस आवाज सुधारणा मर्यादित करेल.
आकृती 6. DF = 1024 सह QuikEval हिस्टोग्राम
डीसी पॉवर
DC2222A ला ±9VDC ची आवश्यकता असते आणि 115MHz घड्याळासह चालवताना अंदाजे 18mA/–90mA काढते. बहुतेक पुरवठा प्रवाह FPGA, op द्वारे वापरला जातो amps, नियामक आणि बोर्डवरील स्वतंत्र तर्क. 9VDC इनपुट व्हॉल्यूमtage LT1763 रेग्युलेटरद्वारे ADC ला शक्ती देते जे अपघाती रिव्हर्स बायसपासून संरक्षण प्रदान करतात. अतिरिक्त नियामक FPGA आणि op साठी शक्ती प्रदान करतात amps कनेक्शन तपशीलांसाठी आकृती 1 पहा.
DC890 कंट्रोलर वापरताना कमी जिटर 2.5VP-P प्रदान करणे आवश्यक आहे (जर VCCIO 3.3V स्थितीत असेल तर, घड्याळ ampलिट्यूड 3.3VP-P.) साइन किंवा स्क्वेअर वेव्ह ते J1 असावे. घड्याळ इनपुट AC जोडलेले आहे त्यामुळे घड्याळ सिग्नलची डीसी पातळी महत्त्वाची नाही. Rohde & Schwarz SMB100A सारख्या घड्याळ जनरेटरची शिफारस केली जाते. एक चांगला घड्याळ जनरेटर देखील कमी फ्रिक्वेन्सीवर सहज लक्षात येण्याजोगा झटका निर्माण करू शकतो. म्हणून खालच्या एस साठी शिफारस केली जातेampउच्च वारंवारता घड्याळ इच्छित इनपुट वारंवारता खाली विभाजित करण्यासाठी दर. घड्याळ वारंवारता आणि रूपांतरण दराचे गुणोत्तर तक्ता 1 मध्ये दर्शविले आहे. जर घड्याळ इनपुट तर्काने चालवायचे असेल, तर 49.9Ω टर्मिनेटर (R5) काढून टाकण्याची शिफारस केली जाते. हळुवार वाढणाऱ्या कडा उच्चतेच्या उपस्थितीत कनवर्टरच्या SNRशी तडजोड करू शकतात ampलिट्यूड उच्च वारंवारता इनपुट सिग्नल.
या बोर्डमधून समांतर डेटा आउटपुट (डिफॉल्टनुसार 0V ते 2.5V), DC890 शी कनेक्ट केलेले नसल्यास, लॉजिक विश्लेषकाद्वारे प्राप्त केले जाऊ शकते आणि नंतर स्प्रेडशीटमध्ये आयात केले जाऊ शकते, किंवा डिजिटल सिग्नल प्रक्रियेच्या कोणत्या स्वरूपावर अवलंबून आहे यावर अवलंबून गणितीय पॅकेज . वैकल्पिकरित्या, डेटा थेट ऍप्लिकेशन सर्किटमध्ये दिला जाऊ शकतो. डेटा लॅच करण्यासाठी P50 चा पिन 1 वापरा. या सिग्नलच्या फॉलिंग एजचा वापर करून डेटा लॅच केला जाऊ शकतो. पडताळणी मोडमध्ये प्रत्येक डेटासाठी दोन पडणाऱ्या कडा आवश्यक आहेतampले ऍप्लिकेशन सर्किटला जास्त व्हॉल्यूम आवश्यक असल्यास P1 वरील डेटा आउटपुट सिग्नल पातळी देखील 0V ते 3.3V मध्ये बदलली जाऊ शकते.tage हे VCCIO (JP3) ला 3.3V स्थितीत हलवून पूर्ण केले जाते.
डीफॉल्ट संदर्भ LTC6655 5V संदर्भ आहे. जर बाह्य संदर्भ वापरला असेल तर तो REF पिनवरील त्रुटींच्या उपस्थितीत त्वरीत स्थायिक झाला पाहिजे. आकृती 7, desolder R37 च्या संदर्भ सर्किटचा संदर्भ देत आणि बाह्य संदर्भ खंड लागू कराtage VREF टर्मिनलवर.
DC2222A वर ADC च्या अॅनालॉग इनपुटसाठी डीफॉल्ट ड्राइव्हर आकृती 8a आणि 8b मध्ये दर्शविला आहे. या सर्किट्स
AIN+ आणि AIN– वर लागू केलेले 0V ते 5V इनपुट सिग्नल बफर करा. याव्यतिरिक्त, हे सर्किट बँड एडीसी इनपुटवर इनपुट सिग्नल मर्यादित करतात. LTC2508-32 Figure 8a ड्रायव्हर AC ऍप्लिकेशन्ससाठी वापरायचे असल्यास कॅपॅसि-टोर्स C71 आणि C73 काढून टाकावे आणि WIMA P/N SMDTC04470XA00KT00 4.7µF पातळ फिल्म कॅपेसिटर किंवा C90 स्थितीत समतुल्य आणि C91 बरोबर बदलण्याची शिफारस केली जाते. हे सर्वात कमी विकृती प्रदान करेल.
DC2222A सेटअप
डेमो बोर्डच्या विभेदक इनपुटवर लागू केलेल्या साइन वेव्हचा FFT घेऊन या डेमो बोर्डची घरामध्ये चाचणी केली जाते. यामध्ये 200Hz जवळच्या फ्रिक्वेंसीवर विभेदक आउटपुट साइनसॉइडल जनरेटरसह, कमी जिटर क्लॉक स्त्रोत वापरणे समाविष्ट आहे. इनपुट सिग्नल पातळी अंदाजे -1dBFS आहे. आकृती 9 मध्ये दर्शविलेल्या सर्किटसह इनपुट लेव्हल शिफ्ट केले आहे आणि फिल्टर केले आहे. DC2222A सह प्राप्त केलेला एक सामान्य FFT आकृती 4 मध्ये दर्शविला आहे. लक्षात ठेवा की वास्तविक SNR ची गणना करण्यासाठी, सिग्नल पातळी (F1) amplitude = –1dB) PScope दाखवत असलेल्या SNR मध्ये परत जोडावे लागेल. माजी सहampआकृती 4 मध्ये दर्शविलेले le याचा अर्थ PScope दाखवत असलेल्या 123.54dB ऐवजी वास्तविक SNR 122.54dB असेल. पुनर्गणना केलेल्या SNR आणि THD ची RMS बेरीज घेतल्यास 117.75dB चे SINAD मिळते. दाखवलेला THD पर्यायी WIMA कॅपेसिटर वापरून मिळवला होता.
आकृती 9. विभेदक स्तर शिफ्टर
ADC चे मूल्यमापन करताना दिशाभूल करणारे परिणाम निर्माण करू शकतील अशा अनेक परिस्थिती आहेत. एक सामान्य गोष्ट म्हणजे कन्व्हर्टरला फ्रिक्वेन्सीसह फीड करणे, ते s चे उप-मल्टिपल आहेample दर, आणि जे फक्त संभाव्य आउटपुट कोडचा एक लहान उपसंच वापरेल. इनपुट साइन वेव्ह वारंवारता साठी M/N वारंवारता निवडणे ही योग्य पद्धत आहे. N ही s ची संख्या आहेampFFT मध्ये लेस. M ही एक आणि N/2 मधील मूळ संख्या आहे. M/N ला s ने गुणाampइनपुट साइन वेव्ह वारंवारता प्राप्त करण्यासाठी le दर. तुमच्याकडे पीपीएम फ्रिक्वेन्सी सक्षम साइन जनरेटर नसल्यास खराब परिणाम देऊ शकणारी दुसरी परिस्थिती
DC2222A सेटअप
अचूकता किंवा जर ती घड्याळाच्या वारंवारतेवर लॉक केली जाऊ शकत नाही. एडीसी कार्यक्षमतेचा जवळून अंदाज घेण्यासाठी, मूलभूत गळती किंवा पसरणे कमी करण्यासाठी तुम्ही विंडोिंगसह FFT वापरू शकता. विंडो करणे आवश्यक असल्यास, Blackman-Harris 92dB विंडोची शिफारस केली जाते. जर ए ampखराब फेज नॉइजसह लाइफायर किंवा क्लॉक सोर्स वापरले जातात, विंडोिंगमुळे SNR सुधारणार नाही.
मांडणी
कोणत्याही उच्च-कार्यक्षमता ADC प्रमाणे, हा भाग लेआउटसाठी संवेदनशील आहे. DC2222A वर ADC च्या आजूबाजूचा परिसर हा ADC शी संबंधित विविध घटकांच्या प्लेसमेंटसाठी आणि राउटिंगसाठी मार्गदर्शक तत्त्व म्हणून वापरला जावा. LTC2508-32 साठी बोर्ड लावताना लक्षात ठेवण्यासारख्या काही गोष्टी येथे आहेत. जास्तीत जास्त कामगिरी मिळविण्यासाठी ग्राउंड प्लेन आवश्यक आहे. बायपास कॅपेसिटर पुरवठा पिनच्या शक्य तितक्या जवळ ठेवा. प्रत्येक बायपास कॅपेसिटरसाठी ग्राउंड प्लेनशी थेट जोडलेले कमी प्रतिबाधा परतावा वापरा. अॅनालॉग इनपुट्सभोवती सममितीय मांडणीचा वापर केल्याने परजीवी घटकांचे परिणाम कमी होतील. इतर ट्रेसमधून कपलिंग कमी करण्यासाठी ग्राउंडसह एनालॉग इनपुट ट्रेस शिल्ड करा. ट्रेस शक्य तितक्या लहान ठेवा.
घटक निवड
LTC2508-32 सारखे कमी आवाज, कमी विरूपण ADC चालवताना, कार्यप्रदर्शन खराब होऊ नये म्हणून घटकांची निवड महत्वाची आहे. आवाज आणि विकृती कमी करण्यासाठी प्रतिरोधकांचे मूल्य कमी असावे. सेल्फ-हीटिंगमुळे होणारी विकृती कमी करण्यासाठी मेटल फिल्म प्रतिरोधकांची शिफारस केली जाते. त्यांच्या कमी व्हॉल्यूममुळेtagई गुणांक, विकृती आणखी कमी करण्यासाठी एनपीओ किंवा सिल्व्हर मिका कॅपेसि-टोर्स वापरावे. AC ऍप्लिकेशन्ससाठी वापरल्या जाणार्‍या कोणत्याही बफरमध्ये कमी विकृती, कमी आवाज आणि LTC6363 आणि LT6202 सारखा जलद सेटल होण्याची वेळ असावी. DC अचूक अनुप्रयोगांसाठी, LTC2057 देखील स्वीकार्य आहे जर पुरेसे आउटपुट फिल्टरिंग लागू केले असेल.
DC2222A जंपर्स
व्याख्या
- JP1: EEPROM फक्त फॅक्टरी वापरासाठी आहे. हे डीफॉल्ट WP स्थितीत सोडा.
- JP2: कपलिंग AIN– चे AC किंवा DC कपलिंग निवडते. डीफॉल्ट सेटिंग डीसी आहे.
- JP3: VCCIO P1 वर आउटपुट स्तर 3.3V किंवा 2.5V वर सेट करते. DC2.5 ला इंटरफेस करण्यासाठी 890V वापरा जे डीफॉल्ट सेटिंग आहे. DC3.3 किंवा DC590 ला इंटरफेस करण्यासाठी 2026V वापरा.
-
JP4: जर इनपुट AC जोडलेले असतील तर CM AIN+ आणि AIN साठी DC बायस सेट करतो. AC कपलिंग सक्षम करण्यासाठी, आकृती 35 च्या योजनाबद्ध मध्ये दर्शविलेले R36 आणि R1 (R = 10k) स्थापित करणे आवश्यक आहे. हे प्रतिरोधक स्थापित केल्याने ADC ला इनपुट सिग्नलचा THD कमी होईल. VREF/2 ही डीफॉल्ट सेटिंग आहे. जर EXT निवडला असेल तर इनपुट कॉमन मोड व्हॉल्यूमtage ड्रायव्हिंग टर्मिनल E5 (EXT_CM) द्वारे सेट केले जाऊ शकते.
-
JP5: कपलिंग AIN+ चे AC किंवा DC कपलिंग निवडते. डीफॉल्ट सेटिंग डीसी आहे.
डेमो मॅन्युअल DC2222A
प्रात्यक्षिक मंडळ महत्वाची सूचना
कॉपीराइट © 2004, लिनियर टेक्नॉलॉजी कॉर्पोरेशन
1630 McCarthy Blvd., Milpitas, CA 95035-7417
५७४-५३७-८९०० ● फॅक्स: ५७४-५३७-८९०० ● www.linear.com
कागदपत्रे / संसाधने
 |
लिनियर टेक्नॉलॉजी DC2222A ओव्हर्सampकॉन्फिगर करण्यायोग्य डिजिटल फिल्टरसह लिंग एडीसी [pdf] वापरकर्ता मार्गदर्शक DC2222A, ओव्हर्सampकॉन्फिगर करण्यायोग्य डिजिटल फिल्टर, DC2222A ओव्हर्ससह ling ADCsampकॉन्फिगर करण्यायोग्य डिजिटल फिल्टरसह लिंग एडीसी, कॉन्फिगर करण्यायोग्य डिजिटल फिल्टरसह एडीसी, ओव्हर्सampling ADCs, ADCs |
