TECHNOLEG LLINOL DC2222A Oversampling ADCs gyda Hidlydd Digidol Ffurfweddadwy
LTC2500-32/LTC2508-32/LTC2512-24: 32-Bit/24-Bit Oversampling ADCs gyda Hidlydd Digidol Ffurfweddadwy
DISGRIFIAD
Mae cylched arddangos 2222A yn cynnwys y LTC®2500-32, LTC2508-32 a LTC2512-24 ADC. Mae'r LTC2500-32, LTC2508-32 a LTC2512-24 yn ADCau SAR pŵer isel, sŵn isel, cyflymder uchel, 32-did/24-did gyda hidlydd cyfartaledd digidol ffurfweddadwy integredig sy'n gweithredu o un cyflenwad 2.5V. Mae'r testun canlynol yn cyfeirio at y LTC2508-32 ond mae'n berthnasol i bob rhan, a'r unig wahaniaeth yw sampcyfradd le a nifer y darnau. Mae'r DC2222A yn dangos perfformiad DC ac AC y LTC2508-32 ar y cyd â byrddau casglu data DC590 neu DC2026 QuikEval™ a DC890 PScope™. Defnyddiwch y DC590 neu DC2026 i ddangos perfformiad DC fel sŵn brig-i-brig a llinoledd DC. Defnyddiwch y DC890 os yw'n fanwl gywir sampmae angen cyfraddau ling neu i ddangos perfformiad AC fel SNR, THD, SIAD a SFDR. Bwriad y DC2222A yw dangos y sylfaen a argymhellir, gosod cydrannau a dethol, llwybro a dargyfeirio ar gyfer yr ADC hwn.
Dylunio files ar gyfer y bwrdd cylched hwn gan gynnwys y sgematig, BOM a'r gosodiad ar gael yn http://www.linear.com/demo/DC2222A neu sganiwch y cod QR ar gefn y bwrdd. Mae L, LT, LTC, LTM, Linear Technology a'r logo Linear yn nodau masnach cofrestredig ac mae QuikEval a PScope yn nodau masnach Linear Technology Corporation. Mae pob nod masnach arall yn eiddo i'w perchnogion priodol.
Ffigur 1. Diagram Cysylltiad DC2222A
GWEITHDREFN DECHRAU CYFLYM
Tabl 1. Opsiynau Cynulliad a Chloc DC2222A
| CYNULLIAD FERSIWN |
U1 RHAN RHIF |
ALLBWN MAX DATA CYFRADD |
DF |
BITS |
MAX CLK YN FREQ |
ALLBWN |
MODD |
RHANNYDD |
| DC2222A-A | LTC2500IDKD-32 | 175kps | 4 | 32 | 70MHz | A | Dim Gwirio | 100 |
| 173kps | 4 | 32 | 70MHz | A | Gwirio | 101 | ||
| 250kps | 4 | 32 | 43MHz | A | Darllen wedi'i Ddosbarthu | 43 | ||
| 250kps | 4 | 32 | 45MHz | A | Gwirio + Dis. Darllen | 45 | ||
| 800kps | 1 | 24 | 80MHz | B | 100 | |||
| DC2222A-B | LTC2508IDKD-32 | 3.472kps | 256 | 32 | 80MHz | A | Dim Gwirio | 90 |
| 2.900kps | 256 | 32 | 75MHz | A | Gwirio | 101 | ||
| 3.906kps | 256 | 32 | 43MHz | A | Darllen wedi'i Ddosbarthu | 43 | ||
| 3.906kps | 256 | 32 | 45MHz | A | Gwirio + Dis. Darllen | 45 | ||
| 900kps | 1 | 14 | 90MHz | B | 100 | |||
| DC2222A-C | LTC2512IDKD-24 | 350.877kps | 4 | 24 | 80MHz | A | Dim Gwirio | 57 |
| 303.03kps | 4 | 24 | 80MHz | A | Gwirio | 66 | ||
| 400kps | 4 | 24 | 62.4MHz | A | Darllen wedi'i Ddosbarthu | 39 | ||
| 400kps | 4 | 24 | 70.4MHz | A | Gwirio + Dis. Darllen | 44 | ||
| 1.5Msps | 1 | 14 | 85.5MHz | B | 57
|
Gwiriwch i wneud yn siŵr bod pob siwmperi wedi'u gosod fel y disgrifir yn yr adran Siwmper DC2222A. Yn benodol, gwnewch yn siŵr bod VCCIO (JP3) wedi'i osod i'r safle 2.5V. Bydd rheoli'r DC2222A gyda'r DC890 tra bod JP3 o'r DC2222A yn y sefyllfa 3.3V yn achosi diraddio perfformiad amlwg yn SNR a THD. Mae'r cysylltiadau siwmper rhagosodedig yn ffurfweddu'r ADC i ddefnyddio'r cyfeirnod a'r rheolyddion ar y bwrdd. Mae'r mewnbwn analog yn DC ynghyd yn ddiofyn. Cysylltwch y DC2222A â Bwrdd Casglu Data Cyflymder Uchel USB DC890 gan ddefnyddio cysylltydd P1. (Peidiwch â chysylltu rheolydd PScope a rheolydd QuikEval ar yr un pryd.) Nesaf, cysylltwch y DC890 â PC gwesteiwr gyda chebl USB A/B safonol. Rhowch ±9V ar y terfynellau a nodir. Nesaf cymhwyso ffynhonnell sin gwahaniaethol jitter isel i J2 a J4.
Cysylltwch don sin neu don sgwâr jitter isel 2.5VP-P â'r cysylltydd J1, gan ddefnyddio Tabl 1 fel canllaw ar gyfer yr amledd cloc priodol. Sylwch fod gan J1 wrthydd terfynu 49.9Ω i'r ddaear.
Rhedeg y meddalwedd PScope (PScope.exe fersiwn K86 neu ddiweddarach) a gyflenwir gyda'r DC890 neu ei lawrlwytho o www.linear.com/software.
Mae dogfennaeth feddalwedd gyflawn ar gael o'r ddewislen Help. Gellir lawrlwytho diweddariadau o'r ddewislen Tools. Gwiriwch am ddiweddariadau o bryd i'w gilydd gan y gall nodweddion newydd gael eu hychwanegu.
Dylai meddalwedd PScope adnabod y DC2222A a ffurfweddu ei hun yn awtomatig. Y gosodiad rhagosodedig yw darllen yr allbwn wedi'i hidlo gyda Verify and Distributed Read heb ei ddewis a'r Down Sampling Factor (DF) wedi'i osod i'r gwerth lleiaf posibl. I newid hyn, cliciwch ar y gosodiad Set Demo Bd Options yn y Bar Offer PScope fel y dangosir yn Ffigur 2. Mae'r blwch Opsiynau Ffurfweddu a ddangosir yn Ffigurau 3a, 3b a 3c yn caniatáu gosod allbwn ADC, DF, Verify a Distributed Read. Yn achos y LTC2500 mae hefyd yn bosibl dewis y math o hidlydd, ennill cywasgu ac ehangu. Os na ddewisir Verify yna'r DREFN DECHRAU CYFLYM
bydd y nifer lleiaf o ddarnau yn cael eu clocio allan. Os dewisir Verify cynyddir nifer y didau a glociwyd allan gan wyth sy'n cynnwys nifer yr sampcymryd llai ar gyfer yr allbwn cyfredol. Mae Darllen wedi'i Ddosbarthu yn caniatáu i gloc arafach gael ei ddefnyddio trwy wasgaru'r data wedi'i glocio allan dros nifer o samples. Gellir gosod DF dros ystod eang a bennir gan y ddyfais a ddefnyddir. Bydd cynyddu DF yn gwella'r SNR. Yn ddamcaniaethol, bydd SNR yn gwella 6dB os bydd y gostyngiad sampcynyddir ffactor ling gan ffactor o bedwar. Yn ymarferol, bydd sŵn cyfeirio yn y pen draw yn cyfyngu ar y gwelliant SNR. Bydd cynyddu cynhwysydd ffordd osgoi REF (C20) neu ddefnyddio cyfeirnod allanol sŵn is yn ymestyn y terfyn hwn.
Cliciwch y botwm Casglu (Gweler Ffigur 4) i ddechrau caffael data. Yna mae'r botwm Collect yn newid i Saib, y gellir ei glicio i atal caffael data.
Ffigur 2. Bar Offer PScope
GWEITHDREFN DECHRAU CYFLYM
DC590 NEU DC2026 TREFN CYCHWYN CYFLYM
PWYSIG! Er mwyn osgoi difrod i'r DC2222A, gwnewch yn siŵr bod JP6 y DC590 neu JP3 y DC2026 wedi'i osod i 3.3V cyn cysylltu â'r DC2222A.
Dylai VCCIO (JP3) o'r DC2222A fod yn y sefyllfa 3.3V ar gyfer gweithrediad DC590 neu DC2026 (QuikEval). I ddefnyddio rheolydd QuikEval gyda'r DC2222A, mae angen cymhwyso -9V a daearu i'r terfynellau -9V a GND. Darperir 9V ar gyfer y DC2222A gan y rheolydd QuikEval. Cysylltwch y rheolydd QuikEval â PC gwesteiwr gyda chebl USB A/B safonol. Cysylltwch y DC2222A â rheolydd QuikEval gan ddefnyddio'r cebl rhuban 14-dargludydd a gyflenwir. (Peidiwch â chysylltu rheolydd QuikEval a PScope ar yr un pryd.) Cymhwyswch ffynhonnell signal i J4 a J2. Nid oes angen signal cloc yn J1 wrth ddefnyddio rheolydd QuikEval. Darperir y signal cloc trwy'r cysylltydd QuikEval (J3).
Rhedeg meddalwedd QuikEval (fersiwn K109 neu ddiweddarach) wedi'i gyflenwi â rheolydd QuikEval neu ei lawrlwytho o
DC590 NEU DC2026 TREFN CYCHWYN CYFLYM
Bydd pwyso'r botwm Ffurfweddu yn dod â dewislen Opsiynau Cyfluniadau i fyny sy'n debyg i'r un a ddangosir ar gyfer PScope ac eithrio mai dim ond yr allbwn wedi'i hidlo sydd ar gael ac nad oes opsiynau ar gyfer dilysu a darllen dosbarthu. Bydd cynyddu DF yn lleihau'r sŵn fel y dangosir yn yr histo-gram yn Ffigur 6. Bydd y sŵn yn cael ei leihau gan wraidd sgwâr y nifer o weithiau y nifer o sampcynyddir les. Yn ymarferol, fel mewnbwn cyftagBydd y sŵn yn y pen draw yn cyfyngu ar y gwelliant sŵn.
Ffigur 6. Histogram QuikEval gyda DF = 1024
Pŵer DC
Mae angen ±2222VDC ar y DC9A ac mae'n tynnu tua 115mA/–18mA wrth weithredu gyda chloc 90MHz. Mae'r rhan fwyaf o'r cerrynt cyflenwad yn cael ei ddefnyddio gan y FPGA, op amps, rheolyddion a rhesymeg arwahanol ar y bwrdd. Mae'r mewnbwn 9VDC cyftagd yn rhoi pŵer i'r ADC trwy reoleiddwyr LT1763 sy'n darparu amddiffyniad rhag tuedd damweiniol i'r gwrthwyneb. Mae rheoleiddwyr ychwanegol yn darparu pŵer ar gyfer y FPGA ac op amps. Gweler Ffigur 1 am fanylion cysylltu.
Wrth ddefnyddio'r rheolydd DC890 mae angen darparu jitter isel 2.5VP-P (Os yw VCCIO yn y sefyllfa 3.3V, y cloc ampdylai'r goleud fod yn 3.3VP-P.) sin neu don sgwâr i J1. Mae mewnbwn y cloc wedi'i gyplysu AC felly nid yw lefel DC y signal cloc yn bwysig. Argymhellir generadur cloc fel y Rohde & Schwarz SMB100A. Gall hyd yn oed generadur cloc da ddechrau cynhyrchu jitter amlwg ar amleddau isel. Felly argymhellir ar gyfer s isampcyfraddau le i rannu cloc amledd uwch i lawr i'r amledd mewnbwn dymunol. Dangosir cymhareb amledd cloc i gyfradd trosi yn Nhabl 1. Os yw mewnbwn y cloc i gael ei yrru gyda rhesymeg, argymhellir dileu'r terfynydd 49.9Ω (R5). Gall ymylon sy'n codi'n araf beryglu SNR y trawsnewidydd ym mhresenoldeb uchel amplitude signalau mewnbwn amledd uwch.
Gellir caffael allbwn data cyfochrog o'r bwrdd hwn (0V i 2.5V yn ddiofyn), os nad yw wedi'i gysylltu â'r DC890, gan ddadansoddwr rhesymeg, a'i fewnforio wedyn i daenlen, neu becyn mathemategol yn dibynnu ar ba fath o brosesu signal digidol a ddymunir. . Fel arall, gellir bwydo'r data yn uniongyrchol i gylched cais. Defnyddiwch bin 50 o P1 i glicied y data. Gellir clicio'r data gan ddefnyddio ymyl disgynnol y signal hwn. Yn y modd dilysu mae angen dwy ymyl sy'n disgyn ar gyfer pob data sample. Gellir newid lefelau signal allbwn data P1 hefyd i 0V i 3.3V os oes angen cyfaint uwch ar gylched y caistage. Cyflawnir hyn trwy symud VCCIO (JP3) i'r safle 3.3V.
Y cyfeirnod diofyn yw'r cyfeirnod LTC6655 5V. Os defnyddir cyfeirnod allanol rhaid iddo setlo'n gyflym ym mhresenoldeb glitches ar y pin REF. Gan gyfeirio at gylched cyfeirio Ffigur 7, desolder R37 a chymhwyso'r cyfeirnod allanol cyftage i derfynell VREF.
Dangosir y gyrrwr rhagosodedig ar gyfer mewnbynnau analog yr ADC ar y DC2222A yn Ffigurau 8a ac 8b. Mae'r cylchedau hyn
clustogi'r signal mewnbwn 0V i 5V a gymhwysir yn AIN+ ac AIN–. Yn ogystal, mae'r bandiau cylchedau hyn yn cyfyngu ar y signal mewnbwn yn y mewnbwn ADC. Os yw'r gyrrwr LTC2508-32 Ffigur 8a i'w ddefnyddio ar gyfer cymwysiadau AC, argymhellir tynnu cynwysorau C71 a C73 a'u disodli gan gynwysorau ffilm tenau WIMA P/N SMDTC04470XA00KT00 4.7µF neu gyfwerth yn y safleoedd C90 a C91. Bydd hyn yn darparu'r afluniad lleiaf.
DC2222A SETUP
Mae'r bwrdd arddangos hwn yn cael ei brofi'n fewnol trwy gymryd FFT o don sin a gymhwysir i fewnbwn gwahaniaethol y bwrdd arddangos. Mae hyn yn cynnwys defnyddio ffynhonnell cloc jitter isel, ynghyd â generadur sinwsoidaidd allbwn gwahaniaethol ar amledd sy'n agos at 200Hz. Mae lefel y signal mewnbwn tua -1dBFS. Mae'r mewnbwn yn cael ei symud yn lefel a'i hidlo gyda'r gylched a ddangosir yn Ffigur 9. Dangosir FFT nodweddiadol a gafwyd gyda DC2222A yn Ffigur 4. Sylwch, i gyfrifo'r SNR go iawn, lefel y signal (F1 amplitude = –1dB) yn gorfod cael ei ychwanegu yn ôl at yr SNR y mae PScope yn ei ddangos. Gyda'r cynampac a ddangosir yn Ffigur 4 mae hyn yn golygu y byddai'r SNR gwirioneddol yn 123.54dB yn lle'r 122.54dB y mae PScope yn ei ddangos. Mae cymryd swm RMS yr SNR a'r THD a ailgyfrifwyd yn rhoi SinAD o 117.75dB. Cafwyd y THD a ddangosir gan ddefnyddio'r cynwysyddion WIMA dewisol.
Ffigur 9. Newidydd Lefel Gwahaniaethol
Mae yna nifer o senarios a all arwain at ganlyniadau camarweiniol wrth werthuso ADC. Un sy'n gyffredin yw bwydo'r trawsnewidydd ag amledd, hynny yw is-lluosog o'r sampcyfradd le, ac a fydd ond yn arfer is-set fach o'r codau allbwn posibl. Y dull cywir yw dewis amledd M/N ar gyfer amledd tonnau sin mewnbwn. N yw nifer yr samples yn y FFT. Mae M yn rhif cysefin rhwng un a N/2. Lluoswch M/N gyda'r sampcyfradd le i gael yr amledd tonnau sin mewnbwn. Senario arall a all roi canlyniadau gwael yw os nad oes gennych eneradur sin sy'n gallu amledd ppm
DC2222A SETUP
y cywirdeb neu os na ellir ei gloi i amledd y cloc. Gallwch ddefnyddio FFT gyda ffenestru i leihau gollyngiad neu ymlediad yr elfen sylfaenol, i gael brasamcan agos o berfformiad ADC. Os oes angen ffenestru, argymhellir y ffenestr Blackman-Harris 92dB. Os an ampdefnyddir ffynhonnell llewyr neu gloc gyda sŵn cyfnod gwael, ni fydd ffenestru yn gwella'r SNR.
Gosodiad
Fel gydag unrhyw ADC perfformiad uchel, mae'r rhan hon yn sensitif i osodiad. Dylid defnyddio'r ardal yn union o amgylch yr ADC ar y DC2222A fel canllaw ar gyfer lleoli, a llwybro'r gwahanol gydrannau sy'n gysylltiedig â'r ADC. Dyma rai pethau i'w cofio wrth osod bwrdd ar gyfer y LTC2508-32. Mae angen awyren ddaear i gael y perfformiad mwyaf posibl. Cadwch gynwysorau ffordd osgoi mor agos â phosibl at y pinnau cyflenwi. Defnyddiwch adenillion rhwystriant isel sydd wedi'u cysylltu'n uniongyrchol â'r awyren ddaear ar gyfer pob cynhwysydd ffordd osgoi. Bydd defnyddio cynllun cymesur o amgylch y mewnbynnau analog yn lleihau effeithiau elfennau parasitig. Tarian olion mewnbwn analog gyda daear i leihau cyplu o olion eraill. Cadwch olion mor fyr â phosib.
Dewis Cydran
Wrth yrru ADC afluniad isel swn isel fel y LTC2508-32, mae dewis cydrannau yn bwysig er mwyn peidio â diraddio perfformiad. Dylai fod gan wrthyddion werthoedd isel i leihau sŵn ac afluniad. Argymhellir gwrthyddion ffilm metel i leihau afluniad a achosir gan hunan-wresogi. Oherwydd eu cyfaint iseltage cyfernodau, er mwyn lleihau afluniad ymhellach dylid defnyddio NPO neu arian mica capaci-tors. Dylai fod gan unrhyw glustogfa a ddefnyddir ar gyfer cymwysiadau AC afluniad isel, sŵn isel ac amser setlo cyflym fel y LTC6363 a LT6202. Ar gyfer cymwysiadau cywir DC, mae'r LTC2057 hefyd yn dderbyniol os cymhwysir hidlo allbwn digonol.
DC2222A SYMUDWYR
Diffiniadau
- JP1: Mae EEPROM ar gyfer defnydd ffatri yn unig. Gadewch hwn yn y sefyllfa WP rhagosodedig.
- JP2: Mae Coupling yn dewis cyplu AC neu DC o AIN–. Y gosodiad diofyn yw DC.
- JP3: Mae VCCIO yn gosod y lefelau allbwn yn P1 i naill ai 3.3V neu 2.5V. Defnyddiwch 2.5V i ryngwynebu i'r DC890 sef y gosodiad diofyn. Defnyddiwch 3.3V i ryngwynebu i'r DC590 neu DC2026.
-
JP4: Mae CM yn gosod y gogwydd DC ar gyfer AIN+ ac AIN – os yw'r mewnbynnau wedi'u cyplysu AC. Er mwyn galluogi cyplu AC, rhaid gosod R35 a R36 (R = 1k) a ddangosir yn sgematig Ffigur 10. Bydd gosod y gwrthyddion hyn yn diraddio THD y signal mewnbwn i'r ADC. VREF/2 yw'r gosodiad diofyn. Os dewisir EXT bydd y mewnbwn modd cyffredin cyftagGellir gosod e trwy yrru terfynell E5 (EXT_CM).
-
JP5: Mae Coupling yn dewis cyplu AC neu DC o AIN+. Y gosodiad diofyn yw DC.
LLAWLYFR DEMO DC2222A
BWRDD ARDDANGOS HYSBYSIAD PWYSIG
Hawlfraint © 2004, Linear Technology Corporation
1630 McCarthy Blvd., Milpitas, CA 95035-7417
408-432-1900 ● FFAC: 408-434-0507 ● www.linear.com
Dogfennau / Adnoddau
 |
TECHNOLEG LLINOL DC2222A Oversampling ADCs gyda Hidlydd Digidol Ffurfweddadwy [pdfCanllaw Defnyddiwr DC2222A, Trosampling ADCs gyda Hidlydd Digidol Ffurfweddadwy, DC2222A Oversampling ADCs gyda Hidlydd Digidol Ffurfweddadwy, ADCs gyda Hidlydd Digidol Ffurfweddadwy, Trosoddampling ADCs, ADCs |
