LINEAR TECHNOLOGY DC2222A Oversampling ADCs na may Configurable Digital Filter
LTC2500-32/LTC2508-32/LTC2512-24: 32-Bit/24-Bit Oversampling ADCs na may Configurable Digital Filter
PAGLALARAWAN
Nagtatampok ang Demonstration circuit 2222A ng LTC®2500-32, LTC2508-32 at LTC2512-24 ADC. Ang LTC2500-32, LTC2508-32 at LTC2512-24 ay mababa ang kapangyarihan, mababang ingay, mataas na bilis, 32-bit/24-bit na mga SAR ADC na may pinagsamang con-figurable na digital averaging na filter na gumagana mula sa iisang 2.5V na supply. Ang sumusunod na teksto ay tumutukoy sa LTC2508-32 ngunit nalalapat sa lahat ng bahagi, ang pagkakaiba lamang ay sample rate at bilang ng mga bit. Ang DC2222A ay nagpapakita ng DC at AC na pagganap ng LTC2508-32 kasabay ng DC590 o DC2026 QuikEval™ at DC890 PScope™ na mga data collection board. Gamitin ang DC590 o DC2026 upang ipakita ang pagganap ng DC tulad ng peak-to-peak na ingay at DC linearity. Gamitin ang DC890 kung tumpak ang sampAng mga rate ng ling ay kinakailangan o upang ipakita ang pagganap ng AC tulad ng SNR, THD, SINAD at SFDR. Ang DC2222A ay nilayon upang ipakita ang inirerekomendang saligan, paglalagay at pagpili ng bahagi, pagruruta at pag-bypass para sa ADC na ito.
Disenyo files para sa circuit board na ito kasama ang eskematiko, BOM at layout ay magagamit sa http://www.linear.com/demo/DC2222A o i-scan ang QR code sa likod ng board. Ang L, LT, LTC, LTM, Linear Technology at ang Linear na logo ay mga rehistradong trademark at ang QuikEval at PScope ay mga trademark ng Linear Technology Corporation. Ang lahat ng iba pang trademark ay pag-aari ng kani-kanilang mga may-ari.
Larawan 1. DC2222A Connection Diagram
Mabilis na PAMAMARAAN NG PAGSIMULA
Talahanayan 1. Mga Opsyon sa Pagpupulong at Orasan ng DC2222A
| ASSEMBLY VERSION |
U1 BAHAGI NUMBER |
MAX OUTPUT DATA RATE |
DF |
BITS |
MAX CLK IN FREQ |
OUTPUT |
MODE |
DIVIDER |
| DC2222A-A | LTC2500IDKD-32 | 175ksps | 4 | 32 | 70MHz | A | Walang I-verify | 100 |
| 173ksps | 4 | 32 | 70MHz | A | I-verify | 101 | ||
| 250ksps | 4 | 32 | 43MHz | A | Ibinahagi na Binasa | 43 | ||
| 250ksps | 4 | 32 | 45MHz | A | I-verify + Dis. Basahin | 45 | ||
| 800ksps | 1 | 24 | 80MHz | B | 100 | |||
| DC2222A-B | LTC2508IDKD-32 | 3.472ksps | 256 | 32 | 80MHz | A | Walang I-verify | 90 |
| 2.900ksps | 256 | 32 | 75MHz | A | I-verify | 101 | ||
| 3.906ksps | 256 | 32 | 43MHz | A | Ibinahagi na Binasa | 43 | ||
| 3.906ksps | 256 | 32 | 45MHz | A | I-verify + Dis. Basahin | 45 | ||
| 900ksps | 1 | 14 | 90MHz | B | 100 | |||
| DC2222A-C | LTC2512IDKD-24 | 350.877ksps | 4 | 24 | 80MHz | A | Walang I-verify | 57 |
| 303.03ksps | 4 | 24 | 80MHz | A | I-verify | 66 | ||
| 400ksps | 4 | 24 | 62.4MHz | A | Ibinahagi na Binasa | 39 | ||
| 400ksps | 4 | 24 | 70.4MHz | A | I-verify + Dis. Basahin | 44 | ||
| 1.5Msps | 1 | 14 | 85.5MHz | B | 57
|
Suriin upang matiyak na ang lahat ng mga jumper ay nakatakda tulad ng inilarawan sa seksyon ng DC2222A Jumpers. Sa partikular, siguraduhin na ang VCCIO (JP3) ay nakatakda sa 2.5V na posisyon. Ang pagkontrol sa DC2222A gamit ang DC890 habang ang JP3 ng DC2222A ay nasa 3.3V na posisyon ay magdudulot ng kapansin-pansing pagkasira ng performance sa SNR at THD. Kino-configure ng default na mga koneksyon ng jumper ang ADC para gamitin ang onboard na reference at mga regulator. Ang analog input ay DC na pinagsama bilang default. Ikonekta ang DC2222A sa isang DC890 USB High Speed Data Collection Board gamit ang connector P1. (Huwag ikonekta ang isang PScope controller at QuikEval controller sa parehong oras.) Susunod, ikonekta ang DC890 sa isang host PC gamit ang isang stan-dard USB A/B cable. Ilapat ang ±9V sa ipinahiwatig na mga terminal. Susunod na maglapat ng low jitter differential sine source sa J2 at J4.
Ikonekta ang isang low jitter 2.5VP-P sine wave o square wave sa connector J1, gamit ang Talahanayan 1 bilang gabay para sa naaangkop na frequency ng orasan. Tandaan na ang J1 ay may 49.9Ω termination resistor sa lupa.
Patakbuhin ang PScope software (PScope.exe bersyon K86 o mas bago) na ibinigay kasama ng DC890 o i-download ito mula sa www.linear.com/software.
Ang kumpletong dokumentasyon ng software ay makukuha mula sa Help menu. Maaaring ma-download ang mga update mula sa menu ng Mga Tool. Suriin ang mga update sa pana-panahon dahil maaaring magdagdag ng mga bagong feature.
Dapat kilalanin ng PScope software ang DC2222A at awtomatikong i-configure ang sarili nito. Ang default na pag-setup ay basahin ang na-filter na output na hindi napili ang I-verify at Ibinahagi ang Pagbasa at ang Pababang Sampling Factor (DF) na nakatakda sa pinakamaliit na posibleng halaga. Upang baguhin ito, mag-click sa Set Demo Bd Options na setting ng PScope Tool Bar tulad ng ipinapakita sa Figure 2. Ang Configuration Options box na ipinapakita sa Figures 3a, 3b at 3c ay nagpapahintulot sa ADC output, DF, Verify at Distributed Read na maitakda. Sa kaso ng LTC2500 posible ring piliin ang uri ng filter, makakuha ng compression at makakuha ng pagpapalawak. Kung hindi napili ang I-verify, ang QUICK START PROCEDURE
pinakamababang bilang ng mga bit ay ma-clock out. Kung pipiliin ang I-verify ang bilang ng mga bits na na-clock out ay tataas ng walo na kinabibilangan ng bilang ng mga samples kinuha para sa kasalukuyang output. Ang Distributed Read ay nagbibigay-daan sa isang mas mabagal na orasan na magamit sa pamamagitan ng pagkalat ng data na na-clock out sa loob ng ilang samples. Maaaring itakda ang DF sa isang malawak na hanay na tinutukoy ng device na ginagamit. Ang pagtaas ng DF ay magpapahusay sa SNR. Theoretically, ang SNR ay magpapabuti ng 6dB kung ang pababa sampling factor ay nadagdagan ng isang factor ng apat. Sa pagsasagawa, ang reference na ingay ay maglilimita sa pagpapabuti ng SNR. Ang pagtaas ng REF bypass capacitor (C20) o paggamit ng mas mababang ingay na panlabas na sanggunian ay magpapalawak sa limitasyong ito.
I-click ang Collect button (Tingnan ang Figure 4) para simulan ang pagkuha ng data. Ang button na Kolektahin ay magbabago sa I-pause, na maaaring i-click upang ihinto ang pagkuha ng data.
Larawan 2. PScope Toolbar
Mabilis na PAMAMARAAN NG PAGSIMULA
DC590 O DC2026 QUICK START PROCEDURE
MAHALAGA! Upang maiwasan ang pinsala sa DC2222A, tiyaking nakatakda ang JP6 ng DC590 o JP3 ng DC2026 sa 3.3V bago kumonekta sa DC2222A.
Ang VCCIO (JP3) ng DC2222A ay dapat nasa 3.3V na posisyon para sa DC590 o DC2026 (QuikEval) na operasyon. Upang gumamit ng QuikEval controller na may DC2222A, kinakailangang ilapat ang –9V at i-ground sa –9V at GND na mga terminal. Ang 9V para sa DC2222A ay ibinibigay ng QuikEval control-ler. Ikonekta ang QuikEval controller sa isang host PC na may karaniwang USB A/B cable. Ikonekta ang DC2222A sa isang QuikEval controller gamit ang ibinigay na 14-conductor rib-bon cable. (Huwag ikonekta ang parehong QuikEval at PScope controller nang sabay.) Maglagay ng signal source sa J4 at J2. Walang signal ng orasan ang kailangan sa J1 kapag gumagamit ng QuikEval con-troller. Ang signal ng orasan ay ibinibigay sa pamamagitan ng QuikEval connector (J3).
Patakbuhin ang QuikEval software (bersyon K109 o mas bago) na ibinigay kasama ng QuikEval controller o i-download ito mula sa
DC590 O DC2026 QUICK START PROCEDURE
Ang pagpindot sa button ng Configuration ay maglalabas ng menu ng Con-figurations Options na katulad ng ipinapakita para sa PScope maliban na ang na-filter na output lang ang available at walang mga opsyon para sa pag-verify at distributed read. Ang pagtaas ng DF ay magbabawas ng ingay tulad ng ipinapakita sa histo-gram ng Figure 6. Ang ingay ay mababawasan ng square root ng bilang ng beses sa bilang ng sampnadagdagan ang les. Sa pagsasagawa, bilang input voltage ay tumaas na refer-ence na ingay ay maglilimita sa pagpapabuti ng ingay.
Figure 6. QuikEval Histogram na may DF = 1024
DC Power
Ang DC2222A ay nangangailangan ng ±9VDC at kumukuha ng humigit-kumulang 115mA/–18mA kapag gumagana sa isang 90MHz na orasan. Karamihan sa kasalukuyang supply ay natupok ng FPGA, op amps, regulators at discrete logic sa board. Ang 9VDC input voltage pinapagana ang ADC sa pamamagitan ng mga regulator ng LT1763 na nagbibigay ng proteksyon laban sa hindi sinasadyang reverse bias. Ang mga karagdagang regulator ay nagbibigay ng kapangyarihan para sa FPGA at op amps. Tingnan ang Figure 1 para sa mga detalye ng koneksyon.
Kapag ginagamit ang DC890 controller, kinakailangan na magbigay ng mababang jitter 2.5VP-P (Kung ang VCCIO ay nasa 3.3V na posisyon, ang orasan amplitude ay dapat na 3.3VP-P.) sine o square wave sa J1. Ang input ng orasan ay AC coupled kaya ang antas ng DC ng signal ng orasan ay hindi mahalaga. Ang isang generator ng orasan tulad ng Rohde & Schwarz SMB100A ay inirerekomenda. Kahit na ang isang mahusay na generator ng orasan ay maaaring magsimulang gumawa ng kapansin-pansing jitter sa mababang frequency. Samakatuwid ito ay inirerekomenda para sa mas mababang sample rates upang hatiin pababa ang isang mas mataas na frequency clock sa nais na input frequency. Ang ratio ng dalas ng orasan sa rate ng conversion ay ipinapakita sa Talahanayan 1. Kung ang input ng orasan ay dapat na hinihimok nang may lohika, inirerekomenda na alisin ang 49.9Ω terminator (R5). Maaaring makompromiso ng mabagal na pagtaas ng mga gilid ang SNR ng converter sa pagkakaroon ng mataas ampmga signal ng input na mas mataas ang dalas ng litude.
Ang parallel data output mula sa board na ito (0V hanggang 2.5V bilang default), kung hindi nakakonekta sa DC890, ay maaaring makuha ng logic analyzer, at pagkatapos ay i-import sa isang spreadsheet, o mathematical package depende sa kung anong uri ng digital signal processing ang nais . Bilang kahalili, ang data ay maaaring direktang ipadala sa isang application circuit. Gamitin ang pin 50 ng P1 para i-latch ang data. Maaaring i-latch ang data gamit ang bumabagsak na gilid ng signal na ito. Sa verify mode dalawang bumabagsak na gilid ay kinakailangan para sa bawat data sample. Ang mga antas ng signal ng output ng data sa P1 ay maaari ding baguhin sa 0V hanggang 3.3V kung ang application circuit ay nangangailangan ng mas mataas na voltage. Ito ay nagagawa sa pamamagitan ng paglipat ng VCCIO (JP3) sa 3.3V na posisyon.
Ang default na reference ay ang LTC6655 5V reference. Kung ginamit ang isang panlabas na sanggunian, dapat itong ayusin nang mabilis sa pagkakaroon ng mga aberya sa REF pin. Nagre-refer sa reference circuit ng Figure 7, desolder R37 at ilapat ang external reference voltage sa VREF terminal.
Ang default na driver para sa mga analog input ng ADC sa DC2222A ay ipinapakita sa Mga Figure 8a at 8b. Ang mga circuit na ito
buffer ang 0V hanggang 5V input signal na inilapat sa AIN+ at AIN–. Bilang karagdagan, nililimitahan ng mga circuit band na ito ang input signal sa ADC input. Kung ang driver ng LTC2508-32 Figure 8a ay gagamitin para sa mga AC application, inirerekomenda na tanggalin ang mga capacitor C71 at C73 at palitan ng WIMA P/N SMDTC04470XA00KT00 4.7µF thin film capacitor o katumbas sa mga posisyon ng C90 at C91. Magbibigay ito ng pinakamababang pagbaluktot.
SETUP ng DC2222A
Ang demo board na ito ay sinusubok sa bahay sa pamamagitan ng pagkuha ng FFT ng isang sine wave na inilapat sa differential input ng demo board. Kabilang dito ang paggamit ng low jitter clock source, kasama ang differential output sinusoidal generator sa frequency na malapit sa 200Hz. Ang antas ng signal ng input ay humigit-kumulang -1dBFS. Ang input ay level shifted at na-filter gamit ang circuit na ipinapakita sa Figure 9. Ang isang tipikal na FFT na nakuha gamit ang DC2222A ay ipinapakita sa Figure 4. Tandaan na para kalkulahin ang totoong SNR, ang signal level (F1) amplitude = –1dB) ay kailangang idagdag pabalik sa SNR na ipinapakita ng PScope. Kasama ang exampAng ipinapakita sa Figure 4 ay nangangahulugan na ang aktwal na SNR ay magiging 123.54dB sa halip na ang 122.54dB na ipinapakita ng PScope. Ang pagkuha ng RMS sum ng muling kinakalkula na SNR at THD ay magbubunga ng SINAD na 117.75dB. Ang ipinakitang THD ay nakuha gamit ang opsyonal na mga capacitor ng WIMA.
Figure 9. Differential Level Shifter
Mayroong ilang mga senaryo na maaaring magdulot ng mga mapanlinlang na resulta kapag sinusuri ang isang ADC. Ang isa na karaniwan ay ang pagpapakain sa converter na may dalas, iyon ay isang sub-multiple ng sample rate, at kung saan ay gagamit lamang ng isang maliit na subset ng mga posibleng output code. Ang tamang paraan ay ang pumili ng M/N frequency para sa input ng sine wave frequency. Ang N ay ang bilang ng samples sa FFT. Ang M ay isang prime number sa pagitan ng isa at N/2. I-multiply ang M/N sa sample rate para makuha ang input sine wave frequency. Ang isa pang senaryo na maaaring magbunga ng hindi magandang resulta ay kung wala kang sine generator na may kakayahang ppm frequency
SETUP ng DC2222A
ang katumpakan o kung hindi ito mai-lock sa dalas ng orasan. Maaari kang gumamit ng FFT na may windowing para bawasan ang pagtagas o pagkalat ng basic, para makakuha ng malapit na approxima-tion ng performance ng ADC. Kung kinakailangan ang windowing, inirerekomenda ang Blackman-Harris 92dB window. Kung ang amplifier o mapagkukunan ng orasan na may mahinang bahagi ng ingay ay ginagamit, hindi mapapabuti ng windowing ang SNR.
Layout
Tulad ng anumang mataas na pagganap ng ADC, ang bahaging ito ay sensitibo sa layout. Ang lugar na nakapaligid kaagad sa ADC sa DC2222A ay dapat gamitin bilang gabay para sa paglalagay, at pagruruta ng iba't ibang bahagi na nauugnay sa ADC. Narito ang ilang bagay na dapat tandaan kapag naglalagay ng board para sa LTC2508-32. Ang isang ground plane ay kinakailangan upang makakuha ng maximum na pagganap. Panatilihing malapit ang mga bypass capacitor sa mga supply pin hangga't maaari. Gumamit ng mababang impedance return na direktang konektado sa ground plane para sa bawat bypass capacitor. Ang paggamit ng simetriko na layout sa paligid ng mga analog input ay magpapaliit sa mga epekto ng mga elementong parasitiko. Shieldin ang analog input traces na may ground para mabawasan ang coupling mula sa iba pang trace. Panatilihin ang mga bakas nang maikli hangga't maaari.
Pagpili ng Bahagi
Kapag nagmamaneho ng isang mababang ingay, mababang pagbaluktot ADC tulad ng LTC2508-32, ang pagpili ng bahagi ay mahalaga upang hindi pababain ang pagganap. Ang mga resistor ay dapat magkaroon ng mababang halaga upang mabawasan ang ingay at pagbaluktot. Ang mga resistor ng metal film ay inirerekomenda upang mabawasan ang pagbaluktot na dulot ng pag-init ng sarili. Dahil sa kanilang mababang voltage coefficients, upang higit na mabawasan ang pagbaluktot NPO o silver mica capaci-tors ay dapat gamitin. Anumang buffer na ginagamit para sa mga AC application ay dapat na may mababang pagbaluktot, mababang ingay at isang mabilis na oras ng pag-aayos tulad ng LTC6363 at LT6202. Para sa mga tumpak na aplikasyon ng DC, ang LTC2057 ay katanggap-tanggap din kung inilapat ang sapat na pag-filter ng output.
DC2222A JUMPERS
Mga Kahulugan
- JP1: Ang EEPROM ay para lamang sa paggamit ng pabrika. Iwanan ito sa default na posisyon ng WP.
- JP2: Pinipili ng Coupling ang AC o DC coupling ng AIN–. Ang default na setting ay DC.
- JP3: Itinatakda ng VCCIO ang mga antas ng output sa P1 sa alinman sa 3.3V o 2.5V. Gumamit ng 2.5V upang mag-interface sa DC890 na siyang default na setting. Gumamit ng 3.3V para mag-interface sa DC590 o DC2026.
-
JP4: Itinatakda ng CM ang DC bias para sa AIN+ at AIN– kung AC coupled ang mga input. Upang paganahin ang AC coupling, dapat na mai-install ang R35 at R36 (R = 1k) na ipinapakita sa schematic ng Figure 10. Ang pag-install ng mga resistor na ito ay magpapababa sa THD ng input signal sa ADC. Ang VREF/2 ay ang default na setting. Kung pinili ang EXT ang input common mode voltage ay maaaring itakda sa pamamagitan ng pagmamaneho terminal E5 (EXT_CM).
-
JP5: Pinipili ng Coupling ang AC o DC coupling ng AIN+. Ang default na setting ay DC.
DEMO MANUAL DC2222A
MAHALAGANG PAUNAWA ANG DEMONSTRATION BOARD
Copyright © 2004, Linear Technology Corporation
1630 McCarthy Blvd., Milpitas, CA 95035-7417
408-432-1900 ● FAX: 408-434-0507 ● www.linear.com
Mga Dokumento / Mga Mapagkukunan
 |
LINEAR TECHNOLOGY DC2222A Oversampling ADCs na may Configurable Digital Filter [pdf] Gabay sa Gumagamit DC2222A, Oversampling ADC na may Configurable Digital Filter, DC2222A Oversampling ADCs na may Configurable Digital Filter, ADCs na may Configurable Digital Filter, Oversampling ADCs, ADCs |
