TEKNOLOGI LINEAR DC2222A Oversampling ADC dengan Filter Digital yang Dapat Dikonfigurasi
LTC2500-32/LTC2508-32/LTC2512-24: 32-Bit/24-Bit Oversampling ADC dengan Filter Digital yang Dapat Dikonfigurasi
KETERANGAN
Sirkuit demonstrasi 2222A memiliki fitur LTC®2500-32, LTC2508-32 dan LTC2512-24 ADC. LTC2500-32, LTC2508-32 dan LTC2512-24 adalah daya rendah, kebisingan rendah, kecepatan tinggi, ADC SAR 32-bit/24-bit dengan filter rata-rata digital terintegrasi yang dapat dikonfigurasi yang beroperasi dari satu suplai 2.5V. Teks berikut mengacu pada LTC2508-32 tetapi berlaku untuk semua bagian, satu-satunya perbedaan adalah sampkecepatan file dan jumlah bit. DC2222A menunjukkan kinerja DC dan AC dari LTC2508-32 bersama dengan papan pengumpul data DC590 atau DC2026 QuikEval™ dan DC890 PScope™. Gunakan DC590 atau DC2026 untuk menunjukkan kinerja DC seperti kebisingan puncak-ke-puncak dan linieritas DC. Gunakan DC890 jika tepat samptingkat ling diperlukan atau untuk menunjukkan kinerja AC seperti SNR, THD, SINAD dan SFDR. DC2222A dimaksudkan untuk menunjukkan landasan yang direkomendasikan, penempatan dan pemilihan komponen, perutean dan bypass untuk ADC ini.
Desain files untuk papan sirkuit ini termasuk skema, BOM, dan tata letak tersedia di http://www.linear.com/demo/DC2222A atau pindai kode QR di bagian belakang papan. L, LT, LTC, LTM, Linear Technology dan logo Linear adalah merek dagang terdaftar dan QuikEval dan PScope adalah merek dagang dari Linear Technology Corporation. Semua merek dagang lainnya adalah milik dari pemiliknya masing-masing.
Gambar 1. Diagram Koneksi DC2222A
PROSEDUR MULAI CEPAT
Tabel 1. Opsi Perakitan dan Jam DC2222A
| PERAKITAN VERSI |
U1 BAGIAN NOMOR |
HASIL MAKSIMAL DATA KECEPATAN |
DF |
SEDIKIT |
MAKSIMUM CLK MASUK Frekuensi |
KELUARAN |
MODE |
PEMBAGI |
| DC2222A-A | LTC2500IDKD-32 | 175 ksps | 4 | 32 | 70MHz | A | Tidak Ada Verifikasi | 100 |
| 173 ksps | 4 | 32 | 70MHz | A | Memeriksa | 101 | ||
| 250 ksps | 4 | 32 | 43MHz | A | Bacaan Terdistribusi | 43 | ||
| 250 ksps | 4 | 32 | 45MHz | A | Verifikasi + Dis. Membaca | 45 | ||
| 800 ksps | 1 | 24 | 80MHz | B | 100 | |||
| DC2222A-B | LTC2508IDKD-32 | 3.472 ksps | 256 | 32 | 80MHz | A | Tidak Ada Verifikasi | 90 |
| 2.900 ksps | 256 | 32 | 75MHz | A | Memeriksa | 101 | ||
| 3.906 ksps | 256 | 32 | 43MHz | A | Bacaan Terdistribusi | 43 | ||
| 3.906 ksps | 256 | 32 | 45MHz | A | Verifikasi + Dis. Membaca | 45 | ||
| 900 ksps | 1 | 14 | 90MHz | B | 100 | |||
| DC2222A-C | LTC2512IDKD-24 | 350.877 ksps | 4 | 24 | 80MHz | A | Tidak Ada Verifikasi | 57 |
| 303.03 ksps | 4 | 24 | 80MHz | A | Memeriksa | 66 | ||
| 400 ksps | 4 | 24 | 62.4MHz | A | Bacaan Terdistribusi | 39 | ||
| 400 ksps | 4 | 24 | 70.4MHz | A | Verifikasi + Dis. Membaca | 44 | ||
| 1.5Msps | 1 | 14 | 85.5MHz | B | 57
|
Periksa untuk memastikan bahwa semua jumper telah diatur seperti yang dijelaskan di bagian Jumper DC2222A. Secara khusus, pastikan VCCIO (JP3) diatur ke posisi 2.5V. Mengontrol DC2222A dengan DC890 sementara JP3 dari DC2222A berada di posisi 3.3V akan menyebabkan penurunan kinerja yang nyata pada SNR dan THD. Sambungan jumper default mengonfigurasi ADC untuk menggunakan referensi dan regulator onboard. Input analog adalah DC digabungkan secara default. Hubungkan DC2222A ke DC890 USB High Speed Data Collection Board menggunakan konektor P1. (Jangan sambungkan pengontrol PScope dan pengontrol QuikEval secara bersamaan.) Selanjutnya, sambungkan DC890 ke PC host dengan kabel USB A/B standar. Terapkan ±9V ke terminal yang ditunjukkan. Selanjutnya terapkan sumber sinus diferensial jitter rendah ke J2 dan J4.
Hubungkan gelombang sinus 2.5VP-P jitter rendah atau gelombang persegi ke konektor J1, menggunakan Tabel 1 sebagai panduan untuk frekuensi clock yang sesuai. Perhatikan bahwa J1 memiliki resistor terminasi 49.9Ω ke ground.
Jalankan perangkat lunak PScope (PScope.exe versi K86 atau yang lebih baru) yang disertakan dengan DC890 atau unduh dari www.linear.com/software.
Dokumentasi perangkat lunak lengkap tersedia dari menu Bantuan. Pembaruan dapat diunduh dari menu Alat. Periksa pembaruan secara berkala karena fitur baru mungkin ditambahkan.
Perangkat lunak PScope harus mengenali DC2222A dan mengkonfigurasi dirinya sendiri secara otomatis. Pengaturan default adalah untuk membaca output yang difilter dengan Verify dan Distributed Read tidak dipilih dan Down Sampling Factor (DF) diatur ke nilai sekecil mungkin. Untuk mengubah ini, klik pada pengaturan Set Demo Bd Options dari PScope Tool Bar seperti yang ditunjukkan pada Gambar 2. Kotak Configuration Options yang ditunjukkan pada Gambar 3a, 3b dan 3c memungkinkan output ADC, DF, Verify dan Distributed Read untuk diatur. Dalam kasus LTC2500 juga dimungkinkan untuk memilih jenis filter, mendapatkan kompresi dan ekspansi penguatan. Jika Verifikasi tidak dipilih maka PROSEDUR MULAI CEPAT
jumlah bit minimum akan di-clock out. Jika Verifikasi dipilih, jumlah bit yang di-clock out bertambah delapan yang mencakup jumlah samples diambil untuk output saat ini. Distributed Read memungkinkan penggunaan clock yang lebih lambat dengan menyebarkan data yang di-clock ke sejumlah samples. DF dapat diatur pada rentang yang luas yang ditentukan oleh perangkat yang digunakan. Meningkatkan DF akan meningkatkan SNR. Secara teoritis, SNR akan meningkat sebesar 6dB jika s turunampfaktor ling meningkat dengan faktor empat. Dalam praktiknya, kebisingan referensi pada akhirnya akan membatasi peningkatan SNR. Meningkatkan kapasitor bypass REF (C20) atau menggunakan referensi eksternal kebisingan yang lebih rendah akan memperpanjang batas ini.
Klik tombol Kumpulkan (Lihat Gambar 4) untuk mulai memperoleh data. Tombol Kumpulkan kemudian berubah menjadi Jeda, yang dapat diklik untuk menghentikan perolehan data.
Gambar 2. Bilah Alat PScope
PROSEDUR MULAI CEPAT
PROSEDUR MULAI CEPAT DC590 ATAU DC2026
PENTING! Untuk menghindari kerusakan pada DC2222A, pastikan bahwa JP6 dari DC590 atau JP3 dari DC2026 diatur ke 3.3V sebelum menghubungkan ke DC2222A.
VCCIO (JP3) dari DC2222A harus dalam posisi 3.3V untuk operasi DC590 atau DC2026 (QuikEval). Untuk menggunakan pengontrol QuikEval dengan DC2222A, perlu menerapkan -9V dan ground ke terminal -9V dan GND. 9V untuk DC2222A disediakan oleh kontroler QuikEval. Hubungkan pengontrol QuikEval ke PC host dengan kabel USB A/B standar. Hubungkan DC2222A ke pengontrol QuikEval menggunakan kabel pita 14 konduktor yang disertakan. (Jangan sambungkan pengontrol QuikEval dan PScope secara bersamaan.) Terapkan sumber sinyal ke J4 dan J2. Tidak ada sinyal clock yang diperlukan di J1 saat menggunakan pengontrol QuikEval. Sinyal clock disediakan melalui konektor QuikEval (J3).
Jalankan perangkat lunak QuikEval (versi K109 atau lebih baru) yang disertakan dengan pengontrol QuikEval atau unduh dari
PROSEDUR MULAI CEPAT DC590 ATAU DC2026
Menekan tombol Konfigurasi akan memunculkan menu Opsi Konfigurasi yang serupa dengan yang ditunjukkan untuk PScope kecuali bahwa hanya keluaran yang difilter yang tersedia dan tidak ada opsi untuk verifikasi dan pembacaan terdistribusi. Peningkatan DF akan mengurangi noise seperti yang ditunjukkan pada histogram Gambar 6. Noise akan dikurangi dengan akar kuadrat dari berapa kali jumlah samples meningkat. Dalam prakteknya, sebagai input voltage peningkatan kebisingan referensi pada akhirnya akan membatasi peningkatan kebisingan.
Gambar 6. Histogram QuikEval dengan DF = 1024
Daya DC
DC2222A membutuhkan ±9VDC dan menarik sekitar 115mA/–18mA saat beroperasi dengan clock 90MHz. Sebagian besar arus suplai dikonsumsi oleh FPGA, op amps, regulator dan logika diskrit di papan tulis. Vol masukan 9VDCtage memberi daya pada ADC melalui regulator LT1763 yang memberikan perlindungan terhadap bias balik yang tidak disengaja. Regulator tambahan menyediakan daya untuk FPGA dan operasi amps. Lihat Gambar 1 untuk detail koneksi.
Saat menggunakan pengontrol DC890 perlu menyediakan 2.5VP-P jitter rendah (Jika VCCIO berada di posisi 3.3V, jam amplintang harus 3.3VP-P.) gelombang sinus atau persegi ke J1. Input clock adalah AC digabungkan sehingga level DC dari sinyal clock tidak penting. Generator jam seperti Rohde & Schwarz SMB100A direkomendasikan. Bahkan generator clock yang baik dapat mulai menghasilkan jitter yang nyata pada frekuensi rendah. Oleh karena itu disarankan untuk s yang lebih rendahample tarif untuk membagi jam frekuensi yang lebih tinggi ke frekuensi input yang diinginkan. Rasio frekuensi clock terhadap tingkat konversi ditunjukkan pada Tabel 1. Jika input clock didorong dengan logika, dianjurkan agar terminator 49.9Ω (R5) dilepas. Tepi naik yang lambat dapat membahayakan SNR konverter jika ada high ampsinyal input frekuensi yang lebih tinggi.
Output data paralel dari board ini (0V hingga 2.5V secara default), jika tidak terhubung ke DC890, dapat diperoleh dengan penganalisis logika, dan selanjutnya diimpor ke spreadsheet, atau paket matematika tergantung pada bentuk pemrosesan sinyal digital yang diinginkan . Atau, data dapat diumpankan langsung ke sirkuit aplikasi. Gunakan pin 50 dari P1 untuk mengunci data. Data dapat dikunci menggunakan tepi jatuh dari sinyal ini. Dalam mode verifikasi dua tepi jatuh diperlukan untuk setiap data sample. Level sinyal keluaran data pada P1 juga dapat diubah menjadi 0V hingga 3.3V jika rangkaian aplikasi memerlukan tegangan yang lebih tinggi.tage. Ini dilakukan dengan memindahkan VCCIO (JP3) ke posisi 3.3V.
Referensi default adalah referensi LTC6655 5V. Jika referensi eksternal digunakan, referensi harus diselesaikan dengan cepat jika ada gangguan pada pin REF. Mengacu pada rangkaian referensi Gambar 7, desolder R37 dan menerapkan tegangan referensi eksternaltage ke terminal VREF.
Driver default untuk input analog ADC pada DC2222A ditunjukkan pada Gambar 8a dan 8b. Sirkuit ini
buffer sinyal input 0V hingga 5V yang diterapkan pada AIN+ dan AIN–. Selain itu, pita sirkuit ini membatasi sinyal input pada input ADC. Jika driver LTC2508-32 Gambar 8a akan digunakan untuk aplikasi AC, disarankan agar kapasitor C71 dan C73 dilepas dan diganti dengan kapasitor film tipis WIMA P/N SMDTC04470XA00KT00 4.7µF atau yang setara pada posisi C90 dan C91. Ini akan memberikan distorsi terendah.
PENGATURAN DC2222A
Papan demo ini diuji di rumah dengan mengambil FFT dari gelombang sinus yang diterapkan ke input diferensial papan demo. Ini melibatkan penggunaan sumber clock jitter rendah, bersama dengan generator sinusoidal keluaran diferensial pada frekuensi mendekati 200Hz. Level sinyal input kira-kira -1dBFS. Input digeser level dan difilter dengan rangkaian yang ditunjukkan pada Gambar 9. FFT tipikal yang diperoleh dengan DC2222A ditunjukkan pada Gambar 4. Perhatikan bahwa untuk menghitung SNR nyata, level sinyal (F1 amplitude = –1dB) harus ditambahkan kembali ke SNR yang ditampilkan PScope. Dengan mantanample yang ditunjukkan pada Gambar 4 ini berarti bahwa SNR sebenarnya adalah 123.54dB, bukan 122.54dB yang ditampilkan PScope. Mengambil jumlah RMS dari SNR dan THD yang dihitung ulang menghasilkan SINAD sebesar 117.75dB. THD yang ditunjukkan diperoleh dengan menggunakan kapasitor WIMA opsional.
Gambar 9. Penggeser Level Diferensial
Ada sejumlah skenario yang dapat menghasilkan hasil yang menyesatkan saat mengevaluasi ADC. Salah satu yang umum adalah mengumpankan konverter dengan frekuensi, yaitu sub-kelipatan dari sample rate, dan yang hanya akan menjalankan sebagian kecil dari kode keluaran yang mungkin. Metode yang tepat adalah memilih frekuensi M/N untuk frekuensi gelombang sinus input. N adalah jumlah sampfile di FFT. M adalah bilangan prima antara satu dan N/2. Kalikan M/N dengan sample rate untuk mendapatkan frekuensi gelombang sinus input. Skenario lain yang dapat menghasilkan hasil yang buruk adalah jika Anda tidak memiliki generator sinus yang mampu frekuensi ppm
PENGATURAN DC2222A
akurasi atau jika tidak dapat dikunci ke frekuensi clock. Anda dapat menggunakan FFT dengan windowing untuk mengurangi kebocoran atau penyebaran fundamental, untuk mendapatkan perkiraan yang dekat dari kinerja ADC. Jika jendela diperlukan, jendela Blackman-Harris 92dB direkomendasikan. Jika amplifier atau sumber clock dengan noise fase yang buruk digunakan, windowing tidak akan meningkatkan SNR.
Tata Letak
Seperti halnya ADC berkinerja tinggi, bagian ini peka terhadap tata letak. Area yang langsung mengelilingi ADC pada DC2222A harus digunakan sebagai pedoman penempatan, dan perutean berbagai komponen yang terkait dengan ADC. Berikut adalah beberapa hal yang perlu diingat ketika meletakkan papan untuk LTC2508-32. Sebuah pesawat tanah diperlukan untuk mendapatkan kinerja yang maksimal. Jauhkan kapasitor bypass sedekat mungkin dengan pin suplai. Gunakan pengembalian impedansi rendah yang terhubung langsung ke bidang tanah untuk setiap kapasitor bypass. Penggunaan tata letak simetris di sekitar input analog akan meminimalkan efek elemen parasit. Lindungi jejak input analog dengan ground untuk meminimalkan sambungan dari jejak lainnya. Jauhkan jejak sesingkat mungkin.
Pemilihan Komponen
Saat mengemudi dengan kebisingan rendah, ADC distorsi rendah seperti LTC2508-32, pemilihan komponen penting agar tidak menurunkan kinerja. Resistor harus memiliki nilai rendah untuk meminimalkan kebisingan dan distorsi. Resistor film logam direkomendasikan untuk mengurangi distorsi yang disebabkan oleh pemanasan sendiri. Karena volumenya yang rendahtagkoefisien e, untuk lebih mengurangi distorsi NPO atau kapasitor mika perak harus digunakan. Setiap buffer yang digunakan untuk aplikasi AC harus memiliki distorsi rendah, noise rendah, dan waktu penyelesaian yang cepat seperti LTC6363 dan LT6202. Untuk aplikasi DC yang akurat, LTC2057 juga dapat diterima jika penyaringan keluaran yang memadai diterapkan.
JUMPER DC2222A
Definisi
- JP1: EEPROM hanya untuk penggunaan pabrik. Biarkan ini di posisi WP default.
- JP2: Coupling memilih kopling AC atau DC dari AIN–. Pengaturan default adalah DC.
- JP3: VCCIO menetapkan level output pada P1 ke 3.3V atau 2.5V. Gunakan 2.5V untuk menghubungkan ke DC890 yang merupakan pengaturan default. Gunakan 3.3V untuk menghubungkan ke DC590 atau DC2026.
-
JP4: CM menyetel bias DC untuk AIN+ dan AIN– jika inputnya adalah kopel AC. Untuk mengaktifkan kopling AC, R35 dan R36 (R = 1k) yang ditunjukkan pada skema Gambar 10 harus dipasang. Memasang resistor ini akan menurunkan THD sinyal input ke ADC. VREF/2 adalah pengaturan default. Jika EXT dipilih, input mode umum voltage dapat diatur dengan mengemudi terminal E5 (EXT_CM).
-
JP5: Coupling memilih kopling AC atau DC dari AIN+. Pengaturan default adalah DC.
MANUAL DEMO DC2222A
PEMBERITAHUAN PENTING PAPAN DEMONSTRASI
Hak Cipta © 2004, Perusahaan Teknologi Linier
1630 McCarthy Blvd., Milpitas, CA 95035-7417
Telepon: 408-432-1900 ● FAKS: Telepon: 408-434-0507 ● www.linier.com
Dokumen / Sumber Daya
 |
TEKNOLOGI LINEAR DC2222A Oversampling ADC dengan Filter Digital yang Dapat Dikonfigurasi [Bahasa Indonesia:] Panduan Pengguna DC2222A, Berlebihanampling ADC dengan Filter Digital yang Dapat Dikonfigurasi, DC2222A Oversampling ADC dengan Filter Digital yang Dapat Dikonfigurasi, ADC dengan Filter Digital yang Dapat Dikonfigurasi, Oversampling ADC, ADC |
