Përmbajtja fshehin

1 FPGA-IPUG-02043-1.6 Bërthama IP e filtrit FIR

2.2 Udhëzime për përdorimin e produktit:

2.2.1 1. Hyrje:

2.2.2 2. Fakte të shpejta:

2.2.2.1 Pajisjet LatticeXP2:

2.2.2.2 Pajisjet LatticeECP3:

2.2.2.3 Pajisjet LatticeECP5:

2.3 FAQ:

2.3.1 Pyetje: Cili është qëllimi i bërthamës IP të filtrit FIR?

2.3.2 Pyetje: Cilat familje FPGA mbështeten nga Bërthama IP e Filtrit FIR?

2.3.3 Pyetje: Cilat mjete projektimi janë të pajtueshme me Bërthamën IP të Filtrit FIR?

2.3.4 Pyetje: Cilat janë kërkesat e përdorimit të burimeve për bërthamën IP të filtrit FIR në pajisjet LatticeECP5?

2.3.5 Dokumentet / Burimet

2.3.5.1 Referencat

FPGA-IPUG-02043-1.6 Bërthama IP e filtrit FIR

Informacioni i produktit:

Specifikimet:

Bërthama IP e filtrit FIR është projektuar për përdorim me LatticeXP2,
Pajisjet LatticeECP3 dhe LatticeECP5 FPGA. Ofron konfigurime
për kanale dhe trokitje të ndryshme, së bashku me shumëzues të ndryshëm
bazuar në llojin e pajisjes.

Udhëzime për përdorimin e produktit:

1. Hyrje:

FIR Filter IP Core është një mjet i fuqishëm për filtrimin e sinjaleve
në aplikacionet FPGA. Ai siguron filtrim të përgjigjes së impulsit të fundëm
aftësitë për të përmirësuar detyrat e përpunimit të sinjalit.

2. Fakte të shpejta:

Pajisjet LatticeXP2:

1 Kanal 64 Prekje, 16 Shumëzues
1 Kanal 24 Prekje, 6 Shumëzues
1 Kanal 48 Prekje, 12 Shumëzues
Pajisja minimale e nevojshme: LFXP2-5E
Përdorimi i burimeve: LUTs – 211, sysMEM – 4, EBRs – 250,
Regjistrat - 1

Mbështetja e veglave të projektimit: Lattice Diamond 3.10, Synplify Pro
F-2012.09L-SP1, Modelsim SE 10.2c, Active-HDL 8.2 Grilë
Botim

Pajisjet LatticeECP3:

4 Kanale 64 Prekje, 1 Shumëzues
1 Kanal 32 Prekje, 32 Shumëzues
1 Kanal 32 Prekje, 8 Shumëzues
Pajisja minimale e nevojshme: LFE3-35EA
Përdorimi i burimeve: LUTs – 866, sysMEM – 32, EBRs – 2041,
Regjistrat - 64

Mbështetja e veglave të projektimit: Lattice Diamond 3.10, Synplify Pro
F-2012.09L-SP1, Modelsim SE 10.2c, Active-HDL 8.2 Grilë
Botim

Pajisjet LatticeECP5:

4 Kanale 64 Prekje, 1 Shumëzues
1 Kanal 32 Prekje, 32 Shumëzues
1 Kanal 32 Prekje, 8 Shumëzues
Pajisja minimale e nevojshme: LFE5UM-85FEA
Përdorimi i burimeve: LUTs – 248, sysMEM – 202, EBRs – 201,
Regjistrat - 2

Mbështetja e veglave të projektimit: Lattice Diamond 3.10

FAQ:

Pyetje: Cili është qëllimi i bërthamës IP të filtrit FIR?

Përgjigje: Bërthama IP e filtrit FIR është projektuar për të ofruar impuls të fundëm
Aftësitë e filtrimit të përgjigjes për detyrat e përpunimit të sinjalit në FPGA
aplikacionet.

Pyetje: Cilat familje FPGA mbështeten nga IP-ja e filtrit FIR
Bërthama?

Përgjigje: Bërthama IP e filtrit FIR mbështet LatticeXP2, LatticeECP3 dhe
LatticeECP5 familje FPGA.

Pyetje: Cilat mjete projektimi janë të pajtueshme me IP-në e filtrit FIR
Bërthama?

Përgjigje: Bërthama IP e filtrit FIR mund të përdoret me mjete projektimi si p.sh
Lattice Diamond, Synplify Pro, Modelsim SE dhe Active-HDL Lattice
Botim.

Pyetje: Cilat janë kërkesat e përdorimit të burimeve për FIR
Filtro IP Core në pajisjet LatticeECP5?

Përgjigje: Në pajisjet LatticeECP5, përdorimi i burimeve përfshin
LUTs – 248, sysMEM – 202, EBR – 201 dhe Regjistrat – 2.

View Fullscreen

Bërthama IP e filtrit FIR
Udhëzues përdorimi
FPGA-IPUG-02043-1.6
Qershor 2021
Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit

Përmbajtja
Akronimet në këtë dokument ……………………………………………………………………………………………………………………………… …….5 1. Hyrje ………………………………………………………………………………………………………………………… ………………………………6 2. Fakte të shpejta…………………………………………………………………………………………………… …………………………………………………………..7 3. Veçoritë ………………………………………………………………………… ………………………………………………………………………………………… 9 4. Përshkrimi funksional…………………………………… ………………………………………………………………………………………………… 10
4.1. Diagrami i ndërfaqes…………………………………………………………………………………………………………………………………………………………………………………………………………………. 10 4.2. Arkitektura e filtrit FIR ………………………………………………………………………………………………………………………………………………………………………………………………………………………………
4.2.1. Zbatimi në formë të drejtpërdrejtë……………………………………………………………………………………………………………………………………………………………………………………………………………………………………….10 4.2.2. Zbatimi simetrik ………………………………………………………………………………………………………………..11 4.2.3. Interpolimi polifazor Filtri FIR……………………………………………………………………………………………………..11 4.2.4. Filtri i FIR-it të dekadimit polifazor ……………………………………………………………………………………………………….12 4.2.5. Filtrat FIR me shumë kanale ……………………………………………………………………………………………………………………….12 4.3 . Detajet e zbatimit…………………………………………………………………………………………………………………………….12 4.4. Konfigurimi i bërthamës së filtrit FIR ………………………………………………………………………………………………………………..13 4.4.1. 13. Opsionet e arkitekturës…………………………………………………………………………………………………………………….XNUMX
4.4.1.1. Specifikimi i koeficientëve …………………………………………………………………………………………………………………………………………………………………………………………………………………………………………13 4.4.1.2. Faktori i Shumëzimit të Shumëzuesit ……………………………………………………………………………………………….14 4.4.2. Opsionet e specifikimit të I/O ……………………………………………………………………………………………………………………15 4.4.2.1. 15. Rrumbullakimi ………………………………………………………………………………………………………………………………………………………………………………………………………………………………….4.4.3 15. Opsionet e Zbatimit…………………………………………………………………………………………………………………….4.4.3.1 15. Lloji i memories ………………………………………………………………………………………………………………………………4.5 16. Përshkrimet e sinjaleve ……………………………………………………………………………………………………………………………… 4.6 17. Ndërfaqja me bërthamën IP të filtrit FIR ………………………………………………………………………………………………………4.6.1 17. Ndërfaqja e të dhënave ………………………………………………………………………………………………………………………………………. .4.6.2 17. Kanalet e Shumëfishta ……………………………………………………………………………………………………………………………………………………………………………………………………………………………… 4.6.3. Interpolimi i ndryshueshëm/Faktori i Dhjetimit…………………………………………………………………………………………….17 4.6.4. Koeficientët e ringarkueshëm ………………………………………………………………………………………………………………………..17 4.7. Specifikimet e kohës…………………………………………………………………………………………………………………..18 4.7.1. Specifikimet e kohës të zbatueshme për të gjitha pajisjet …………………………………………………………………………………..18 4.7.2. Specifikimet e kohës të zbatueshme për zbatimet LatticeXP2, LatticeECP3 dhe LatticeECP5 ……………….19 4.7.3. Specifikimet e kohës të zbatueshme për implementimet e LatticeECP3 dhe LatticeECP5 ………………………………………………………………………………………………………………………………………………………………………………………………………… ……………………………………………………………………..20 5. Skeda e Arkitekturës………………………………………………………………………………………………………………………………… 21 5.1. Skeda e specifikimeve të I/O ………………………………………………………………………………………………………………………………… ..22 5.2. Skeda e zbatimit…………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… 24 5.3 . Gjenerimi dhe vlerësimi i bërthamës së IP-së………………………………………………………………………………………..26 6. Licencimi i Bërthamës IP ……………………………………………………………………………………………………………………………………………………………………………………………………………………… .27 6.1. Fillimi ………………………………………………………………………………………………………………………………………… ..27 6.2. IPexpress-Krijuar Files dhe Struktura e Drejtorisë së Nivelit të Lartë ………………………………………………………………………31 6.4. Instantimi i bërthamës……………………………………………………………………………………………………………………………………………………………………………………………………………………………………………….32 6.5. Simulimi funksional i ekzekutimit …………………………………………………………………………………………………………….32 6.6. Sintetizimi dhe zbatimi i bërthamës në një dizajn të nivelit të lartë ……………………………………………………………….32 6.7. Vlerësimi i harduerit ……………………………………………………………………………………………………………………..33 6.7.1. Mundësimi i vlerësimit të harduerit në diamant……………………………………………………………………………………………33 6.8. Përditësimi/Rigjenerimi i Bërthamës së IP-së………………………………………………………………………………………………………….33 6.8.1. Rigjenerimi i një bërthame IP në diamant ……………………………………………………………………………………………………33 6.9. Rigjenerimi i një bërthame IP në Mjetin e projektuesit të qartësisë…………………………………………………………………………………….34 6.10. Rikrijimi i një Bërthame IP në Mjetin e Projektuesit të Qartësisë …………………………………………………………………………………………..34 Referencat ………………… …………………………………………………………………………………………………………………………………………… ..35 Asistencë për Mbështetje Teknike ………………………………………………………………………………………………………………………… ………36 Shtojca A. Shfrytëzimi i burimeve ……………………………………………………………………………………………………………… …………37 Pajisje GrilëECP3 …………………………………………………………………………………………………………………… …………………..37

© 2008-2021 Lattice Semiconductor Corp. Të gjitha markat tregtare Lattice, markat tregtare të regjistruara, patentat dhe mohimet janë të listuara në www.latticesemi.com/legal. Të gjithë emrat e tjerë të markave ose produkteve janë marka tregtare ose marka të regjistruara tregtare të mbajtësve të tyre përkatës. Specifikimet dhe informacioni këtu mund të ndryshojnë pa paralajmërim.

2 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit
Pajisjet LatticeXP2……………………………………………………………………………………………………………………………… ……….37 Pajisjet ECP5…………………………………………………………………………………………………………………… ………………………………….37 Historia e rishikimit …………………………………………………………………………………………………… ………………………………………………… 38

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit
Shifrat
Figura 4.1. Ndërfaqja e nivelit të lartë për bërthamën IP të filtrit FIR……………………………………………………………………………………………….10 Figura 4.2. Filtri FIR në formë të drejtpërdrejtë …………………………………………………………………………………………………………………………… .11 Figura 4.3. Zbatimi i filtrit të koeficientëve simetrik FIR …………………………………………………………………………………….11 Figura 4.4. Interpolatori polifazor ……………………………………………………………………………………………………………………….11 Figura 4.5 . Decimatori polifazor …………………………………………………………………………………………………………………………………….12 Figura 4.6. Blloko-diagrami funksional ………………………………………………………………………………………………………………………12 Figura 4.7. Prekni dhe menaxhimi i koeficientit të kujtesës për një Sampfiltri FIR …………………………………………………………..13 Figura 4.8. Filtri FIR me një kanal, me një shpejtësi të vetme me hyrje të vazhdueshme ………………………………………………………………….18 Figura 4.9. Filtri FIR me një kanal, një normë të vetme me boshllëqe në hyrje ……………………………………………………………………………18 Figura 4.10. Sinjalet e grupeve të faktorëve …………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… Figura 18. Koeficienti i rimbushjes…………………………………………………………………………………………………………………………..4.11 Figura 18. Filtri FIR me një normë shumëkanalesh (4.12 kanale) ……………………………………………………………………………………3 Figura 19. Interpolator shumëkanalësh (4.13 kanalesh) (faktori 3) ……………………………………………………………………………..3 Figura 19. Decimator shumëkanalësh (4.14 kanale) (Faktor i 3) ……………………………………………………………………………………..3 Figura 19. Filtri FIR me një normë shumëkanalesh (4.15 kanale) ……………………………………………………………………………………3 Figura 20. Interpolator shumëkanalësh (4.16 kanalesh) (faktori 3) ……………………………………………………………………………..3 Figura 20. Decimator shumëkanalësh (4.17 kanale) (faktori 3) …………………………………………………………………………………………..3 Figura 20. Skeda e arkitekturës së ndërfaqes bërthamore të IP-së së filtrit FIR ………………………………………………………………………………………5.1 Figura 22. Skeda e Specifikimit të I/O të Ndërfaqes Bërthamë IP të Filterit FIR ……………………………………………………………………………..5.2 Figura 24. Skeda e Zbatimit të Ndërfaqes së Bërthamës IP të Filterit FIR ………………………………………………………………………………5.3 Figura 26. Kutia e dialogut IPexpress …………………………………………………………………………………………………………………………….. 6.1 Figura 27. Kutia e dialogut të konfigurimit …………………………………………………………………………………………………………………….6.2 Figura 28 . Kutia dialoguese e veglave të dizajnit të qartësisë …………………………………………………………………………………………………………..6.3 Figura 28. Skeda e Katalogut të Designer Clarity …………………………………………………………………………………………………………………..6.4 Figura 29 . Kutia e dialogut e filtrit të bredhit ……………………………………………………………………………………………………………………………… .6.5 Figura 29. Ndërfaqja e konfigurimit të IP-së………………………………………………………………………………………………………………………6.6 Figura 30. Struktura e drejtorisë së gjeneruar të gjeneruar të IP të filtrit FIR………………………………………………………………………………….6.7
Tabelat
Tabela 2.1. Bërthama IP e filtrit FIR për pajisjet LatticeXP2 Fakte të shpejta …………………………………………………………………………………….7 Tabela 2.2. Bërthama IP e filtrit FIR për pajisjet LatticeECP3 Fakte të shpejta …………………………………………………………………………………..7 Tabela 2.3. Bërthama IP e filtrit FIR për pajisjet LatticeECP5 Fakte të shpejta ……………………………………………………………………………………..8 Tabela 4.1. Faktori Maksimal Multiplikues i Shumëzuesit për konfigurime të ndryshme*…………………………………………………..15 Tabela 4.2. Përkufizimet e portit të nivelit të lartë……………………………………………………………………………………………………………………………………………………………………………………………………………….16 Tabela 5.1. Specifikimet e parametrave për bërthamën IP të filtrit FIR …………………………………………………………………………………..21 Tabela 5.2. Skeda e Arkitekturës………………………………………………………………………………………………………………………………… .23 Tabela 5.3. Skeda e specifikimeve të I/O ………………………………………………………………………………………………………………………………… …25 Tabela 5.4. Skeda e zbatimit………………………………………………………………………………………………………………………………………………………………………………………………………….26 Tabela 6.1. File Lista ……………………………………………………………………………………………………………………………………… …………31 Tabela A.1. Performanca dhe Shfrytëzimi i Burimeve (LlatticeECP3)* ………………………………………………………………………………..37 Tabela A.2. Performanca dhe Shfrytëzimi i Burimeve (LatticeXP2)* ……………………………………………………………………………….37 Tabela A.3. Performanca dhe Shfrytëzimi i Burimeve (LFE5U)* ………………………………………………………………………………………..37

4 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

Akronimet në këtë dokument

Një listë e shkurtesave të përdorura në këtë dokument.

Akronimi

Përkufizimi

bredhi

Përgjigja e impulsit të fundëm

FPGA

Vargu i portës i programueshëm në terren

LED

diodë që lëshon dritë

MLE

Motori i mësimit të makinerisë

SDHC

Kapacitet i lartë dixhital i sigurt

SDXC

Kapacitet i Zgjeruar i Sigurt Dixhital

SPI

Ndërfaqja Seriale Periferike

VIP

Platforma e Ndërfaqes Video

USB

Autobus Serial Universal

Neuro Network

FIR Filter IP Core Udhëzuesi i përdoruesit

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit
1. Hyrje
Bërthama IP e filtrit Lattice FIR (Finite Impulse Response) është një filtër FIR me shumë kanale i konfigurueshëm gjerësisht, i implementuar duke përdorur blloqe sysDSPTM me performancë të lartë të disponueshme në pajisjet Lattice. Përveç filtrave me një normë të vetme, thelbi IP gjithashtu mbështet një sërë filtrash të decimimit dhe interpolimit të polifazës. Kombinimi i shfrytëzimit kundrejt xhiros mund të kontrollohet duke specifikuar faktorin e shumëfishimit të shumëfishimit të përdorur për zbatimin e filtrit. Bërthama IP e filtrit FIR mbështet deri në 256 kanale, ku secili ka deri në 2048 trokitje. Gjerësia e të dhënave hyrëse, koeficienti dhe e të dhënave dalëse janë të konfigurueshme në një gamë të gjerë. Bërthama IP përdor saktësi të plotë të brendshme ndërsa lejon saktësi të ndryshueshme të daljes me disa zgjedhje për ngopje dhe rrumbullakim. Koeficientët e filtrit mund të specifikohen në kohën e gjenerimit dhe/ose të ringarkohen gjatë kohës së funksionimit përmes portave hyrëse. Bërthama IP e filtrit FIR mund të gjenerohet gjithashtu duke përdorur Modelin Simulink® të Filterit Grilë FIR. Për informacion mbi rrjedhën e Simulink, referojuni tutorialit FPGA Design with ispLEVER.

6 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit

2. Fakte të shpejta

Tabela 2.1 deri në tabelën 2.3 ofron fakte të shpejta rreth bërthamës IP të filtrit FIR për pajisjet LatticeXP2TM, LatticeECP3TM dhe LatticeECP5TM.

Tabela 2.1. Bërthama IP e filtrit FIR për pajisjet LatticeXP2 Fakte të shpejta

FIR IP Konfigurimi

1 Kanalet 64 Prek
16 Shumëzues

1 Kanal 24 Prek 6 Shumëzues

1 Kanal 48 Prek 12 Shumëzues

Kërkesat kryesore Përdorimi i burimeve
Mbështetja e veglave të projektimit

FPGA Familjet e Mbështetura Pajisja minimale Nevojitet Pajisja e synuar LUTs sysMEM EBR Regjistrat DSP Slice Lattice Implementation Sinteza Simulation

LFXP2-5E
211 4
250 1

LatticeXP2 LFXP2-40E LFXP2-40E-7F672C
241 4
272 1
Lattice Diamond 3.10 Synplify Pro F-2012.09L-SP1
Modelsim SE 10.2c Active-HDL 8.2 Lattice Edition

LFXP2-8E
246 4
281 1

Tabela 2.2. Bërthama IP e filtrit FIR për pajisjet LatticeECP3 Fakte të shpejta

Kërkesat kryesore Përdorimi i burimeve
Mbështetja e veglave të projektimit

Pajisja minimale e mbështetur nga familjet FPGA Nevojitet pajisje e synuar LUTs sysMEM EBR Regjistrat MULT18X18 Simulimi i sintezës së zbatimit të rrjetës

4 Kanalet 64 Prek
1 Shumëzues
866 32 2041 64

FIR IP Konfigurimi
1 Kanal 32 Prek 32 Shumëzues
LatticeECP3 LFE3-35EA LFE3-150EA-6FN672C
212 2
199 4
Lattice Diamond 3.10 Synplify Pro F-2012.09L-SP1
Modelsim SE 10.2c Active-HDL 8.2 Lattice Edition

1 Kanal 32 Prek 8 Shumëzues
200 4
303 6

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit

Tabela 2.3. Bërthama IP e filtrit FIR për pajisjet LatticeECP5 Fakte të shpejta

FIR IP Konfigurimi

4 Kanalet 64 Prek
1 Shumëzues

1 Kanal 32 Prek 32 Shumëzues

1 Kanal 32 Prek 8 Shumëzues

Kërkesat kryesore Përdorimi i burimeve
Mbështetja e veglave të projektimit

FPGA Familjet e Mbështetura Pajisja minimale Nevojitet Pajisja e synuar LUTs sysMEM EBR Regjistrat DSP Slice Lattice Implementation Sinteza Simulation

ECP5

LFE5UM-85FEA

LFE5U-85F-6BG756C

248

202

201

222

199

303

Diamanti grilë 3.10

Synplify Pro F-2012.09L-SP1

Aldec Active-HDL 10.3 Lattice Edition

ModelSim SE 10.2c

8 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit
3. Veçoritë
· Numri i ndryshueshëm i çezmave deri në 2048 · Gjerësia e hyrjes dhe koeficientëve nga 4 deri në 32 bit · Mbështetje me shumë kanale për deri në 256 kanale · Raportet e decimimit dhe interpolimit nga 2 në 256 · Mbështetje për filtrin gjysmë brezi · Paralelizëm i konfigurueshëm nga plotësisht paralel në serial · Të dhëna dhe koeficientë të nënshkruar ose të panënshkruar · Optimizimi i simetrisë së koeficientëve dhe simetrisë negative · Mbështetja e koeficientëve të ringarkueshëm · Aritmetikë me saktësi të plotë · Gjerësia dhe saktësia e përzgjedhjes së daljes · Mbushje e zgjedhur: mbështjell ose ngopje · Rrumbullakim i përzgjedhshëm: shkurtim, i rrumbullakosur drejt zeros , rrumbullakosni larg nga zeroja, rrumbullakët tek më i afërti dhe konvergjent
rrumbullakimi · Gjerësia dhe saktësia e specifikuar duke përdorur shënimet e pikave fikse · Sinjalet e shtrëngimit të duarve për të lehtësuar ndërlidhjen e qetë

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit
4. Përshkrimi funksional
Ky kapitull ofron një përshkrim funksional të bërthamës IP të filtrit FIR.
4.1. Diagrami i ndërfaqes
Diagrami i ndërfaqes së nivelit të lartë për bërthamën IP të filtrit FIR është paraqitur në Figurën 4.1.

Figura 4.1. Ndërfaqja e nivelit të lartë për bërthamën IP të filtrit FIR
4.2. Arkitektura e filtrit FIR
Funksionimi i filtrit FIR në të dhënat samples mund të përshkruhet si një operacion shuma e produkteve. Për një filtër FIR me N-trokitje, hyrja aktuale sample dhe (N-1) hyrje e mëparshme samples shumëzohen me N koeficientët e filtrit dhe produktet N që rezultojnë shtohen për të dhënë një dalje sample siç tregohet më poshtë.
(1)
Në ekuacionin e mësipërm, hn , n=0,1,…, N-1 është përgjigja e impulsit; xn, n=0,1,…, është hyrja; dhe yn, n=0,1,…, është
prodhimit. Numri i elementeve të vonesës (N-1) paraqet rendin e filtrit. Numri i të dhënave hyrëse samples (aktuale dhe të mëparshme) të përdorura në llogaritjen e një prodhimi sample përfaqëson numrin e trokitjes së filtrit (N).
4.2.1. Zbatimi në formë të drejtpërdrejtë
Në zbatimin e formës direkte të paraqitur në figurën 4.2, hyrja samples do të zhvendosen në një radhë të regjistrit të ndërrimit dhe çdo regjistër i ndërrimit është i lidhur me një shumëzues. Produktet nga shumëzuesit përmblidhen për të marrë daljen s të filtrit FIRample.

10 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit
Figura 4.2. Filtri FIR në formë të drejtpërdrejtë
4.2.2. Zbatimi simetrik
Përgjigja e impulsit për shumicën e filtrave FIR është simetrike. Kjo simetri në përgjithësi mund të shfrytëzohet për të reduktuar kërkesat aritmetike dhe për të prodhuar realizime të filtrit me efikasitet të zonës. Është e mundur të përdoret vetëm gjysma e shumëzuesve për koeficientët simetrik në krahasim me atë të përdorur për një filtër të ngjashëm me koeficientë jo simetrik. Një zbatim për koeficientët simetrik është paraqitur në figurën 4.3.

Figura 4.3. Zbatimi i filtrit të koeficientëve simetrik FIR
4.2.3. Filtri FIR i interpolimit polifazor
Opsioni i filtrit të interpolimit polifazor zbaton filtrin e interpolimit 1-në-P nga pikëpamja llogaritëse, i paraqitur më poshtë, ku P është një numër i plotë më i madh se 1. Figura 4.4 tregon një interpolator polifaz, ku çdo degë referohet si një polifazë.

Figura 4.4. Interpolatori polifazor

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit
Në këtë strukturë, të dhënat hyrëse do të ngarkohen në secilën polifazë në të njëjtën kohë dhe të dhënat dalëse të secilës polifazë do të shkarkohen si një dalje sample të FIR. Numri i polifazave është i barabartë me faktorin e interpolimit. Koeficientët u caktohen të gjitha polifazave në mënyrë të barabartë.
4.2.4. Filtri FIR i Decimimit polifazor
Opsioni i filtrit të zvogëlimit polifazor zbaton filtrin e decimimit P-to-1 nga pikëpamja llogaritëse efikase të paraqitur në Figurën 4.5, ku P është një numër i plotë më i madh se 1.

Figura 4.5. Decimator polifazor
Në këtë strukturë, hyrja sample ngarkohet në mënyrë sekuenciale në secilën prej polifazave me vetëm një polifazë të ushqyer në të njëjtën kohë. Kur të gjitha polifazat ngarkohen me siampLe, rezultati nga polifazat përmblidhen dhe shkarkohen si dalje e filtrit FIR. Në këtë skemë, P fut samples gjenerojnë një dalje sample, ku P është faktori decimation.
4.2.5. Filtra FIR me shumë kanale
Është shumë e zakonshme të shohësh filtra FIR të përdorur në skenarët e përpunimit me shumë kanale. Shpejtësia maksimale e mundshme e një implementimi të filtrit FIR është shpesh shumë më e lartë se xhiroja e kërkuar për një kanal të vetëm që përpunohet. Për aplikacione të tilla, është e dëshirueshme të përdoren të njëjtat burime në një mënyrë të shumëfishtë në kohë për të realizuar filtra FIR me shumë kanale. Me përjashtim të zbatimeve plotësisht paralele, ku përdoren mjaft shumëzues për të kryer të gjitha llogaritjet e nevojshme në një cikël orësh, filtri FIR përdor memorie të pavarura të prekjes dhe koeficientit për të ushqyer çdo shumëzues. Prandaj, zbatimet me shumë kanale rezultojnë në përdorim më të ulët të memories në krahasim me instancat e shumta të filtrave FIR. Për rastet kur të gjitha kanalet përdorin të njëjtin grup koeficientësh, përdorimi i një filtri FIR me shumë kanale ka advanin e qartëtage që kërkojnë memorie me koeficient më të vogël.

4.3. Detajet e Zbatimit
Figura 4.6 tregon bllok diagramin funksional të bërthamës IP të filtrit FIR.

coeffin coeffwe koeffset

Koeficienti i Kujtesës

din

Regjistrat e hyrjeve

Prekni Memory

Mbledhësi i simetrisë

Vargu i shumëzuesit

Pema shtuese

Përpunimi i daljes

dout

inpvalid ibstart ifactor dfactor
grup faktorësh

Logjika e Kontrollit
Figura 4.6. Diagrami i bllokut funksional

i jashtëvlefshëm obstart rfi

12 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit
Të dhënat dhe koeficientët ruhen në memorie të ndryshme të paraqitura si memorie prekjeje dhe memorie koeficienti në diagramin e mësipërm. Mbledhja e simetrisë përdoret nëse koeficientët janë simetrik. Vargu i shumëzuesit përmban një ose më shumë shumëzues në varësi të specifikimit të përdoruesit. Pema e grumbullimit kryen shumën e produkteve. Në varësi të konfigurimit, pema e grumbullimit, ose një pjesë e saj, zbatohet brenda blloqeve DSP. Blloku i përpunimit të daljes kryen reduktimin e gjerësisë së daljes dhe kontrollin e saktësisë. Ky bllok përmban logjikë për të mbështetur lloje të ndryshme të rrumbullakimit dhe tejmbushjes. Blloku i emërtuar Control Logic menaxhon planifikimin e të dhënave dhe operacionet aritmetike bazuar në llojin e filtrit (interpolim, decimation ose shumëkanalësh) dhe multipleksimin e shumëzuesit.
Kujtimet e trokitjes dhe koeficientit menaxhohen ndryshe për konfigurime të ndryshme të filtrit FIR. Figura 4.7 tregon caktimet e memories për një filtër FIR simetrik me 16 trokitje, 3 kanale, me dy shumëzues.

Figura 4.7. Prekni dhe menaxhimi i koeficientit të kujtesës për një Sampfiltri FIR
Në diagram, ka dy memorie prekjeje dhe një memorie koeficienti për çdo shumëzues. Thellësia e çdo memorie është ceil(taps/2/multiplier) *channel, i cili është 12 në këtë ishample, ku operatori ceil(x) kthen numrin e plotë tjetër më të lartë, nëse argumenti x është i pjesshëm.

4.4. Konfigurimi i bërthamës së filtrit FIR
4.4.1. Opsionet e arkitekturës
Opsionet për numrin e kanaleve, numrin e trokitjerave dhe llojin e filtrit janë të pavarura dhe të specifikuara drejtpërdrejt në skedën "Architecture" të ndërfaqes bazë IP (shih Cilësimet e parametrave për detaje). Nëse kërkohet një decimator ose interpolator polifazor, faktori i decimimit ose i interpolimit mund të specifikohet drejtpërdrejt në ndërfaqe. Faktori i decimation ose interpolation mund të specifikohet gjithashtu përmes portave hyrëse gjatë funksionimit duke zgjedhur opsionin përkatës Variable. Nëse zgjidhet opsioni i faktorit të zvogëlimit të ndryshueshëm (ose interpolimit të ndryshueshëm), faktori i decimimit (ose interpolimit) mund të ndryshohet nga dy në faktorin e decimimit (ose faktorin e interpolimit) përmes portës hyrëse.
4.4.1.1. Specifikimi i koeficientëve Koeficientët e filtrit specifikohen duke përdorur një koeficient file. Koeficientët file është një tekst file me një koeficient për rresht. Nëse koeficientët janë simetrik, duhet të kontrollohet kutia e kontrollit Koeficientët simetrik, në mënyrë që thelbi i IP-së të përdorë mbledhësit e simetrisë për të zvogëluar numrin e shumëzuesve të përdorur. Nëse shënohet kutia Koeficientët simetrik, vetëm gjysma e koeficientëve lexohet nga koeficienti file. Për një filtër koeficientësh simetrik n-tap, numri i

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit
koeficientët e lexuar nga koeficientët file është e barabartë me tavan (n/2). Për filtrat me shumë kanale, së pari specifikohen koeficientët për kanalin 0, të ndjekur nga ato për kanalin 1, e kështu me radhë. Për filtrat me shumë kanale, ekziston një opsion për të specifikuar nëse koeficientët janë të ndryshëm për secilin kanal ose të njëjtë (të përbashkët) për të gjitha kanalet. Nëse koeficientët janë të përbashkët, vetëm një grup koeficientësh duhet të specifikohet në koeficientë file. Vlerat e koeficientit në file mund të jetë në çdo bazë (dhjetore, heksadecimal ose binar) të zgjedhur nga përdoruesi. Një operator negativ unar përdoret vetëm nëse koeficientët janë të specifikuar në bazë dhjetore. Për radicat heksadecimal dhe binare, numrat duhet të paraqiten në formën e plotësimit me dy. Një ishampkoeficientët le file në format dhjetor për një grup koeficientësh 11-bitësh me 16 prekje, jepet më poshtë. Në këtë ishample, pika binare e koeficientëve është 0. -556 -706 -857 -419 1424 5309 11275 18547 25649 30848 32758 Një ishampkoeficientët le file në formatin me pikë lundruese për rastin e mësipërm kur pozicioni i pikës binare të Koeficientëve është 8, jepet më poshtë. Koeficientët do të kuantizohen në përputhje me të dhënat fraksionale 16.8 në të cilat 16 është gjerësia e plotë e koeficientëve dhe 8 është gjerësia e pjesës fraksionale. -2.1719 -2.7578 -3.3477 -1.6367 5.5625 20.7383 44.043 72.45 100.0191 120.5 127.96 Nëse kutia e kontrollit Koeficientët e rimbushshëm mund të zgjidhet koeficienti i ringarkimit F gjatë operacionit. Me këtë opsion, koeficientët e dëshiruar duhet të ngarkohen përpara funksionimit të filtrit. Koeficientët duhet të ngarkohen në një mënyrë specifike që përcaktohet nga programi i furnizuar me bërthamën IP. Bërthama IP mund të bëjë gjithashtu opsionalisht rirenditjen nga brenda, megjithëse duke përdorur më shumë burime. Nëse dëshirohet ky opsion, mund të kontrollohet kutia e kontrollit Reorder Koefficients Inside. Me këtë opsion, koeficientët mund të ngarkohen në rend normal sekuencial në thelb.
4.4.1.2. Faktori i Shumëzimit të Shumëzuesit Rryma dhe përdorimi i burimeve mund të kontrollohen duke i caktuar një vlerë të duhur parametrit të Faktorit të Shumëzimit të Shumëzuesit. Funksionimi i plotë paralel (një të dhëna dalëse për cikël orësh) mund të arrihet duke vendosur Faktorin e Shumëzimit të Shumëzuesit në 1. Nëse Faktori i Shumëzimit të Shumëzuesit është vendosur në vlerën maksimale të shfaqur në ndërfaqe, funksionimi i serisë së plotë mbështetet dhe zgjat deri në n orë për të llogaritur një të dhënë dalëse sample, ku n është numri i çezmave për një filtër FIR jo-simetrik dhe gjysma e numrit të trokitjerave për një filtër FIR simetrik. Vlera maksimale e faktorit të shumëzimit të shumëzuesit për konfigurime të ndryshme të një filtri n-tap FIR është dhënë në tabelën 4.1.

14 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit

Tabela 4.1. Faktori Maksimal Shumëzues i Shumëzimit për konfigurime të ndryshme*

Lloji FIR Jo-simetrik Simetrik Gjysmë brez

Tarifa e vetme n Tavan(n/2) kat((n+1)/4)+1

Interpolator me faktor=i Tavan(n/i) Tavan(n/2i) dysheme((n+1)/4)

*Shënim: Kati i operatorit (x) kthen numrin e plotë tjetër të poshtëm, nëse x është një vlerë thyesore.

Decimator me faktor tavan(n/d) Tavan(n/2d) dysheme((n+1)/8)+1

4.4.2. Opsionet e specifikimit të I/O
Kontrollet në skedën e ndërfaqes "Specifikimet I/O" përdoren për të përcaktuar gjerësitë e ndryshme dhe metodat e saktësisë në shtegun e të dhënave. Gjerësia dhe pozicionet e pikës binare të të dhënave hyrëse dhe koeficientëve mund të përcaktohen në mënyrë të pavarur. Nga gjerësia e të dhënave hyrëse, gjerësia e koeficientit dhe numri i trokitjerave, gjerësia e saktë e plotë e daljes dhe vendndodhja e vërtetë e pikës binare dalëse rregullohen automatikisht. Dalja me saktësi të plotë konvertohet në gjerësinë e daljes të specifikuar nga përdoruesi duke hequr disa bit më pak të rëndësishëm (LS) dhe disa më të rëndësishëm (MS) dhe duke kryer rrumbullakimin dhe përpunimin e tejmbushur të specifikuar. Dalja përcaktohet nga gjerësia e daljes dhe parametri i pozicionit të pikës binare të daljes.
4.4.2.1. Rrumbullakimi
Pesë opsionet e mëposhtme mbështeten për rrumbullakim: · Asnjë Hedh të gjithë bitat në të djathtë të bitit të daljes më pak të rëndësishme dhe e lë daljen të pakorrigjuar. · Rrumbullakimi lart Rrumbullakoset në numrin më pozitiv më të afërt. · Rrumbullakimi nga zero Rrumbullakoset nga zero nëse pjesa thyesore është saktësisht gjysma. · Rrumbullakimi drejt zeros Rrumbullakoset drejt zeros nëse pjesa thyesore është saktësisht gjysma. · Rrumbullakimi konvergjent Rrumbullakos në vlerën çift më të afërt nëse pjesa thyesore është saktësisht gjysma.

4.4.3. Opsionet e Zbatimit
4.4.3.1. Lloji i memories
Bërthama IP e filtrit FIR përdor memoriet për ruajtjen e të dhënave të vonesës, koeficientët dhe për disa konfigurime, të dhëna hyrëse ose dalëse. Numri i njësive të memories së përdorur varet nga disa parametra duke përfshirë gjerësinë e të dhënave, numrin e trokitjerave, llojin e filtrit, numrin e kanaleve dhe simetrinë e koeficientit. Në shumicën e rasteve, çdo shumëzues kërkon një njësi memorie të dhënash dhe një njësi memorie koeficienti. Filtrat e interpolimit ose decimimit mund të përdorin gjithashtu buferë të hyrjes ose daljes. Opsioni i ndërfaqes së llojit të memories mund të përdoret për të specifikuar nëse EBR ose memoria e shpërndarë përdoret për ruajtjen e të dhënave, koeficientit, hyrjes dhe daljes. Opsioni i quajtur Auto ia lë këtë zgjedhje veglës së gjeneratorit IP, i cili përdor EBR nëse memoria është më e thellë se 128 vendndodhje dhe memoria e shpërndarë ndryshe.

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit

4.5. Përshkrimet e sinjaleve
Një përshkrim i portave hyrëse/dalëse (I/O) për bërthamën IP të filtrit FIR është dhënë në tabelën 4.2.

Tabela 4.2. Përkufizimet e portit të nivelit të lartë

Port

Bit

I / O i përgjithshëm

kliko

rstn

din

Gjerësia e të dhënave hyrëse

e pavlefshme

dout i pavlefshëm
rfi

Gjerësia e daljes 1
1

Kur zgjidhet koeficientët e ringarkueshëm

koefin

Shënime 1*

coeffwe

I/O

Përshkrimi

Ora e sistemit për të dhënat dhe kontrollin e hyrjeve dhe daljeve.

Sinjali asinkron aktiv-i ulët i rivendosjes së gjerë të sistemit.

Të dhëna hyrëse.

Fut një sinjal të vlefshëm. Të dhënat hyrëse lexohen vetëm kur

inpvalid është i lartë.

Të dhënat dalëse.

Kualifikues i të dhënave dalëse. Douti i të dhënave dalëse është i vlefshëm vetëm kur

ky sinjal është i lartë.

Gati për të dhëna. Ky dalje, kur është i lartë, tregon se IP

bërthama është gati për të marrë të dhënat e ardhshme hyrëse. Një e dhënë e vlefshme mund

të aplikohet në din vetëm nëse rfi ishte i lartë gjatë orës së mëparshme

ciklit.

Koeficientët e dhëna. Koeficientët duhet të ngarkohen

përmes këtij porti në një rend të caktuar. Referojuni seksionit

Ndërfaqja me bërthamën IP të filtrit FIR për detaje.

Kur pohohet, vlera në koefifin e autobusit do të shkruhet në

kujtimet e koeficientit.

koeffset

Kjo hyrje përdoret për të sinjalizuar filtrin për të përdorur së fundmi

grup koeficienti të ngarkuar. Ky sinjal duhet të pulsohet lartë për

një cikël orësh pas ngarkimit të gjithë grupit të koeficientëve

duke përdorur coeffin dhe coeffwe.

Kur numri i kanaleve është më i madh se 1

ibstart

Fillimi i bllokut të hyrjes. Për konfigurimet me shumë kanale, kjo hyrje

identifikon kanalin 0 të hyrjes.

obstart

Fillimi i bllokut të daljes. Për konfigurimet me shumë kanale, kjo

dalja identifikon kanalin 0.

Kur kontrollohet faktori i ndryshueshëm i interpolimit ose faktori i ndryshueshëm i decimimit

ifactor

tavani(Log2(Interpolimi

Vlera e faktorit të interpolimit

faktor +1))

dfaktor

tavan (Log2 (faktori i decitimit+1))

Vlera e faktorit të decimimit

grup faktorësh

Cakton faktorin e interpolimit ose faktorin e decimimit.

I/O opsionale

Aktivizo orën. Ndërsa ky sinjal nuk pohohet, thelbi do

injoroni të gjitha hyrjet e tjera sinkrone dhe ruani rrymën e tij

shteti

Rivendosja sinkrone. Kur pohohet për të paktën një orë

ciklit, të gjithë regjistrat në bërthamën IP janë inicializuar për të rivendosur

shteti.

Shënime: 1. Gjerësia për llojin e nënshkruar dhe interpolimin simetrik është Koeficientët gjerësi +1. 2. Gjerësia për interpolimin e panënshkruar dhe simetrik është Koeficientët gjerësi +2. 3. Gjerësia për të gjitha rastet e tjera është gjerësia e koeficientëve.

16 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit

4.6. Ndërfaqja me bërthamën IP të filtrit FIR
4.6.1. Ndërfaqja e të dhënave
Të dhënat futen në bërthamë përmes din dhe jashtë nga bërthama përmes dout.

4.6.2. Kanale të shumta
Për implementimet me shumë kanale, dy porte, ibstart dhe obstart, janë të disponueshme në bërthamën IP për të sinkronizuar numrat e kanaleve. Hyrja ibstart përdoret për të identifikuar të dhënat e kanalit 0 të aplikuara në hyrje. Mbyllja e daljes shkon lart njëkohësisht me të dhënat dalëse të kanalit 0.

4.6.3. Interpolimi i ndryshueshëm/Faktori i Decitimit
Kur faktori i interpolimit (ose decimation) është i ndryshueshëm, ifaktori i porteve (ose dfactor) dhe grupi i faktorëve shtohen në bërthamën e IP-së. Faktori i interpolimit (ose decimation) i aplikuar në ifaktorin e portit (ose dfaktorin) vendoset kur grupi i faktorëve të sinjalit të strobit është i lartë. Kur faktori i interpolimit (ose decimation) ndryshon, rezultati rfi zvogëlohet për disa cikle. Kur rritet përsëri, filtri funksionon si një filtër interpolues (ose rrënues) që korrespondon me vlerën e re të faktorit.

4.6.4. Koeficientët e ringarkueshëm
Kur zgjidhet Koeficientët e Rimbushshëm, dy portat e shtuara, koefiçin dhe koeffwe, përdoren për të ringarkuar koeficientët. Të gjithë koeficientët duhet të ngarkohen në një grup, duke mbajtur koeficientin e sinjalit të lartë gjatë gjithë kohëzgjatjes së ngarkimit. Pasi të jenë ngarkuar të gjithë koeficientët, koeffset-i i sinjalit të hyrjes duhet të pulsohet lart për një cikël orësh që koeficientët e rinj të hyjnë në fuqi.
Ka dy mënyra në të cilat koeficientët mund të aplikohen për ringarkimin e memories së koeficientëve, siç specifikohet nga parametri Reorder Coefficients Inside.
Kur nuk zgjidhet Reorder Coefficients Inside, koeficientët duhet të aplikohen në një sekuencë të caktuar për rimbushjen e kujtesës së koeficientëve. Koeficientët e papërpunuar, siç specifikohet në koeficientët file, mund të konvertohet në sekuencën e rimbushshme duke përdorur programin e gjenerimit të koeficientëve coeff_gen.exe (për Windows) i disponueshëm nën dosjen gui në direktorinë e instalimit IP (p.sh.ample, nën dosjen C:LatticeCorefir_core_v6.0gui). Emrat e programit të gjenerimit të koeficientit për UNIX dhe Linux janë përkatësisht coeff_gen_s dhe coeff_gen_l. Për Windows, programi thirret si më poshtë:
coeff_gen.exefile_emri>.lpc
Shënim: Nëse në lpc file, vlera e parametrit varcoeff= është Po, ju lutemi ndryshoni atë në Jo përpara se të gjeneroni ROM files me dorë.
Kjo komandë konverton koeficientët në hyrje file, siç referohet nga koefifile= parametër në lpc file, në sekuencën e koeficientëve të ngarkueshëm file i quajtur koeff.mem. Vini re se prodhimi file mund të përmbajë më shumë koeficientë sesa ishin fillimisht për shkak të koeficientëve zero të futur. Të gjithë koeficientët në dalje file, duke përfshirë zerot, duhet të aplikohen në mënyrë sekuenciale përmes portës së koefinit. Për të marrë sekuencën e aplikimit të koeficientëve, modifikoni koeficientët e hyrjes file me numra sekuencialë (p.sh. 1,2) dhe IP do të ekzekutojë file automatikisht. Në modalitetin e koeficientëve të rimbushshëm, bërthama nuk do të jetë gati për funksionim (dalja rfi nuk do të jetë e lartë) derisa koeficientët të ngarkohen dhe koeffset të deklarohet i lartë.
Kur zgjidhet parametri Reorder Coefficients Inside, koeficientët do të rirenditen brenda bërthamës IP pa kërkuar rirenditje manuale të përshkruar më parë. Me këtë opsion, logjika e rirenditjes i shtohet bërthamës së IP-së dhe përdoruesi mund të aplikojë koeficientët në sekuencën normale.
Në këtë mënyrë, nëse zgjidhet parametri Symmetric Coefficients, do të përdoret vetëm gjysma e koeficientëve të dhënë. Për shembullample, nëse sekuenca e hyrjes së koeficientit të papërpunuar është: 1 2 3 4 5 6 5 4 3 2 1, koeficientët që do të përdoren do të jenë 1 2 3 4 5 6.
Në mënyrë të ngjashme, nëse zgjidhet Half Band, të gjithë koeficientët e hyrjes në vendet çift, përveç atij të fundit, do të hidhen poshtë. Për shembullample, nëse sekuenca e hyrjes së koeficientit të papërpunuar është: 1 0 2 0 3 0 4 0 5 6 5 0 4 0 3 0 2 0 1, koeficientët që do të përdoren do të jenë 1 2 3 4 5 6.
Shënim: Nëse parametri varcoeff= në lpc file është vendosur në Po, ndryshojeni në Jo përpara se të gjeneroni koeficientët e rinj file.

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit
4.7. Specifikimet e kohës
Diagramet e kohës për bërthamën IP të Filterit FIR janë dhënë në Figurën 4.8 deri në Figurën 4.17. Vini re se ka specifikime të ndryshme kohore për aplikacione të caktuara të filtrit FIR që përdorin pajisjet Lattice XP2/ECP3/ECP5. Figura 4.8 deri në Figurën 4.11 zbatohet për të gjitha aplikacionet FIR.
4.7.1. Specifikimet e kohës të zbatueshme për të gjitha pajisjet
Figura 4.8. Filtër FIR me një kanal, me një normë të vetme me hyrje të vazhdueshme

Figura 4.9. Filtri FIR me një kanal me një normë të vetme me boshllëqe në hyrje Figura 4.10. Sinjalet e grupit të faktorëve
Figura 4.11. Koeficienti i ringarkimit

18 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit
4.7.2. Specifikimet e kohës të zbatueshme për implementimet LatticeXP2, LatticeECP3 dhe LatticeECP5
Përveç figurave të mëparshme, Figura 4.12 deri në Figurën 4.14 zbatohet në përdorimin e të dy pajisjeve LatticeXP2, LatticeECP3 dhe LatticeECP5: simetria negative, gjysma e brezit, interpolimi i variablave të faktorëve dhe shkatërrimi, dhe aplikimet që përdorin shumëzues 36×36.
Figura 4.12. Filtri FIR me një normë me shumë kanale (3 kanale)

Figura 4.13. Interpolator shumëkanalësh (3 kanale) (Faktor prej 3)

Figura 4.14. Decimator shumëkanalësh (3 kanale) (faktori prej 3)

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit
4.7.3. Specifikimet e kohës të zbatueshme për implementimet LatticeECP3 dhe LatticeECP5
Siç u tregua më parë, Figura 4.15 deri në Figurën 4.17 zbatohet për të gjitha pajisjet LatticeECP3 dhe Lattice ECP5, përveç atyre të listuara në mënyrë specifike në seksionin e mëparshëm.

Figura 4.15. Filtri FIR me një normë me shumë kanale (3 kanale)

Figura 4.16. Interpolator shumëkanalësh (3 kanale) (Faktor prej 3)

Figura 4.17. Decimator shumëkanalësh (3 kanale) (faktori prej 3)

20 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit

5. Parametrat Settings

Veglat IPexpress dhe Clarity Designer përdoren për të krijuar module IP dhe arkitekturore në softuerin Diamond. Ju mund t'i referoheni seksionit të gjenerimit dhe vlerësimit të bazës së IP-së se si të gjeneroni IP-në.
Tabela 5.1 ofron listën e parametrave të konfigurueshëm nga përdoruesi për bërthamën IP të filtrit FIR. Cilësimet e parametrave specifikohen duke përdorur ndërfaqen e konfigurimit të bërthamës IP të filtrit FIR në IPexpress ose Clarity Designer. Opsionet e shumta të parametrave bazë të filtrit IP FIR janë të ndara nëpër skeda të shumta ndërfaqesh siç përshkruhet në këtë kapitull.

Tabela 5.1. Specifikimet e parametrave për bërthamën IP të filtrit FIR

Parametri

Gama

Specifikimet e filtrit

Numri i kanaleve

1 deri në 256

Numri i çezmave

1 deri në 2048

Lloji i filtrit

{Single rate, Interpolator, Decimator}

Faktori i interpolimit

2 deri në 256

Faktori i ndryshueshëm i interpolimit

{Po, Jo}

Faktori i decimimit

2 deri në 256

Faktori i ndryshueshëm i decimimit

{Po, Jo}

Specifikimet e koeficientëve

Koeficientët e rimbushshëm

{Po, Jo}

Rirenditni koeficientët brenda

{Po, Jo}

koeficientët e vendosur

{E zakonshme, një për kanal}

Koeficientët simetrik

{Po, Jo}

Simetri negative

{Po, Jo}

Gjysmë brez

{Po, Jo}

Rrezja e koeficientit

{Pikë lundruese, dhjetore, hekse, binar}

Koeficientët file

Shkruani ose Shfletoni

Opsione të avancuara

Shumëzues Faktori Multipleksues

Shënimi 1, Shënimi 2

Numri i blloqeve SysDSP në një rresht

5 – Shënimi 3

Specifikimet I/O

Lloji i të dhënave hyrëse

{E nënshkruar, e panënshkruar}

Gjerësia e të dhënave hyrëse

4 deri në 32

Pozicioni i pikës binare të të dhënave hyrëse

-2 për të futur gjerësinë e të dhënave + 2

Lloji i koeficientëve

{E nënshkruar, e panënshkruar}

Gjerësia e koeficientëve

4 deri në 32

Pozicioni i pikës binare të koeficientëve

-2 deri në Koeficientët gjerësi + 2

Gjerësia e daljes

4 deri në gjerësinë maksimale të daljes

Pozicioni i pikës binare dalëse

(4+Pozicioni i pikës binare të të dhënave + koeficienti pozicioni i pikës binare Gjerësia maksimale e daljes) në (Gjerësia e daljes + binare e të dhënave hyrëse
pozicioni i pikës + Koeficienti i pozicionit të pikës binare – 4)

Kontrolli i saktë

Rrumbullakimi i tejmbushjes

{Ngopje, mbështjellje}
{Asnjë, Rrumbullakosja lart, Rrumbullakosni larg nga zero, Rrumbullakoni drejt zeros, Rrumbullakosje Konvergjente}

E paracaktuar
4 64 Tarifa e vetme 2 Nr 2 Nr
Po Jo Të zakonshme Jo Jo Jo dhjetore -
Shënimi 2 Shënimi 3
Nënshkruar 16
Nënshkruar 16 0 38 0
Ngopje Asnjë

Lloji i memories Lloji i memories së të dhënave Lloji i koeficientit të memories Lloji i buferit hyrës

{EBR, Shpërndarë, Auto}

EBR

{EBR, Shpërndarë, Auto}

EBR

{EBR, Shpërndarë, Auto}

EBR

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit

Parametri

Gama

E paracaktuar

Lloji i tamponit të daljes

{EBR, Shpërndarë, Auto}

EBR

Optimizimi

{Sipërfaqja, shpejtësia}

{Zonë}

Portet opsionale

{Po, Jo}

Opsionet e sintezës

Kufizimi i frekuencës

1 400

300

Shënime:

1. Faktori i Multipleximit të Shumëzuesit është i kufizuar nga numri i blloqeve DSP në një pajisje (A) dhe numri aktual i blloqeve DSP a

nevojat e projektimit (B). Kur A>B, Faktori i Shumëzimit të Shumëzuesit vendoset në 1; përndryshe vlera do të jetë më e madhe se 1.

2. Shihni Faktorin e Shumëzimit të Shumëzuesit për detaje. 3. Numri maksimal i blloqeve DSP të disponueshme në një rresht në pajisjen e zgjedhur.

Vlerat e paracaktuara të paraqitura në faqet në vijim janë ato të përdorura për modelin e referencës së filtrit FIR. Opsionet kryesore të IP-së për secilën skedë diskutohen më në detaje.

5.1. Skeda e Arkitekturës
Figura 5.1 tregon përmbajtjen e skedës Arkitekturë.

Figura 5.1. Skeda e arkitekturës së ndërfaqes bërthamore IP të filtrit FIR

22 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

Tabela 5.2. Artikulli i ndërfaqes së skedës së arkitekturës
Numri i kanaleve Numri i trokitjerave Lloji i filtrit Faktori i interpolimit Variabili i faktorit të interpolimit Faktori i decimimit Variabili i faktorit të decimimit Koeficientët e rimbushshëm Renditni koeficientët brenda
Koeficientët e vendosur Koeficientët simetrik
Gjysmë brezi me simetri negative
Rrezja e koeficientit

FIR Filter IP Core Udhëzuesi i përdoruesit
Përshkrimi
Ky opsion i lejon përdoruesit të specifikojë numrin e kanaleve.
Ky opsion i lejon përdoruesit të specifikojë numrin e trokitjes.
Ky opsion i lejon përdoruesit të specifikojë nëse filtri është një normë, interpolator ose decimator.
Ky opsion i lejon përdoruesit të specifikojë vlerën e faktorit fiks të interpolimit. Kur lloji FIR është interpolimi, vlera duhet të jetë 2 deri në 256. Përndryshe, do të vendoset në 1 automatikisht.
Ky opsion i lejon përdoruesit të specifikojë nëse faktori i interpolimit është i fiksuar në kohën e gjenerimit të IP, ose i ndryshueshëm gjatë kohës së ekzekutimit. Nëse kjo kontrollohet, faktori i interpolimit vendoset përmes ifaktorit të portës së hyrjes kur grupi i faktorëve është i lartë. Ky opsion i lejon përdoruesit të specifikojë vlerën e faktorit fiks të decimation. Kur lloji FIR është decimation, vlera duhet të jetë 2 deri në 256. Përndryshe, do të vendoset në 1 automatikisht.
Ky opsion i lejon përdoruesit të specifikojë nëse faktori i decimation është i fiksuar në kohën e gjenerimit të IP-së ose i ndryshueshëm gjatë kohës së ekzekutimit. Nëse kjo kontrollohet, faktori i decimimit vendoset përmes dfaktorit të portës hyrëse kur grupi i faktorëve është i lartë. Ky opsion i lejon përdoruesit të specifikojë nëse koeficientët janë të fiksuar apo të ringarkueshëm. Nëse zgjidhet, koeficientët mund të ringarkohen gjatë funksionimit të bërthamës duke përdorur koefinën e portës së hyrjes.
Kur koeficientët janë të ringarkueshëm, ata duhet të futen në një rend të caktuar. Rirenditja mund të bëhet duke përdorur programin e dhënë së bashku me bërthamën IP. Megjithatë, thelbi siguron gjithashtu rirenditje opsionale të harduerit në kurriz të burimeve shtesë të harduerit. Nëse zgjidhet ky opsion, koeficientët mund të futen në sekuencën normale në bërthamë, dhe bërthama do të rirendisë brendësinë e brendshme sipas nevojës. Ky opsion nuk disponohet kur lloji i filtrit është interpolator dhe koeficientët simetrik janë të aktivizuar.
Ky opsion i lejon përdoruesit të specifikojë nëse i njëjti grup koeficientësh përdoret për të gjitha kanalet, ose një grup i pavarur koeficientësh përdoret për çdo kanal.
Ky opsion i lejon përdoruesit të specifikojë nëse koeficientët janë simetrik. Nëse kjo është e kontrolluar, vetëm gjysma e numrit të koeficientëve (nëse numri i prekjeve është tek, gjysma e vlerës rrumbullakoset në numrin e plotë tjetër më të lartë) lexohet nga inicializimi file.
Nëse kjo kontrollohet, koeficientët konsiderohen simetrik negativ. Kjo është gjysma e dytë e koeficientëve janë bërë të barabartë me negativin e koeficientëve përkatës të gjysmës së parë.
Ky opsion i lejon përdoruesit të specifikojë nëse një filtër gjysmë brezi është realizuar. Nëse kjo është e kontrolluar, vetëm gjysma e numrit të koeficientëve (nëse numri i trokitjes është tek, gjysma e vlerës rrumbullakohet në numrin e plotë tjetër më të lartë) lexohet nga inicializimi file.
Ky opsion i lejon përdoruesit të specifikojë bazën për koeficientët në koeficientë file. Për bazën dhjetore, vlerat negative kanë një shenjë unare paraardhëse minus. Për radicat heksadecimal (Hex) dhe binare, vlerat negative duhet të shkruhen në formën e plotësimit të 2 duke përdorur saktësisht aq shifra sa specifikohen nga parametri i gjerësisë së koeficientëve. Koeficientët me pikë lundruese janë specifikuar në formular . , ku shifrat 'n' tregojnë pjesën e plotë dhe shifrat 'd', pjesën dhjetore. Vlerat e koeficientëve të pikës lundruese duhet të jenë në përputhje me parametrat e pozicionit të pikës binare të koeficientëve dhe koeficientëve. Për shembullample, nëse . është 8.4 dhe lloji i koeficientëve është i panënshkruar, vlera e koeficientëve duhet të jetë ndërmjet 0 dhe 11111111.1111 (255.9375).

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit
Koeficientët e artikullit të ndërfaqes File
Faktori i shumëzimit të shumëzuesit
Numri i blloqeve sysDSP në një rresht

Përshkrimi
Ky opsion i lejon përdoruesit të specifikojë emrin dhe vendndodhjen e koeficientëve file. Nëse koeficientët file nuk është specifikuar, filtri inicializohet me një grup koeficienti të paracaktuar.
Ky opsion i lejon përdoruesit të specifikojë faktorin e shumëzimit të shumëzuesit. Ky parametër duhet të vendoset në 1 për aplikacionet e plota paralele dhe në vlerën maksimale të mbështetur në ndërfaqen për aplikacionet e serisë së plotë.
Ky parametër lejon përdoruesin të specifikojë numrin maksimal të shumëzuesve DSP që do të përdoren në një rresht DSP për të arritur performancën optimale. Për shembullample, nëse pajisja e synuar ka 20 shumëzues në një rresht DSP dhe dizajni kërkon 22 shumëzues, përdoruesi mund të zgjedhë të përdorë të gjithë 20 shumëzuesit në një rresht dhe dy shumëzues në një rresht tjetër, ose më pak se 20 shumëzues në çdo rresht (p.sh. 8 ), të cilat mund të japin performancë më të mirë. Shumëzuesit e shpërndarë në një maksimum prej tre rreshtave DSP mund të përdoren në një shembull të vetëm FIR. Ky parametër është i vlefshëm vetëm në pajisjet LatticeECP3 dhe ECP5.

5.2. Skeda e Specifikimit të I/O
Figura 5.2 tregon përmbajtjen e skedës Specifikimi I/O.

Figura 5.2. Skeda e specifikimeve të hyrjes/daljes së ndërfaqes bërthamore IP të filtrit FIR

24 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

Tabela 5.3. Artikull i ndërfaqes së skedës së specifikimeve të I/O
Lloji i të dhënave hyrëse Gjerësia e të dhënave hyrëse Gjerësia e të dhënave hyrëse Koeficientët e pozicionit të pikës binare Koeficientët e llojit Gjerësia koeficientët e pozicionit të pikës binare Gjerësia e daljes
Pikat binare të daljes
Përmbytje
Rrumbullakimi

FIR Filter IP Core Udhëzuesi i përdoruesit
Përshkrimi
Ky opsion i lejon përdoruesit të specifikojë llojin e të dhënave hyrëse si të nënshkruar ose të panënshkruar. Ky opsion i lejon përdoruesit të specifikojë numrin e të dhënave hyrëse twwiod'tsh.complement.
Ky opsion i lejon përdoruesit të specifikojë vendndodhjen e pikës binare në të dhënat hyrëse. Ky numër specifikon pozicionin bit të pikës binare nga LSB e të dhënave hyrëse. Nëse numri është zero, pika është menjëherë pas LSB, nëse është pozitive, është në të majtë të LSB dhe nëse është negative, është në të djathtë të LSB.
Ky opsion i lejon përdoruesit të specifikojë llojin e koeficientëve si të nënshkruar ose të panënshkruar. Nëse lloji është i nënshkruar, të dhënat e koeficientit interpretohen si një numër plotësues 2. Ky opsion i lejon përdoruesit të specifikojë gjerësinë e koeficientëve. Ky opsion i lejon përdoruesit të specifikojë vendndodhjen e pikës binare në koeficientë. Ky numër specifikon pozicionin bit të pikës binare nga LSB e koeficientëve. Nëse numri është zero, pika është menjëherë pas LSB; nëse pozitive, është në të majtë të LSB dhe nëse negative, është në të djathtë të LSB.
Ky opsion i lejon përdoruesit të specifikojë gjerësinë e të dhënave dalëse. Gjerësia maksimale e daljes me saktësi të plotë përcaktohet nga Gjerësia maksimale e daljes = Gjerësia e të dhënave hyrëse + gjerësia e koeficientëve + tavani (Log2 (Numri i trokitjerave/faktori i interpolimit)). Prodhimi i bërthamës është zakonisht një pjesë e daljes me saktësi të plotë të barabartë me gjerësinë e daljes dhe ekstraktohet bazuar në parametrat e ndryshëm të pozicionit të pikës binare. Formati për daljen e brendshme me saktësi të plotë shfaqet si tekst statik pranë kontrollit të gjerësisë së daljes në ndërfaqe. Formati shfaqet si WF, ku W është gjerësia e daljes me saktësi të plotë dhe F është vendndodhja e pikës binare nga LSB e daljes me saktësi të plotë, e numëruar në të majtë. Për shembullample, nëse WF është 16.4, atëherë vlera e daljes do të jetë yyyyyyyyyyyyyy.yyyy në radix binare.ample, 110010010010.0101.
Ky opsion lejon përdoruesin të specifikojë pozicionin e bitit të pikës binare nga LSB e daljes aktuale të bërthamës. Nëse numri është zero, pika është menjëherë pas LSB, nëse është pozitive, është në të majtë të LSB dhe nëse është negative, është në të djathtë të LSB. Ky numër, së bashku me parametrin Gjerësia e daljes, përcakton se si dalja aktuale e bërthamës nxirret nga prodhimi i vërtetë i saktësisë së plotë. Parametrat e kontrollit të saktësisë Overflow dhe Rounding zbatohen përkatësisht kur MSB dhe LSB hidhen nga prodhimi i vërtetë i saktësisë së plotë.
Ky opsion i lejon përdoruesit të specifikojë se çfarë lloj kontrolli të tejkalimit do të përdoret. Ky parametër është i disponueshëm sa herë që ka nevojë për të hequr disa prej MSB-ve nga dalja e vërtetë. Nëse zgjedhja është Saturation, vlera e daljes shkurtohet në maksimum, nëse është pozitive ose minimale, nëse është negative, ndërkohë që hidhen MSB-të. Nëse zgjedhja është "Përfundoni", MSB-të thjesht hidhen pa bërë asnjë korrigjim.
Ky opsion i lejon përdoruesit të specifikojë metodën e rrumbullakosjes kur ka nevojë të heqë një ose më shumë LSB nga dalja e vërtetë.

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit
5.3. Skeda e zbatimit
Figura 5.3 tregon përmbajtjen e skedës Implementimi.

Figura 5.3. Skeda e Zbatimit të Ndërfaqes Core IP të Filterit FIR

Tabela 5.4. Artikull i ndërfaqes së skedës së zbatimit
Lloji i memories së të dhënave
Koeficienti Lloji i memories
Lloji i tamponit të hyrjes Lloji i tamponit të daljes Rivendosja sinkrone (sr) Ora Aktivizo (ce)
Opsionet e sintezës së optimizmit

Përshkrimi
Ky opsion i lejon përdoruesit të specifikojë llojin e zgjedhur të memories që përdoret për ruajtjen e të dhënave. Nëse zgjedhja është EBR, për ruajtjen e të dhënave përdoren memoriet RAM të bllokut të integruar të rrjetës. Nëse zgjedhja është e shpërndarë, memoriet e shpërndara të bazuara në tabelën e kërkimit përdoren për ruajtjen e të dhënave. Nëse zgjidhet "Auto", memoriet EBR përdoren për madhësi të memories më të thella se 128 vendndodhje dhe kujtimet e shpërndara përdoren për të gjitha kujtimet e tjera. Nëse lloji është i nënshkruar, të dhënat interpretohen si një numër i plotësimit të dy.
Ky opsion i lejon përdoruesit të specifikojë llojin e memories që përdoret për ruajtjen e koeficientëve. Nëse zgjedhja është EBR, memoriet EBR përdoren për ruajtjen e koeficientëve. Nëse zgjedhja është e shpërndarë, kujtimet e shpërndara përdoren për ruajtjen e koeficientëve. Nëse zgjidhet Auto, memoriet EBR përdoren për madhësi të memories më të thella se 128 vendndodhje dhe kujtimet e shpërndara përdoren për të gjitha kujtimet e tjera.
Ky opsion i lejon përdoruesit të specifikojë llojin e memories për buferin e hyrjes. Ky opsion i lejon përdoruesit të specifikojë llojin e memories për buferin e daljes.
Ky opsion i lejon përdoruesit të specifikojë nëse nevojitet një port sinkron i rivendosjes në IP. Sinjali i rivendosjes sinkron rivendos të gjithë regjistrat në bërthamën IP të filtrit FIR.
Ky opsion i lejon përdoruesit të specifikojë nëse nevojitet një port aktivizues i orës në IP. Kontrolli i aktivizimit të orës mund të përdoret për kursimin e energjisë kur bërthama nuk përdoret. Përdorimi i portës së aktivizimit të orës rrit përdorimin e burimeve dhe mund të ndikojë në performancën për shkak të rritjes së mbingarkesës së rrugës.
Ky opsion specifikon metodën e optimizimit. Nëse zgjidhet Zona, bërthama optimizohet për përdorim më të ulët të burimeve. Nëse zgjidhet Shpejtësia, bërthama optimizohet për performancë më të lartë, por me përdorim pak më të lartë të burimeve.
Grilë LSE ose Synplify Pro

26 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit
6. Gjenerimi dhe vlerësimi i bërthamës IP
Ky kapitull ofron informacion se si të gjeneroni bërthamën IP të filtrit Grilë FIR duke përdorur veglën IPexpress të softuerit ispLEVER të përfshirë në softuerin Diamond ose ispLEVER dhe si të përfshini bërthamën në një dizajn të nivelit të lartë.
6.1. Licencimi i IP Core
Kërkohet një licencë specifike për bërthamën IP dhe pajisjen për të mundësuar përdorimin e plotë dhe të pakufizuar të bërthamës IP të filtrit FIR në një dizajn të plotë, të nivelit të lartë. Udhëzimet se si të merren licencat për bërthamat IP të rrjetës jepen në: http://www.latticesemi.com/products/intellectualproperty/aboutip/isplevercoreonlinepurchas.cfm Përdoruesit mund të shkarkojnë dhe gjenerojnë bërthamën IP të Filterit FIR dhe të vlerësojnë plotësisht bërthamën përmes funksionalitetit simulimi dhe zbatimi (sinteza, harta, vendi dhe rruga) pa licencë IP. Bërthama FIR Filter IP mbështet gjithashtu aftësinë e vlerësimit të harduerit IP të Lattice, e cila bën të mundur krijimin e versioneve të bërthamës IP që funksionojnë në harduer për një kohë të kufizuar (afërsisht katër orë) pa kërkuar një licencë IP. Shihni për detaje të mëtejshme. Megjithatë, kërkohet një licencë për të mundësuar simulimin e kohës, për të hapur dizajnin në veglën Diamond ose ispLEVER EPIC dhe për të gjeneruar bitstreams që nuk përfshijnë kufizimin e skadimit të vlerësimit të harduerit.
6.2. Fillimi
Bërthama IP e filtrit FIR është e disponueshme për shkarkim nga serveri IP i Lattice duke përdorur mjetin IPexpress ose Clarity Designer. IP files janë instaluar automatikisht duke përdorur teknologjinë ispUPDATE në çdo drejtori të specifikuar nga klienti. Pasi të jetë instaluar bërthama IP, bërthama IP do të jetë e disponueshme në ndërfaqen IPexpress ose në mjetin Clarity Designer. Kutia e dialogut e ndërfaqes së mjetit IPexpress për bërthamën IP të filtrit FIR është paraqitur në figurën 6.1. Për të gjeneruar një konfigurim specifik të bërthamës IP, përdoruesi specifikon: · Rruga e rrugës së projektit në direktorinë ku është krijuar IP-ja files do të vendoset. · File Emri Përcaktimi i emrit të përdoruesit i dhënë bërthamës së IP-së së gjeneruar dhe dosjeve përkatëse dhe files. · Moduli i daljes (Diamanti) Verilog ose VHDL. · Familja e Pajisjeve Familjare të Pajisjeve tek e cila IP do të synohet (si LatticeXP2, LatticeECP3 dhe të tjera). Vetëm
Familjet që mbështesin thelbin e veçantë të IP-së janë të listuara. · Emri i pjesës Pjesë specifike e synuar brenda familjes së pajisjes së zgjedhur.

Figura 6.1. Kutia e dialogut IPexpress

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit
Vini re se nëse mjeti IPexpress thirret nga brenda një projekti ekzistues, rruga e projektit, dalja e modulit, familja e pajisjes dhe emri i pjesës janë të paracaktuar në parametrat e specifikuar të projektit. Referojuni ndihmës në internet të mjetit IPexpress për më shumë informacion. Për të krijuar një konfigurim të personalizuar, përdoruesi klikon butonin Personalizo në kutinë e dialogut të mjetit IPexpress për të shfaqur ndërfaqen e konfigurimit të bërthamës IP të filtrit FIR, siç tregohet në figurën 6.2. Nga kjo kuti dialogu, përdoruesi mund të zgjedhë opsionet e parametrave IP specifike për aplikacionin e tyre. Referojuni Cilësimet e Parametrave për më shumë informacion mbi FIR Filer Cilësimet e parametrave bazë IP.

Figura 6.2. Kutia e dialogut të konfigurimit
Kutia e dialogut të ndërfaqes së mjetit Clarity Designer për bërthamën IP të filtrit FIR është paraqitur në Figurën 6.3. · Krijoni dizajn të ri Clarity Zgjidhni të krijoni një direktori të re të projektit Clarity Design në të cilin do të jetë bërthama FIR IP
gjeneruar. · Qartësia e projektimit të vendndodhjes Dizajnimi i direktorisë së projektit Shtegu. · Emri i dizajnit Qartësia Emri i projektit të projektimit. · Përshkrimi i harduerit të daljes HDL Formati i daljes së gjuhës (Verilog ose VHDL). · Open Clarity design Hap një projekt ekzistues Clarity Design. · Dizajn File Emri i projektit ekzistues Clarity Design file me shtesë .sbx.

Figura 6.3. Kutia e dialogut të veglave të projektuesit të qartësisë

28 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit
Skeda Clarity Designer Catalog është paraqitur në Figurën 6.4. Për të gjeneruar konfigurimin e bërthamës së IP-së FIR, klikoni dy herë mbi emrin e IP-së në skedën Katalog.

Figura 6.4. Skeda e Katalogut të Designer Clarity
Në kutinë e dialogut Fir Filter i paraqitur në Figurën 6.5, specifikoni sa vijon: · Emri i shembullit Emri i modulit të shembullit të bërthamës së FIR IP.

Figura 6.5. Kutia e dialogut të filtrit të bredhit
Vini re se nëse mjeti Clarity Designer thirret nga brenda një projekti ekzistues, Vendndodhja e dizajnit, Familja e pajisjes dhe Emri i pjesës janë të paracaktuara në parametrat e specifikuar të projektit. Referojuni ndihmës në internet të mjetit Clarity Designer për më shumë informacion. Për të krijuar një konfigurim të personalizuar, klikoni butonin Customize në kutinë e dialogut të mjetit Clarity Designer për të shfaqur ndërfaqen e konfigurimit të bërthamës IP FIR, siç tregohet në Figurën 6.6. Nga kjo kuti dialogu, përdoruesi mund të zgjedhë opsionet e parametrave IP specifike për aplikacionin e tyre. Referojuni Cilësimet e parametrave për më shumë informacion mbi cilësimet e parametrave FIR.

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit

Figura 6.6. Ndërfaqja e konfigurimit të IP

30 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit
6.3. IPexpress-Krijuar Files dhe Struktura e Drejtorisë së Nivelit të Lartë
Kur përdoruesi klikon butonin Generate, thelbi IP dhe mbështetja files janë krijuar në direktorinë e specifikuar të Rrugës së Projektit. Struktura e drejtorisë së gjeneruar files është paraqitur në figurën 6.7.

Figura 6.7. FIR Filter IP Core Struktura e gjeneruar e drejtorisë

Rrjedha e projektimit për IP e krijuar me mjetin IPexpress përdor një modul të post-sintetizuar (OJQ) për sintezë dhe një model të mbrojtur për simulim. Moduli i post-sintetizuar personalizohet dhe krijohet gjatë gjenerimit të mjetit IPexpress.
Tabela 6.1 ofron një listë të çelësave files krijuar nga mjeti IPexpress. Emrat e shumicës së të krijuarve files janë përshtatur me emrin e modulit të përdoruesit të specifikuar në mjetin IPexpress. Të fileTë paraqitura në tabelën 6.1 janë të gjitha fileËshtë e nevojshme për të zbatuar dhe verifikuar bërthamën IP të Filterit FIR në një dizajn të nivelit të lartë.

Tabela 6.1. File Lista File

Përshkrimi

_inst.v

Kjo file ofron një model shembulli për IP-në.

Kjo file siguron një mbështjellës për bërthamën FIR për simulim.

_beh.v

Kjo file ofron një model simulimi të sjelljes për bërthamën FIR.

_bb.v

Kjo file siguron kutinë e zezë të sintezës për sintezën e përdoruesit.

.ngo

OJQ-ja files ofrojnë bërthamën e sintetizuar të IP-së.

.lpc .ipx
pmi_*.ngo *.rom

Kjo file përmban opsionet e veglave IPexpress të përdorura për të rikrijuar ose modifikuar bërthamën në mjetin IPexpress. Paketa IPexpress file (Vetëm diamanti). Ky është një kontejner që mban referenca për të gjithë elementët e bërthamës së gjeneruar të IP-së të nevojshme për të mbështetur simulimin, sintezën dhe zbatimin. Bërthama IP mund të përfshihet në dizajnin e një përdoruesi duke e importuar këtë file për projektin e lidhur Diamond.
Një ose më shumë files implementimi i moduleve të memories së sintetizuar të përdorura në bërthamën IP.
Kjo file ofron të dhëna të inicializimit të memories së koeficientit të filtrit.

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit

Shtesa e mëposhtme fileSigurimi i informacionit të statusit të gjenerimit të bërthamës IP gjenerohet gjithashtu në direktorinë e rrugës së projektit: · _generate.tcl Një skript TCL që mund të rigjenerojë IP-në nga linja e komandës. · _generate.log Regjistri i sintezës dhe hartës file. · _gen.log Ditari i gjenerimit të IPexpress IP file.
6.4. Instantimi i bërthamës
Paketa bërthamore e gjeneruar e filtrit FIR IP përfshin kutinë e zezë ( _bb.v) dhe shembulli ( _inst.v) shabllone që mund të përdoren për të instancuar thelbin në një dizajn të nivelit të lartë. Një ishample burim referimi i nivelit të lartë RTL file që mund të përdoret si një shabllon instantimi për bërthamën IP është dhënë në bredh_eval srcrtltop. Ju gjithashtu mund ta përdorni këtë referencë të nivelit të lartë si shabllonin fillestar për nivelin e lartë për dizajnin e tyre të plotë. Duke rigjeneruar një bërthamë IP me mjetin Clarity Designer, mund të modifikoni cilindo nga opsionet specifike për një shembull ekzistues IP. Duke rikrijuar një bërthamë IP me mjetin Clarity Designer, mund të krijoni (dhe të modifikoni nëse është e nevojshme) një shembull të ri IP me një konfigurim ekzistues LPC/IPX file.
6.5. Simulimi funksional i ekzekutimit
Mbështetja e simulimit për bërthamën IP të Filterit FIR ofrohet për simulatorin Aldec Active-HDL (Verilog dhe VHDL), simulatorin Mentor Graphics ModelSim. Simulimi funksional përfshin një model sjelljeje specifike të konfigurimit të bërthamës IP të Filterit FIR. Paneli i provës burime stimulon në bërthamë dhe monitoron daljen nga bërthama. Paketa bazë e gjeneruar IP përfshin modelin e sjelljes specifike të konfigurimit ( _beh.v) për simulim funksional në direktoriumin rrënjë të Project Path. Skriptet e simulimit që mbështesin simulimin e vlerësimit të ModelSim ofrohen në fir_eval simmodelsimscripts. Skripti i simulimit që mbështet simulimin e vlerësimit të Aldec ofrohet në fir_eval simaldecscripts. Të dy simulimet Modelsim dhe Aldec mbështeten përmes stolit të provës files parashikuar në fir_evaltestbench. Modelet e kërkuara për simulim jepen në dosjen përkatëse të modeleve. Për të ekzekutuar simulimin e vlerësimit Aldec: 1. Hapni Active-HDL. 2. Në skedën Mjete, zgjidhni Ekzekutoni makro. 3. Shfletoni te dosje fir_eval simaldecscripts dhe ekzekutoni një nga skriptet do të treguara. Për të ekzekutuar simulimin e vlerësimit Modelsim: 1. Hapni ModelSim. 2. Nën File tab, zgjidhni Change Directory dhe zgjidhni dosjen
fir_eval simmodelsimscripts. 3. Në skedën Tools, zgjidhni Execute Macro dhe ekzekutoni skriptin ModelSim do që shfaqet. Shënim: Kur simulimi të përfundojë, shfaqet një dritare kërcyese që pyet A jeni i sigurt që dëshironi të përfundoni? Zgjidhni Jo për të analizuar rezultatet. Zgjedhja e "Po" mbyll ModelSim.
6.6. Sintetizimi dhe zbatimi i bërthamës në një dizajn të nivelit të lartë
Vetë bërthama IP e Filterit FIR sintetizohet dhe ofrohet në formatin e OJQ-ve kur bërthama gjenerohet përmes IPexpress. Ju mund të kombinoni bërthamën në dizajnin tuaj të nivelit të lartë duke instancuar bërthamën në nivelin tuaj të lartë file siç përshkruhet në Instantimin e Bërthamës dhe më pas sintetizimin e të gjithë dizajnit me Synplify ose Precision RTL Synthesis. Teksti i mëposhtëm përshkruan rrjedhën e zbatimit të vlerësimit për platformat Windows. Rrjedha për platformat Linux dhe UNIX përshkruhet në Readme file përfshirë me thelbin IP. Niveli i lartë file _top.v ofrohet në fir_eval srcrtltop. Zbatimi me buton i dizajnit të referencës mbështetet nëpërmjet projektit file .ldf ndodhet në fir_eval nënkuptoj. Për të përdorur këtë projekt file në diamant:

32 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit

1. Zgjidhni File > Hap > Projekti. 2. Shfletoni te bredh_eval implikoni në kutinë e dialogut Open Project. 3. Zgjidhni dhe hapeni _.ldf. Në këtë pikë, të gjitha filenevojiten për të mbështetur sintezën e nivelit të lartë dhe
zbatimi do të importohet në projekt. 4. Zgjidhni skedën Procesi në dritaren e ndërfaqes në të majtë. 5. Zbatoni dizajnin e plotë përmes rrjedhës standarde të ndërfaqes Diamond.
6.7. Vlerësimi i Hardware
Bërthama FIR Filter IP mbështet aftësinë e vlerësimit të harduerit IP të Lattice, e cila bën të mundur krijimin e versioneve të bërthamës IP që funksionojnë në harduer për një periudhë të kufizuar kohore (afërsisht katër orë) pa kërkuar blerjen e një licence IP. Mund të përdoret gjithashtu për të vlerësuar thelbin në harduer në dizajnet e përcaktuara nga përdoruesi. Mundësia e vlerësimit të harduerit mund të aktivizohet/çaktivizohet në menynë Properties të konfigurimit të bazës së të dhënave Build në Diamond Project Navigator.
6.7.1. Mundësimi i vlerësimit të harduerit në diamant
Për të aktivizuar vlerësimin e harduerit në Diamond, zgjidhni Projekt > Strategjia aktive > Cilësimet e dizajnit të përkthe. Mundësia e vlerësimit të harduerit mund të aktivizohet/çaktivizohet në kutinë e dialogut Strategjia. Është aktivizuar si parazgjedhje.

6.8. Përditësimi/rigjenerimi i bërthamës së IP-së
Duke rigjeneruar një bërthamë IP me mjetin IPexpress, mund të modifikoni cilindo prej cilësimeve të tij duke përfshirë: llojin e pajisjes, metodën e hyrjes së dizajnit dhe cilindo nga opsionet specifike për bërthamën IP. Rigjenerimi mund të bëhet për të modifikuar një bërthamë ekzistuese IP ose për të krijuar një të re, por të ngjashme.

6.8.1. Rigjenerimi i një Core IP në Diamond
Për të rigjeneruar një bërthamë IP në Diamond:
1. Në IPexpress, klikoni butonin Regenerate. 2. Në Rigjenerim view të IPexpress, zgjidhni burimin IPX file të modulit ose IP-së që dëshironi të rigjeneroni. 3. IPexpress tregon cilësimet aktuale për modulin ose IP në kutinë Burimi. Bëni cilësimet tuaja të reja në Target
kuti. 4. Nëse dëshironi të gjeneroni një grup të ri të files në një vendndodhje të re, vendosni vendndodhjen e re në objektivin IPX File kuti. Baza
të file emri do të jetë baza e të gjitha të rejave file emrat. Objektivi IPX File duhet të përfundojë me një shtesë .ipx. 5. Klikoni Regenerate. Hapet kutia e dialogut e modulit duke treguar cilësimet aktuale të opsionit. 6. Në kutinë e dialogut të modulit, zgjidhni opsionet e dëshiruara.
Për më shumë informacion rreth opsioneve, klikoni Ndihmë. Gjithashtu, kontrolloni skedën Rreth në IPexpress për lidhje me shënimet teknike dhe udhëzuesit e përdoruesit. IP mund të vijë me informacion shtesë.
Ndërsa opsionet ndryshojnë, diagrami skematik i modulit ndryshon për të treguar hyrjen/daljen dhe burimet e pajisjes që i nevojiten modulit.
7. Për të importuar modulin në projektin tuaj, nëse nuk është tashmë aty, zgjidhni Import IPX to Diamond Project (nuk disponohet në modalitetin e pavarur).
8. Klikoni Generate. 9. Kontrolloni skedën Generate Log për të kontrolluar për paralajmërime dhe mesazhe gabimi. 10. Klikoni Mbylle. Paketa IPexpress file (.ipx) i mbështetur nga Diamond mban referenca për të gjithë elementët e bërthamës së gjeneruar të IP-së të nevojshme për të mbështetur simulimin, sintezën dhe zbatimin. Bërthama IP mund të përfshihet në dizajnin e një përdoruesi duke importuar .ipx file për projektin e lidhur Diamond. Për të ndryshuar cilësimet e opsioneve të një moduli ose IP që është tashmë në një projekt projektimi, klikoni dy herë në .ipx të modulit file në File Lista view. Kjo hap IPexpress dhe kutinë e dialogut të modulit që tregon cilësimet aktuale të opsionit. Pastaj shkoni në hapin 6 më lart.

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit
6.9. Rigjenerimi i një Bërthame IP në Mjetin e Designer Clarity
Për të rigjeneruar një bërthamë IP në Clarity Designer: 1. Në skedën Clarity Designer Builder, kliko me të djathtën mbi shembullin ekzistues të IP-së dhe zgjidhni Config. 2. Në kutinë e dialogut të modulit, zgjidhni opsionet e dëshiruara.
Për më shumë informacion rreth opsioneve, klikoni Ndihmë. Ju gjithashtu mund të klikoni në skedën Rreth në dritaren Clarity Designer për lidhje me shënimet teknike dhe udhëzuesit e përdoruesit. IP mund të vijë me informacion shtesë. Ndërsa opsionet ndryshojnë, diagrami skematik i modulit ndryshon për të treguar hyrjen/daljen dhe burimet e pajisjes që i nevojiten modulit. 3. Kliko Konfiguro.
6.10. Rikrijimi i një Bërthame IP në Mjetin Clarity Designer
Për të rikrijuar një bërthamë IP në Clarity Designer: 1. Në Clarity Designer klikoni skedën Katalog. 2. Klikoni skedën Import IP (në fund të view). 3. Klikoni Browse. 4. Në Open IPX File kutia e dialogut, shfletoni te .ipx ose .lpc file të modulit. Përdorni .ipx nëse është i disponueshëm. 5. Klikoni Open. 6. Shkruani një emër për shembullin e synuar. Vini re se emri i këtij shembulli nuk duhet të jetë i njëjtë me ndonjë prej 7. instancave IP ekzistuese në projektin aktual Clarity Designer. 8. Klikoni Import. Hapet kutia e dialogut e modulit. 9. Në kutinë e dialogut, zgjidhni opsionet e dëshiruara.
Për më shumë informacion rreth opsioneve, klikoni Ndihmë. Ju gjithashtu mund të kontrolloni skedën Rreth në dritaren Clarity Designer për lidhje me shënimet teknike dhe udhëzuesit e përdoruesit. IP mund të vijë me informacion shtesë. Ndërsa opsionet ndryshojnë, diagrami skematik i modulit ndryshon për të treguar portat dhe burimet e pajisjes që i nevojiten modulit. 10. Kliko Konfiguro.

34 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

Referencat
· Fleta e të dhënave familjare LatticeXP2TM (DS1009) · Fleta e të dhënave familjare LatticeECP3TM (DS1021) · Fleta e të dhënave familjare ECP5TM dhe ECP5-5GTM (FPGA-DS-12012)

FIR Filter IP Core Udhëzuesi i përdoruesit

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit
Asistencë për Mbështetjen Teknike
Paraqisni një rast të mbështetjes teknike përmes www.latticesemi.com/techsupport.

36 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core Udhëzuesi i përdoruesit

Shtojca A. Shfrytëzimi i burimeve
Kjo shtojcë ofron informacion mbi përdorimin e burimeve për FPGA-të e rrjetës duke përdorur bërthamën IP FIR. Konfigurimet IP të paraqitura në këtë kapitull u krijuan duke përdorur veglën e softuerit IPexpress dhe mjetin Clarity Designer. IPexpress dhe Clarity Designer janë mjeti i konfigurimit të rrjetit IP dhe përfshihen si një veçori standarde e veglës së dizajnit Diamond. Detajet në lidhje me përdorimin e IPexpress dhe Clarity Designer mund të gjenden në sistemet e ndihmës IPexpress, Clarity Designer dhe Diamond. Për më shumë informacion mbi mjetin e dizajnit Diamond, vizitoni Grilë web siti në: www.latticesemi.com/software.

Pajisjet GrilëECP3

Tabela A.1. Performanca dhe përdorimi i burimeve (LatticeECP3)*

IPexpress Modaliteti i konfigurueshëm nga përdoruesi 4 kanale, 64 trokitje, multipleksimi i shumëzuesit 64

Feta 134

LUT 254

Regjistrat 222

Feta DSP 4

EBR-të e sistemitMEM
2

fMAX (MHz) 227

1 kanal, 32 trokitje, multipleksimi i shumëzuesit 1

155

148

207

1 kanal, 32 trokitje, multipleksimi i shumëzuesit 4

260

238

482

153

*Shënim: Karakteristikat e performancës dhe përdorimit janë krijuar duke synuar një pajisje LFE3-150EA-6FN672C duke përdorur softuerin Lattice Diamond 3.10.2 dhe Synplify Pro D-2013.09L beta. Performanca mund të ndryshojë kur përdorni këtë bërthamë IP me një densitet, shpejtësi ose shkallë të ndryshme brenda familjes LatticeECP3 ose në një version tjetër softueri.

Numri i pjesës së porositjes

Numri i pjesës së porositjes (OPN) për pajisjet e bërthamës IP të filtrit FIR që synojnë pajisjet LatticeECP3 është FIR-COMP-E3-U4.

Pajisjet LatticeXP2

Tabela A.2. Performanca dhe përdorimi i burimeve (LatticeXP2)*

IPexpress Modaliteti i konfigurueshëm nga përdoruesi 4 kanale, 64 trokitje, multipleksimi i shumëzuesit 64

Feta 105

LUT 204

Regjistrat 165

18×18 Shumëzues
1

EBR-të e sistemitMEM
1

fMAX (MHz) 197

1 kanal, 32 trokitje, multipleksimi i shumëzuesit 1

211

418

372

189

1 kanal, 32 trokitje, multipleksimi i shumëzuesit 4

159

272

304

207

*Shënim: Karakteristikat e performancës dhe përdorimit janë krijuar duke synuar një pajisje LFXP2-40E-7F672C duke përdorur softuerin Lattice Diamond 3.10.2 dhe Synplify Pro D-2013.09L beta. Performanca mund të ndryshojë kur përdorni këtë bërthamë IP me një densitet, shpejtësi ose shkallë të ndryshme brenda familjes LatticeXP2 ose në një version tjetër softueri.

Numri i pjesës së porositjes

Numri i pjesës së porositjes (OPN) për pajisjet LatticeXP2 të shënjestruar me IP të Filterit FIR është FIR-COMP-X2-U4.

Pajisjet ECP5

Tabela A.3. Performanca dhe përdorimi i burimeve (LFE5U)*

Qartësi e modalitetit të konfigurueshëm nga përdoruesi 4 kanale, 64 trokitje, multipleksimi i shumëzuesit 64

Feta 129

LUT 248

Regjistrat

Feta DSP

EBR-të e sistemitMEM

222

fMAX (MHz)
211

1 kanal, 32 trokitje, multipleksimi i shumëzuesit 1

151

148

264

1 kanal, 32 trokitje, multipleksimi i shumëzuesit 4

260

239

482

177

*Shënim: Karakteristikat e performancës dhe përdorimit janë krijuar duke synuar LFE5UM-85F-8MG756I duke përdorur softuerin Lattice Diamond 3.10.2 dhe Synplify Pro F-2013.09L beta. Kur përdorni këtë bërthamë IP me një densitet, shpejtësi ose shkallë të ndryshme brenda familjes së pajisjes ECP5 ose në një version të ndryshëm softueri, performanca mund të ndryshojë.

Numri i pjesës së porositjes

Numri i pjesës së porositjes (OPN) për FIR Filter Core IP që synon pajisjet ECP5 është FIR-COMP-E5-U.

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

FIR Filter IP Core Udhëzuesi i përdoruesit

Historia e rishikimit
Rishikimi 1.6, Qershor 2021 Seksioni Përshkrimi funksional

Ndrysho përmbajtjen e përditësuar të Përmbledhjes në seksionin Koeficientët e ringarkueshëm.

Rishikimi 1.5, qershor 2018 Seksioni Të gjitha hyrjet Fakte të shpejta Karakteristikat Përshkrimi funksional
Cilësimet e parametrave
Gjenerimi dhe vlerësimi i bërthamës IP
Shtojca A. Ndihma teknike për përdorimin e burimeve

Përmbledhja e ndryshimit
· Ndryshuar numrin e dokumentit nga IPUG79 në FPGA-IPUG-02043.
· Përmbajtja e përditësuar.
· Përditësim i përgjithshëm për tabelat e Fakteve të Shpejta.
· U hoq rreshti, "Në ECP5, mbështet shpejtësinë e lartë. Për shpejtësi të ulët, mbështetje për filtrin me gjysmë brez."
· Figura 4.1 e përditësuar. Ndërfaqja e nivelit të lartë për bërthamën IP të filtrit FIR. · Ekuacioni i përditësuar në Arkitekturën e Filtrave FIR. · Titulli i Figura 4.7 i përditësuar. · Seksioni i Specifikimit të Koeficientëve të përditësuar. · Tabela 4.2 e përditësuar në seksionin e Përshkrimeve të Sinjalit. · Ndërfaqja e përditësuar me seksionin Core IP të filtrit FIR. · Shtuar rrjetë ECP3 dhe ECP5 në seksionin Specifikimet e Kohës.
· Tabela e përditësuar 5.1. Specifikimet e parametrave për bërthamën IP të filtrit FIR. · Figura 5.1 e përditësuar. Skeda e arkitekturës së ndërfaqes bërthamore IP të filtrit FIR. · Tabela e përditësuar 5.2. Skeda e Arkitekturës. · Tabela e përditësuar 5.4. Skeda e zbatimit. Përshkrimi i opsioneve të sintezës së shtuar.
· Figura 6.1 e përditësuar. Kutia e dialogut IPexpress. · Figura 6.2 e përditësuar. Kutia e dialogut të konfigurimit. · Figura 6.3 e përditësuar. Kutia e dialogut të veglave të projektuesit të qartësisë. · Figura 6.4 e përditësuar. Skeda e Katalogut të Designer Clarity. · Figura 6.5 e përditësuar. Kutia e dialogut të filtrit të bredhit. · Figura 6.6 e përditësuar. Ndërfaqja e konfigurimit të IP. · Figura 6.7 e përditësuar. FIR Filter IP Core Struktura e gjeneruar e drejtorisë.
· Tabela e përditësuar A.1. Performanca dhe përdorimi i burimeve (LatticeECP3)*. · Tabela A.2 e përditësuar. Performanca dhe përdorimi i burimeve (LatticeXP2)*. · Tabela A.3 e përditësuar. Performanca dhe përdorimi i burimeve (LFE5U)*.
· Përditësim i përgjithshëm.

Rishikimi 1.4, maj 2018 Seksioni Të gjitha

Përmbledhja e ndryshimit
· Mbështetje e shtuar për familjen ECP5 FPGA. · Dokument i përditësuar me logon e re të korporatës. · Informacioni i përditësuar i mbështetjes teknike.

Rishikimi 1.3, maj 2011 Seksioni Të gjitha

Përmbledhja e ndryshimeve · Mbështetje e shtuar për shumëzuesit në rreshta të shumëfishtë DSP. · Ndryshuar kohën e ndërfaqes për konfigurime të caktuara në pajisjet LatticeECP3.

38 Shkarkuar nga Arrow.com.

FPGA-IPUG-02043-1.6

Rishikimi 1.2, Qershor 2010 Seksioni Të gjitha
Fakte të shpejta Gjenerimi dhe vlerësimi i bërthamës IP

Përmbledhja e ndryshimit · Mbështetje e shtuar për softuerin Diamond në të gjithë. · Dokumenti i ndarë në kapituj. U shtua tabela e përmbajtjes. · Shtuar tabelat e Fakteve të Shpejta. · Shtuar përmbajtje të re.

Rishikimi 1.1, Prill 2009 Seksioni Të gjitha

Përmbledhja e ndryshimeve · Mbështetje e shtuar për familjen LatticeECP3 FPGA. · Shtojcat e përditësuara për ispLEVER 7.2 SP1.

Rishikimi 1.0, shtator 2008 Seksioni Të gjitha

Ndrysho versionin fillestar të Përmbledhjes.

FIR Filter IP Core Udhëzuesi i përdoruesit

FPGA-IPUG-02043-1.6

Shkarkuar nga Arrow.com.

www.latticesemi.com

Dokumentet / Burimet

Bërthama IP e filtrit LATTICE FPGA-IPUG-02043-1.6 FIR [pdfUdhëzuesi i përdoruesit
FPGA-IPUG-02043-1.6 FIR Bërthama IP e filtrit, FPGA-IPUG-02043-1.6, Bërthama IP e filtrit FIR, Bërthama IP e filtrit, Bërthama IP, Bërthama

Referencat

Manuali i Përdoruesit

LATTICE FPGA-IPUG-02043-1.6 FIR Filter IP Core Udhëzuesi i përdorimit

FPGA-IPUG-02043-1.6 Bërthama IP e filtrit FIR

Informacioni i produktit:

Specifikimet:

Udhëzime për përdorimin e produktit:

1. Hyrje:

2. Fakte të shpejta:

Pajisjet LatticeXP2:

Pajisjet LatticeECP3:

Pajisjet LatticeECP5:

FAQ:

Pyetje: Cili është qëllimi i bërthamës IP të filtrit FIR?

Pyetje: Cilat familje FPGA mbështeten nga IP-ja e filtrit FIR
Bërthama?

Pyetje: Cilat mjete projektimi janë të pajtueshme me IP-në e filtrit FIR
Bërthama?

Pyetje: Cilat janë kërkesat e përdorimit të burimeve për FIR
Filtro IP Core në pajisjet LatticeECP5?

Dokumentet / Burimet

Referencat

Lini një koment

Anulo përgjigjen

FPGA-IPUG-02043-1.6 Bërthama IP e filtrit FIR

Informacioni i produktit:

Specifikimet:

Udhëzime për përdorimin e produktit:

1. Hyrje:

2. Fakte të shpejta:

Pajisjet LatticeXP2:

Pajisjet LatticeECP3:

Pajisjet LatticeECP5:

FAQ:

Pyetje: Cili është qëllimi i bërthamës IP të filtrit FIR?

Pyetje: Cilat familje FPGA mbështeten nga IP-ja e filtrit FIR Bërthama?

Pyetje: Cilat mjete projektimi janë të pajtueshme me IP-në e filtrit FIR Bërthama?

Pyetje: Cilat janë kërkesat e përdorimit të burimeve për FIR Filtro IP Core në pajisjet LatticeECP5?

Dokumentet / Burimet

Referencat

Lini një koment

Anulo përgjigjen

Pyetje: Cilat familje FPGA mbështeten nga IP-ja e filtrit FIR
Bërthama?

Pyetje: Cilat mjete projektimi janë të pajtueshme me IP-në e filtrit FIR
Bërthama?

Pyetje: Cilat janë kërkesat e përdorimit të burimeve për FIR
Filtro IP Core në pajisjet LatticeECP5?