ʻIkepili huna

1 FPGA-IPUG-02043-1.6 FIR Filter IP Core

2.2 Nā ʻōlelo kuhikuhi no ka hoʻohana ʻana i nā huahana:

2.2.1 1. Hoʻolauna:

2.2.2 2. Nā ʻike wikiwiki:

2.2.2.1 Nā mea hana LatticeXP2:

2.2.2.2 LatticeECP3 Mea Hana:

2.2.2.3 LatticeECP5 Mea Hana:

2.3 FAQ:

2.3.1 Q: He aha ke kumu o ka FIR Filter IP Core?

2.3.2 Nīnau: ʻO wai nā ʻohana FPGA i kākoʻo ʻia e ka FIR Filter IP Core?

2.3.3 Nīnau: He aha nā mea hana hoʻolālā i kūpono me ka FIR Filter IP Core?

2.3.4 Nīnau: He aha nā koi hoʻohana waiwai no ka FIR Filter IP Core ma nā polokalamu LatticeECP5?

2.3.5 Palapala / Punawai

2.3.5.1 Nā kuhikuhi

FPGA-IPUG-02043-1.6 FIR Filter IP Core

ʻIkepili Huahana:

Nā kikoʻī:

Hoʻolālā ʻia ka FIR Filter IP Core no ka hoʻohana ʻana me LatticeXP2,
LatticeECP3, a me LatticeECP5 FPGA. Hāʻawi ia i nā hoʻonohonoho
no nā kaha like ʻole a me nā paʻi, me nā mea hoʻonui like ʻole
ma muli o ke ʻano mea hana.

Nā ʻōlelo kuhikuhi no ka hoʻohana ʻana i nā huahana:

1. Hoʻolauna:

He mea hana ikaika ka FIR Filter IP Core no ka kānana ʻana i nā hōʻailona
i nā polokalamu FPGA. Hāʻawi ia i ka kānana Finite Impulse Response
hiki ke hoʻoikaika i nā hana hana hōʻailona.

2. Nā ʻike wikiwiki:

Nā mea hana LatticeXP2:

1 Kanal 64 Kope, 16 Mea Hoonui
1 Kanal 24 Kope, 6 Mea Hoonui
1 Kanal 48 Kope, 12 Mea Hoonui
Pono Mea Pono: LFXP2-5E
Hoʻohana waiwai: LUTs – 211, sysMEM – 4, EBRs – 250,
Kakau inoa - 1

Kākoʻo Mea Hana Hana: Lattice Diamond 3.10, Synplify Pro
F-2012.09L-SP1, Modelsim SE 10.2c, Active-HDL 8.2 Lattice
Hoʻopuka

LatticeECP3 Mea Hana:

4 Kanika 64 Kope, 1 Mea Hoonui
1 Kanal 32 Kope, 32 Mea Hoonui
1 Kanal 32 Kope, 8 Mea Hoonui
Pono Mea Pono: LFE3-35EA
Hoʻohana waiwai: LUTs – 866, sysMEM – 32, EBRs – 2041,
Kakau inoa - 64

Kākoʻo Mea Hana Hana: Lattice Diamond 3.10, Synplify Pro
F-2012.09L-SP1, Modelsim SE 10.2c, Active-HDL 8.2 Lattice
Hoʻopuka

LatticeECP5 Mea Hana:

4 Kanika 64 Kope, 1 Mea Hoonui
1 Kanal 32 Kope, 32 Mea Hoonui
1 Kanal 32 Kope, 8 Mea Hoonui
Pono Mea Pono: LFE5UM-85FEA
Hoʻohana waiwai: LUTs – 248, sysMEM – 202, EBRs – 201,
Kakau inoa - 2

Kākoʻo Mea Hana Hana: Lattice Diamond 3.10

FAQ:

Q: He aha ke kumu o ka FIR Filter IP Core?

A: Hoʻolālā ʻia ka FIR Filter IP Core e hāʻawi i ka Finite Impulse
Hiki ke kānana pane no nā hana hana hōʻailona ma FPGA
nā noi.

Nīnau: ʻO wai nā ʻohana FPGA i kākoʻo ʻia e ka FIR Filter IP
Core?

A: Kākoʻo ka FIR Filter IP Core iā LatticeXP2, LatticeECP3, a me
LatticeECP5 ʻohana FPGA.

Nīnau: He aha nā mea hana hoʻolālā i kūpono me ka FIR Filter IP
Core?

A: Hiki ke hoʻohana ʻia ka FIR Filter IP Core me nā mea hana hoʻolālā e like me
Lattice Diamond, Synplify Pro, Modelsim SE, a me Active-HDL Lattice
Hoʻopuka.

Nīnau: He aha nā koi hoʻohana waiwai no ka FIR
Kānana IP Core ma nā polokalamu LatticeECP5?

A: Ma nā polokalamu LatticeECP5, aia ka hoʻohana waiwai
LUTs - 248, sysMEM - 202, EBRs - 201, a me nā papa inoa - 2.

View Fullscreen

FIR Filter IP Core
Ke alakaʻi hoʻohana
FPGA-IPUG-02043-1.6
Iune 2021
Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana

ʻIkepili
Nā Acronyms i loko o kēia Palapala ……………………………………………………………………………………………………………………… …….5 1. Hoʻomaka …………………………………………………………………………………………………………… …………………………… 6 2. ʻOiaʻiʻo wikiwiki…………………………………………………………………………………… ……………………………………………..7 3. Nā hiʻohiʻona ……………………………………………………… …………………………………………………………………………… 9 4. Ka wehewehe hana………………………………… ………………………………………………………………………………………10
4.1. Diagram Interface…………………………………………………………………………………………………………………………. 10 4.2. Hoʻolālā kānana FIR ………………………………………………………………………………………………………………………10
4.2.1. Ka hoʻokō pololei ʻana………………………………………………………………………………………………………….10 4.2.2. Hoʻokō Symmetric ……………………………………………………………………………………………………………..11 4.2.3. Kāna FIR Hoʻopili Polyphase …………………………………………………………………………………………………..11 4.2.4. Kānana FIR Hoʻoemi Polyphase …………………………………………………………………………………………………….12 4.2.5. Nā kānana FIR kaila nui ……………………………………………………………………………………………………………….12 4.3 . Nā kikoʻī hoʻokō…………………………………………………………………………………………………………………….12 4.4. Ka hoʻonohonoho ʻana i ka FIR Filter Core …………………………………………………………………………………………………..13 4.4.1. 13. Nā Koho Hoʻolālā ……………………………………………………………………………………………………………………….XNUMX
4.4.1.1. Hōʻikeʻike Coefficient ……………………………………………………………………………………………………………13 4.4.1.2. Mea Hoʻonui Nui ………………………………………………………………………………………………….14 4.4.2. I/O Nā Koho Koho ………………………………………………………………………………………………………………………15 4.4.2.1. 15. Poepoe ……………………………………………………………………………………………………………………….4.4.3 15. Nā Koho Hoʻokō………………………………………………………………………………………………………….4.4.3.1 15. ʻAno Hoʻomanaʻo ………………………………………………………………………………………………………………………4.5 16. Nā wehewehe hōʻailona ……………………………………………………………………………………………………………………….. 4.6 17. Hoʻopili me ka FIR Filter IP Core …………………………………………………………………………………………………4.6.1 17. ʻIkepili ʻikepili ………………………………………………………………………………………………………………………. .4.6.2 17. Nā Kanika Nui ………………………………………………………………………………………………………………………..4.6.3 17. Hoʻololi Hoʻololi/Hui Hoʻoemi……………………………………………………………………………………………….4.6.4 17. Nā Coefficient Hiki ke Hoʻouka hou ʻia ……………………………………………………………………………………………………………..4.7 18. Nā Manaʻo Manawa……………………………………………………………………………………………………………………..4.7.1 18. Hoʻopili ʻia nā kikoʻī o ka manawa i nā hāmeʻa āpau …………………………………………………………………………………………..4.7.2 2. ʻO nā kikoʻī o ka manawa e pili ana i ka LatticeXP3, LatticeECP5 a me LatticeECP19 Hoʻokō …………….4.7.3 3. ʻO nā kikoʻī o ka manawa e pili ana i ka LatticeECP5 a me ka LatticeECP20 hoʻokō …………………………………..5 21. Nā ʻōkuhi Parameter ……………………………………………………………… …………………………………………………………………..5.1 22. Papa Hoʻolālā ……………………………………………………………………………………………………………………… 5.2 24. ʻO ka papa kuhikuhi I/O ……………………………………………………………………………………………………………………… ..5.3 26. Papa Hoʻokō………………………………………………………………………………………………………………………………6 27 . ^ E Ha yM. OP Core Generation a me ka loiloi ........................................................................................................................................................................................................................................................................................................................................................ 6.1. Laikini ana i ka IP Core ……………………………………………………………………………………………………………. .27 6.2. Hoʻomaka ………………………………………………………………………………………………………………………………… ..27 6.3. IPexpress-I hana ʻia Files a me ka papa kuhikuhi papa kiʻekiʻe …………………………………………………………………………31 6.4. Hoʻomaka koke i ka Core……………………………………………………………………………………………………………………….32 6.5. Ke holo nei i ka hoʻohālikelike hana …………………………………………………………………………………………………………….32 6.6. Hoʻohui a hoʻokō ʻana i ke kumu ma kahi hoʻolālā kiʻekiʻe kiʻekiʻe ………………………………………………………………….32 6.7. Ka Loiloi Paa Paa ………………………………………………………………………………………………………………………..33 6.7.1. Hoʻolaʻa ʻia ka Loiloi Paʻa Paʻa ma Diamond………………………………………………………………………………………………33 6.8. Hoʻohou/Hana hou i ka IP Core…………………………………………………………………………………………………….33 6.8.1. Hana hou i ka IP Core ma Diamond………………………………………………………………………………………………33 6.9. Hana hou i ka IP Core ma ka Clarity Designer Tool………………………………………………………………………………………….34 6.10. Ke hana hou ʻana i kahi IP Core ma ka Clarity Designer Tool ………………………………………………………………………………………..34 Nā ʻōlelo kuhikuhi ……………… ……………………………………………………………………………………………………………………… ..35 Kokua Kākoʻo ʻenehana …………………………………………………………………………………………………………… ………36 Pākuʻi A. Hoʻohana waiwai …………………………………………………………………………………………………………… …………37 LatticeECP3 Mea Hana …………………………………………………………………………………………………………… ……………………..37

| ʻO nā hōʻailona ʻē aʻe a i ʻole nā inoa huahana he mau hōʻailona a i ʻole hōʻailona inoa inoa o kā lākou mea paʻa. Hiki ke hoʻololi ʻia nā kikoʻī a me ka ʻike ma aneʻi me ka ʻole o ka hoʻolaha.

2 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana
Nā Mea Hana LatticeXP2…………………………………………………………………………………………………………………… ……….37 Nā Mea Hana ECP5……………………………………………………………………………………………………………… ………………………………….37 Moʻolelo Hoʻoponopono ………………………………………………………………………………………………… ……………………………………………38

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana
Nā huahelu
Kiʻi 4.1. Kiʻekiʻe-Level Interface no ka FIR Filter IP Core……………………………………………………………………………………….10 Kiʻi 4.2. Kānā FIR puka pololei …………………………………………………………………………………………………………… .11 Kii 4.3. Hoʻokō ʻia nā Coefficients Symmetric FIR Filter …………………………………………………………………………………….11 Kiʻi 4.4. Polyphase Interpolator ……………………………………………………………………………………………………………………….11 Kiʻi 4.5 . ʻO ka Polyphase Decimator ……………………………………………………………………………………………………………………….12 Kiʻi 4.6. Kiʻi Papa Hana ……………………………………………………………………………………………………………………… 12 Kiʻi 4.7. Paʻi a me ka Coefficient Memory Management no kahi Sample FIR Filter ………………………………………………………..13 Kii 4.8. Kānāwai hoʻokahi, kānana FIR helu hoʻokahi me nā hoʻokomo mau ………………………………………………………………….18 Kiʻi 4.9. Kānāwai hoʻokahi, kānana FIR helu hoʻokahi me nā ʻākea i loko o ka hoʻokomo …………………………………………………………………… 18 Kiʻi 4.10. Nā hōʻailona Factorset …………………………………………………………………………………………………………………………………18 Helu 4.11. Hoʻouka hou ʻana o ka Coefficient……………………………………………………………………………………………………………………..18 Kiʻi 4.12. Kāna FIR (3 Kānāwai) ……………………………………………………………………………………… 19 Kiʻi 4.13. Kaila Nui (3 Kanal) Interpolator (Factor of 3) ……………………………………………………………………………..19 Kii 4.14. Kaila Nui (3 Kanal) Decimator (Factor of 3) …………………………………………………………………………..19 Kiʻi 4.15. Kānā FIR (3 Kānāwai) ……………………………………………………………………………………… 20 Kiʻi 4.16. Kaila Nui (3 Kanal) Interpolator (Factor of 3) ……………………………………………………………………………..20 Kiʻi 4.17. Kaila Nui (3 Kanal) Decimator (Factor of 3) …………………………………………………………………………..20 Kiʻi 5.1. Ka Papa Hoʻolālā o ka FIR Filter IP Core Interface …………………………………………………………………………… 22 Kiʻi 5.2. I/O Tab kikoʻī o ka FIR Filter IP Core Interface ……………………………………………………………………………..24 Kiʻi 5.3. Kiʻi hoʻokō o ka FIR Filter IP Core Interface ………………………………………………………………………… 26 Kiʻi 6.1. IPexpress Dialog Box ……………………………………………………………………………………………………………………….. 27 Kii 6.2. Pahu Kūkākūkā Hoʻonohonoho ……………………………………………………………………………………………………………………….28 Kiʻi 6.3 . Clarity Designer Tool Dialog Box ……………………………………………………………………………………………………………..28 Kiʻi 6.4. Clarity Designer Catalog Tab ………………………………………………………………………………………………………………………..29 Kiʻi 6.5 . Pahu Kūkākūkā Fir Filter ……………………………………………………………………………………………………………………… .29 Kii 6.6. ʻImi hoʻonohonoho IP……………………………………………………………………………………………………………………30 Kiʻi 6.7. FIR Filter IP Core Hoʻokumu ʻia ka Papa kuhikuhi Papa…………………………………………………………………………………….31
Nā papaʻaina
Papa 2.1. FIR Filter IP Core no LatticeXP2 Devices Nā ʻoiaʻiʻo wikiwiki …………………………………………………………………………….7 Papa 2.2. FIR Filter IP Core no LatticeECP3 Mea Kiekie ………………………………………………………………………………..7 Papa 2.3. FIR Filter IP Core no LatticeECP5 Devices Nā ʻoiaʻiʻo wikiwiki ……………………………………………………………………………..8 Papa 4.1. ʻO ke kumu hoʻonui hoʻonui nui no nā hoʻonohonoho like ʻole*……………………………………………………..15 Papa 4.2. Wehewehe Awa Papa-Kiʻekiʻe………………………………………………………………………………………………………………………….16 Papa 5.1. Nā ʻōlelo kikoʻī no ka FIR Filter IP Core ………………………………………………………………………………………..21 Papa 5.2. Papa Hoʻolālā ……………………………………………………………………………………………………………………… .23 Papa 5.3. ʻO ka papa kuhikuhi I/O ……………………………………………………………………………………………………………………… …25 Papa 5.4. Papa Hoʻokō……………………………………………………………………………………………………………………………….26 Papa 6.1. File Papa inoa ……………………………………………………………………………………………………………………… …………31 Papa A.1. Hana a me ka hoʻohana waiwai (LatticeECP3)* ……………………………………………………………………………..37 Papa A.2. Hana a me ka hoʻohana waiwai (LatticeXP2)* …………………………………………………………………………….37 Papa A.3. Hana a me ka hoʻohana waiwai (LFE5U)* ………………………………………………………………………………………..37

4 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

Acronyms ma keia Palapala

He papa inoa o nā acronyms i hoʻohana ʻia ma kēia palapala.

Acronym

Wehewehe

FIR

Pane Hoʻopiʻi Paʻa

FPGA

Kahua ʻīpuka Pā-Pālama

LED

diode uila

MLE

ʻEnekini Aʻo Mīkini

Sdhc

Palekana Kikohoʻe Kiʻekiʻe

SDXC

Palekana Kikohoʻe eXtended Capacity

SPI

Kaha Peripheral Interface

VIP

ʻO ke kahua wikiō

USB

Kaʻaahi Serial Universal

Pūnaewele Neuro

FIR Filter IP Core alakaʻi hoʻohana

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana
1. Hoʻolauna
ʻO ka Lattice FIR (Finite Impulse Response) Filter IP core kahi kānana FIR hiki ke hoʻonohonoho nui ʻia, hoʻohana ʻia me ka hoʻohana ʻana i nā poloka sysDSPTM kiʻekiʻe i loaʻa i nā polokalamu Lattice. Ma waho aʻe o nā kānana helu hoʻokahi, kākoʻo pū ka IP core i kahi ākea o ka polyphase decimation a me nā kānana interpolation. Hiki ke ho'omalu 'ia ka ho'ohana 'ana me ka throughput trade-off ma ka wehewehe 'ana i ka multiplier multiplexing factor i ho'ohana 'ia no ka ho'okō 'ana i ka kānana. Kākoʻo ka FIR Filter IP core i ke kiʻekiʻe o 256 mau kaha, me kēlā me kēia me ka 2048 paʻi. Hiki ke hoʻonohonoho ʻia ka ʻikepili hoʻokomo, coefficient a me ka laula ʻikepili puka ma kahi ākea. Hoʻohana ka IP core i ka pololei o loko piha ʻoiai e ʻae ana i ka pololei o ka hoʻololi ʻana me nā koho he nui no ka saturation a me ka pōʻai. Hiki ke kuhikuhi ʻia nā coefficient o ka kānana i ka manawa hana a/a i ʻole e hoʻouka hou ʻia i ka wā holo-manawa ma o nā awa hoʻokomo. Hiki ke hana ʻia ka FIR Filter IP core me ka hoʻohana ʻana i ka Lattice FIR Filter Simulink® Model. No ka ʻike e pili ana i ke kahe ʻana o Simulink, e nānā i ka FPGA Design me ka ispLEVER kumu aʻo.

6 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana

2. Nā ʻoiaʻiʻo wikiwiki

Hāʻawi ka Papa 2.1 a hiki i ka Papa 2.3 i nā ʻike wikiwiki e pili ana i ka FIR Filter IP core no nā mea LatticeXP2TM, LatticeECP3TM, a me LatticeECP5TM.

Papa 2.1. FIR Filter IP Core no ka LatticeXP2 Mea Kiekie

Hoʻonohonoho FIR IP

1 Kanika 64 Pipi
16 Mea hoonui

1 Kanal 24 Pis 6 Mea hoonui

1 Kanal 48 Pis 12 Mea hoonui

Nā Koina Kumu
Kākoʻo Mea Hana Hoʻolālā

Kākoʻo ʻia nā ʻohana FPGA i nā mea liʻiliʻi liʻiliʻi e pono ai nā mea i manaʻo ʻia LUTs sysMEM EBRs Register DSP Slice Lattice Implementation Synthesis Simulation

LFXP2-5E
211 4
250 1

LatticeXP2 LFXP2-40E LFXP2-40E-7F672C
241 4
272 1
Lattice Diamond 3.10 Synplify Pro F-2012.09L-SP1
Modelsim SE 10.2c Active-HDL 8.2 Lattice Edition

LFXP2-8E
246 4
281 1

Papa 2.2. FIR Filter IP Core no ka LatticeECP3 Mea Kiekie

Nā Koina Kumu
Kākoʻo Mea Hana Hoʻolālā

Kākoʻo ʻia nā ʻohana FPGA i nā mea liʻiliʻi liʻiliʻi e pono ai nā mea i koho ʻia LUTs sysMEM EBRs Register MULT18X18 Lattice Implementation Synthesis Simulation

4 Kanika 64 Pipi
1 Mea hoonui
866 32 2041 64

Hoʻonohonoho FIR IP
1 Kanal 32 Pis 32 Mea hoonui
LatticeECP3 LFE3-35EA LFE3-150EA-6FN672C
212 2
199 4
Lattice Diamond 3.10 Synplify Pro F-2012.09L-SP1
Modelsim SE 10.2c Active-HDL 8.2 Lattice Edition

1 Kanal 32 Pis 8 Mea hoonui
200 4
303 6

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana

Papa 2.3. FIR Filter IP Core no ka LatticeECP5 Mea Kiekie

Hoʻonohonoho FIR IP

4 Kanika 64 Pipi
1 Mea hoonui

1 Kanal 32 Pis 32 Mea hoonui

1 Kanal 32 Pis 8 Mea hoonui

Nā Koina Kumu
Kākoʻo Mea Hana Hoʻolālā

Kākoʻo ʻia nā ʻohana FPGA i nā mea liʻiliʻi liʻiliʻi e pono ai nā mea i manaʻo ʻia LUTs sysMEM EBRs Register DSP Slice Lattice Implementation Synthesis Simulation

ECP5

LFE5UM-85FEA

LFE5U-85F-6BG756C

248

202

201

222

199

303

Lattice Diamond 3.10

Synplify Pro F-2012.09L-SP1

Aldec Active-HDL 10.3 Lattice Edition

ModelSim SE 10.2c

8 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana
3. Nā hiʻohiʻona
· Ka helu hoʻololi o nā paʻi a hiki i ka 2048 · Input a me nā coefficients laula o 4 a 32 bits · Kākoʻo multi-channel a hiki i 256 mau kaha · Decimation a me Interpolation ratios mai 2 a 256 · Kākoʻo no ka kānana half-band · Configurable parallelism mai ka like like. i ka serial · ʻIkepili a i ʻole pūlima ʻole a me nā helu · Coefficients symmetry a me ka hoʻohālikelike maikaʻi ʻole · Kākoʻo coefficients hiki ke hoʻouka hou ʻia · ʻAithmetic pololei holoʻokoʻa · ʻO ka laula a me ka pololei ke koho ʻia · Hiki ke hoʻonui ʻia: ʻōwili-a puni a i ʻole saturation · Poʻai hiki ke koho ʻia: ʻoki, pōʻai i ka zero , poepoe mai ka nul, poepoe a hiki i kahi kokoke loa
pōʻai · ʻO ka laulā a me ka pololei i kuhikuhi ʻia me ka hoʻohana ʻana i nā kuhikuhi kiko paʻa · Nā hōʻailona lulu lima e hoʻomaʻamaʻa i ka launa ʻana.

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana
4. wehewehe hana
Hāʻawi kēia mokuna i ka wehewehe hana o ka FIR Filter IP core.
4.1. Kiʻi Kikowaena
Hōʻike ʻia ke kiʻikuhi kiʻekiʻe kiʻekiʻe no ka FIR Filter IP core ma ke Kiʻi 4.1.

Kiʻi 4.1. Kiʻekiʻe-Level Interface no ka FIR Filter IP Core
4.2. Hoʻolālā kānana FIR
Hana kānana FIR ma nā ʻikepili sampHiki ke wehewehe ʻia nā les ma ke ʻano he hana huina-o-huahana. No kahi kānana FIR N-tap, ʻo ka hoʻokomo o kēia manawa sample a me (N-1) hookomo mua sampHoʻonui ʻia nā les i nā coefficient kānana N a ua hoʻohui ʻia nā huahana N e hāʻawi i hoʻokahi puka sample e like me ka mea i hoikeia malalo nei.
(1)
Ma ka hoohalike maluna, hn , n=0,1,…, N-1 ka pane hooikaika; xn, n=0,1,…, ʻo ia ka hoʻokomo; a ʻo yn, n=0,1,…, ʻo ia ka
puka. Hōʻike ka helu o nā mea lohi (N-1) i ke ʻano o ka kānana. Ka helu o nā ʻikepili hoʻokomo samples (i kēia manawa a me mua) i hoʻohana ʻia i ka helu ʻana o hoʻokahi puka sample e hōʻike ana i ka helu o nā paipu kānana (N).
4.2.1. Hoʻokō pololei-form
Ma ka hoʻokō pololei-form i hōʻike ʻia ma ka Figure 4.2, ka hoʻokomo sampE hoʻololi ʻia nā les i kahi queue register shift a pili kēlā me kēia papa inoa hoʻololi i kahi multiplier. Hoʻopili ʻia nā huahana mai nā mea hoʻonui e kiʻi i nā huahana FIR kānanaample.

10 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana
Helu 4.2. Kānana FIR puka pololei
4.2.2. Hoʻokō Symmetric
ʻO ka pane impulse no ka hapa nui o nā kānana FIR he symmetric. Hiki ke hoʻohana maʻamau i kēia symmetry e hōʻemi i nā koi helu helu a hana i nā hoʻokō kānana kūpono. Hiki ke hoʻohana i hoʻokahi hapalua wale nō o nā mea hoʻonui no nā coefficient symmetric i hoʻohālikelike ʻia me ka mea i hoʻohana ʻia no kahi kānana like me nā coefficients like ʻole. Hōʻike ʻia kahi hoʻokō no nā coefficient symmetric ma ke Kiʻi 4.3.

Kiʻi 4.3. Hoʻohana ʻia nā Coefficients Symmetric FIR Filter
4.2.3. Kānana FIR Kānāwai Polyphase Interpolation
ʻO ke koho kānana interpolation polyphase e hoʻokō i ka kānana interpolation 1-to-P i hōʻike ʻia ma lalo nei, kahi P he integer i ʻoi aku ka nui ma mua o 1. Hōʻike ka Figure 4.4 i kahi interpolator polyphase, kahi i kapa ʻia kēlā me kēia lālā he polyphase.

Helu 4.4. Polyphase Interpolator

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana
Ma kēia hoʻolālā, e hoʻouka ʻia ka ʻikepili hoʻokomo i kēlā me kēia polyphase i ka manawa like a e hoʻokuʻu ʻia ka ʻikepili puka o kēlā me kēia polyphase ma ke ʻano he puka s.ample o ka FIR. Ua like ka helu o nā polyphases me ka helu interpolation. Hāʻawi ʻia nā coefficients i nā polyphases āpau.
4.2.4. Kānana FIR Hoʻoholo Polyphase
Hoʻohana ka koho kānana decimation polyphase i ka kānana decimation P-to-1 i hōʻike ʻia ma ke Kiʻi 4.5, kahi ʻo P he integer ʻoi aku ka nui ma mua o 1.

Helu 4.5. ʻO ka Polyphase Decimator
Ma kēia hoʻolālā, ʻo ka hoʻokomo sampHoʻouka ʻia ka le i loko o kēlā me kēia polyphase me hoʻokahi polyphase i hānai ʻia i ka manawa. Ke hoʻoukaʻia nā polyphases a pau me kaampʻO ka hopena mai nā polyphases e hōʻuluʻulu ʻia a wehe ʻia e like me ka hoʻopuka o ka kānana FIR. Ma kēia papahana, hoʻokomo P samples e hana i hoʻokahi pukana sample, kahi o P ka mea hoopau.
4.2.5. Nā kānana FIR he nui
He mea maʻamau ka ʻike ʻana i nā kānana FIR i hoʻohana ʻia i nā hiʻohiʻona hoʻoili hoʻoili lehulehu. ʻOi aku ka kiʻekiʻe o ka hiki ke hoʻokō ʻia o kahi kānana FIR ma mua o ka throughput e koi ʻia no ke kaʻina hana hoʻokahi. No ia mau noi, makemake ʻia e hoʻohana i nā kumuwaiwai like i ka manawa multiplexed ala e ʻike ai i nā kānana FIR multi-channel. Ma waho aʻe o nā hoʻokō like ʻole, kahi e hoʻohana ʻia ai nā multipliers e hana i nā helu pono āpau i hoʻokahi pōʻai uaki, hoʻohana ke kānana FIR i ka paʻi kūʻokoʻa a me nā hoʻomanaʻo coefficient e hānai i kēlā me kēia multiplier. No laila, ʻo ka hoʻokō ʻana i nā kaila he nui i ka hoʻohana ʻana i ka hoʻomanaʻo haʻahaʻa i hoʻohālikelike ʻia i nā instantiations he nui o nā kānana FIR. No nā hihia, kahi e hoʻohana ai nā kahawai a pau i ka hoʻonohonoho coefficient like, me ka hoʻohana ʻana i kahi kānana FIR multi-channel loaʻa ka advan maopopo.tage koi ana i nā hoʻomanaʻo coefficient liʻiliʻi.

4.3. Nā kikoʻī hoʻokō
Hōʻike ke kiʻi 4.6 i ke kiʻina poloka hana o ka FIR Filter IP core.

coeffin coeffwe coeffset

Coefficient Memory

din

Palapala Hookomo

Piʻi i ka Memory

Mea hoʻohui hoʻohālike

Huina hoonui

Laau Pākuʻi

Hoʻoponopono Huakaʻi

dout

inpvalid ibstart ifactor dfactor
factorset

Manaʻo Logic
Kiʻi 4.6. Paʻi Papa Hana Hana

outvalid obstart rfi

12 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana
Mālama ʻia nā ʻikepili a me nā coefficients i loko o nā hoʻomanaʻo like ʻole i hōʻike ʻia e like me ka hoʻomanaʻo tap a me ka hoʻomanaʻo coefficients ma ke kiʻi ma luna. Hoʻohana ʻia ka mea hoʻohui symmetry inā like nā coefficients. Aia i loko o ka hui multiplier hoʻokahi a ʻoi aku paha nā mea hoʻonui ma muli o ka kikoʻī o ka mea hoʻohana. Hana ka lāʻau adder i ka huina o nā huahana. Ma muli o ka hoʻonohonoho, hoʻokō ʻia ka lāʻau adder, a i ʻole kekahi hapa o ia mea, i loko o nā poloka DSP. Hoʻokō ka poloka hana hoʻopuka i ka hōʻemi ākea ākea a me ka mana pololei. Aia i loko o kēia poloka ka manaʻo e kākoʻo i nā ʻano like ʻole o ka pōʻai a me ke kahe. Mālama ka poloka i kapa ʻia ʻo Control Logic i ka hoʻonohonoho ʻana o ka ʻikepili a me nā hana helu e pili ana i ke ʻano o ka kānana (interpolation, decimation a i ʻole multi-channel) a me ka multiplier multiplexing.
Hoʻokele ʻokoʻa ka hoʻomanaʻo ʻana o ka pā a me ka coefficient no nā hoʻonohonoho like ʻole o ka kānana FIR. Hōʻike ka Figure 4.7 i nā haʻawina hoʻomanaʻo no kahi kānana FIR 16-tap, 3-channel, symmetric FIR me nā mea hoʻonui ʻelua.

Helu 4.7. Paʻi a me ka Coefficient Memory Management no kahi Sample FIR Filter
Ma ke kiʻikuhi, ʻelua mau hoʻomanaʻo paʻi a me kahi hoʻomanaʻo coefficient no kēlā me kēia multiplier. ʻO ka hohonu o kēlā me kēia hoʻomanaʻo he ceil(taps/2/multiplier) *channel, ʻo ia ka 12 ma kēia example, kahi e hoʻihoʻi ai ka mea hoʻohana ceil(x) i ka huina helu kiʻekiʻe aʻe, inā he hakina ka paio x.

4.4. Ke hoʻonohonoho nei i ka FIR Filter Core
4.4.1. Nā Koho Hoʻolālā
He kūʻokoʻa nā koho no ka helu o nā kaha, ka nui o nā paʻi, a me ke ʻano kānana a kuhikuhi pololei ʻia ma ka ʻaoʻao Architecture o ka IP core interface (e ʻike i ka Parameter Settings no nā kikoʻī). Inā makemake ʻia kahi decimator polyphase a i ʻole interpolator, hiki ke kuhikuhi pololei ʻia ka decimation a i ʻole ka helu interpolation ma ke kikowaena. Hiki ke kuhikuhi ʻia ka decimation a i ʻole interpolation factor ma o nā awa hoʻokomo i ka wā o ka hana ʻana ma ke koho ʻana i ke koho Variable pili. Inā koho ʻia ke koho kumu hoʻololi (a i ʻole Interpolation hoʻololi), hiki ke hoʻololi ʻia ka helu decimation (a i ʻole interpolation) mai ʻelua a hiki i ka helu Decimation (a i ʻole Interpolation factor) ma o ke awa hoʻokomo.
4.4.1.1. Hōʻike Coefficients Hoʻohālikelike ʻia nā coefficients o ka kānana me ka hoʻohana ʻana i ka coefficients file. ʻO nā helu helu file he kikokikona file me ka helu hoʻokahi no ka laina. Inā hoʻohālikelike nā coefficients, pono e nānā ʻia ka pahu kaha Symmetric Coefficients no laila hoʻohana ka IP core i nā mea hoʻohui symmetry e hōʻemi i ka helu o nā mea hoʻonui i hoʻohana ʻia. Inā nānā ʻia ka pahu Symmetric Coefficients, heluhelu ʻia ka hapalua o nā coefficients mai ka coefficient. file. No ka n-tap symmetric coefficient filter, ka helu o

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana
heluhelu ʻia nā coefficients mai nā coefficients file ua like me ka ceil(n/2). No nā kānana multi-channel, ua kuhikuhi mua ʻia nā coefficients no ke kahawai 0, a ma hope o nā mea no ke kahawai 1, a pēlā aku. No nā kānana multi-channel, aia kahi koho e wehewehe inā he ʻokoʻa nā coefficients no kēlā me kēia kahawai a i ʻole like (maʻamau) no nā kahawai āpau. Inā maʻamau nā coefficients, hoʻokahi wale nō hoʻonohonoho o nā coefficient pono e kuhikuhi ʻia i nā coefficients. file. ʻO ka helu helu i loko o ka file hiki i kekahi radix (decimal, hexadecimal or binary) i koho ʻia e ka mea hoʻohana. Hoʻohana ʻia ka mea hoʻohana ʻino unary inā ʻike ʻia nā coefficients i ka radix decimal. No nā radices hexadecimal a me binary, pono e hōʻike ʻia nā helu ma ke ʻano hoʻohui ʻelua. He example coefficients file ma ka ʻano helu decimal no kahi 11tap, 16-bit coefficients i hoʻonohonoho ʻia ma lalo nei. Ma keia example, ʻo 0. -556 -706 -857 -419 1424 5309 11275 18547 25649 30848 32758 He example coefficients file i ka ʻano kiko lana no ka hihia ma luna inā ʻo 8 ka helu helu helu Coefficients, hāʻawi ʻia ma lalo. E helu ʻia nā coefficient e like me ka ʻikepili hakina 16.8 a ʻo 16 ka laulā piha o nā coefficient, a ʻo 8 ka laula o ka hapa hakina. -2.1719 -2.7578 -3.3477 -1.6367 5.5625 20.7383 44.043 72.45 100.0191 120.5 127.96 Inā nānā ʻia ka pahu kaha Reloadable Coefficients ke hoʻouka hou ʻia ka coefficient i ka hana F. Me kēia koho, pono e hoʻouka ʻia nā coefficient i makemake ʻia ma mua o ka hana ʻana o ka kānana. Pono e hoʻoukaʻia nā coefficients i kahi kauoha kiko'ī i hoʻoholoʻia e ka papahana i hoʻolakoʻia me ka IP core. Hiki i ka IP core ke koho i ka hoʻonohonoho hou ʻana i loko, me ka hoʻohana ʻana i nā kumuwaiwai hou aʻe. Inā makemake ʻia kēia koho, hiki ke nānā ʻia ka pahu pahu Reorder Coefficients Inside. Me kēia koho, hiki ke hoʻouka ʻia nā coefficients i ka hoʻonohonoho sequential maʻamau i ke kumu.
4.4.1.2. Multiplier Multiplexing Factor Hiki ke hoʻomalu ʻia ka throughput a me ka hoʻohana ʻana i nā kumuwaiwai ma ka hāʻawi ʻana i kahi waiwai kūpono i ka ʻāpana Multiplier Multiplexing Factor. Hiki ke ho'okō 'ia ka hana like 'ana (ho'okahi 'ikepili puka no ka pō'ai uaki) ma ka ho'onohonoho 'ana i ka Multiplier Multiplexing Factor i ka 1. Inā ho'onohonoho 'ia ka Multiplier Multiplexing Factor i ka waiwai nui i hō'ike 'ia ma ka interface, kāko'o 'ia ka hana holo'oko'a a hiki i n. nā uaki e helu i hoʻokahi ʻikepili puka sample, kahi n ka heluna o na pai no ke kanana FIR like ole a me ka hapalua o ka huina o na pai no ke kanana FIR like. Hāʻawi ʻia ka waiwai kiʻekiʻe o ka Multiplier Multiplexing Factor no nā hoʻonohonoho like ʻole o kahi kānana FIR n-tap ma ka Papa 4.1.

14 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana

Papa 4.1. ʻO ke kumu hoʻonui hoʻonui nui no nā hoʻonohonoho like ʻole*

ʻAno FIR ʻAʻohe ʻano like ʻole Half-band

Ka helu hoʻokahi n Ceil(n/2) papahele((n+1)/4)+1

Interpolator me ka Factor=i Ceil(n/i) Ceil(n/2i) papahele((n+1)/4)

*E hoʻomaopopo: Hoʻihoʻi ka papahele mea hoʻohana (x) i ka huina haʻahaʻa aʻe, inā he helu hakina ka x.

Decimator me Factor Ceil(n/d) Ceil(n/2d) papahele((n+1)/8)+1

4.4.2. I/O Nā koho koho
Hoʻohana ʻia nā mana ma ka ʻaoʻao I/O Specifications no ka wehewehe ʻana i nā laula like ʻole a me nā ala pololei i ke ala ʻikepili. Hiki ke wehewehe kūʻokoʻa ka laulā a me nā kūlana helu binary o ka ʻikepili hoʻokomo a me nā coefficient. Mai ka laula ʻikepili hoʻokomo, ka laulā coefficient a me ka helu o nā paʻi, e hoʻopaʻa pono ʻia ka laulā puka kiko piha a me ka wahi maoli o ka helu binary puka. Hoʻololi ʻia ka mea hoʻopuka kiko piha i ka laulā puka i ʻōlelo ʻia e ka mea hoʻohana ma o ka hoʻokuʻu ʻana i kekahi mau mea liʻiliʻi loa (LS) a me kekahi mau mea koʻikoʻi loa (MS) a ma ka hana ʻana i ka hoʻopololei a me ka hoʻoheheʻe ʻana. Hōʻike ʻia ka mea hoʻopuka e ka laula puka a me ka hoʻohālikelike kūlana helu binary output.
4.4.2.1. Ka pōʻai
Kākoʻo ʻia nā koho ʻelima ma lalo no ka hoʻopuni ʻana: · ʻAʻohe Hoʻolei i nā ʻāpana āpau ma ka ʻākau o ka mea hoʻopuka liʻiliʻi liʻiliʻi loa a waiho i ka hoʻopuka me ka hoʻoponopono ʻole ʻia. · Hoʻopili i nā pōʻai i kahi helu maikaʻi kokoke loa. · Ke hoʻopōʻai ʻana mai ka ʻaʻole E pōʻai ana mai ka ʻole inā he hapa like ka ʻāpana hakina. · Hoʻopuni ʻana i ka ʻaʻole. · Poai ho'opololei i ka waiwai kokoke loa ina he hapa pono ka hapa hakina.

4.4.3. Nā koho hoʻokō
4.4.3.1. ʻAno hoʻomanaʻo
Hoʻohana ka FIR Filter IP core i nā hoʻomanaʻo no ka mālama ʻana i ka ʻikepili hoʻopaʻa lohi, coefficients a no kekahi mau hoʻonohonoho, hoʻokomo a i ʻole nā ʻikepili puka. ʻO ka helu o nā ʻāpana hoʻomanaʻo i hoʻohana ʻia e pili ana i nā ʻāpana like me ka laula o ka ʻikepili, ka helu o nā paʻi, ke ʻano kānana, ka helu o nā kahawai a me ka symmetry coefficient. I ka nui o nā hihia, pono kēlā me kēia multiplier i hoʻokahi ʻāpana hoʻomanaʻo ʻikepili a me hoʻokahi ʻāpana hoʻomanaʻo coefficient. Hiki i nā kānana interpolation a i ʻole decimation ke hoʻohana i nā pale hoʻokomo a i ʻole puka. Hiki ke hoʻohana ʻia ke koho ʻano hoʻomanaʻo no ka wehewehe ʻana inā hoʻohana ʻia ka EBR a i ʻole ka hoʻomanaʻo puʻupuʻu no ka ʻikepili, coefficient, hoʻokomo a me ka waiho ʻana. ʻO ka koho i kapa ʻia ʻo Auto e waiho i kēlā koho i ka mea hana IP generator, nāna e hoʻohana iā EBR inā ʻoi aku ka hohonu o ka hoʻomanaʻo ma mua o 128 mau wahi a hāʻawi ʻia ka hoʻomanaʻo ʻana.

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana

4.5. Nā wehewehe hōʻailona
Hāʻawi ʻia kahi wehewehe o nā awa Input/Output (I/O) no ka FIR Filter IP core ma ka Papa 4.2.

Papa 4.2. Wehewehe Awa Kiekie

Awa

Bits

General I / ʻO

clk

rstn

din

Laulā ʻikepili hoʻokomo

pono ole

dout outvalid
rfi

Laulā pukana 1
1

Ke koho ʻia nā coefficient hiki ke hoʻouka hou ʻia

coeffin

Nā memo 1*

huikau

I/O

wehewehe

Uaki ʻōnaehana no ka ʻikepili a me ka hoʻomalu i nā hoʻokomo a me nā puka.

Pūnaehana ākea asynchronous hōʻailona hoʻihoʻi haʻahaʻa.

ʻikepili hoʻokomo.

Hoʻokomo i ka hōʻailona kūpono. Heluhelu ʻia ka ʻikepili komo i ka wā wale nō

inpvalid he kiʻekiʻe.

ʻIkepili hoʻopuka.

Mea hōʻike hōʻike hōʻike. Loaʻa ka dout ʻikepili puka i ka wā wale nō

kiʻekiʻe kēia hōʻailona.

Mākaukau no ka hoʻokomo. ʻO kēia hoʻopuka, ke kiʻekiʻe, hōʻike i ka IP

mākaukau ʻo core no ka loaʻa ʻana o ka ʻikepili hoʻokomo aʻe. Hiki i kahi ʻikepili kūpono

e hoʻohana ʻia i ka din wale inā kiʻekiʻe ka rfi i ka wā o ka uaki mua

pōʻaiapuni.

Hoʻokomo coefficient. Pono e hoʻouka ʻia nā coefficients

ma o kēia awa ma kahi ʻano kikoʻī. E nana i ka pauku

Hoʻopili me ka FIR Filter IP core no nā kikoʻī.

Ke ʻōlelo ʻia, e kākau ʻia ka waiwai ma ka coeffin bus

hoʻomanaʻo coefficient.

hui pū

Hoʻohana ʻia kēia hoʻokomo e hōʻailona i ka kānana e hoʻohana i ka mea hou

hoʻonohonoho ʻia ka coefficient. Pono e hoʻokiʻekiʻe ʻia kēia hōʻailona no

hoʻokahi pōʻaiapuni uaki ma hope o ka hoʻouka ʻana i ka hoʻonohonoho coefficient holoʻokoʻa

hoʻohana i ka coeffin a me ka coeffwe.

Ke ʻoi aku ka nui o nā kahawai ma mua o 1

ibstart

Hoʻomaka ka poloka hoʻokomo. No ka hoʻonohonoho ʻana i nā ʻāpana he nui, kēia hoʻokomo

hoʻomaopopo i ke ala 0 o ka hoʻokomo.

keakea

Hoʻomaka poloka puka. No ka hoʻonohonoho ʻana i nā ʻāpana he nui, ʻo kēia

ʻike ʻia ke kahawai 0.

Ke nānā ʻia ka mea hoʻololi hoʻololi a i ʻole ka helu hoʻololi hoʻololi

ifactor

ceil(Log2(Interpolation

Waiwai helu huikau

kumu+1))

dfactor

ceil(Log2(Hui hoʻoemi+1))

Waiwai helu hoʻoholo

factorset

Hoʻonohonoho i ka helu interpolation a i ʻole ka decimation factor.

I/Os koho

Hiki i ka uaki. ʻOiai ua hoʻopau ʻia kēia hōʻailona, ʻo ke kumu

e haʻalele i nā mea hoʻokomo synchronous ʻē aʻe a mālama i kona manawa

mokuʻāina

Hoʻoponopono hou. Ke hoʻohiki ʻia no ka liʻiliʻi o hoʻokahi uaki

pōʻai, hoʻomaka nā papa inoa a pau i ka IP core e hoʻonohonoho hou

mokuʻāina.

'Ōlelo Aʻo: 1. ʻO ka laula no ke ʻano i hoʻopaʻa ʻia a me ka hoʻohui like ʻana he Coefficients laula +1. 2. ʻO ka laula no ka hoʻopili ʻole ʻia a me ka hoʻohālikelike like ʻana he Coefficients laula +2. 3. ʻO ka laula no nā hihia ʻē aʻe he Coefficients ka laulā.

16 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana

4.6. Hoʻopili me ka FIR Filter IP Core
4.6.1. Pākuʻi ʻikepili
Hāʻawi ʻia ka ʻikepili i loko o ke poʻo ma o ka din a i waho mai ke kumu ma o dout.

4.6.2. Nā Kanika Nui
No ka hoʻokō ʻana i nā kaila he nui, ʻelua mau awa, ibstart a me obstart, i loaʻa i ka IP core e hoʻonohonoho i nā helu channel. Hoʻohana ʻia ka ibstart hoʻokomo no ka ʻike ʻana i ke kahawai 0 ʻikepili i hoʻohana ʻia ma nā hoʻokomo. E piʻi kiʻekiʻe ka obstart hoʻopuka i ka manawa like me ka ʻikepili puka 0.

4.6.3. Hoʻololi Hoʻololi/Decimation Factor
Ke loli ka helu interpolation (a i ʻole decimation), ua hoʻohui ʻia nā awa ifactor (a i ʻole dfactor) a me factorset i ka IP core. Hoʻonohonoho ʻia ka helu interpolation (a i ʻole decimation) ma ke awa ifactor (a i ʻole dfactor) ke kiʻekiʻe ka strobe hōʻailona factorset. Ke hoʻololi ka helu interpolation (a i ʻole decimation), haʻahaʻa ka rfi hoʻopuka no kekahi mau pōʻai. Ke kiʻekiʻe hou, hana ka kānana ma ke ʻano he kānana interpolating (a i ʻole decimating) e pili ana i ka waiwai kumu hou.

4.6.4. Nā Coefficient hiki ke hoʻouka hou
Ke koho ʻia ʻo Reloadable Coefficients, hoʻohana ʻia nā awa i hoʻohui ʻia, coeffin a me coeffwe, e hoʻouka hou i nā coefficients. Pono e hoʻouka ʻia nā coefficient a pau i hoʻokahi pūʻulu, ʻoiai e mālama ana i ka coeffwe hōʻailona kiʻekiʻe i ka wā holoʻokoʻa o ka hoʻouka ʻana. Ma hope o ka hoʻouka ʻia ʻana o nā coefficients a pau, pono e hoʻokiʻekiʻe ʻia ka coeffset hōʻailona hoʻokomo i ke kiʻekiʻe no hoʻokahi pōʻai uaki no ka hoʻokō ʻana o nā coefficients hou.
ʻElua ala e hoʻohana ʻia ai nā coefficients no ka hoʻouka hou ʻana i ka hoʻomanaʻo coefficients, e like me ka mea i kuhikuhi ʻia e ka Reorder Coefficients Inside parameter.
Ke koho ʻole ʻia nā Coefficients Inside, pono e hoʻopili ʻia nā coefficients i kahi kaʻina no ka hoʻouka hou ʻana i ka hoʻomanaʻo coefficients. ʻO nā coefficients maka, e like me ka mea i ʻōlelo ʻia ma nā coefficients file, hiki ke hoʻololi i ke kaʻina reloadable ma ka hoʻohana ʻana i ka coefficient generation program coeff_gen.exe (no Windows) i loaʻa ma lalo o ka waihona gui ma ka papa kuhikuhi hoʻonohonoho IP (no exampma lalo o ka waihona C:LatticeCorefir_core_v6.0gui). ʻO nā inoa o ka papahana hanauna coefficient no UNIX a me Linux he coeff_gen_s a me coeff_gen_l. No Windows, ua kāhea ʻia ka polokalamu penei:
coeff_gen.exefile_inoa>.lpc
Nānā: Inā ma lpc file, ka waiwai o ka parameter varcoeff= ʻo ia ʻAe, e ʻoluʻolu e hoʻololi iā ia i ʻAʻole ma mua o ka hoʻokumu ʻana iā ROM files hana lima.
Hoʻololi kēia kauoha i nā coefficients i ka hoʻokomo file, e like me ka mea i kuhikuhi ʻia e ka coefffile= ka palena ma ka lpc file, i ke kaʻina coefficient hiki ke hoʻouka file kapa ʻia ʻo coeff.mem. E hoʻomaopopo i ka hoʻopuka file hiki ke loaʻa i nā coefficient ʻoi aʻe ma mua o ka mea mua ma muli o ka hoʻokomo ʻana i nā coefficient ʻole. ʻO nā coefficient a pau i ka puka file, me nā zeros, pono e hoʻopili ʻia ma o ke awa coeffin. No ka loaʻa ʻana o ke kaʻina o ka hoʻohana ʻana i nā coefficients, hoʻoponopono i nā coefficients komo file me nā helu helu (eg 1,2) a e holo ka IP i ka file 'akomi. Ma ke ʻano coefficients hiki ke hoʻouka hou ʻia, ʻaʻole e mākaukau ke kumu no ka hana (ʻaʻole kiʻekiʻe ka hoʻopuka rfi) a hiki i ka hoʻouka ʻana o nā coefficients a hōʻoia ʻia ka coeffset kiʻekiʻe.
Ke koho ʻia ka ʻāpana Reorder Coefficients Inside, e hoʻonohonoho hou ʻia nā coefficients i loko o ka IP core me ka ʻole e koi i ka hoʻonohonoho hou ʻana i ka manual i wehewehe ʻia ma mua. Me kēia koho, hoʻohui hou ʻia ka loiloi i ka IP core a hiki i ka mea hoʻohana ke hoʻohana i nā coefficients i ke kaʻina maʻamau.
Ma kēia ʻano, inā koho ʻia ka ʻāpana Symmetric Coefficients, ʻo ka hapalua wale nō o nā coefficient i hāʻawi ʻia e hoʻohana ʻia. No exampe, inā he 1 2 3 4 5 6 5 4 3 2 1 ka helu hoʻokomo ʻana o ka coefficient maka, ʻo 1 2 3 4 5 6 ka helu helu e hoʻohana ʻia.
Pēlā nō, inā koho ʻia ka Half Band, e hoʻolei ʻia nā coefficient hoʻokomo a pau ma nā wahi like, koe ka mea hope. No exampe, inā he: 1 0 2 0 3 0 4 0 5 6 5 0 4 0 3 0 2 0 1 1 2 3 4 5 6 XNUMX XNUMX XNUMX XNUMX XNUMX XNUMX XNUMX XNUMX XNUMX XNUMX XNUMX XNUMX XNUMX XNUMX XNUMX XNUMX ka helu helu e hoʻohana ʻia.
'Ōlelo Aʻo: Inā ka palena varcoeff= i loko o ka lpc file ua hoʻonoho ʻia iā ʻAe, e hoʻololi iā ia i ʻAʻole ma mua o ka hana ʻana i nā coefficient hou file.

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana
4.7. Hōʻike Manawa
Hāʻawi ʻia nā kiʻi manawa no ka FIR Filter IP core ma ke Kiʻi 4.8 a hiki i ke Kiʻi 4.17. E hoʻomaopopo he ʻokoʻa nā kikoʻī manawa no kekahi mau noi kānana FIR me ka hoʻohana ʻana i nā polokalamu Lattice XP2/ECP3/ECP5. Hoʻopili ka Figure 4.8 a hiki i ka Figure 4.11 i nā noi FIR āpau.
4.7.1. Hoʻopili ʻia nā kikoʻī o ka manawa i nā hāmeʻa āpau
Helu 4.8. Kānana Hoʻokahi, Kānā FIR Kūlana Hoʻokahi me nā hoʻokomo mau

Helu 4.9. Kānāwai hoʻokahi, kānana FIR helu hoʻokahi me nā ʻākeʻe ma ke kiʻi hoʻokomo 4.10. Nā hōʻailona Factorset
Helu 4.11. Coefficient Hoʻouka hou

18 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana
4.7.2. Hoʻopili ʻia nā kikoʻī o ka manawa i LatticeXP2, LatticeECP3 a me LatticeECP5 hoʻokō.
Ma waho aʻe o nā kiʻi mua, pili ka Figure 4.12 a hiki i ka Figure 4.14 i ka hoʻohana ʻana i nā mea ʻelua LatticeXP2, LatticeECP3, a me LatticeECP5: symmetry maikaʻi ʻole, ka hapalua hapa, ka hoʻololi ʻana i nā mea hoʻololi a me ka decimation, a me nā noi e hoʻohana ana i nā mea hoʻonui 36x36.
Helu 4.12. Kāna FIR (3 Kānāwai)

Helu 4.13. Kaila Nui (3 Kanal) Interpolator (Factor of 3)

Helu 4.14. Kaila Nui (3 Kanal) Decimator (Factor of 3)

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana
4.7.3. Nā kikoʻī o ka manawa e pili ana i ka LatticeECP3 a me ka LatticeECP5 Hoʻokō
E like me ka mea i hōʻike mua ʻia, pili ka Figure 4.15 a hiki i ka Figure 4.17 i nā mea hana LatticeECP3 a me Lattice ECP5 ʻē aʻe ma mua o nā mea i helu ʻia ma ka pauku mua.

Helu 4.15. Kāna FIR (3 Kānāwai)

Helu 4.16. Kaila Nui (3 Kanal) Interpolator (Factor of 3)

Helu 4.17. Kaila Nui (3 Kanal) Decimator (Factor of 3)

20 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana

5. Nānā Palekana

Hoʻohana ʻia nā mea hana IPexpress a me Clarity Designer no ka hana ʻana i IP a me nā modula hoʻolālā i ka polokalamu Diamond. Hiki iā ʻoe ke kuhikuhi i ka ʻāpana IP Core Generation and Evaluation e pili ana i ka hana ʻana i ka IP.
Hāʻawi ka Papa 5.1 i ka papa inoa o nā ʻāpana hoʻonohonoho hoʻohana no ka FIR Filter IP core. Hoʻonohonoho ʻia nā hoʻonohonoho hoʻonohonoho me ka hoʻohana ʻana i ka FIR Filter IP core Configuration interface ma IPexpress a i ʻole Clarity Designer. Hoʻokaʻawale ʻia ka nui o nā koho koho FIR Filter IP ma waena o nā ʻaoʻao pili like e like me ka wehewehe ʻana ma kēia mokuna.

Papa 5.1. Nā Kūlana Kūlana no ka FIR Filter IP Core

ʻĀpana

Kaulana

Kānana kikoʻī

Ka helu o nā kahawai

1 a 256

Ka helu o nā paʻi

1 a 2048

ʻAno kānana

{Ka helu hoʻokahi, Interpolator, Decimator}

Mea hoʻopili

2 a 256

kumu hoʻohui like ʻole

{ʻAe, ʻaʻole}

Ka helu hoʻoholo

2 a 256

ʻAno hoʻoholo hoʻololi

{ʻAe, ʻaʻole}

Hōʻike Coefficients

Hiki ke hoʻouka hou ʻia

{ʻAe, ʻaʻole}

Hoʻonohonoho hou i nā coefficient i loko

{ʻAe, ʻaʻole}

kau ʻia nā coefficient

{Maʻamau, Hoʻokahi ma ke kahawai}

Nā helu hoʻohālikelike

{ʻAe, ʻaʻole}

Symmetry maikaʻi ʻole

{ʻAe, ʻaʻole}

ʻĀpana hapa

{ʻAe, ʻaʻole}

Koepika radix

{Wāhi lana, Decimal, Hex, Binary}

Coefficients file

ʻAno a Huli

Nā koho kiʻekiʻe

Mea hoʻonui Multiplexing

Nānā 1, Nānā 2

Ka helu o nā poloka SysDSP i ka lālani

5 - Nānā 3

I/O hoakaka

ʻAno ʻikepili hoʻokomo

{Kakauinoa, Unsigned}

Laulā ʻikepili hoʻokomo

4 a 32

Ke kūlana helu binary ikepili hoʻokomo

-2 e hoʻokomo i ka laulā ʻikepili + 2

ʻAno coefficient

{Kakauinoa, Unsigned}

Coefficients laula

4 a 32

Coefficients kūlana helu binary

-2 i nā Coefficients laula + 2

Laulā pukana

4 a hiki i ka laula puka puka kiʻekiʻe

Ke kūlana helu binary puka

(4+Kūlana helu helu helu helu + helu helu helu helu helu ʻAha kiʻekiʻe o ka laula puka) i (Ka laula hoʻopuka + ka helu helu hoʻokomo binary
kūlana kiko + kūlana helu binary coefficient – 4)

Ka hooponopono pololei

Poʻai Poʻai

{Saturation, Wrap-around}
{Aole, Poe-up, Poepoe mai ka nul, Poepoe i ka nul, Poai hoohuli}

Paʻamau
4 64 Laki hookahi 2 No 2 No
ʻAe ʻAʻole Maʻamau ʻAʻole ʻAʻole ʻAʻole Decimal –
Nānā 2 Nānā 3
Kakau inoa 16 0
Kakau inoa 16 0 38 0
Saturation ʻAʻohe

ʻAno hoʻomanaʻo ʻAno hoʻomanaʻo ʻikepili ʻAno hoʻomanaʻo Coefficient ʻano hoʻomanaʻo ʻano hoʻokomo hoʻokomo

{EBR, Māhele, Auto}

EBR

{EBR, Māhele, Auto}

EBR

{EBR, Māhele, Auto}

EBR

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana

ʻĀpana

Kaulana

Paʻamau

ʻAno pale puka

{EBR, Māhele, Auto}

EBR

Hoʻonui

{Area, Speed}

{Area}

Nā Awa koho

{ʻAe, ʻaʻole}

ʻAʻole

{ʻAe, ʻaʻole}

ʻAʻole

Nā Koho Synthesis

Kaohi alapine

1 400

300

Nā memo:

1. Ua kaupalena ʻia ka Multiplier Multiplexing Factor e ka helu o nā poloka DSP i loko o kahi mea hana (A) a me ka helu maoli o nā poloka DSP a

pono hoʻolālā (B). Ke hoʻonohonoho ʻia ka Multiplier Multiplexing Factor i ka 1; a i ʻole, ʻoi aku ka nui o ka waiwai ma mua o 1.

2. E nānā i ka Multiplier Multiplexing Factor no nā kikoʻī. 3. ʻO ka helu kiʻekiʻe loa o nā poloka DSP i loaʻa i ka lālani i ka mea i koho ʻia.

ʻO nā waiwai paʻamau i hōʻike ʻia ma nā ʻaoʻao aʻe, ʻo ia nā mea i hoʻohana ʻia no ka hoʻolālā kuhikuhi FIR Filter. Kūkākūkā ʻia nā koho kumu IP no kēlā me kēia pā.

5.1. Papa Hana Hana
Hōʻike ke kiʻi 5.1 i nā mea o ka papa Architecture.

Kiʻi 5.1. Ka Papa Hoʻolālā o ka FIR Filter IP Core Interface

22 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

Papa 5.2. Mea Hoʻohālikelike Tab Interface
Ka helu o nā kaha Ka helu o nā paʻi Kānā ʻAno Hoʻohui Hoʻohui Hoʻololi Hoʻololi Hoʻololi Hoʻololi Hoʻoholo Hoʻoholo Hoʻoholo Hoʻoholo Hoʻoholo Hoʻololi Hoʻouka hou ʻia nā Coefficient Hoʻonohonoho hou i loko.
Hoʻonohonoho nā Coefficient i nā Coefficient Symmetric
ʻAiʻoniʻoni ʻino Half Band
Kaulike Radix

FIR Filter IP Core alakaʻi hoʻohana
wehewehe
ʻAe kēia koho i ka mea hoʻohana e kuhikuhi i ka helu o nā kahawai.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ka helu o nā paʻi.
Hāʻawi kēia koho i ka mea hoʻohana e wehewehe inā he helu hoʻokahi ka kānana, interpolator, a i ʻole decimator.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ka waiwai o ka helu interpolation paʻa. Ke hoʻopili ʻia ke ʻano FIR, pono ka waiwai o 2 a 256. A i ʻole, e hoʻonohonoho ʻia i ka 1 maʻalahi.
ʻAe kēia koho i ka mea hoʻohana e hoʻomaopopo inā paʻa ka helu interpolation i ka manawa o ka hana IP, a i ʻole ka loli i ka wā holo. Inā nānā ʻia kēia, hoʻonohonoho ʻia ka helu interpolation ma o ke awa hoʻokomo ifactor ke kiʻekiʻe nā factorset. Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ka waiwai o ka helu decimation paʻa. Inā he decimation ke ʻano FIR, pono ka waiwai i ka 2 a 256. Inā ʻaʻole, e hoʻonohonoho ʻia i ka 1 maʻalahi.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi inā paʻa ka decimation factor i ka manawa o ka hana IP a i ʻole ka loli i ka wā holo. Inā nānā ʻia kēia, hoʻonohonoho ʻia ka helu decimation ma o ka port input port dfactor ke kiʻekiʻe nā factorset. Hāʻawi kēia koho i ka mea hoʻohana e wehewehe inā paʻa a hoʻouka hou paha nā coefficient. Inā nānā ʻia, hiki ke hoʻouka hou ʻia nā coefficient i ka wā o ka hana koʻikoʻi me ka hoʻohana ʻana i ka coeffin port input.
Ke hoʻouka hou ʻia nā coefficients, pono lākou e hoʻokomo i kahi kauoha. Hiki ke hoʻonohonoho hou ʻia me ka hoʻohana ʻana i ka papahana i hāʻawi ʻia me ka IP core. Eia nō naʻe, hāʻawi pū ke kumu no ka hoʻonohonoho hou ʻana i nā lako lako me ka uku o nā kumuwaiwai ʻē aʻe. Inā kohoʻia kēia koho, hiki ke hoʻokomoʻia nā coefficients ma ke kaʻina maʻamau i ke kumu, aʻo ke kumu e hoʻonohonoho hou i ka hem e like me ka mea e pono ai. ʻAʻole loaʻa kēia koho inā interpolator ke ʻano kānana, a hoʻā ʻia nā coefficient Symmetric.
ʻAe kēia koho i ka mea hoʻohana e hoʻomaopopo inā hoʻohana ʻia ka hoʻonohonoho coefficient like no nā kahawai a pau, a i ʻole kahi hoʻonohonoho coefficient kūʻokoʻa i hoʻohana ʻia no kēlā me kēia kahawai.
Hāʻawi kēia koho i ka mea hoʻohana e wehewehe inā he symmetric nā coefficients. Inā nānā ʻia kēia, hoʻokahi hapa wale nō o ka helu o nā coefficients (inā ʻokoʻa ka helu o nā paʻi, ua hoʻopuni ʻia ka hapa waiwai i ka integer kiʻekiʻe aʻe) e heluhelu ʻia mai ka hoʻomaka ʻana. file.
Inā nānā ʻia kēia, manaʻo ʻia nā coefficients he symmetric maikaʻi ʻole. ʻO ia ka hapa ʻelua o nā coefficients i hoʻohālikelike ʻia me ka ʻole o nā coefficients hapa mua.
Hāʻawi kēia koho i ka mea hoʻohana e wehewehe inā ʻike ʻia kahi kānana hapalua. Inā nānā ʻia kēia, ʻo ka hapalua wale nō o ka helu o nā coefficients (inā he ʻano ʻokoʻa ka helu o nā paʻi, ua hoʻopuni ʻia ka hapa waiwai i ka helu kiʻekiʻe aʻe) e heluhelu ʻia mai ka hoʻomaka ʻana. file.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ka radix no nā coefficients i nā coefficients file. No ka radix decimal, loaʻa i nā waiwai maikaʻi ʻole kahi hōʻailona unary minus mua. No nā radices hexadecimal (Hex) a me nā huahelu binary, pono e kākau ʻia nā waiwai maikaʻi ʻole ma ke ʻano hoʻohui o 2 me ka hoʻohana ʻana i nā huahelu e like me ka mea i kuhikuhi ʻia e ka ʻāpana laula coefficients. Hōʻike ʻia nā koena kiko lana ma ke ʻano . , kahi e hōʻike ai nā huahelu 'n' i ka ʻāpana integer a me nā huahelu 'd', ka hapa decimal. Pono e kūlike nā koina o nā helu lana me ka laulā Coefficients a me nā ʻāpana kūlana helu binary Coefficients. No example, ina . ʻo 8.4 a ʻaʻole pūlima ʻia ke ʻano Coefficients, pono ka waiwai o nā coefficients ma waena o 0 a me 11111111.1111 (255.9375).

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana
Nā Koepika ʻImi Makani File
Mea Hoʻonui Multiplexing Factor
Ka helu o nā poloka sysDSP ma kahi lālani

wehewehe
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ka inoa a me kahi o nā coefficients file. Inā nā coefficients file ʻAʻole i kuhikuhi ʻia, hoʻomaka ka kānana me kahi hoʻonohonoho coefficient paʻamau.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ka Multiplier Multiplexing Factor. Pono e hoʻonoho ʻia kēia ʻāpana i ka 1 no nā noi like piha a i ka waiwai kiʻekiʻe i kākoʻo ʻia ma ke kikowaena no nā noi moʻo piha.
Hāʻawi kēia ʻāpana i ka mea hoʻohana e kuhikuhi i ka helu kiʻekiʻe o nā mea hoʻonui DSP e hoʻohana ʻia i kahi lālani DSP e hoʻokō i ka hana maikaʻi loa. No exampʻAe, inā he 20 mau mea hoʻonui i ka lālani DSP a i ka hoʻolālā ʻana he 22 mau mea hoʻonui, hiki i ka mea hoʻohana ke koho e hoʻohana i nā mea hoʻonui 20 a pau i ka lālani hoʻokahi a ʻelua mau mea hoʻonui i kekahi lālani, a i ʻole ka liʻiliʻi ma mua o 20 mau mea hoʻonui i kēlā me kēia lālani (eg 8 ), hiki ke hoʻokō i ka hana ʻoi aku ka maikaʻi. Hiki ke hoʻohana ʻia nā mea hoʻonui ma waena o ʻekolu lālani DSP i hoʻokahi hihia FIR. Kūpono wale kēia ʻāpana ma nā polokalamu LatticeECP3 a me ECP5.

5.2. I/O ka papa kuhikuhi
Hōʻike ka kiʻi 5.2 i nā mea i loko o ka pā kikoʻī I/O.

Kiʻi 5.2. I/O Tab kikoʻī o ka FIR Filter IP Core Interface

24 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

Papa 5.3. I/O Hōʻikeʻike Tab Interface Item
ʻAno ʻikepili hoʻokomo ʻana i ka laula o ka ʻikepili hoʻokomo i ka ʻikepili helu binary poition coefficients type coefficients type coefficients laud coefficient.
Puka Binary Points
Hoʻohāhā
Ka pōʻai

FIR Filter IP Core alakaʻi hoʻohana
wehewehe
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ke ʻano ʻikepili hoʻokomo e like me ka pūlima a i ʻole ʻia. Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ka helu komo twwiod'tsh.complement.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i kahi o ka helu binary i ka ʻikepili hoʻokomo. Hōʻike kēia helu i ke kūlana bit o ka helu binary mai ka LSB o ka ʻikepili hoʻokomo. Inā ʻaʻole ka helu, ua pololei ke kiko ma hope o LSB, inā maikaʻi, aia ma ka hema o LSB a inā ʻino, aia ma ka ʻākau o LSB.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ke ʻano coefficients e like me ka pūlima a i ʻole ʻia. Inā pūlima ʻia ke ʻano, unuhi ʻia ka ʻikepili coefficient ma ke ʻano he helu hoʻohui 2. Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ka laulā coefficients. Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i kahi o ka helu binary i nā coefficients. Hōʻike kēia helu i ke kūlana bit o ka helu binary mai ka LSB o nā coefficients. Inā ʻaʻole ka helu, ua pololei ke kiko ma hope o LSB; inā maikaʻi, aia ma ka hema o LSB a inā ʻino, aia ma ka ʻākau o LSB.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ka laulā ʻikepili puka. Hoʻomaopopo ʻia ka laulā puka kiko piha piha e ka Max Output Width = Input data width + Coefficients width + ceil (Log2(Number of taps/Interpolation factor)). ʻO ka hoʻopuka ʻana o ke kumu maʻamau he ʻāpana o ka puka kikoʻī piha e like me ka laula Output a unuhi ʻia ma muli o nā ʻokoʻa ʻokoʻa o ke kūlana helu binary. Hōʻike ʻia ke ʻano no ka hoʻopuka kiko piha piha i loko o ke ʻano he kikokikona paʻa ma ka ʻaoʻao o ka mana laula Output ma ka interface. Hōʻike ʻia ke ʻano ma ke ʻano he WF, kahi ʻo W ka laula puka kiko piha piha a ʻo F ka wahi o ka helu binary mai ka LSB o ka puka kiko piha piha, helu ʻia ma ka hema. No exampʻAe, inā he 16.4 ka WF, a laila ʻo ka waiwai hoʻopuka e yyyyyyyyyyyy.yyyy ma ka radix binary.For example, 110010010010.0101.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ke kūlana bit o ka helu binary mai ka LSB o ka puka kumu maoli. Inā ʻaʻole ka helu, ua pololei ke kiko ma hope o LSB, inā maikaʻi, aia ma ka hema o LSB a inā ʻino, aia ma ka ʻākau o LSB. ʻO kēia helu, me ka ʻāpana Output laula, e hoʻoholo i ka lawe ʻia ʻana o ka puka kumu maoli mai ka puka pololei piha maoli. Hoʻohana ʻia nā ʻāpana mana pololei ʻo Overflow a me Rounding i ka wā e hoʻolei ʻia ai nā MSB a me nā LSB mai ka hoʻopuka pololei piha maoli.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ke ʻano o ka mana overflow e hoʻohana ʻia. Loaʻa kēia ʻāpana i ka wā e pono ai e hoʻokuʻu i kekahi o nā MSB mai ka hoʻopuka maoli. Inā ʻo ka Saturation ke koho, ʻoki ʻia ka waiwai hoʻopuka i ka nui, inā maikaʻi a liʻiliʻi paha, inā maikaʻi ʻole, ʻoiai e hoʻolei ana i nā MSB. Inā ʻo Wrap-round ka koho, hoʻolei wale ʻia nā MSB me ka ʻole o ka hoʻoponopono ʻana.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ke ʻano hoʻopuni i ka wā e pono ai e hoʻokuʻu i hoʻokahi a ʻoi aku paha LSB mai ka hoʻopuka maoli.

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana
5.3. Tab hoʻokō
Hōʻike ka Figure 5.3 i nā mea o ka pā hoʻokō.

Helu 5.3. Ka Papa Hoʻokō o ka FIR Filter IP Core Interface

Papa 5.4. Hoʻokō Tab Interface Item
ʻAno hoʻomanaʻo ʻikepili
ʻAno Hoʻomanaʻo Coefficient
ʻAno hoʻokomo ʻana i ke ʻano hoʻopaʻa hoʻokomo ʻana i ke ʻano hoʻopaʻa hoʻonohonoho hoʻonohonoho hou (sr) hoʻā i ka uaki (ce)
ʻO nā koho Synthesis Optimization

wehewehe
Hāʻawi kēia koho i ka mea hoʻohana e koho i ke ʻano o ka hoʻomanaʻo i hoʻohana ʻia no ka mālama ʻana i ka ʻikepili. Inā ʻo EBR ka koho, hoʻohana ʻia nā hoʻomanaʻo Lattice Embedded Block RAM no ka mālama ʻana i ka ʻikepili. Inā hoʻokaʻawale ʻia ke koho, hoʻohana ʻia nā mea hoʻomanaʻo hoʻomanaʻo ma muli o ka papa ʻaina no ka mālama ʻana i ka ʻikepili. Inā koho ʻia ʻo "Auto", hoʻohana ʻia nā hoʻomanaʻo EBR no nā nui hoʻomanaʻo ma mua o 128 mau wahi a hoʻohana ʻia nā hoʻomanaʻo i puʻunaue ʻia no nā hoʻomanaʻo ʻē aʻe. Inā pūlima ʻia ke ʻano, unuhi ʻia ka ʻikepili ma ke ʻano he helu hoʻohui ʻelua.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ke ʻano o ka hoʻomanaʻo i hoʻohana ʻia no ka mālama ʻana i nā coefficients. Inā ʻo EBR ke koho, hoʻohana ʻia nā hoʻomanaʻo EBR no ka mālama ʻana i nā coefficients. Inā Hoʻokaʻawale ʻia ke koho, hoʻohana ʻia nā hoʻomanaʻo i puʻunaue ʻia no ka mālama ʻana i nā coefficient. Inā koho ʻia ʻo Auto, hoʻohana ʻia nā hoʻomanaʻo EBR no nā nui hoʻomanaʻo ma mua o 128 mau wahi a hoʻohana ʻia nā hoʻomanaʻo i puʻunaue ʻia no nā hoʻomanaʻo ʻē aʻe.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ke ʻano hoʻomanaʻo no ka pahu hoʻokomo. Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi i ke ʻano hoʻomanaʻo no ka pahu hoʻopuka.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi inā pono kahi awa hoʻonohonoho synchronous i ka IP. Hoʻopaʻa hou ka hōʻailona hoʻonohonoho hoʻonohonoho ʻana i nā papa inoa a pau ma ka FIR filter IP core.
Hāʻawi kēia koho i ka mea hoʻohana e kuhikuhi inā makemake ʻia kahi awa hiki i ka uaki ma ka IP. Hiki ke hoʻohana ʻia ka mana hiki ke hoʻohana no ka mālama mana ke hoʻohana ʻole ʻia ke kumu. ʻO ka hoʻohana ʻana i ka uaki e hiki ai i ke awa ke hoʻonui i ka hoʻohana waiwai a hiki ke hoʻopilikia i ka hana ma muli o ka piʻi ʻana o ke alahele.
Hōʻike kēia koho i ke ʻano loiloi. Inā koho ʻia ʻo Area, hoʻomaikaʻi ʻia ke kumu no ka hoʻohana haʻahaʻa haʻahaʻa. Inā koho ʻia ka Speed, hoʻomaikaʻi ʻia ke kumu no ka hana ʻoi aku ka kiʻekiʻe, akā me ka hoʻohana ʻana i nā kumuwaiwai kiʻekiʻe aʻe.
Lattice LSE a i ʻole Synplify Pro

26 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana
6. Hoʻokumu a me ka loiloi IP Core
Hāʻawi kēia mokuna i ka ʻike e pili ana i ka hana ʻana i ka Lattice FIR Filter IP core me ka hoʻohana ʻana i ka lako polokalamu IPexpress ispLEVER i hoʻokomo ʻia i loko o ka lako polokalamu Diamond a ispLEVER, a pehea e hoʻokomo ai i ke kumu i kahi hoʻolālā kiʻekiʻe.
6.1. Laikini ana i ka IP Core
Pono ka laikini IP core a me ka lako pono no ka hoʻohana piha ʻana i ka FIR Filter IP core i kahi hoʻolālā piha kiʻekiʻe. Hāʻawi ʻia nā ʻōkuhi no ka loaʻa ʻana o nā laikini no nā cores IP Lattice ma: http://www.latticesemi.com/products/intellectualproperty/aboutip/isplevercoreonlinepurchas.cfm Hiki i nā mea hoʻohana ke hoʻoiho a hoʻohua i ka FIR Filter IP core a loiloi piha i ke kumu ma o ka hana. ka hoʻohālikelike a me ka hoʻokō (synthesis, map, place and route) me ka ʻole o ka laikini IP. Kākoʻo pū ka FIR Filter IP core i ka mana loiloi IP hardware o Lattice, kahi e hiki ai ke hana i nā mana o ka IP core e hana ana i ka lako lako no ka manawa palena (e like me ʻehā hola) me ka ʻole o ka laikini IP. E ʻike no nā kikoʻī hou aku. Eia nō naʻe, koi ʻia kahi laikini e hiki ai i ka hoʻohālikelike manawa, e wehe i ka hoʻolālā ma ka mea hana Diamond a ispLEVER EPIC, a e hoʻohua i nā bitstreams ʻaʻole i hoʻokomo i ka palena o ka manawa loiloi loiloi.
6.2. Hoʻomaka
Loaʻa ka FIR Filter IP core no ka hoʻoiho ʻana mai ka server IP o Lattice me ka hoʻohana ʻana i ka IPexpress a i ʻole ka mea hana Clarity Designer. ʻO ka IP fileHoʻokomo ʻia ʻo s me ka hoʻohana ʻana i ka ʻenehana ispUPDATE i kekahi papa kuhikuhi i kuhikuhi ʻia e ka mea kūʻai aku. Ma hope o ka hoʻokomoʻiaʻana o ka IP core, e loaʻa ka IP core ma ka IPexpress Interface a iʻole ka mea hana Clarity Designer. Hōʻike ʻia ka pahu kamaʻilio IPexpress tool interface no ka FIR Filter IP core ma ke Kiʻi 6.1. No ka hana ʻana i kahi hoʻonohonoho kumu IP kikoʻī, ʻōlelo ka mea hoʻohana: · Alanui Project Path i ka papa kuhikuhi kahi i hana ʻia ai ka IP. files e loaʻa. · File Ka inoa inoa hoʻohana i hāʻawi ʻia i ka IP core i hana ʻia a me nā waihona pili a files. · (Diamond) Module Output Verilog a i ʻole VHDL. · ʻOhana Pūnaehana ʻohana Device kahi IP e huli ʻia ai (e like me LatticeXP2, LatticeECP3, a me nā mea ʻē aʻe). Wale
papa inoa ʻia nā ʻohana e kākoʻo ana i ke kiko IP. · Inoa Māhele He ʻāpana i manaʻo ʻia i loko o ka ʻohana hāmeʻa i koho ʻia.

Helu 6.1. IPexpress Dialog Box

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana
E hoʻomanaʻo inā kāhea ʻia ka hāmeʻa IPexpress mai loko mai o kahi papahana e kū nei, Alanui Pāhana, Hoʻopuka Module, ʻOhana Pūnaewele a me ka inoa ʻāpana i nā palena o ka papahana i kuhikuhi ʻia. E nānā i ka mea hana IPexpress kōkua pūnaewele no ka ʻike hou aku. No ka hana ʻana i kahi hoʻonohonoho maʻamau, kaomi ka mea hoʻohana i ka pihi Customize i ka pahu kamaʻilio IPexpress tool e hōʻike i ka FIR Filter IP core Configuration interface, e like me ka hōʻike ʻana ma ke Kiʻi 6.2. Mai kēia pahu kamaʻilio, hiki i ka mea hoʻohana ke koho i nā koho parameter IP kikoʻī i kā lākou noi. E nānā i nā ʻōkuhi Parameter no ka ʻike hou aku ma ka FIR Filer IP kumu hoʻonohonoho hoʻonohonoho.

Helu 6.2. Pahu Kūkākūkā hoʻonohonoho
Hōʻike ʻia ka pahu kamaʻilio Clarity Designer no ka FIR Filter IP core ma ke Kiʻi 6.3. · E hana i ka hoʻolālā Clarity hou E koho e hana i kahi papa kuhikuhi papahana Clarity Design hou kahi e lilo ai ka FIR IP core.
hana ʻia. · Wahi Hoʻolālā Clarity Design papa kuhikuhi papahana Ala. · Design Name Clarity Design inoa papahana. · HDL Output Hardware Description Language Output Format (Verilog or VHDL). · Open Clarity design E wehe i kahi papahana Clarity Design. · Hoʻolālā File Ka inoa o ka papahana Clarity Design file me ka hoʻonui .sbx.

Helu 6.3. Pahu Kūkākūkā Mea Hoʻolālā Clarity

28 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana
Hōʻike ʻia ka ʻaoʻao Clarity Designer Catalog ma ke Kiʻi 6.4. No ka hana ʻana i ka hoʻonohonoho kumu FIR IP, kaomi pālua i ka inoa IP ma ka pā Catalog.

Helu 6.4. Clarity Designer Catalog Tab
Ma ka pahu kamaʻilio Fir Filter i hōʻike ʻia ma ke Kiʻi 6.5, e wehewehe i kēia: · Instance Name ʻO ka inoa module instance o FIR IP core.

Helu 6.5. Pahu Kūkākūkā Fir Filter
E hoʻomanaʻo inā kāhea ʻia ka mea hana Clarity Designer mai loko mai o kahi papahana e kū nei, ʻo ka Design Location, Device Family, a me ka Part Name default i nā ʻāpana papahana i kuhikuhi ʻia. E nānā i ke kōkua pūnaewele Clarity Designer no ka ʻike hou aku. No ka hana ʻana i kahi hoʻonohonoho maʻamau, e kaomi i ke pihi Hoʻopili i ka pahu kamaʻilio Clarity Designer e hōʻike i ka FIR IP core Configuration interface, e like me ka hōʻike ʻana ma ke Kiʻi 6.6. Mai kēia pahu kamaʻilio, hiki i ka mea hoʻohana ke koho i nā koho parameter IP kikoʻī i kā lākou noi. E nānā i nā ʻōkuhi Parameter no ka ʻike hou aku e pili ana i nā hoʻonohonoho hoʻonohonoho FIR.

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana

Helu 6.6. IP Configuration Interface

30 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana
6.3. IPexpress-I hana ʻia Files a me ka papa kuhikuhi papa kiʻekiʻe
Ke kaomi ka mea hoʻohana i ka pihi Generate, ka IP core a me ke kākoʻo files i hana ʻia ma ka papa kuhikuhi Project Path. ʻO ke ʻano papa kuhikuhi o ka mea i hana ʻia files ua hoikeia ma ke Kii 6.7.

Helu 6.7. FIR Filter IP Core Hoʻokumu Papa kuhikuhi

ʻO ke kahe hoʻolālā no IP i hana ʻia me ka hāmeʻa IPexpress e hoʻohana i kahi module post-synthesized (NGO) no ka synthesis a me kahi kumu hoʻohālike i pale ʻia no ka simulation. Hoʻonohonoho ʻia ka module post-synthesized a hana ʻia i ka wā o ka hana hana IPexpress.
Hāʻawi ka papa 6.1 i kahi papa inoa o nā kī files hana ʻia e ka mea hana IPexpress. ʻO nā inoa o ka hapa nui o nā mea i hana ʻia fileHoʻopili ʻia nā s i ka inoa module o ka mea hoʻohana i kuhikuhi ʻia ma ka hāmeʻa IPexpress. ʻO ka files hoikeia ma ka Papa 6.1 a pau o na files pono e hoʻokō a hōʻoia i ka FIR Filter IP core ma kahi hoʻolālā kiʻekiʻe.

Papa 6.1. File Papa inoa File

wehewehe

_inst.v

ʻO kēia file hāʻawi i kahi laʻana no ka IP.

ʻO kēia file hāʻawi i kahi wīwī no ka FIR core no ka simulation.

_beh.v

ʻO kēia file hāʻawi i kahi kumu hoʻohālike hoʻohālike no ka FIR core.

_bb.v

ʻO kēia file hāʻawi i ka pahu ʻeleʻele synthesis no ka synthesis o ka mea hoʻohana.

.ngo

ʻO ka ngo files hāʻawi i ka synthesized IP core.

.lpc .ipx
pmi_*.ngo *.rom

ʻO kēia file aia nā koho mea hana IPexpress i hoʻohana ʻia e hana hou a hoʻololi paha i ke kumu i loko o ka hāmeʻa IPexpress. Pūʻolo IPexpress file (Diamana wale nō). He pahu kēia e paʻa ana i nā kuhikuhi i nā mea āpau o ka IP i hana ʻia e koi ʻia e kākoʻo i ka simulation, synthesis a me ka hoʻokō. Hiki ke hoʻokomo ʻia ka IP core i loko o ka hoʻolālā o ka mea hoʻohana ma ka lawe ʻana mai i kēia file i ka papahana Diamond pili.
Hoʻokahi a ʻoi aku paha files ka hoʻokō ʻana i nā modula hoʻomanaʻo synthesized i hoʻohana ʻia ma ka IP core.
ʻO kēia file hāʻawi i ka ʻikepili hoʻomaka hoʻomanaʻo coefficient kānana.

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana

ʻO nā mea hou aʻe file'O ka hā'awi 'ana i ka 'ike kūlana o ka hanauna kumu IP i hana 'ia ma ka papa kuhikuhi Project Path: · _generate.tcl He mau palapala TCL hiki ke ho'ōla hou i ka IP mai ka laina kauoha. · _generate.log Synthesis a me ka palapala palapala file. · _gen.log IPexpress IP generation log file.
6.4. Hoʻomaka koke i ka Core
ʻO ka pūʻolo koʻo FIR Filter IP i hana ʻia me ka pahu ʻeleʻele ( _bb.v) a me ka laʻana ( _inst.v) nā hiʻohiʻona hiki ke hoʻohana ʻia e hoʻomaka koke i ke kumu ma kahi hoʻolālā kiʻekiʻe. He example RTL kiʻekiʻe kiʻekiʻe kumu kuhikuhi file hiki ke hoʻohana ʻia ma ke ʻano he kumu hoʻohālikelike no ka IP core i hāʻawi ʻia i loko fir_eval srcrtltop. Hiki paha iā ʻoe ke hoʻohana i kēia kuhikuhi pae kiʻekiʻe ma ke ʻano he kumu hoʻomaka no ka pae kiʻekiʻe no kā lākou hoʻolālā piha. Ma ka hana hou ʻana i kahi IP core me ka mea hana Clarity Designer, hiki iā ʻoe ke hoʻololi i kekahi o nā koho kikoʻī i kahi hiʻohiʻona IP i loaʻa. Ma ka hana hou ʻana i kahi IP core me ka mea hana Clarity Designer, hiki iā ʻoe ke hana (a hoʻololi inā pono) i kahi hiʻohiʻona IP hou me kahi hoʻonohonoho LPC/IPX. file.
6.5. E holo ana i ka hana hoʻohālike
Hāʻawi ʻia ke kākoʻo simulation no ka FIR Filter IP core no Aldec Active-HDL (Verilog and VHDL) simulator, Mentor Graphics ModelSim simulator. Loaʻa i ka simulation hana kahi hiʻohiʻona hiʻohiʻona kikoʻī o ka FIR Filter IP core. Hoʻoulu ka papa hoʻāʻo kumu i ke kumu, a nānā i ka puka mai ke kumu. Aia i loko o ka pūʻolo kumu IP i hana ʻia ke ʻano hoʻohālike hoʻonohonoho kikoʻī ( _beh.v) no ka hoʻohālikelike hana ma ka papa kuhikuhi kumu o Project Path. Hāʻawi ʻia nā palapala simulation e kākoʻo ana i ka simulation loiloi ModelSim fir_eval hōʻano hoʻohālike. Hāʻawi ʻia ka palapala simulation e kākoʻo ana i ka hoʻohālikelike loiloi Aldec fir_eval simaldecscripts. Kākoʻo ʻia ʻo Modelsim a me Aldec simulation ma o ka papa hoʻāʻo files hāʻawi ʻia i loko fir_evaltestbench. Hāʻawi ʻia nā hiʻohiʻona i makemake ʻia no ka simulation i loko o ka waihona kumu hoʻohālike e pili ana. No ka holo i ka Aldec loiloi simulation: 1. Wehe Active-HDL. 2. Ma lalo o ka Tools tab, koho i ka Execute Macro. 3. Huli i ka waihona fir_eval simaldecscripts a hoʻokō i kekahi o nā palapala do i hōʻike ʻia. E holo i ka Modelsim loiloi simulation: 1. Open ModelSim. 2. Ma lalo o ka File tab, koho Change Directory a koho i ka waihona
fir_eval hōʻano hoʻohālike. 3. Ma lalo o ka Tools tab, e koho i ka Execute Macro a e hoʻokō i ka palapala ModelSim do i hōʻike ʻia. 'Ōlelo Aʻo: Ke pau ka simulation, puka mai ka pukaaniani pop-up e nīnau ana ʻoe Makemake ʻoe e hoʻopau? E koho i ʻAʻole e kālailai i nā hopena. Ke koho ʻana iā ʻAe pani i ModelSim.
6.6. ʻO ka Synthesizing a me ka hoʻokō ʻana i ka Core i kahi hoʻolālā kiʻekiʻe
Hoʻopili ʻia ka FIR Filter IP core ponoʻī a hāʻawi ʻia i ka ʻano NGO i ka wā i hana ʻia ai ke kumu ma o IPexpress. Hiki iā ʻoe ke hoʻohui i ke kumu i kāu hoʻolālā kiʻekiʻe kiʻekiʻe ma o ka hoʻomaka ʻana i ke kumu i kāu pae kiʻekiʻe file e like me ka wehewehe ʻana ma ka Instantiating the Core a laila synthesizing i ka hoʻolālā holoʻokoʻa me Synplify a i ʻole Precision RTL Synthesis. Hōʻike ka kikokikona ma lalo nei i ke kahe hoʻokō loiloi no nā paepae Windows. Hōʻike ʻia ke kahe no nā kahua Linux a me UNIX ma ka Readme file komo pū me ka IP core. ʻO ka pae kiʻekiʻe file Hāʻawi ʻia ʻo _top.v ma fir_eval srcrtltop. Kākoʻo ʻia ka hoʻokō ʻana i ka hoʻolālā kuhikuhi ma o ka papahana file .ldf aia ma fir_eval implsynplify. E hoʻohana i kēia papahana file ma Diamond:

32 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana

1. E koho File > Wehe > Papahana. 2. Huli i ka fir_eval implsynplify i ka pahu dialog Open Project. 3. E koho a wehe _.ldf. I kēia manawa, nā mea a pau files pono e kākoʻo kiʻekiʻe-level synthesis a
e lawe ʻia ka hoʻokō i ka papahana. 4. E koho i ka papa hana ma ka puka aniani hema. 5. E hoʻokō i ka hoʻolālā holoʻokoʻa ma o ke kahe maʻamau Diamond interface.
6.7. Loiloi Lako
Kākoʻo ka FIR Filter IP core i ka mana loiloi IP hardware o Lattice, kahi e hiki ai ke hana i nā mana o ka IP core e hana ana i loko o ka lakohana no ka manawa palena (ma kahi o ʻehā hola) me ka ʻole e koi i ke kūʻai ʻana i ka laikini IP. Hiki ke hoʻohana ʻia no ka loiloi ʻana i ke kumu o ka ʻenehana i nā hoʻolālā i wehewehe ʻia e ka mea hoʻohana. Hiki ke hoʻohana a hoʻopau ʻia ka mana loiloi loiloi ma ka papa inoa Properties o ka hoʻonohonoho Build Database ma Diamond Project Navigator.
6.7.1. E ho'ā ana i ka Loiloi Lako ma Diamond
No ka hoʻohana ʻana i ka loiloi hāmeʻa ma Diamond, koho i ka Project > Active Strategy > Translate Design Settings. Hiki ke hoʻohana ʻia ka mana loiloi loiloi ma ka pahu kūkākūkā Strategy. Hoʻohana ʻia ma ka paʻamau.

6.8. Hoʻohou/Hoʻohou i ka IP Core
Ma ka hana hou ʻana i kahi IP core me ka hāmeʻa IPexpress, hiki iā ʻoe ke hoʻololi i kekahi o kāna mau hoʻonohonoho e like me: ʻano mea hana, ke ʻano hoʻolālā hoʻolālā, a me kekahi o nā koho kikoʻī i ke kumu IP. Hiki ke hana hou no ka hoʻololi ʻana i kahi IP core a i ʻole e hana i kahi mea hou akā like.

6.8.1. Hoʻoulu hou i kahi IP Core ma Diamond
No ka hana hou ʻana i kahi core IP ma Diamond:
1. Ma IPexpress, kaomi i ke pihi Regenerate. 2. I ka hooulu hou ana view o IPexpress, koho i ke kumu IPX file o ka module a i ʻole IP āu e makemake ai e hana hou. 3. Hōʻike ka IPexpress i nā hoʻonohonoho o kēia manawa no ka module a i ʻole IP ma ka pahu Source. E hana i kāu mau hoʻonohonoho hou i ka Target
pahu. 4. Inā makemake ʻoe e hana i kahi pūʻulu hou o files ma kahi hou, hoʻonoho i ka wahi hou i ka IPX Target File pahu. ʻO ke kumu
o ka file ʻO ka inoa ke kumu o nā mea hou a pau file inoa. ʻO ka IPX Target File pono e hoʻopau me ka hoʻonui .ipx. 5. Kaomi i ka Regenerate. Wehe ka pahu kūkākūkā o ka module e hōʻike ana i nā hoʻonohonoho koho o kēia manawa. 6. I loko o ka module dialog box, koho i ka makemake koho.
No ka ʻike hou aku e pili ana i nā koho, kaomi Kōkua. Eia kekahi, e nānā i ka tab About ma IPexpress no nā loulou i nā memo loea a me nā alakaʻi alakaʻi. Hiki mai ka IP me ka ʻike hou aku.
Ke hoʻololi nei nā koho, hoʻololi ke kiʻikuhi schematic o ka module e hōʻike i ka I/O a me nā kumuwaiwai e pono ai ka module.
7. No ka hoʻokomo ʻana i ka module i kāu papahana, inā ʻaʻole i laila, koho i ka Import IPX to Diamond Project (ʻaʻole i loaʻa i ke ʻano kū hoʻokahi).
8. Kaomi Hana. 9. E nānā i ka Generate Log tab e nānā i nā ʻōlelo aʻo a me nā memo hewa. 10. Kaomi Hoʻopili. ʻO ka pūʻolo IPexpress file (.ipx) i kākoʻo ʻia e Diamond e hoʻopaʻa i nā kuhikuhi i nā mea āpau o ka IP i hana ʻia e koi ʻia e kākoʻo i ka simulation, synthesis a me ka hoʻokō. Hiki ke hoʻokomo ʻia ka IP core i loko o ka hoʻolālā o ka mea hoʻohana ma ka lawe ʻana mai i ka .ipx file i ka papahana Diamond pili. No ka hoʻololi i nā hoʻonohonoho koho o kahi module a i ʻole IP i loko o kahi papahana hoʻolālā, kaomi pālua i ka .ipx o ka module file i ka File Papa inoa view. Wehe kēia i ka IPexpress a me ka pahu kūkākūkā o ka module e hōʻike ana i nā koho koho o kēia manawa. Hele i ka ʻanuʻu 6 ma luna.

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana
6.9. Hoʻoulu hou i kahi IP Core ma Clarity Designer Tool
No ka hoʻoulu hou ʻana i kahi IP core ma Clarity Designer: 1. Ma ka Clarity Designer Builder tab, kaomi ʻākau ma ka IP instance a koho i ka Config. 2. Ma ka pahu dialog module, e koho i nā koho i makemake ʻia.
No ka ʻike hou aku e pili ana i nā koho, kaomi Kōkua. Hiki iā ʻoe ke kaomi i ka pā About ma ka pukaaniani Clarity Designer no nā loulou i nā memo loea a me nā alakaʻi hoʻohana. Hiki mai ka IP me ka ʻike hou aku. Ke hoʻololi nei nā koho, hoʻololi ke kiʻikuhi schematic o ka module e hōʻike i ka I/O a me nā kumuwaiwai e pono ai ka module. 3. Kaomi iā Configur.
6.10. Hana hou i ka IP Core ma ka Clarity Designer Tool
No ka hana hou ʻana i kahi IP core ma Clarity Designer: 1. Ma ka Clarity Designer kaomi i ka ʻaoʻao Catalog. 2. E kaomi i ka pahu Import IP (ma ka lalo o ka view). 3. Kaomi Nānā. 4. Ma ka Open IPX File pahu kamaʻilio, huli i ka .ipx a i ʻole .lpc file o ka module. E hoʻohana i ka .ipx inā loaʻa. 5. Kaomi wehe. 6. Kākau i kahi inoa no Target Instance. E hoʻomanaʻo ʻaʻole e like kēia inoa instance me kekahi o nā 7. IP i loaʻa i ka papahana Clarity Designer o kēia manawa. 8. Kaomi Import. Wehe ʻia ka pahu kamaʻilio o ka module. 9. I loko o ka dialog box, koho i makemake koho.
No ka ʻike hou aku e pili ana i nā koho, kaomi Kōkua. Hiki iā ʻoe ke nānā i ka pā About ma ka pukaaniani Clarity Designer no nā loulou i nā memo loea a me nā alakaʻi hoʻohana. Hiki mai ka IP me ka ʻike hou aku. Ke hoʻololi nei nā koho, hoʻololi ke kiʻikuhi schematic o ka module e hōʻike i nā awa a me nā kumuwaiwai e pono ai ka module. 10. Kaomi iā Configur.

34 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

Nā kuhikuhi
· LatticeXP2TM Pepa ʻIkepili ʻohana (DS1009) · LatticeECP3TM Pepa ʻIkepili ʻohana (DS1021) · ECP5TM a me ECP5-5GTM Pepa ʻIkepili ʻohana (FPGA-DS-12012)

FIR Filter IP Core alakaʻi hoʻohana

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana
Kōkua Kākoʻo ʻenehana
E hoʻouna i kahi hihia kākoʻo ʻenehana ma www.latticesemi.com/techsupport.

36 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

FIR Filter IP Core alakaʻi hoʻohana

Pākuʻi A. Hoʻohana waiwai
Hāʻawi kēia appendix i ka ʻike hoʻohana waiwai no nā Lattice FPGA me ka hoʻohana ʻana i ka FIR IP core. Ua hana ʻia nā hoʻonohonoho IP i hōʻike ʻia ma kēia mokuna me ka hoʻohana ʻana i ka hāmeʻa polokalamu IPexpress a me ka mea hana Clarity Designer. ʻO IPexpress a me Clarity Designer ka Lattice IP configuration utility, a ua hoʻokomoʻia ma keʻano he hiʻohiʻona maʻamau o ka mea hana hana Diamond. Hiki ke loaʻa nā kikoʻī e pili ana i ka hoʻohana ʻana o IPexpress a me Clarity Designer ma ka IPexpress, Clarity Designer a me nā ʻōnaehana kōkua Diamond. No ka ʻike hou aku e pili ana i ka mea hana hoʻolālā Diamond, e kipa i ka Lattice web paena ma: www.latticesemi.com/software.

LatticeECP3 Mea Hana

Papa A.1. Hana a me ka hoʻohana waiwai (LatticeECP3)*

IPexpress Mea hoʻohana-Configurable Mode 4 ala, 64 paʻi, multiplier multiplexing 64

Nā ʻāpana 134

LUTs 254

Kakau inoa 222

Nā ʻāpana DSP 4

sysMEM EBRs
2

fMAX (MHz) 227

1 kanal, 32 paʻi, multiplier multiplexing 1

155

148

207

1 kanal, 32 paʻi, multiplier multiplexing 4

260

238

482

153

* Nānā: Hoʻokumu ʻia nā hiʻohiʻona hana a me ka hoʻohana ʻana i kahi mea LFE3-150EA-6FN672C me ka hoʻohana ʻana i ka lako polokalamu beta Lattice Diamond 3.10.2 a me Synplify Pro D-2013.09L. Hiki ke ʻokoʻa ka hana i ka wā e hoʻohana ai i kēia kumu IP ma kahi ʻokoʻa ʻokoʻa, ka wikiwiki a i ʻole ka pae i loko o ka ʻohana LatticeECP3 a i ʻole ma kahi polokalamu polokalamu ʻē aʻe.

Helu Mahele Kauoha

ʻO ka Helu Mahele Kauoha (OPN) no ka FIR Filter IP Core e huli ana i nā polokalamu LatticeECP3 ʻo FIR-COMP-E3-U4.

Nā Mea Hana LatticeXP2

Papa A.2. Hana a me ka hoʻohana waiwai (LatticeXP2)*

IPexpress Mea hoʻohana-Configurable Mode 4 ala, 64 paʻi, multiplier multiplexing 64

Nā ʻāpana 105

LUTs 204

Kakau inoa 165

18×18 mea hoonui
1

sysMEM EBRs
1

fMAX (MHz) 197

1 kanal, 32 paʻi, multiplier multiplexing 1

211

418

372

189

1 kanal, 32 paʻi, multiplier multiplexing 4

159

272

304

207

* Nānā: Hoʻokumu ʻia nā hiʻohiʻona hana a me ka hoʻohana ʻana i kahi mea LFXP2-40E-7F672C me ka hoʻohana ʻana i ka Lattice Diamond 3.10.2 a me Synplify Pro D-2013.09L beta lako polokalamu. Hiki ke ʻokoʻa ka hana i ka wā e hoʻohana ai i kēia IP core ma kahi ʻokoʻa ʻokoʻa, ka wikiwiki a i ʻole ka pae i loko o ka ʻohana LatticeXP2 a i ʻole ma kahi polokalamu polokalamu ʻē aʻe.

Helu Mahele Kauoha

ʻO ka helu ʻāpana ʻāpana (OPN) no ka FIR Filter IP Core e huli ana i nā polokalamu LatticeXP2 ʻo FIR-COMP-X2-U4.

Nā Mea Hana ECP5

Papa A.3. Hana a me ka hoʻohana waiwai (LFE5U)*

Clarity User-Configurable Mode 4 ala, 64 paʻi, multiplier multiplexing 64

Nā ʻāpana 129

LUTs 248

Kakau inoa

Nā ʻāpana DSP

sysMEM EBRs

222

fMAX (MHz)
211

1 kanal, 32 paʻi, multiplier multiplexing 1

151

148

264

1 kanal, 32 paʻi, multiplier multiplexing 4

260

239

482

177

* Nānā: Hoʻokumu ʻia nā hiʻohiʻona hana a me ka hoʻohana ʻana i ka LFE5UM-85F-8MG756I me ka hoʻohana ʻana i ka Lattice Diamond 3.10.2 a me Synplify Pro F-2013.09L beta lako polokalamu. I ka hoʻohana ʻana i kēia IP core ma kahi mānoanoa ʻokoʻa, ka wikiwiki, a i ʻole ka pae i loko o ka ʻohana hāmeʻa ECP5 a i ʻole ma kahi ʻano polokalamu polokalamu ʻē aʻe, ʻokoʻa paha ka hana.

Helu Mahele Kauoha

ʻO ka Helu Mahele Kauoha (OPN) no ka FIR Filter IP Core e huli ana i nā polokalamu ECP5 ʻo FIR- COMP-E5-U.

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

FIR Filter IP Core alakaʻi hoʻohana

Moolelo Hooponopono
Hoʻoponopono 1.6, Iune 2021 Māhele Hōʻike Hana Hana

Hoʻololi i ka hōʻuluʻulu manaʻo i hōʻano hou ʻia ma ka ʻāpana Reloadable Coefficients.

Hoʻoponopono 1.5, Iune 2018 Māhele All Introduction Nā Hōʻike wikiwiki Nā hiʻohiʻona wehewehe hana.
Nā hoʻonohonoho ʻāpana
Hoʻokumu a me ka loiloi IP Core
Pākuʻi A. Kokua kōkua ʻenehana no ka hoʻohana ʻana i nā kumuwaiwai

Hoʻololi i ka hōʻuluʻulu manaʻo
· Hoʻololi i ka helu palapala mai IPUG79 a i FPGA-IPUG-02043.
· Maikaʻi hou.
· Hōʻano hou i nā papa ʻo Quick Facts.
· Wehe i ka laina, "Ma ECP5, kākoʻo kiʻekiʻe-wikiwiki. No ka wikiwiki haʻahaʻa, kākoʻo no ka kānana hapalua.
· Hōʻano hou i ke kiʻi 4.1. Kiʻekiʻe-Level Interface no ka FIR Filter IP Core. · Hōʻano hou ʻia ma ka FIR Filter Architecture. · Hōʻano hou kiʻi 4.7 caption. · Hōʻike ʻia ʻo Coefficients Specification section. · Hōʻano hou i ka Papa 4.2 ma ka ʻāpana Hōʻike Hōʻailona. · Hoʻopili hou ʻia me ka ʻāpana FIR Filter IP Core. · Hoʻohui ʻia ka Lattice ECP3 a me ECP5 ma ka ʻāpana kikoʻī manawa.
· Hōʻano hou i ka Papa 5.1. Nā Kūlana Kūlana no ka FIR Filter IP Core. · Hōʻano hou i ke kiʻi 5.1. Ka Papa Hoʻolālā o ka FIR Filter IP Core Interface. · Hōʻano hou i ka Papa 5.2. Papa Hana Hana. · Hōʻano hou i ka Papa 5.4. Tab hoʻokō. Hōʻike ʻia nā koho Synthesis.
· Hōʻano hou i ke kiʻi 6.1. IPexpress Dialog Box. · Hōʻano hou ʻia ke Kiʻi 6.2. Pahu Kūkākūkā hoʻonohonoho. · Hōʻano hou ʻia ke Kiʻi 6.3. Pahu Kūkākūkā Mea Hoʻolālā Clarity. · Hōʻano hou i ka helu 6.4. Clarity Designer Catalog Tab. · Hōʻano hou i ka helu 6.5. Pahu Kūkākūkā Fir Filter. · Hōʻano hou ʻia ke Kiʻi 6.6. IP Configuration Interface. · Hōʻano hou i ka helu 6.7. FIR Filter IP Core Hoʻokumu Papa kuhikuhi.
· Papa A.1 hou. Hana a me ka hoʻohana waiwai (LatticeECP3)*. · Papa A.2 hou. Hana a me ka hoʻohana waiwai (LatticeXP2)*. · Papa A.3 hou. Hana a me ka hoʻohana waiwai (LFE5U)*.
· Hōʻano hou.

Hoʻoponopono 1.4, Mei 2018 Māhele a pau

Hoʻololi i ka hōʻuluʻulu manaʻo
· Hoʻohui kākoʻo no ka ʻohana ECP5 FPGA. · Palapala hou me ka hōʻailona hui hou. · Nā ʻike kākoʻo ʻenehana hou.

Hoʻoponopono 1.3, Mei 2011 Māhele a pau

Hoʻololi i ka hōʻuluʻulu manaʻo · Hoʻohui i ke kākoʻo no nā mea hoʻonui i nā lālani DSP he nui. · Hoʻololi ʻia ka manawa hoʻonohonoho no kekahi mau hoʻonohonoho ma nā polokalamu LatticeECP3.

38 Hoʻoiho ʻia mai Arrow.com.

FPGA-IPUG-02043-1.6

Hoʻoponopono 1.2, Iune 2010 Māhele a pau
ʻO nā ʻoiaʻiʻo wikiwiki IP Core Generation a me ka loiloi

Hoʻololi i ka hōʻuluʻulu manaʻo · Hoʻohui i ke kākoʻo no ka polokalamu Diamond a puni. · Māhele ʻia ka palapala i mau mokuna. Hoʻohui ʻia ka papa ʻike. · Hoʻohui ʻia nā papa ʻike wikiwiki. · Hoʻohui i nā mea hou.

Hoʻoponopono 1.1, ʻApelila 2009 Māhele a pau

Hoʻololi i ka hōʻuluʻulu manaʻo · Hoʻohui kākoʻo no ka ʻohana LatticeECP3 FPGA. · Hoʻopili hou ʻia no ka ispLEVER 7.2 SP1.

Hoʻoponopono 1.0, Kepakemapa 2008 Māhele a pau

Hoʻololi i ka hōʻuluʻulu manaʻo hoʻokuʻu mua.

FIR Filter IP Core alakaʻi hoʻohana

FPGA-IPUG-02043-1.6

Hoʻoiho ʻia mai Arrow.com.

www.latticesemi.com

Palapala / Punawai

LATTICE FPGA-IPUG-02043-1.6 FIR Filter IP Core [pdf] Ke alakaʻi hoʻohana
FPGA-IPUG-02043-1.6 FIR Filter IP Core, FPGA-IPUG-02043-1.6, FIR Filter IP Core, Filter IP Core, IP Core, Core

Nā kuhikuhi

Palapala Hoʻohana

LATTICE FPGA-IPUG-02043-1.6 FIR Filter IP Core alakaʻi hoʻohana

FPGA-IPUG-02043-1.6 FIR Filter IP Core

ʻIkepili Huahana:

Nā kikoʻī:

Nā ʻōlelo kuhikuhi no ka hoʻohana ʻana i nā huahana:

1. Hoʻolauna:

2. Nā ʻike wikiwiki:

Nā mea hana LatticeXP2:

LatticeECP3 Mea Hana:

LatticeECP5 Mea Hana:

FAQ:

Q: He aha ke kumu o ka FIR Filter IP Core?

Nīnau: ʻO wai nā ʻohana FPGA i kākoʻo ʻia e ka FIR Filter IP
Core?

Nīnau: He aha nā mea hana hoʻolālā i kūpono me ka FIR Filter IP
Core?

Nīnau: He aha nā koi hoʻohana waiwai no ka FIR
Kānana IP Core ma nā polokalamu LatticeECP5?

Palapala / Punawai

Nā kuhikuhi

Waiho i kahi manaʻo

Hoʻopau i ka pane

FPGA-IPUG-02043-1.6 FIR Filter IP Core

ʻIkepili Huahana:

Nā kikoʻī:

Nā ʻōlelo kuhikuhi no ka hoʻohana ʻana i nā huahana:

1. Hoʻolauna:

2. Nā ʻike wikiwiki:

Nā mea hana LatticeXP2:

LatticeECP3 Mea Hana:

LatticeECP5 Mea Hana:

FAQ:

Q: He aha ke kumu o ka FIR Filter IP Core?

Nīnau: ʻO wai nā ʻohana FPGA i kākoʻo ʻia e ka FIR Filter IP Core?

Nīnau: He aha nā mea hana hoʻolālā i kūpono me ka FIR Filter IP Core?

Nīnau: He aha nā koi hoʻohana waiwai no ka FIR Kānana IP Core ma nā polokalamu LatticeECP5?

Palapala / Punawai

Nā kuhikuhi

Waiho i kahi manaʻo

Hoʻopau i ka pane

Nīnau: ʻO wai nā ʻohana FPGA i kākoʻo ʻia e ka FIR Filter IP
Core?

Nīnau: He aha nā mea hana hoʻolālā i kūpono me ka FIR Filter IP
Core?

Nīnau: He aha nā koi hoʻohana waiwai no ka FIR
Kānana IP Core ma nā polokalamu LatticeECP5?