មាតិកា លាក់

1 FPGA-IPUG-02043-1.6 FIR តម្រង IP ស្នូល

2.2 សេចក្តីណែនាំអំពីការប្រើប្រាស់ផលិតផល៖

2.2.1 1. សេចក្តីផ្តើម៖

2.2.2 2. ការពិតរហ័ស៖

2.2.2.1 ឧបករណ៍ LatticeXP2៖

2.2.2.2 ឧបករណ៍ LatticeECP3៖

2.2.2.3 ឧបករណ៍ LatticeECP5៖

2.3 សំណួរគេសួរញឹកញាប់៖

2.3.1 សំណួរ៖ តើអ្វីជាគោលបំណងនៃ FIR Filter IP Core?

2.3.2 សំណួរ៖ តើគ្រួសារ FPGA មួយណាត្រូវបានគាំទ្រដោយ FIR Filter IP Core?

2.3.3 សំណួរ៖ តើឧបករណ៍រចនាអ្វីខ្លះដែលត្រូវគ្នាជាមួយ FIR Filter IP Core?

2.3.4 សំណួរ៖ តើតម្រូវការប្រើប្រាស់ធនធានអ្វីខ្លះសម្រាប់ FIR Filter IP Core នៅលើឧបករណ៍ LatticeECP5?

2.3.5 ឯកសារ/ធនធាន

2.3.5.1 ឯកសារយោង

FPGA-IPUG-02043-1.6 FIR តម្រង IP ស្នូល

ព័ត៌មានផលិតផល៖

លក្ខណៈពិសេស៖

FIR Filter IP Core ត្រូវបានរចនាឡើងសម្រាប់ប្រើជាមួយ LatticeXP2,
ឧបករណ៍ LatticeECP3 និង LatticeECP5 FPGA ។ វាផ្តល់នូវការកំណត់រចនាសម្ព័ន្ធ
សម្រាប់បណ្តាញ និងការចុចផ្សេងគ្នា រួមជាមួយនឹងមេគុណផ្សេងគ្នា
ដោយផ្អែកលើប្រភេទឧបករណ៍។

សេចក្តីណែនាំអំពីការប្រើប្រាស់ផលិតផល៖

1. សេចក្តីផ្តើម៖

FIR Filter IP Core គឺជាឧបករណ៍ដ៏មានឥទ្ធិពលសម្រាប់ត្រងសញ្ញា
នៅក្នុងកម្មវិធី FPGA ។ វាផ្តល់នូវការត្រងការឆ្លើយតប Finite Impulse
សមត្ថភាពដើម្បីពង្រឹងការងារដំណើរការសញ្ញា។

2. ការពិតរហ័ស៖

ឧបករណ៍ LatticeXP2៖

1 Channel 64 taps, 16 មេគុណ

1 Channel 24 taps, 6 មេគុណ
1 Channel 48 taps, 12 មេគុណ

ឧបករណ៍អប្បបរមាដែលត្រូវការ៖ LFXP2-5E
ការប្រើប្រាស់ធនធាន៖ LUTs – 211, sysMEM – 4, EBRs – 250,
ការចុះឈ្មោះ - ១

ការគាំទ្រឧបករណ៍រចនា៖ បន្ទះឈើពេជ្រ 3.10, Synplify Pro
F-2012.09L-SP1, Modelsim SE 10.2c, Active-HDL 8.2 បន្ទះឈើ
បោះពុម្ព

ឧបករណ៍ LatticeECP3៖

4 Channels 64 taps, 1 មេគុណ

1 Channel 32 taps, 32 មេគុណ
1 Channel 32 taps, 8 មេគុណ

ឧបករណ៍អប្បបរមាដែលត្រូវការ៖ LFE3-35EA
ការប្រើប្រាស់ធនធាន៖ LUTs – 866, sysMEM – 32, EBRs – 2041,
ការចុះឈ្មោះ - ១

ការគាំទ្រឧបករណ៍រចនា៖ បន្ទះឈើពេជ្រ 3.10, Synplify Pro
F-2012.09L-SP1, Modelsim SE 10.2c, Active-HDL 8.2 បន្ទះឈើ
បោះពុម្ព

ឧបករណ៍ LatticeECP5៖

4 Channels 64 taps, 1 មេគុណ

1 Channel 32 taps, 32 មេគុណ
1 Channel 32 taps, 8 មេគុណ

ឧបករណ៍អប្បបរមាដែលត្រូវការ៖ LFE5UM-85FEA
ការប្រើប្រាស់ធនធាន៖ LUTs – 248, sysMEM – 202, EBRs – 201,
ការចុះឈ្មោះ - ១

ការគាំទ្រឧបករណ៍រចនា៖ បន្ទះឈើពេជ្រ 3.10

សំណួរគេសួរញឹកញាប់៖

សំណួរ៖ តើអ្វីជាគោលបំណងនៃ FIR Filter IP Core?

A: FIR Filter IP Core ត្រូវបានរចនាឡើងដើម្បីផ្តល់នូវ Finite Impulse
សមត្ថភាពត្រងឆ្លើយតបសម្រាប់ភារកិច្ចដំណើរការសញ្ញានៅក្នុង FPGA
កម្មវិធី។

សំណួរ៖ តើគ្រួសារ FPGA ណាដែលត្រូវបានគាំទ្រដោយ FIR Filter IP
ស្នូល?

A: FIR Filter IP Core គាំទ្រ LatticeXP2, LatticeECP3 និង
គ្រួសារ LatticeECP5 FPGA ។

សំណួរ៖ តើឧបករណ៍រចនាអ្វីខ្លះដែលត្រូវគ្នាជាមួយ FIR Filter IP
ស្នូល?

A: FIR Filter IP Core អាចត្រូវបានប្រើជាមួយឧបករណ៍រចនាដូចជា
Lattice Diamond, Synplify Pro, Modelsim SE, និង Active-HDL Lattice
បោះពុម្ព។

សំណួរ៖ តើតម្រូវការប្រើប្រាស់ធនធានអ្វីខ្លះសម្រាប់ FIR?
ត្រង IP Core នៅលើឧបករណ៍ LatticeECP5?

ចម្លើយ៖ នៅលើឧបករណ៍ LatticeECP5 ការប្រើប្រាស់ធនធានរួមមាន
LUTs – 248, sysMEM – 202, EBRs – 201, និងការចុះឈ្មោះ – 2.

View Fullscreen

តម្រង FIR ស្នូល IP
ការណែនាំអ្នកប្រើប្រាស់
FPGA-IPUG-02043-1.6
ខែមិថុនា ឆ្នាំ 2021
ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

មាតិកា
អក្សរកាត់នៅក្នុងឯកសារនេះ …………………………………………………………………………………………………………………………………… …….៥ ១.សេចក្តីផ្តើម……………………………………………………………………………………………………………………… ……………………………………… 5 1. អង្គហេតុរហ័ស…………………………………………………………………………………………… ………………………………………………………..6 2. លក្ខណៈពិសេស ………………………………………………………………… …………………………………………………………………………………………… 7 3. ការពិពណ៌នាមុខងារ……………………………………… ………………………………………………………………………………………………………… ១០
៤.១. ដ្យាក្រាមចំណុចប្រទាក់……………………………………………………………………………………………………………………………………។ ១០ ៤.២. ស្ថាបត្យកម្មតម្រង FIR ……………………………………………………………………………………………………………………… 4.1
៤.២.១. ការអនុវត្តទម្រង់ផ្ទាល់………………………………………………………………………………………………………….១០ ៤.២.២. ការអនុវត្តស៊ីមេទ្រី…………………………………………………………………………………………………………..១១ ៤.២.៣. Polyphase Interpolation FIR Filter…………………………………………………………………………………………………..១១ ៤.២.៤. Polyphase Decimation FIR Filter ………………………………………………………………………………………………………….4.2.1 ៤.២.៥. តម្រង FIR ពហុឆានែល ……………………………………………………………………………………………………………………….10 ៤.៣ . ព័ត៌មានលម្អិតនៃការអនុវត្ត…………………………………………………………………………………………………………….១២ ៤.៤. ការកំណត់រចនាសម្ព័ន្ធ FIR Filter Core …………………………………………………………………………………………………………..4.2.2 ៤.៤. ១. ជម្រើសស្ថាបត្យកម្ម………………………………………………………………………………………………………………………. ១៣
៤.៤.១.១. ភាពជាក់លាក់នៃមេគុណ………………………………………………………………………………………………………… ១៣ ៤.៤.១.២. កត្តាពហុគុណ……………………………………………………………………………………………….១៤ ៤.៤.២. ជម្រើសបញ្ជាក់ I/O ……………………………………………………………………………………………………………………… 4.4.1.1 ៤.៤. ២.១. ការបង្គត់…………………………………………………………………………………………………………………………………….13 ៤.៤.៣. ជម្រើសនៃការអនុវត្ត……………………………………………………………………………………………………………………….4.4.1.2 ៤.៤.៣.១. ប្រភេទអង្គចងចាំ……………………………………………………………………………………………………………………… 14 ៤.៥. ការពិពណ៌នាសញ្ញា……………………………………………………………………………………………………………………………………។ ១៦ ៤.៦. អន្តរកម្មជាមួយ FIR Filter IP Core ………………………………………………………………………………………………………… ១៧ ៤.៦.១. ចំណុចប្រទាក់ទិន្នន័យ……………………………………………………………………………………………………………………………………។ .១៧ ៤.៦.២. ឆានែលច្រើន………………………………………………………………………………………………………………………..4.4.2 ៤.៦.៣. អថេរ Interpolation/Decimation Factor……………………………………………………………………………….១៧ ៤.៦.៤. Reloadable Coefficients ………………………………………………………………………………………………………………………..១៧ ៤.៧. ការកំណត់ពេលវេលា………………………………………………………………………………………………………………………..១៨ ៤.៧.១. ការកំណត់ពេលវេលាដែលអាចអនុវត្តបានចំពោះឧបករណ៍ទាំងអស់ ………………………………………………………………………………..15 ៤.៧.២. ការកំណត់ពេលវេលាអនុវត្តចំពោះ LatticeXP4.4.2.1, LatticeECP15 និង LatticeECP4.4.3 ការអនុវត្ត …………….15 4.4.3.1. ការកំណត់ពេលវេលាដែលអាចអនុវត្តបានចំពោះការអនុវត្ត LatticeECP15 និង LatticeECP4.5 ……………………………..16 4.6. ការកំណត់ប៉ារ៉ាម៉ែត្រ …………………………………………………………… …………………………………………………………………..២១ ៥.១. ផ្ទាំងស្ថាបត្យកម្ម…………………………………………………………………………………………………………………………………… ២២ ៥.២. ផ្ទាំងបញ្ជាក់ I/O …………………………………………………………………………………………………………………………………… ..២៤ ៥.៣. ផ្ទាំងអនុវត្ត……………………………………………………………………………………………………………………… ២៦ ៦ .ការបង្កើត IP Core និងការវាយតម្លៃ……………………………………………………………………………………………………………..17 ៦.១. ការផ្តល់អាជ្ញាប័ណ្ណ IP Core ………………………………………………………………………………………………………………………. .២៧ ៦.២. ការចាប់ផ្តើម…………………………………………………………………………………………………………………………………… ..២៧ ៦.៣. IPexpress-បង្កើត Files និងរចនាសម្ព័ន្ធថតកម្រិតកំពូល …………………………………………………………………… ៣១ ៦.៤. ការដាស់តឿនស្នូល……………………………………………………………………………………………………………………….៣២ ៦.៥. ការរត់ការក្លែងធ្វើមុខងារ………………………………………………………………………………………………………….31 ៦.៦. ការសំយោគ និងការអនុវត្តស្នូលនៅក្នុងការរចនាកម្រិតកំពូល ………………………………………………………………….6.4 ៦.៧. ការវាយតម្លៃផ្នែករឹង………………………………………………………………………………………………………………………..32 ៦.៧.១. ការបើកដំណើរការការវាយតម្លៃផ្នែករឹងនៅក្នុងពេជ្រ…………………………………………………………………………………………… 6.5 32. ការធ្វើបច្ចុប្បន្នភាព/បង្កើតឡើងវិញនូវ IP Core…………………………………………………………………………………………….6.6 32. ការបង្កើត IP Core ឡើងវិញនៅក្នុង Diamond …………………………………………………………………………………………… 6.7 33. ការបង្កើត IP Core ឡើងវិញនៅក្នុងឧបករណ៍អ្នករចនាភាពច្បាស់……………………………………………………………………………….6.7.1 33. ការបង្កើត IP Core ឡើងវិញនៅក្នុងឧបករណ៍អ្នករចនាភាពច្បាស់លាស់ ……………………………………………………………………………………………..6.8 ឯកសារយោង …………………. ………………………………………………………………………………………………………………………………………………… ..33 ជំនួយផ្នែកបច្ចេកទេស ……………………………………………………………………………………………………………………… ………6.8.1 ឧបសម្ព័ន្ធ A. ការប្រើប្រាស់ធនធាន ……………………………………………………………………………………………………………………… …………33 ឧបករណ៍ LatticeECP6.9 ……………………………………………………………………………………………………………………… …………………..៣៧

© 2008-2021 Lattice Semiconductor Corp. ពាណិជ្ជសញ្ញាបន្ទះឈើទាំងអស់ ពាណិជ្ជសញ្ញាដែលបានចុះបញ្ជី ប៉ាតង់ និងការមិនទទួលខុសត្រូវមានដូចបានរាយក្នុងគេហទំព័រ www.latticesemi.com/legal។ ម៉ាក ឬឈ្មោះផលិតផលផ្សេងទៀតទាំងអស់ គឺជាពាណិជ្ជសញ្ញា ឬពាណិជ្ជសញ្ញាដែលបានចុះបញ្ជីរបស់អ្នកកាន់កាប់រៀងៗខ្លួន។ លក្ខណៈបច្ចេកទេស និងព័ត៌មាននៅទីនេះអាចផ្លាស់ប្តូរដោយមិនចាំបាច់ជូនដំណឹងជាមុន។

2 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
ឧបករណ៍ LatticeXP2…………………………………………………………………………………………………………………………………… ……….37 ឧបករណ៍ ECP5 ……………………………………………………………………………………………………………………… …………………………….37 ប្រវត្តិនៃការកែប្រែ…………………………………………………………………………………………… ……………………………………………………៣៨

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
តួលេខ
រូបភាព 4.1 ។ ចំណុចប្រទាក់កម្រិតកំពូលសម្រាប់ FIR Filter IP Core ……………………………………………………………………………….10 រូបភាព 4.2 ។ តម្រង FIR ទម្រង់ផ្ទាល់ …………………………………………………………………………………………………………………………………… .១១ រូបភាព ៤.៣. មេគុណស៊ីមេទ្រី ការអនុវត្តតម្រង FIR ……………………………………………………………………………….11 រូបភាព 4.3 ។ Polyphase Interpolator ………………………………………………………………………………………………………………………….11 រូបភាព 4.4 . Polyphase Decimator …………………………………………………………………………………………………………………………………….11 រូបភាព ៤.៦. ដ្យាក្រាមប្លុកមុខងារ ……………………………………………………………………………………………………………………… 4.5 រូបភាព 12 ។ ប៉ះ និងមេគុណការគ្រប់គ្រងអង្គចងចាំសម្រាប់ Sample FIR Filter ………………………………………………………..13 រូបភាព 4.8 ។ Single Channel, Single Rate FIR Filter with Continuous Inputs …………………………………………………………………….18 រូបភាព 4.9 ។ Single Channel, Single Rate FIR Filter with Gaps input ……………………………………………………………………………… 18 រូបភាព 4.10 ។ កត្តាកំណត់សញ្ញា…………………………………………………………………………………………………………………………………… ១៨ រូបភាព 18 ។ មេគុណផ្ទុកឡើងវិញ……………………………………………………………………………………………………………………… 4.11 រូបភាព ៤.១២. Multi-Channel Single Rate FIR Filter (18 Channels) ……………………………………………………………………………… 4.12 រូបភាព 3 ។ Multi-Channel (19 Channels) Interpolator (Factor of 4.13) ……………………………………………………………………..3 រូបភាព 3 ។ Multi-Channel (19 Channels) Decimator (Factor of 4.14) ……………………………………………………………………..3 រូបភាព 3 ។ Multi-Channel Single Rate FIR Filter (19 Channels) ……………………………………………………………………………… 4.15 រូបភាព 3 ។ Multi-Channel (20 Channels) Interpolator (Factor of 4.16) ……………………………………………………………………..3 រូបភាព 3 ។ Multi-Channel (20 Channels) Decimator (Factor of 4.17) ……………………………………………………………………..3 រូបភាព 3. ផ្ទាំងស្ថាបត្យកម្មនៃ FIR Filter IP Core Interface ……………………………………………………………………………… 20 រូបភាព 5.1 ។ I/O Specification Tab នៃ FIR Filter IP Core Interface ………………………………………………………………………………..22 រូបភាព 5.2. ផ្ទាំងអនុវត្តនៃ FIR Filter IP Core Interface ……………………………………………………………………………… 24 រូបភាព 5.3 ។ IPexpress Dialog Box ……………………………………………………………………………………………………………………….. 26 រូបភាព 6.1 ។ Configuration Dialog Box ……………………………………………………………………………………………………………………….27 រូបភាព 6.2 . Clarity Designer Dialog Box ………………………………………………………………………………………………………… 28 រូបភាព 6.3. ផ្ទាំងកាតាឡុកអ្នករចនាភាពច្បាស់លាស់ ……………………………………………………………………………………………………………………… 28 រូបភាព 6.4 . Fir Filter Dialog Box …………………………………………………………………………………………………………………………………… .២៩ រូប ៦.៦. ចំណុចប្រទាក់កំណត់រចនាសម្ព័ន្ធ IP……………………………………………………………………………………………………………………… 29 រូបភាព 6.5 ។ FIR Filter IP Core Generated Directory Structure……………………………………………………………………………….29
តុ
តារាង 2.1 ។ FIR Filter IP Core for LatticeXP2 Devices Quick Facts ……………………………………………………………………………….7 តារាង 2.2. FIR Filter IP Core សម្រាប់ឧបករណ៍ LatticeECP3 អង្គហេតុរហ័ស …………………………………………………………………………………..7 តារាង 2.3. FIR Filter IP Core សម្រាប់ឧបករណ៍ LatticeECP5 អង្គហេតុរហ័ស ……………………………………………………………………………..8 តារាង 4.1. កត្តាពហុគុណអតិបរមាសម្រាប់ការកំណត់រចនាសម្ព័ន្ធផ្សេងៗគ្នា*………………………………………………………..15 តារាង 4.2. និយមន័យច្រកកម្រិតកំពូល……………………………………………………………………………………………………………………….16 តារាង 5.1 ។ ការកំណត់ប៉ារ៉ាម៉ែត្រសម្រាប់ FIR Filter IP Core ………………………………………………………………………………..21 តារាង 5.2 ។ ផ្ទាំងស្ថាបត្យកម្ម…………………………………………………………………………………………………………………………………… .២៣ តារាង ៥.៣. ផ្ទាំងបញ្ជាក់ I/O …………………………………………………………………………………………………………………………………… …23 តារាង 5.3 ។ ផ្ទាំងអនុវត្ត……………………………………………………………………………………………………………………… ២៦ តារាង 25 ។ File បញ្ជី …………………………………………………………………………………………………………………………………… …………៣១ តារាង ក.១. ការអនុវត្ត និងការប្រើប្រាស់ធនធាន (LatticeECP31)* ………………………………………………………………………………..1 តារាង A.3. ការអនុវត្ត និងការប្រើប្រាស់ធនធាន (LatticeXP37)* ……………………………………………………………………………….2 តារាង A.2. ការអនុវត្ត និងការប្រើប្រាស់ធនធាន (LFE37U)* …………………………………………………………………………………..3

4 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

អក្សរកាត់នៅក្នុងឯកសារនេះ។

បញ្ជីអក្សរកាត់ដែលប្រើក្នុងឯកសារនេះ។

អក្សរកាត់

និយមន័យ

FIR

ការឆ្លើយតប Impulse ចុងក្រោយ

FPGA

Field-Programmable Gate Array

LED

diode បញ្ចេញពន្លឺ

MLE

ម៉ាស៊ីនរៀនម៉ាស៊ីន

អេសឌីអេចស៊ី

សុវត្ថិភាពឌីជីថល សមត្ថភាពខ្ពស់។

SDXC

សុវត្ថិភាពឌីជីថល eXtended សមត្ថភាព

SPI

ចំណុចប្រទាក់គ្រឿងកុំព្យូទ័រស៊េរី

វីអាយភី

វេទិកាចំណុចប្រទាក់វីដេអូ

យូអេសប៊ី

រថយន្តក្រុងសៀរៀលសកល

បណ្តាញ Neuro

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
1. សេចក្តីផ្តើម
Lattice FIR (Finite Impulse Response) ស្នូល IP តម្រង គឺជាតម្រង FIR ពហុឆានែលដែលអាចកំណត់រចនាសម្ព័ន្ធបានយ៉ាងទូលំទូលាយ ដែលត្រូវបានអនុវត្តដោយប្រើប្លុក sysDSPTM ដែលមានដំណើរការខ្ពស់ដែលមាននៅក្នុងឧបករណ៍បន្ទះឈើ។ បន្ថែមពីលើតម្រងអត្រាតែមួយ ស្នូល IP ក៏គាំទ្រជួរនៃការបំបែក polyphase និងតម្រង interpolation ផងដែរ។ ការប្រើប្រាស់ធៀបនឹងការដោះដូរឆ្លងកាត់អាចត្រូវបានគ្រប់គ្រងដោយបញ្ជាក់កត្តាពហុគុណដែលប្រើសម្រាប់អនុវត្តតម្រង។ FIR Filter IP core គាំទ្រដល់ទៅ 256 ប៉ុស្តិ៍ ដែលនីមួយៗមានរហូតដល់ 2048 taps ។ ទិន្នន័យបញ្ចូល មេគុណ និងទទឹងទិន្នន័យលទ្ធផលអាចកំណត់រចនាសម្ព័ន្ធបានតាមជួរធំទូលាយ។ ស្នូល IP ប្រើប្រាស់ភាពជាក់លាក់ខាងក្នុងពេញលេញ ខណៈពេលដែលអនុញ្ញាតឱ្យមានភាពជាក់លាក់ទិន្នផលអថេរជាមួយនឹងជម្រើសជាច្រើនសម្រាប់ការតិត្ថិភាព និងការបង្គត់។ មេគុណនៃតម្រងអាចត្រូវបានបញ្ជាក់នៅពេលបង្កើត និង/ឬអាចផ្ទុកឡើងវិញបានក្នុងអំឡុងពេលដំណើរការតាមរយៈច្រកបញ្ចូល។ ស្នូល FIR Filter IP ក៏អាចបង្កើតបានដោយប្រើ Lattice FIR Filter Simulink® Model ។ សម្រាប់ព័ត៌មានអំពីលំហូរ Simulink សូមមើល FPGA Design ជាមួយនឹងការបង្រៀន ispLEVER ។

6 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

2. ការពិតរហ័ស

តារាង 2.1 ដល់តារាង 2.3 ផ្តល់នូវការពិតយ៉ាងរហ័សអំពី FIR Filter IP core សម្រាប់ឧបករណ៍ LatticeXP2TM, LatticeECP3TM និង LatticeECP5TM ។

តារាង 2.1 ។ FIR Filter IP Core សម្រាប់ឧបករណ៍ LatticeXP2 ការពិតរហ័ស

ការកំណត់រចនាសម្ព័ន្ធ FIR IP

1 Channels 64 ប៉ះ
16 មេគុណ

1 Channel 24 ប៉ះ 6 មេគុណ

1 Channel 48 ប៉ះ 12 មេគុណ

ការប្រើប្រាស់ធនធានតម្រូវការស្នូល
ការគាំទ្រឧបករណ៍រចនា

ក្រុមគ្រួសារ FPGA បានគាំទ្រឧបករណ៍តិចតួចបំផុតដែលត្រូវការឧបករណ៍គោលដៅ LUTs sysMEM EBRs ចុះឈ្មោះ DSP Slice Lattice Implementation Simulation

LFXP2-5E
៦៧ ៨
៦៧ ៨

LatticeXP2 LFXP2-40E LFXP2-40E-7F672C
៦៧ ៨
៦៧ ៨
Lattice Diamond 3.10 Synplify Pro F-2012.09L-SP1
Modelsim SE 10.2c Active-HDL 8.2 Lattice Edition

LFXP2-8E
៦៧ ៨
៦៧ ៨

តារាង 2.2 ។ FIR Filter IP Core សម្រាប់ឧបករណ៍ LatticeECP3 ការពិតរហ័ស

ការប្រើប្រាស់ធនធានតម្រូវការស្នូល
ការគាំទ្រឧបករណ៍រចនា

គ្រួសារ FPGA បានគាំទ្រឧបករណ៍តិចតួចបំផុតដែលត្រូវការឧបករណ៍គោលដៅ LUTs sysMEM EBRs ចុះឈ្មោះ MULT18X18 ការក្លែងធ្វើសំយោគនៃបន្ទះឈើ

4 Channels 64 ប៉ះ
1 មេគុណ
866 32 2041 64

ការកំណត់រចនាសម្ព័ន្ធ FIR IP
1 Channel 32 ប៉ះ 32 មេគុណ
LatticeECP3 LFE3-35EA LFE3-150EA-6FN672C
៦៧ ៨
៦៧ ៨
Lattice Diamond 3.10 Synplify Pro F-2012.09L-SP1
Modelsim SE 10.2c Active-HDL 8.2 Lattice Edition

1 Channel 32 ប៉ះ 8 មេគុណ
៦៧ ៨
៦៧ ៨

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

តារាង 2.3 ។ FIR Filter IP Core សម្រាប់ឧបករណ៍ LatticeECP5 ការពិតរហ័ស

ការកំណត់រចនាសម្ព័ន្ធ FIR IP

4 Channels 64 ប៉ះ
1 មេគុណ

1 Channel 32 ប៉ះ 32 មេគុណ

1 Channel 32 ប៉ះ 8 មេគុណ

ការប្រើប្រាស់ធនធានតម្រូវការស្នូល
ការគាំទ្រឧបករណ៍រចនា

ECP5

LFE5UM-85FEA

LFE5U-85F-6BG756C

248

202

201

222

199

303

បន្ទះឈើពេជ្រ 3.10

Synplify Pro F-2012.09L-SP1

Aldec Active-HDL 10.3 Lattice Edition

ModelSim SE 10.2c

8 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
3. លក្ខណៈពិសេស
· ចំនួនអថេរនៃការប៉ះរហូតដល់ 2048 · ទទឹងបញ្ចូល និងមេគុណចាប់ពី 4 ដល់ 32 ប៊ីត · ការគាំទ្រពហុឆានែលរហូតដល់ 256 ប៉ុស្តិ៍ · សមាមាត្រ Decimation និង Interpolation ពី 2 ដល់ 256 · គាំទ្រសម្រាប់តម្រងពាក់កណ្តាលក្រុម · ភាពស្របគ្នាដែលអាចកំណត់រចនាសម្ព័ន្ធបានពីការប៉ារ៉ាឡែលពេញលេញ ទៅជាសៀរៀល · ទិន្នន័យ និងមេគុណដែលបានចុះហត្ថលេខា ឬមិនបានចុះហត្ថលេខា · មេគុណស៊ីមេទ្រី និងការបង្កើនប្រសិទ្ធភាពស៊ីមេទ្រីអវិជ្ជមាន · ការគាំទ្រមេគុណដែលអាចផ្ទុកឡើងវិញបាន · លេខនព្វន្ធភាពជាក់លាក់ពេញលេញ · ទទឹងទិន្នផលដែលអាចជ្រើសរើសបាន និងភាពជាក់លាក់ · លើសចំណុះដែលអាចជ្រើសរើសបាន៖ រុំជុំវិញ ឬតិត្ថិភាព · ការបង្គត់ដែលអាចជ្រើសរើសបាន៖ កាត់ខ្លី បង្គត់ឆ្ពោះទៅរកសូន្យ បង្គត់ឆ្ងាយពីសូន្យ បង្គត់ទៅជិតបំផុត និងបង្រួបបង្រួម
ការបង្គត់ · ទទឹង និងភាពជាក់លាក់ដែលបានបញ្ជាក់ដោយប្រើសញ្ញាសម្គាល់ចំណុចថេរ · សញ្ញាចាប់ដៃដើម្បីជួយសម្រួលដល់ចំណុចប្រទាក់រលូន

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
4. ការពិពណ៌នាមុខងារ
ជំពូកនេះផ្តល់នូវការពិពណ៌នាមុខងារនៃស្នូល IP តម្រង FIR ។
២.១. ដ្យាក្រាមចំណុចប្រទាក់
ដ្យាក្រាមចំណុចប្រទាក់កម្រិតកំពូលសម្រាប់ស្នូល FIR Filter IP ត្រូវបានបង្ហាញក្នុងរូបភាព 4.1 ។

រូបភាព 4.1 ។ ចំណុចប្រទាក់កម្រិតកំពូលសម្រាប់ FIR តម្រង IP Core
៤.២. ស្ថាបត្យកម្មតម្រង FIR
ប្រតិបត្តិការតម្រង FIR លើទិន្នន័យ samples អាចត្រូវបានពិពណ៌នាថាជាប្រតិបត្តិការផលបូកនៃផលិតផល។ សម្រាប់តម្រង N-tap FIR ការបញ្ចូលបច្ចុប្បន្ន sample និង (N-1) ការបញ្ចូលពីមុន samples ត្រូវបានគុណនឹងមេគុណតម្រង N ហើយលទ្ធផល N ផលិតផលត្រូវបានបន្ថែមដើម្បីផ្តល់ទិន្នផលមួយ sample ដូចដែលបានបង្ហាញខាងក្រោម។
(១៦១៦)
នៅក្នុងសមីការខាងលើ hn , n=0,1,…, N-1 គឺជាការឆ្លើយតបនៃកម្លាំងរុញច្រាន។ xn, n=0,1,… គឺជាការបញ្ចូល; និង yn, n=0,1,…, គឺជា
ទិន្នផល។ ចំនួននៃធាតុពន្យាពេល (N-1) តំណាងឱ្យលំដាប់នៃតម្រង។ ចំនួនទិន្នន័យបញ្ចូល samples (បច្ចុប្បន្ន និងមុន) ប្រើក្នុងការគណនាទិន្នផលមួយ sample តំណាងឱ្យចំនួនតម្រង (N) ។
៤.២.១. ការអនុវត្តទម្រង់ផ្ទាល់
នៅក្នុងការអនុវត្តទម្រង់ផ្ទាល់ដែលបង្ហាញក្នុងរូបភាពទី 4.2 ការបញ្ចូល samples នឹងត្រូវបានប្តូរទៅជា shift register queue ហើយ shift register នីមួយៗត្រូវបានភ្ជាប់ទៅនឹងមេគុណ។ ផលិតផលពីមេគុណត្រូវបានបូកសរុបដើម្បីទទួលបានលទ្ធផលនៃតម្រង FIR sampលេ

10 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
រូបភាព 4.2 ។ តម្រង FIR ទម្រង់ផ្ទាល់
៤.២.២. ការអនុវត្តស៊ីមេទ្រី
ការឆ្លើយតបដោយកម្លាំងរុញច្រានសម្រាប់តម្រង FIR ភាគច្រើនគឺស៊ីមេទ្រី។ ស៊ីមេទ្រីនេះជាទូទៅអាចត្រូវបានគេទាញយកប្រយោជន៍ដើម្បីកាត់បន្ថយតម្រូវការនព្វន្ធ និងបង្កើតការសម្រេចបាននូវតម្រងប្រកបដោយប្រសិទ្ធភាពក្នុងតំបន់។ វាគឺអាចធ្វើទៅបានដើម្បីប្រើតែពាក់កណ្តាលនៃមេគុណសម្រាប់មេគុណស៊ីមេទ្រីបើប្រៀបធៀបទៅនឹងដែលប្រើសម្រាប់តម្រងស្រដៀងគ្នាជាមួយនឹងមេគុណមិនស៊ីមេទ្រី។ ការអនុវត្តសម្រាប់មេគុណស៊ីមេទ្រីត្រូវបានបង្ហាញក្នុងរូបភាព 4.3 ។

រូបភាព 4.3 ។ មេគុណស៊ីមេទ្រី ការអនុវត្តតម្រង FIR
៤.២.៣. តម្រង FIR Interpolation Polyphase
ជម្រើសតម្រងប៉ូលីហ្វាស interpolation អនុវត្តតម្រងអន្តរប៉ូលពី 1 ដល់ P ដែលមានប្រសិទ្ធភាពតាមការគណនាដែលបានបង្ហាញខាងក្រោម ដែល P ជាចំនួនគត់ធំជាង 1។ រូបភាពទី 4.4 បង្ហាញ interpolator polyphase ដែលសាខានីមួយៗត្រូវបានគេហៅថា polyphase ។

រូបភាព 4.4 ។ Polyphase Interpolator

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
នៅក្នុងរចនាសម្ព័ន្ធនេះ ទិន្នន័យបញ្ចូលនឹងត្រូវបានផ្ទុកទៅក្នុង polyphase នីមួយៗក្នុងពេលតែមួយ ហើយទិន្នន័យលទ្ធផលនៃ polyphase នីមួយៗនឹងត្រូវបាន unloaded ជា output sample នៃ FIR ។ ចំនួននៃ polyphases គឺស្មើនឹងកត្តា interpolation ។ មេគុណត្រូវបានកំណត់ទៅប៉ូលីហ្វាសទាំងអស់ឱ្យស្មើគ្នា។
៤.២.៤. Polyphase Decimation Filter
ជម្រើសតម្រងទសភាគ polyphase អនុវត្តតម្រងទសភាគ P-to-1 ដែលមានប្រសិទ្ធភាពក្នុងការគណនាដែលបង្ហាញក្នុងរូបភាព 4.5 ដែល P ជាចំនួនគត់ធំជាង 1។

រូបភាព 4.5 ។ Polyphase Decimator
នៅក្នុងរចនាសម្ព័ន្ធនេះការបញ្ចូល sample ត្រូវបានផ្ទុកជាបន្តបន្ទាប់ទៅក្នុងប៉ូលីហ្វាសនីមួយៗ ដែលមានតែមួយប៉ូលីហ្វាសដែលត្រូវបានចុកក្នុងពេលតែមួយ។ នៅពេលដែល polyphases ទាំងអស់ត្រូវបានផ្ទុកជាមួយ asampដូច្នេះ លទ្ធផលពី polyphases ត្រូវបានបូកសរុប និង unloaded ជាលទ្ធផលរបស់ FIR filter។ នៅក្នុងគ្រោងការណ៍នេះ P បញ្ចូល samples បង្កើតទិន្នផលមួយ sample ដែល P ជាកត្តាទសភាគ។
៤.២.៥. តម្រង FIR ពហុឆានែល
វាជារឿងធម្មតាណាស់ដែលឃើញតម្រង FIR ដែលប្រើក្នុងសេណារីយ៉ូដំណើរការពហុឆានែល។ លំហូរអតិបរមាដែលអាចធ្វើបាននៃការអនុវត្តតម្រង FIR ច្រើនតែខ្ពស់ជាងលំហូរដែលត្រូវការសម្រាប់ឆានែលតែមួយដែលកំពុងដំណើរការ។ សម្រាប់កម្មវិធីបែបនេះ វាគឺជាការចង់ប្រើធនធានដូចគ្នាក្នុងវិធីពហុគុណ ដើម្បីដឹងពីតម្រង FIR ពហុឆានែល។ លើកលែងតែការអនុវត្តស្របគ្នាពេញលេញ ដែលមេគុណគ្រប់គ្រាន់ត្រូវបានប្រើដើម្បីអនុវត្តការគណនាចាំបាច់ទាំងអស់ក្នុងវដ្តនាឡិកាមួយ តម្រង FIR ប្រើអង្គចងចាំម៉ាស៊ីន និងមេគុណឯករាជ្យ ដើម្បីចិញ្ចឹមមេគុណនីមួយៗ។ ដូច្នេះ ការអនុវត្តពហុឆានែលនាំឱ្យការប្រើប្រាស់អង្គចងចាំទាបជាងបើប្រៀបធៀបទៅនឹងការបញ្ជូនបន្តជាច្រើននៃតម្រង FIR ។ សម្រាប់ករណី ដែលបណ្តាញទាំងអស់ប្រើសំណុំមេគុណដូចគ្នា ដោយប្រើតម្រង FIR ពហុឆានែលមាន advan ច្បាស់លាស់tage នៃតម្រូវការអង្គចងចាំមេគុណតូចជាង។

៤.៣. ព័ត៌មានលម្អិតនៃការអនុវត្ត
រូបភាព 4.6 បង្ហាញដ្យាក្រាមប្លុកមុខងារនៃស្នូល IP តម្រង FIR ។

coeffin coeffwe coeffset

មេគុណអង្គចងចាំ

ឌីន

ការចុះឈ្មោះបញ្ចូល

ប៉ះអង្គចងចាំ

កម្មវិធីបន្ថែមស៊ីមេទ្រី

អារេមេគុណ

ដើមឈើ Adder

ដំណើរការលទ្ធផល

dout

ibstart ifactor dfactor មិនត្រឹមត្រូវ
កត្តា

តក្កវិជ្ជាគ្រប់គ្រង
រូបភាពទី 4.6. ដ្យាក្រាមប្លុកមុខងារ

obstart rfi ហួសសុពលភាព

12 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
ទិន្នន័យ និងមេគុណត្រូវបានរក្សាទុកក្នុងការចងចាំផ្សេងគ្នាដែលបង្ហាញជាអង្គចងចាំម៉ាស៊ីន និងមេគុណមេគុណក្នុងដ្យាក្រាមខាងលើ។ ឧបករណ៍បន្ថែមស៊ីមេទ្រីត្រូវបានប្រើប្រសិនបើមេគុណស៊ីមេទ្រី។ អារេមេគុណមានមេគុណមួយ ឬច្រើនអាស្រ័យលើការកំណត់របស់អ្នកប្រើ។ មែកធាង adder អនុវត្តផលបូកនៃផលិតផល។ អាស្រ័យលើការកំណត់រចនាសម្ព័ន្ធ មែកធាងបន្ថែម ឬផ្នែកមួយរបស់វាត្រូវបានអនុវត្តនៅខាងក្នុងប្លុក DSP ។ ប្លុកដំណើរការទិន្នផលអនុវត្តការកាត់បន្ថយទទឹងទិន្នផល និងការត្រួតពិនិត្យភាពជាក់លាក់។ ប្លុកនេះមានតក្កវិជ្ជាដើម្បីគាំទ្រប្រភេទផ្សេងគ្នានៃការបង្គត់ និងការហៀរ។ ប្លុកដែលមានស្លាក Control Logic គ្រប់គ្រងកាលវិភាគនៃទិន្នន័យ និងប្រតិបត្តិការនព្វន្ធដោយផ្អែកលើប្រភេទនៃតម្រង (interpolation, decimation ឬ multi-channel) និង multiplier multiplexing ។
អង្គចងចាំម៉ាស៊ីន និងមេគុណត្រូវបានគ្រប់គ្រងខុសៗគ្នាសម្រាប់ការកំណត់រចនាសម្ព័ន្ធផ្សេងគ្នានៃតម្រង FIR ។ រូបភាព 4.7 បង្ហាញការចាត់ចែងអង្គចងចាំសម្រាប់ 16-tap, 3-channel, symmetric FIR filter ជាមួយមេគុណពីរ។

រូបភាព 4.7 ។ ប៉ះ និងមេគុណការគ្រប់គ្រងអង្គចងចាំសម្រាប់ Sampតម្រង FIR
នៅក្នុងដ្យាក្រាម មានអង្គចងចាំម៉ាស៊ីនពីរ និងអង្គចងចាំមេគុណសម្រាប់មេគុណនីមួយៗ។ ជម្រៅនៃអង្គចងចាំនីមួយៗគឺ ceil(taps/2/multiplier) *channel ដែលមាន 12 នៅក្នុង ex នេះample ដែលប្រតិបត្តិករ ceil(x) ត្រឡប់ចំនួនគត់បន្ទាប់ទៀត ប្រសិនបើអាគុយម៉ង់ x ជាប្រភាគ។

៤.៤. កំណត់រចនាសម្ព័ន្ធស្នូលតម្រង FIR
៤.៤.១. ជម្រើសស្ថាបត្យកម្ម
ជម្រើសសម្រាប់ចំនួនឆានែល ចំនួននៃការចុច និងប្រភេទតម្រងគឺឯករាជ្យ និងបានបញ្ជាក់ដោយផ្ទាល់នៅក្នុងផ្ទាំងស្ថាបត្យកម្មនៃចំណុចប្រទាក់ស្នូល IP (សូមមើលការកំណត់ប៉ារ៉ាម៉ែត្រសម្រាប់ព័ត៌មានលម្អិត)។ ប្រសិនបើត្រូវការ decimator polyphase ឬ interpolator នោះ decimation ឬ interpolation factor អាចត្រូវបានបញ្ជាក់ដោយផ្ទាល់នៅក្នុង interface។ កត្តា decimation ឬ interpolation ក៏អាចត្រូវបានបញ្ជាក់តាមរយៈច្រកបញ្ចូលក្នុងអំឡុងពេលប្រតិបត្តិការដោយជ្រើសរើសជម្រើសអថេរដែលត្រូវគ្នា។ ប្រសិនបើជម្រើសកត្តាអថេរ decimation (ឬ Variable interpolation) factor ត្រូវបានជ្រើសរើស កត្តា deciation (ឬ interpolation) អាចប្រែប្រួលពីពីរទៅ deciation factor (ឬ Interpolation factor) តាមរយៈច្រកបញ្ចូល។
៤.៤.១.១. មេគុណជាក់លាក់ មេគុណនៃតម្រងត្រូវបានបញ្ជាក់ដោយប្រើមេគុណ file. មេគុណ file គឺជាអត្ថបទ file ជាមួយមេគុណមួយក្នុងមួយជួរ។ ប្រសិនបើមេគុណស៊ីមេទ្រី ប្រអប់ធីក មេគុណស៊ីមេទ្រីត្រូវតែពិនិត្យ ដូច្នេះស្នូល IP ប្រើឧបករណ៍បន្ថែមស៊ីមេទ្រី ដើម្បីកាត់បន្ថយចំនួនមេគុណដែលបានប្រើ។ ប្រសិនបើប្រអប់មេគុណស៊ីមេទ្រីត្រូវបានធីក នោះមានតែមេគុណពាក់កណ្តាលប៉ុណ្ណោះដែលត្រូវបានអានពីមេគុណ file. សម្រាប់តម្រងមេគុណស៊ីមេទ្រី n-tap ចំនួននៃ

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
មេគុណអានពីមេគុណ file គឺស្មើនឹង ceil(n/2)។ សម្រាប់តម្រងពហុឆានែល មេគុណសម្រាប់ឆានែល 0 ត្រូវបានបញ្ជាក់ជាមុន បន្ទាប់មកវាសម្រាប់ឆានែល 1 និងបន្តបន្ទាប់ទៀត។ សម្រាប់តម្រងពហុឆានែល មានជម្រើសមួយដើម្បីបញ្ជាក់ថាតើមេគុណខុសគ្នាសម្រាប់ឆានែលនីមួយៗ ឬដូចគ្នា (ទូទៅ) សម្រាប់ឆានែលទាំងអស់។ ប្រសិនបើមេគុណគឺជារឿងធម្មតានោះ មានតែសំណុំនៃមេគុណប៉ុណ្ណោះដែលត្រូវការបញ្ជាក់នៅក្នុងមេគុណ file. តម្លៃមេគុណនៅក្នុង file អាចជាខ្ទង់ណាមួយ (ទសភាគ គោលដប់ប្រាំមួយ ឬគោលពីរ) ដែលជ្រើសរើសដោយអ្នកប្រើប្រាស់។ ប្រតិបត្តិករអវិជ្ជមាន unary ត្រូវបានប្រើលុះត្រាតែមេគុណត្រូវបានបញ្ជាក់ក្នុងខ្ទង់ទសភាគ។ សម្រាប់លេខគោលដប់ប្រាំមួយ និងគោលពីរ លេខត្រូវតែតំណាងជាទម្រង់បំពេញពីរ។ អតីតampមេគុណ le file ក្នុងទម្រង់ទសភាគសម្រាប់ 11tap សំណុំមេគុណ 16 ប៊ីតត្រូវបានផ្តល់ឱ្យខាងក្រោម។ នៅក្នុងនេះអតីតample មេគុណគោលពីរចំណុចគឺ 0. -556 -706 -857 -419 1424 5309 11275 18547 25649 30848 32758 អតីតampមេគុណ le file ជាទម្រង់ចំណុចអណ្តែតសម្រាប់ករណីខាងលើ នៅពេលដែលទីតាំងចំណុចគោលពីរនៃមេគុណគឺ 8 ត្រូវបានផ្តល់ឱ្យខាងក្រោម។ មេគុណនឹងត្រូវបានធ្វើបរិមាណដើម្បីអនុលោមតាមទិន្នន័យប្រភាគ 16.8 ដែល 16 គឺជាទទឹងពេញលេញនៃមេគុណ ហើយ 8 គឺជាទទឹងនៃផ្នែកប្រភាគ។ -2.1719 -2.7578 -3.3477 -1.6367 5.5625 20.7383 44.043 72.45 100.0191 120.5 127.96 ប្រសិនបើប្រអប់ធីកមេគុណដែលអាចផ្ទុកឡើងវិញបាន នោះមេគុណផ្ទុកឡើងវិញនៃ IR កំឡុងពេលប្រតិបត្តិការ។ ជាមួយនឹងជម្រើសនេះមេគុណដែលចង់បានត្រូវតែត្រូវបានផ្ទុកមុនពេលប្រតិបត្តិការនៃតម្រង។ មេគុណត្រូវតែផ្ទុកតាមលំដាប់ជាក់លាក់ដែលត្រូវបានកំណត់ដោយកម្មវិធីដែលផ្គត់ផ្គង់ជាមួយស្នូល IP ។ ស្នូល IP ក៏អាចធ្វើការបញ្ជាទិញឡើងវិញខាងក្នុងជាជម្រើសផងដែរ ទោះបីជាប្រើប្រាស់ធនធានច្រើនក៏ដោយ។ ប្រសិនបើជម្រើសនេះគឺចង់បាន ប្រអប់ធីក Reorder Coefficients Inside អាចត្រូវបានគូសធីក។ ជាមួយនឹងជម្រើសនេះ មេគុណអាចត្រូវបានផ្ទុកតាមលំដាប់លំដោយធម្មតាទៅស្នូល។
៤.៤.១.២. Multiplier Multiplexing Factor ទិន្នផល និងការប្រើប្រាស់ធនធានអាចត្រូវបានគ្រប់គ្រងដោយកំណត់តម្លៃត្រឹមត្រូវទៅប៉ារ៉ាម៉ែត្រកត្តាពហុគុណ។ ប្រតិបត្តិការប៉ារ៉ាឡែលពេញលេញ (ទិន្នន័យលទ្ធផលមួយក្នុងមួយវដ្តនាឡិកា) អាចសម្រេចបានដោយកំណត់កត្តាពហុគុណទៅជា 4.4.1.2។ ប្រសិនបើកត្តាពហុគុណត្រូវបានកំណត់ទៅតម្លៃអតិបរមាដែលបង្ហាញក្នុងចំណុចប្រទាក់ ប្រតិបត្តិការស៊េរីពេញលេញត្រូវបានគាំទ្រហើយវាត្រូវចំណាយពេលរហូតដល់ n នាឡិកាដើម្បីគណនាទិន្នន័យលទ្ធផលមួយ sample ដែលជាកន្លែងដែល n គឺជាចំនួននៃ taps សម្រាប់តម្រង FIR មិនស៊ីមេទ្រី និងពាក់កណ្តាលចំនួន taps សម្រាប់តម្រង FIR ស៊ីមេទ្រី។ តម្លៃអតិបរមានៃកត្តាពហុគុណសម្រាប់ការកំណត់រចនាសម្ព័ន្ធផ្សេងគ្នានៃតម្រង n-tap FIR ត្រូវបានផ្តល់ឱ្យក្នុងតារាង 4.1 ។

14 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

តារាង 4.1 ។ កត្តាពហុគុណអតិបរមាសម្រាប់ការកំណត់រចនាសម្ព័ន្ធផ្សេងៗគ្នា*

ប្រភេទ FIR មិនស៊ីមេទ្រីស៊ីមេទ្រីពាក់កណ្តាលក្រុម

អត្រាតែមួយ n Ceil(n/2) floor((n+1)/4)+1

Interpolator with Factor=i Ceil(n/i) Ceil(n/2i) floor((n+1)/4)

*ចំណាំ៖ ជាន់ប្រតិបត្តិករ (x) ត្រឡប់ចំនួនគត់ទាបបន្ទាប់ ប្រសិនបើ x ជាតម្លៃប្រភាគ។

ឧបករណ៍បំបែកជាមួយកត្តា Ceil(n/d) Ceil(n/2d) floor((n+1)/8)+1

៤.៤.២. ជម្រើសបញ្ជាក់ I/O
វត្ថុបញ្ជានៅក្នុងផ្ទាំង I/O Specifications interface ត្រូវបានប្រើដើម្បីកំណត់ទទឹង និងវិធីសាស្ត្រជាក់លាក់ផ្សេងៗនៅក្នុងផ្លូវទិន្នន័យ។ ទទឹង និងទីតាំងចំណុចគោលពីរនៃទិន្នន័យបញ្ចូល និងមេគុណអាចត្រូវបានកំណត់ដោយឯករាជ្យ។ ពីទទឹងទិន្នន័យបញ្ចូល ទទឹងមេគុណ និងចំនួននៃការប៉ះ ទទឹងទិន្នផលភាពជាក់លាក់ពេញលេញ និងទីតាំងពិតនៃចំណុចគោលពីរនៃទិន្នផលត្រូវបានជួសជុលដោយស្វ័យប្រវត្តិ។ ទិន្នផលភាពជាក់លាក់ពេញលេញត្រូវបានបំប្លែងទៅជាទទឹងទិន្នផលដែលបានបញ្ជាក់ដោយអ្នកប្រើប្រាស់ដោយទម្លាក់ប៊ីតសំខាន់ៗ (LS) និងប៊ីតសំខាន់ៗ (MS) មួយចំនួន ហើយដោយដំណើរការការបង្គត់ និងហៀរដែលបានបញ្ជាក់។ ទិន្នផលត្រូវបានបញ្ជាក់ដោយទទឹងទិន្នផល និងប៉ារ៉ាម៉ែត្រទីតាំងចំណុចគោលពីរទិន្នផល។
៤.៤.២.១. ការបង្គត់
ជម្រើសទាំងប្រាំខាងក្រោមត្រូវបានគាំទ្រសម្រាប់ការបង្គត់៖ · គ្មាន បោះបង់ប៊ីតទាំងអស់នៅខាងស្តាំនៃលទ្ធផលប៊ីតដែលសំខាន់តិចបំផុត ហើយទុកឱ្យលទ្ធផលមិនត្រូវបានកែតម្រូវ។ · បង្រួបបង្រួមទៅចំនួនវិជ្ជមានបន្ថែមទៀតដែលជិតបំផុត។ · ការបង្គត់ឆ្ងាយពីសូន្យ បង្គត់ឆ្ងាយពីសូន្យ ប្រសិនបើផ្នែកប្រភាគគឺពិតប្រាកដមួយពាក់កណ្តាល។ · ការបង្គត់ឆ្ពោះទៅរកសូន្យ បង្គត់ឆ្ពោះទៅរកសូន្យ ប្រសិនបើផ្នែកប្រភាគគឺពិតប្រាកដមួយពាក់កណ្តាល។ · ការបង្គត់បង្គត់បង្គត់ទៅតម្លៃដែលនៅជិតបំផុត ប្រសិនបើផ្នែកប្រភាគគឺពិតប្រាកដមួយពាក់កណ្តាល។

៤.៤.៣. ជម្រើសនៃការអនុវត្ត
៤.៤.៣.១. ប្រភេទអង្គចងចាំ
ស្នូល FIR Filter IP ប្រើអង្គចងចាំសម្រាប់រក្សាទុកទិន្នន័យម៉ាស៊ីនពន្យាពេល មេគុណ និងសម្រាប់ការកំណត់រចនាសម្ព័ន្ធ ទិន្នន័យបញ្ចូល ឬលទ្ធផលមួយចំនួន។ ចំនួនអង្គចងចាំដែលបានប្រើអាស្រ័យទៅលើប៉ារ៉ាម៉ែត្រជាច្រើនរួមមានទទឹងទិន្នន័យ ចំនួននៃការចុច ប្រភេទតម្រង ចំនួនប៉ុស្តិ៍ និងមេគុណស៊ីមេទ្រី។ ក្នុងករណីភាគច្រើន មេគុណនីមួយៗត្រូវការឯកតាអង្គចងចាំទិន្នន័យមួយ និងឯកតាអង្គចងចាំមេគុណមួយ។ Interpolation ឬ decimation filters អាចប្រើបន្ថែមនូវ input ឬ output buffers។ ជម្រើសចំណុចប្រទាក់ប្រភេទអង្គចងចាំអាចត្រូវបានប្រើដើម្បីបញ្ជាក់ថាតើ EBR ឬអង្គចងចាំដែលបានចែកចាយត្រូវបានប្រើសម្រាប់ទិន្នន័យ មេគុណ ការផ្ទុកបញ្ចូល និងទិន្នផល។ ជម្រើសដែលហៅថា Auto ទុកជម្រើសនោះទៅឧបករណ៍បង្កើត IP ដែលប្រើ EBR ប្រសិនបើអង្គចងចាំជ្រៅជាង 128 ទីតាំង ហើយអង្គចងចាំដែលបានចែកចាយបើមិនដូច្នេះទេ។

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

៤.៥. ការពិពណ៌នាអំពីសញ្ញា
ការពិពណ៌នាអំពីច្រកបញ្ចូល/ទិន្នផល (I/O) សម្រាប់ស្នូល IP តម្រង FIR ត្រូវបានផ្តល់ជូនក្នុងតារាង 4.2 ។

តារាង 4.2 ។ និយមន័យច្រកកម្រិតកំពូល

ច្រក

ប៊ីត

ទូទៅខ្ញុំ / អូ

clk

rstn

ឌីន

ទទឹងបញ្ចូលទិន្នន័យ

មិនត្រឹមត្រូវ

dout ហួសសុពលភាព
rfi

ទទឹងលទ្ធផល 1
1

នៅពេលដែលមេគុណដែលអាចផ្ទុកឡើងវិញបានត្រូវបានជ្រើសរើស

ខូហ្វីន

កំណត់ចំណាំ 1*

ខូហ្វវេ

អាយ/អូ

ការពិពណ៌នា

នាឡិកាប្រព័ន្ធសម្រាប់ទិន្នន័យ និងគ្រប់គ្រងការបញ្ចូល និងលទ្ធផល។

សញ្ញាកំណត់ឡើងវិញកម្រិតទាបអសមកាលប្រព័ន្ធធំទូលាយ។

បញ្ចូលទិន្នន័យ។

បញ្ចូលសញ្ញាត្រឹមត្រូវ។ ទិន្នន័យបញ្ចូលត្រូវបានអានតែនៅពេល

មិនត្រឹមត្រូវគឺខ្ពស់។

ទិន្នន័យលទ្ធផល។

គុណភាពបង្ហាញទិន្នន័យលទ្ធផល។ ទិន្នន័យលទ្ធផលចេញមានសុពលភាពតែនៅពេល

សញ្ញានេះគឺខ្ពស់។

រួចរាល់សម្រាប់ការបញ្ចូល។ ទិន្នផលនេះនៅពេលដែលខ្ពស់បង្ហាញថា IP

ស្នូលត្រៀមរួចរាល់ក្នុងការទទួលទិន្នន័យបញ្ចូលបន្ទាប់។ ទិន្នន័យត្រឹមត្រូវអាច

ត្រូវបានអនុវត្តនៅ din លុះត្រាតែ rfi ខ្ពស់ក្នុងអំឡុងពេលនាឡិកាមុន។

វដ្ត។

ការបញ្ចូលមេគុណ។ មេគុណត្រូវតែផ្ទុក

តាមរយៈច្រកនេះនៅក្នុងលំដាប់ជាក់លាក់មួយ។ យោងទៅផ្នែក

អន្តរកម្មជាមួយស្នូល IP តម្រង FIR សម្រាប់ព័ត៌មានលម្អិត។

នៅពេលអះអាង តម្លៃនៅលើឡានក្រុងនឹងត្រូវសរសេរទៅក្នុង

មេគុណការចងចាំ។

coefset

ការបញ្ចូលនេះត្រូវបានប្រើដើម្បីផ្តល់សញ្ញាដល់តម្រងដើម្បីប្រើថ្មីៗ

សំណុំមេគុណផ្ទុក។ សញ្ញានេះត្រូវតែលោតខ្ពស់សម្រាប់

វដ្តនាឡិកាមួយបន្ទាប់ពីការផ្ទុកសំណុំមេគុណទាំងមូល

ដោយប្រើ coeffin និង coeffwe ។

នៅពេលដែលចំនួនឆានែលធំជាង 1

ibstart

ចាប់ផ្តើមប្លុកបញ្ចូល។ សម្រាប់ការកំណត់រចនាសម្ព័ន្ធពហុឆានែល ការបញ្ចូលនេះ។

កំណត់ឆានែល 0 នៃការបញ្ចូល។

ចាប់ផ្តើម

ប្លុកលទ្ធផលចាប់ផ្តើម។ សម្រាប់ការកំណត់រចនាសម្ព័ន្ធពហុឆានែល

លទ្ធផលកំណត់ឆានែល 0 ។

នៅពេលដែលកត្តាបំប្លែងអថេរ ឬកត្តាទសភាគអថេរត្រូវបានពិនិត្យ

ifactor

ceil(Log2(Interpolation

តម្លៃកត្តាអន្តរប៉ូល។

កត្តា + 1))

dfactor

ceil(Log2(កត្តាទសភាគ+1))

តម្លៃកត្តាទសភាគ

កត្តា

កំណត់កត្តាអន្តរប៉ូល ឬកត្តាទសភាគ។

ជម្រើស I/Os

បើកនាឡិកា។ ខណៈពេលដែលសញ្ញានេះត្រូវបានបដិសេធ ស្នូលនឹង

មិនអើពើនឹងធាតុចូលសមកាលកម្មផ្សេងទៀតទាំងអស់ ហើយរក្សាចរន្តរបស់វា។

រដ្ឋ

កំណត់ឡើងវិញសមកាលកម្ម។ នៅពេលអះអាងយ៉ាងហោចណាស់មួយនាឡិកា

វដ្ត ការចុះឈ្មោះទាំងអស់នៅក្នុងស្នូល IP ត្រូវបានចាប់ផ្តើមដើម្បីកំណត់ឡើងវិញ

រដ្ឋ។

កំណត់សម្គាល់៖ 1. Width សម្រាប់ប្រភេទដែលបានចុះហត្ថលេខា និង symmetric interpolation គឺ Coefficients width +1។ 2. Width សម្រាប់ unsigned និង symmetric interpolation គឺ Coefficients width +2។ 3. Width សម្រាប់ករណីផ្សេងទៀតទាំងអស់គឺ Coefficients width។

16 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

៤.៦. អន្តរកម្មជាមួយ FIR Filter IP Core
៤.៦.១. ចំណុចប្រទាក់ទិន្នន័យ
ទិន្នន័យត្រូវបានបញ្ចូលទៅក្នុងស្នូលតាមរយៈ din និងចេញពីស្នូលតាមរយៈ dout ។

៤.៦.២. ឆានែលច្រើន។
សម្រាប់ការអនុវត្តពហុឆានែល ច្រកពីរគឺ ibstart និង obstart មាននៅក្នុងស្នូល IP ដើម្បីធ្វើសមកាលកម្មលេខឆានែល។ ធាតុបញ្ចូល ibstart ត្រូវបានប្រើដើម្បីកំណត់ទិន្នន័យឆានែល 0 ដែលត្រូវបានអនុវត្តនៅធាតុបញ្ចូល។ ទិន្នផល obstart ឡើងខ្ពស់ក្នុងពេលដំណាលគ្នាជាមួយនឹងទិន្នន័យទិន្នផលឆានែល 0 ។

៤.៦.៣. កត្តាអន្តរប៉ូលអថេរ/ទសភាគ
នៅពេលដែលកត្តា interpolation (ឬ decimation) មានភាពប្រែប្រួល ច្រក ifactor (ឬ dfactor) និង factoret ត្រូវបានបន្ថែមទៅស្នូល IP ។ កត្តា interpolation (ឬ decimation) ដែលបានអនុវត្តនៅលើ port ifactor (ឬ dfactor) ត្រូវបានកំណត់នៅពេលដែលកត្តាសញ្ញា strobe ខ្ពស់។ នៅពេលដែលកត្តា interpolation (ឬ decimation) ផ្លាស់ប្តូរ ទិន្នផល rfi ថយចុះសម្រាប់វដ្តពីរបី។ នៅពេលដែលវាឡើងខ្ពស់ម្តងទៀត តម្រងដំណើរការជាតម្រង interpolating (ឬ decimating) ដែលត្រូវគ្នាទៅនឹងតម្លៃកត្តាថ្មី។

៤.៦.៤. មេគុណដែលអាចផ្ទុកឡើងវិញបាន។
នៅពេលជ្រើសរើសមេគុណដែលអាចផ្ទុកឡើងវិញបាន ច្រកបន្ថែមពីរគឺ coeffin និង coeffwe ត្រូវបានប្រើដើម្បីផ្ទុកមេគុណឡើងវិញ។ មេគុណទាំងអស់ត្រូវផ្ទុកក្នុងមួយបាច់ ខណៈពេលដែលរក្សាសញ្ញា coeffwe ខ្ពស់ក្នុងអំឡុងពេលទាំងមូលនៃការផ្ទុក។ បន្ទាប់ពីមេគុណទាំងអស់ត្រូវបានផ្ទុក មេគុណសញ្ញាបញ្ចូលត្រូវតែមានជីពចរខ្ពស់សម្រាប់វដ្តនាឡិកាមួយដើម្បីឱ្យមេគុណថ្មីមានប្រសិទ្ធភាព។
មានវិធីពីរយ៉ាងដែលមេគុណអាចត្រូវបានអនុវត្តសម្រាប់ការផ្ទុកអង្គចងចាំមេគុណឡើងវិញ ដូចដែលបានបញ្ជាក់ដោយប៉ារ៉ាម៉ែត្រ Reorder Coefficients Inside។
នៅពេលដែល Reorder Coefficients Inside មិនត្រូវបានជ្រើសរើស មេគុណត្រូវតែអនុវត្តក្នុងលំដាប់ជាក់លាក់មួយសម្រាប់ការផ្ទុកអង្គចងចាំមេគុណឡើងវិញ។ មេគុណឆៅ ដូចដែលបានបញ្ជាក់នៅក្នុងមេគុណ fileអាចត្រូវបានបំលែងទៅជាលំដាប់ដែលអាចផ្ទុកឡើងវិញបានដោយប្រើកម្មវិធីបង្កើតមេគុណ coeff_gen.exe (សម្រាប់វីនដូ) ដែលមាននៅក្រោមថតឯកសារ gui ក្នុងថតដំឡើង IP (សម្រាប់ឧ។ample នៅក្រោមថត C:LatticeCorefir_core_v6.0gui)។ ឈ្មោះកម្មវិធីបង្កើតមេគុណសម្រាប់ UNIX និង Linux គឺ coeff_gen_s និង coeff_gen_l រៀងគ្នា។ សម្រាប់ Windows កម្មវិធីត្រូវបានហៅដូចខាងក្រោម:
coeff_gen.exefile_name>.lpc
ចំណាំ៖ ប្រសិនបើនៅក្នុង lpc fileតម្លៃនៃប៉ារ៉ាម៉ែត្រ varcoeff= គឺបាទ សូមប្តូរវាទៅ No មុនពេលបង្កើត ROM files ដោយដៃ។
ពាក្យបញ្ជានេះបំប្លែងមេគុណនៅក្នុងការបញ្ចូល fileដូចដែលបានលើកឡើងដោយសហសេវិកfile= ប៉ារ៉ាម៉ែត្រក្នុង lpc fileដល់លំដាប់មេគុណដែលអាចផ្ទុកបាន។ file ហៅថា coeff.mem ។ ចំណាំថាទិន្នផល file អាចមានមេគុណច្រើនជាងពីដើមដោយសារការបញ្ចូលមេគុណសូន្យ។ មេគុណទាំងអស់នៅក្នុងទិន្នផល fileរួមទាំងលេខសូន្យ ត្រូវតែអនុវត្តជាបន្តបន្ទាប់តាមរយៈច្រក coeffin ។ ដើម្បីទទួលបានលំដាប់នៃការអនុវត្តមេគុណ សូមកែសម្រួលមេគុណបញ្ចូល file ជាមួយនឹងលេខបន្តបន្ទាប់គ្នា (ឧទាហរណ៍ 1,2) ហើយ IP នឹងដំណើរការ file ដោយស្វ័យប្រវត្តិ។ នៅក្នុងរបៀបមេគុណដែលអាចផ្ទុកឡើងវិញបាន ស្នូលនឹងមិនរួចរាល់សម្រាប់ប្រតិបត្តិការទេ (ទិន្នផល rfi នឹងមិនខ្ពស់ទេ) រហូតដល់មេគុណត្រូវបានផ្ទុក ហើយមេគុណត្រូវបានអះអាងខ្ពស់។
នៅពេលដែលប៉ារ៉ាម៉ែត្រ Reorder Coefficients Inside ត្រូវបានជ្រើសរើស មេគុណនឹងត្រូវបានតម្រៀបឡើងវិញនៅខាងក្នុង IP core ដោយមិនតម្រូវឱ្យមានការរៀបចំឡើងវិញដោយដៃដែលបានពិពណ៌នាពីមុន។ ជាមួយនឹងជម្រើសនេះ ការតម្រៀបតក្កវិជ្ជាត្រូវបានបន្ថែមទៅស្នូល IP ហើយអ្នកប្រើប្រាស់អាចអនុវត្តមេគុណក្នុងលំដាប់ធម្មតា។
ក្នុងរបៀបនេះ ប្រសិនបើប៉ារ៉ាម៉ែត្រមេគុណស៊ីមេទ្រីត្រូវបានជ្រើសរើស នោះមានតែពាក់កណ្តាលនៃមេគុណដែលផ្តល់នឹងត្រូវបានប្រើ។ សម្រាប់អតីតample ប្រសិនបើលំដាប់បញ្ចូលមេគុណឆៅគឺ៖ 1 2 3 4 5 6 5 4 3 2 1 មេគុណដែលត្រូវប្រើនឹងមាន 1 2 3 4 5 6 ។
ស្រដៀងគ្នានេះដែរ ប្រសិនបើ Half Band ត្រូវបានជ្រើសរើស មេគុណបញ្ចូលទាំងអស់នៅក្នុងទីតាំងស្មើគ្នា លើកលែងតែផ្នែកចុងក្រោយ នឹងត្រូវបានលុបចោល។ សម្រាប់អតីតample ប្រសិនបើលំដាប់បញ្ចូលមេគុណឆៅគឺ៖ 1 0 2 0 3 0 4 0 5 6 5 0 4 0 3 0 2 0 1 មេគុណដែលនឹងត្រូវប្រើនឹងមាន 1 2 3 4 5 6 ។
ចំណាំ៖ ប្រសិនបើប៉ារ៉ាម៉ែត្រ varcoeff= ក្នុង lpc file ត្រូវបានកំណត់ទៅ បាទ/ចាស ប្តូរវាទៅ ទេ មុនពេលបង្កើតមេគុណថ្មី។ file.

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
៤.៧. ការកំណត់ពេលវេលា
ដ្យាក្រាមកំណត់ពេលវេលាសម្រាប់ស្នូល FIR Filter IP ត្រូវបានផ្តល់ឱ្យក្នុងរូបភាព 4.8 ដល់រូបភាព 4.17 ។ ចំណាំថាមានការកំណត់ពេលវេលាខុសៗគ្នាសម្រាប់កម្មវិធីតម្រង FIR ជាក់លាក់ដោយប្រើឧបករណ៍ Lattice XP2/ECP3/ECP5 ។ រូបភាពទី 4.8 ដល់រូបភាព 4.11 អនុវត្តចំពោះកម្មវិធី FIR ទាំងអស់។
៤.៧.១. ការកំណត់ពេលវេលាអាចអនុវត្តបានចំពោះឧបករណ៍ទាំងអស់។
រូបភាព 4.8 ។ ឆានែលតែមួយ តម្រង FIR អត្រាតែមួយជាមួយនឹងការបញ្ចូលជាបន្តបន្ទាប់

រូបភាព 4.9 ។ ឆានែលតែមួយ តម្រង FIR អត្រាតែមួយដែលមានចន្លោះនៅក្នុងរូបភាពបញ្ចូល 4.10 ។ កត្តាកំណត់សញ្ញា
រូបភាព 4.11 ។ មេគុណផ្ទុកឡើងវិញ

18 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
៤.៧.២. ការកំណត់ពេលវេលាអាចអនុវត្តបានចំពោះការអនុវត្ត LatticeXP4.7.2, LatticeECP2 និង LatticeECP3
បន្ថែមពីលើតួលេខពីមុន រូបភាពទី 4.12 ដល់រូបភាព 4.14 អនុវត្តក្នុងការប្រើឧបករណ៍ទាំងពីរ LatticeXP2, LatticeECP3 និង LatticeECP5៖ ស៊ីមេទ្រីអវិជ្ជមាន ក្រុមពាក់កណ្តាល កត្តាបំប្លែងអថេរ និងទសភាគ និងកម្មវិធីដោយប្រើមេគុណ 36×36 ។
រូបភាព 4.12 ។ តម្រង FIR អត្រាតែមួយឆានែលច្រើន (3 ប៉ុស្តិ៍)

រូបភាព 4.13 ។ ពហុប៉ុស្តិ៍ (3 ប៉ុស្តិ៍) អ្នកអន្តរប៉ូល (កត្តា 3)

រូបភាព 4.14 ។ ពហុប៉ុស្តិ៍ (3 ប៉ុស្តិ៍) ធាតុបំបែក (កត្តា 3)

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
៤.៧.៣. ការកំណត់ពេលវេលាអាចអនុវត្តបានចំពោះការអនុវត្ត LatticeECP4.7.3 និង LatticeECP3
ដូចដែលបានបញ្ជាក់ពីមុន រូបភាព 4.15 ដល់រូបភាព 4.17 អនុវត្តចំពោះឧបករណ៍ LatticeECP3 និង Lattice ECP5 ទាំងអស់ ក្រៅពីឧបករណ៍ដែលបានរាយបញ្ជីជាពិសេសនៅក្នុងផ្នែកមុន។

រូបភាព 4.15 ។ តម្រង FIR អត្រាតែមួយឆានែលច្រើន (3 ប៉ុស្តិ៍)

រូបភាព 4.16 ។ ពហុប៉ុស្តិ៍ (3 ប៉ុស្តិ៍) អ្នកអន្តរប៉ូល (កត្តា 3)

រូបភាព 4.17 ។ ពហុប៉ុស្តិ៍ (3 ប៉ុស្តិ៍) ធាតុបំបែក (កត្តា 3)

20 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

5. ការកំណត់ប៉ារ៉ាម៉ែត្រ

ឧបករណ៍ IPexpress និង Clarity Designer ត្រូវបានប្រើដើម្បីបង្កើត IP និងម៉ូឌុលស្ថាបត្យកម្មនៅក្នុងកម្មវិធី Diamond ។ អ្នកអាចយោងទៅលើផ្នែកបង្កើត IP Core និងការវាយតម្លៃអំពីរបៀបបង្កើត IP ។
តារាង 5.1 ផ្តល់នូវបញ្ជីនៃប៉ារ៉ាម៉ែត្រកំណត់រចនាសម្ព័ន្ធអ្នកប្រើប្រាស់សម្រាប់ស្នូល IP តម្រង FIR ។ ការកំណត់ប៉ារ៉ាម៉ែត្រត្រូវបានបញ្ជាក់ដោយប្រើចំណុចប្រទាក់ FIR Filter IP core configuration interface នៅក្នុង IPexpress ឬ Clarity Designer ។ ជម្រើសប៉ារ៉ាម៉ែត្រស្នូល FIR Filter IP ជាច្រើនត្រូវបានបែងចែកនៅទូទាំងផ្ទាំងចំណុចប្រទាក់ជាច្រើនដូចដែលបានពិពណ៌នានៅក្នុងជំពូកនេះ។

តារាង 5.1 ។ ការបញ្ជាក់ប៉ារ៉ាម៉ែត្រសម្រាប់ FIR Filter IP Core

ប៉ារ៉ាម៉ែត្រ

ជួរ

ភាពជាក់លាក់នៃតម្រង

ចំនួនឆានែល

២៩ ដល់ ៣៨

ចំនួននៃការប៉ះ

២៩ ដល់ ៣៨

ប្រភេទតម្រង

{អត្រាទោល, អន្តរប៉ូល័រ, លេខទសភាគ}

កត្តាអន្តរប៉ូល។

២៩ ដល់ ៣៨

កត្តាអន្តរប៉ូលអថេរ

{បាទ ទេ}

កត្តាទសភាគ

២៩ ដល់ ៣៨

កត្តាទសភាគអថេរ

{បាទ ទេ}

ភាពជាក់លាក់នៃមេគុណ

មេគុណដែលអាចផ្ទុកឡើងវិញបាន។

{បាទ ទេ}

តម្រៀបមេគុណខាងក្នុងឡើងវិញ

{បាទ ទេ}

មេគុណកំណត់

{ទូទៅ មួយក្នុងមួយប៉ុស្តិ៍}

មេគុណស៊ីមេទ្រី

{បាទ ទេ}

ស៊ីមេទ្រីអវិជ្ជមាន

{បាទ ទេ}

ក្រុមតន្រ្តីពាក់កណ្តាល

{បាទ ទេ}

មេគុណ radix

{ចំណុចអណ្តែត, ទសភាគ, គោលដប់ប្រាំមួយ, គោលពីរ}

មេគុណ file

វាយឬរុករក

ជម្រើសកម្រិតខ្ពស់

កត្តាពហុគុណ

ចំណាំ 1 ចំណាំ 2

ចំនួនប្លុក SysDSP ក្នុងមួយជួរ

៥ – ចំណាំ ៣

លក្ខណៈពិសេស I/O

ប្រភេទទិន្នន័យបញ្ចូល

{បានចុះហត្ថលេខា មិនបានចុះហត្ថលេខា}

ទទឹងបញ្ចូលទិន្នន័យ

២៩ ដល់ ៣៨

បញ្ចូលទិន្នន័យទីតាំងចំណុចគោលពីរ

-2 ដើម្បីបញ្ចូលទិន្នន័យទទឹង + 2

ប្រភេទមេគុណ

{បានចុះហត្ថលេខា មិនបានចុះហត្ថលេខា}

ទទឹងមេគុណ

២៩ ដល់ ៣៨

មេគុណទីតាំងចំណុចគោលពីរ

-2 ទៅ ទទឹងមេគុណ + 2

ទទឹងទិន្នផល

4 ទៅ ទទឹងទិន្នផលអតិបរមា

លទ្ធផលទីតាំងចំណុចគោលពីរ

(4+ បញ្ចូលទិន្នន័យទីតាំងចំណុចគោលពីរ + មេគុណទីតាំងចំណុចគោលពីរ ទទឹងទិន្នផលអតិបរមា) ទៅ (ទទឹងលទ្ធផល + បញ្ចូលទិន្នន័យគោលពីរ
ទីតាំងចំណុច + មេគុណទីតាំងចំណុចគោលពីរ – 4)

ការត្រួតពិនិត្យភាពជាក់លាក់

ហៀរសំបោរ

{តិត្ថិភាព រុំព័ទ្ធ}
{គ្មាន, បង្គត់ឡើង, បង្គត់ឆ្ងាយពីសូន្យ, ជុំឆ្ពោះទៅរកសូន្យ, ការបង្គត់បង្គត់}

លំនាំដើម
4 64 អត្រាទោល 2 គ្មាន 2 ទេ។
បាទ/ចាស ទេ ទេ ទេ ទេ ទេ គ្មានទសភាគ –
ចំណាំ ១ ចំណាំ ២
ចុះហត្ថលេខា 16
ចុះហត្ថលេខា 16 0 38 0
តិត្ថិភាព គ្មាន

ប្រភេទអង្គចងចាំទិន្នន័យ ប្រភេទអង្គចងចាំមេគុណ ប្រភេទអង្គចងចាំបញ្ចូល ប្រភេទអង្គចងចាំ

{EBR, ចែកចាយ, ស្វ័យប្រវត្តិ}

EBR

{EBR, ចែកចាយ, ស្វ័យប្រវត្តិ}

EBR

{EBR, ចែកចាយ, ស្វ័យប្រវត្តិ}

EBR

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

ប៉ារ៉ាម៉ែត្រ

ជួរ

លំនាំដើម

ប្រភេទសតិបណ្ដោះអាសន្នលទ្ធផល

{EBR, ចែកចាយ, ស្វ័យប្រវត្តិ}

EBR

ការបង្កើនប្រសិទ្ធភាព

{តំបន់ ល្បឿន}

{តំបន់}

ច្រកស្រេចចិត្ត

{បាទ ទេ}

ទេ

{បាទ ទេ}

ទេ

ជម្រើសសំយោគ

ដែនកំណត់ប្រេកង់

1 400

300

កំណត់ចំណាំ៖

1. កត្តាពហុគុណត្រូវបានកំណត់ដោយចំនួនប្លុក DSP នៅក្នុងឧបករណ៍ (A) និងចំនួនពិតប្រាកដនៃប្លុក DSP a

តម្រូវការរចនា (ខ) ។ នៅពេល A> B កត្តាពហុគុណត្រូវបានកំណត់ទៅ 1; បើមិនដូច្នោះទេតម្លៃនឹងធំជាង 1 ។

2. សូមមើល Multiplier Multiplexing Factor សម្រាប់ព័ត៌មានលម្អិត។ 3. ចំនួនអតិបរិមានៃប្លុក DSP ដែលមាននៅក្នុងជួរដេកមួយនៅក្នុងឧបករណ៍ដែលបានជ្រើសរើស។

តម្លៃលំនាំដើមដែលបង្ហាញក្នុងទំព័រខាងក្រោមគឺជាតម្លៃដែលប្រើសម្រាប់ការរចនាឯកសារយោង FIR Filter ។ ជម្រើសស្នូល IP សម្រាប់ផ្ទាំងនីមួយៗត្រូវបានពិភាក្សាលម្អិតបន្ថែមទៀត។

៥.១. ផ្ទាំងស្ថាបត្យកម្ម
រូបភាព 5.1 បង្ហាញមាតិកានៃផ្ទាំងស្ថាបត្យកម្ម។

រូបភាព 5.1 ។ ផ្ទាំងស្ថាបត្យកម្មនៃ FIR Filter IP Core Interface

22 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

តារាង 5.2 ។ ធាតុចំណុចប្រទាក់ផ្ទាំងស្ថាបត្យកម្ម
ចំនួនឆានែល ចំនួននៃតម្រង ប្រភេទនៃតម្រង កត្តាអន្តរប៉ូលអថេរ កត្តាអន្តរប៉ូលអថេរ កត្តាអថេរ កត្តាទសភាគអថេរ មេគុណដែលអាចផ្ទុកឡើងវិញបាន តម្រៀបមេគុណខាងក្នុង
មេគុណកំណត់ស៊ីមេទ្រីមេគុណ
ក្រុមតន្រ្តីពាក់កណ្តាលស៊ីមេទ្រីអវិជ្ជមាន
មេគុណ Radix

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
ការពិពណ៌នា
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ចំនួនឆានែល។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ចំនួននៃការប៉ះ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ថាតើតម្រងគឺជាអត្រាទោល interpolator ឬ deciator ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់តម្លៃនៃកត្តា interpolation ថេរ។ នៅពេលដែលប្រភេទ FIR គឺជាការបំភាន់ តម្លៃគួរតែមានពី 2 ទៅ 256។ បើមិនដូច្នេះទេ វានឹងត្រូវបានកំណត់ទៅ 1 ដោយស្វ័យប្រវត្តិ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ថាតើកត្តា interpolation ត្រូវបានជួសជុលនៅពេលបង្កើត IP ឬអថេរកំឡុងពេលដំណើរការ។ ប្រសិនបើវាត្រូវបានធីក កត្តា interpolation ត្រូវបានកំណត់តាមរយៈច្រកបញ្ចូល ifactor នៅពេលដែលកត្តាមានកម្រិតខ្ពស់។ ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់តម្លៃនៃកត្តាទសភាគថេរ។ នៅពេលប្រភេទ FIR គឺជាការទសភាគ តម្លៃគួរតែមានពី 2 ទៅ 256។ បើមិនដូច្នេះទេ វានឹងត្រូវបានកំណត់ទៅ 1 ដោយស្វ័យប្រវត្តិ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ថាតើកត្តាទសភាគត្រូវបានជួសជុលនៅពេលបង្កើត IP ឬអថេរកំឡុងពេលដំណើរការ។ ប្រសិនបើវាត្រូវបានធីក កត្តាទសភាគត្រូវបានកំណត់តាមរយៈច្រកបញ្ចូល dfactor នៅពេលដែលកត្តាមានកម្រិតខ្ពស់។ ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ថាតើមេគុណត្រូវបានជួសជុល ឬអាចផ្ទុកឡើងវិញបាន។ ប្រសិនបើបានពិនិត្យ មេគុណអាចត្រូវបានផ្ទុកឡើងវិញក្នុងអំឡុងពេលប្រតិបត្តិការស្នូលដោយប្រើមេគុណច្រកបញ្ចូល។
នៅពេលដែលមេគុណអាចផ្ទុកឡើងវិញបាន ពួកគេត្រូវតែបញ្ចូលក្នុងលំដាប់ជាក់លាក់មួយ។ ការបញ្ជាទិញឡើងវិញអាចត្រូវបានធ្វើដោយប្រើកម្មវិធីដែលបានផ្គត់ផ្គង់រួមជាមួយស្នូល IP ។ ទោះជាយ៉ាងណាក៏ដោយ ស្នូលក៏ផ្តល់នូវជម្រើសសម្រាប់ការបញ្ជាទិញផ្នែករឹងឡើងវិញដោយចំណាយធនធានផ្នែករឹងបន្ថែម។ ប្រសិនបើជម្រើសនេះត្រូវបានជ្រើសរើស មេគុណអាចត្រូវបានបញ្ចូលក្នុងលំដាប់ធម្មតាទៅស្នូល ហើយស្នូលនឹងតម្រៀបផ្នែកខាងក្នុងឡើងវិញតាមតម្រូវការ។ ជម្រើសនេះមិនមានទេនៅពេលដែលប្រភេទតម្រងគឺជា interpolator ហើយមេគុណស៊ីមេទ្រីត្រូវបានបើក។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ថាតើសំណុំមេគុណដូចគ្នាត្រូវបានប្រើសម្រាប់ប៉ុស្តិ៍ទាំងអស់ ឬសំណុំមេគុណឯករាជ្យត្រូវបានប្រើសម្រាប់ឆានែលនីមួយៗ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ថាតើមេគុណស៊ីមេទ្រីឬអត់។ ប្រសិនបើវាត្រូវបានគូសធីក មានតែពាក់កណ្តាលមួយនៃចំនួនមេគុណ (ប្រសិនបើចំនួនម៉ាស៊ីនគឺសេស តម្លៃពាក់កណ្តាលត្រូវបានបង្គត់ទៅចំនួនគត់បន្ទាប់ទៀត) ត្រូវបានអានពីការចាប់ផ្តើម file.
ប្រសិនបើនេះត្រូវបានពិនិត្យ មេគុណត្រូវបានចាត់ទុកថាជាស៊ីមេទ្រីអវិជ្ជមាន។ នោះគឺជាពាក់កណ្តាលទីពីរនៃមេគុណត្រូវបានធ្វើឡើងស្មើនឹងអវិជ្ជមាននៃមេគុណពាក់កណ្តាលទីមួយដែលត្រូវគ្នា។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ថាតើតម្រងពាក់កណ្តាលត្រូវបានដឹង។ ប្រសិនបើវាត្រូវបានគូសធីក មានតែពាក់កណ្តាលមួយនៃចំនួនមេគុណ (ប្រសិនបើចំនួននៃការប៉ះគឺសេស តម្លៃពាក់កណ្តាលត្រូវបានបង្គត់ទៅចំនួនគត់បន្ទាប់ទៀត) ត្រូវបានអានពីការចាប់ផ្តើម file.
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់រ៉ាឌីកសម្រាប់មេគុណនៅក្នុងមេគុណ file. សម្រាប់ខ្ទង់ទសភាគ តម្លៃអវិជ្ជមានមានសញ្ញាដក unary មុន។ សម្រាប់លេខគោលដប់ប្រាំមួយ (គោលដប់ប្រាំមួយ) និងរ៉ាឌីកាល់គោលពីរ តម្លៃអវិជ្ជមានត្រូវតែសរសេរជាទម្រង់បំពេញបន្ថែមរបស់ 2 ដោយប្រើខ្ទង់ជាច្រើនដូចដែលបានបញ្ជាក់ដោយប៉ារ៉ាម៉ែត្រទទឹងមេគុណ។ មេគុណចំណុចអណ្តែតត្រូវបានបញ្ជាក់ក្នុងទម្រង់ . ដែលលេខ 'n' តំណាងឱ្យផ្នែកចំនួនគត់ និងខ្ទង់ 'd' ដែលជាផ្នែកទសភាគ។ តម្លៃនៃមេគុណចំណុចអណ្តែតត្រូវតែស្របជាមួយប៉ារ៉ាម៉ែត្រទីតាំងចំណុចគោលពីរនៃទទឹងមេគុណ និងមេគុណ។ សម្រាប់អតីតampលេ ប្រសិនបើ . គឺ 8.4 ហើយប្រភេទមេគុណមិនត្រូវបានចុះហត្ថលេខា តម្លៃនៃមេគុណគួរតែស្ថិតនៅចន្លោះ 0 និង 11111111.1111 (255.9375) ។

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
មេគុណធាតុចំណុចប្រទាក់ File
កត្តាពហុគុណ
ចំនួនប្លុក sysDSP ក្នុងមួយជួរ

ការពិពណ៌នា
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ឈ្មោះ និងទីតាំងនៃមេគុណ file. ប្រសិនបើមេគុណ file មិនត្រូវបានបញ្ជាក់ តម្រងត្រូវបានចាប់ផ្តើមជាមួយនឹងសំណុំមេគុណលំនាំដើម។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់កត្តាពហុគុណ។ ប៉ារ៉ាម៉ែត្រនេះគួរតែត្រូវបានកំណត់ទៅ 1 សម្រាប់កម្មវិធីប៉ារ៉ាឡែលពេញលេញ និងតម្លៃអតិបរមាដែលគាំទ្រនៅក្នុងចំណុចប្រទាក់សម្រាប់កម្មវិធីស៊េរីពេញលេញ។
ប៉ារ៉ាម៉ែត្រនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ចំនួនអតិបរមានៃមេគុណ DSP ដែលត្រូវប្រើក្នុងជួរ DSP ដើម្បីសម្រេចបាននូវដំណើរការល្អបំផុត។ សម្រាប់អតីតample ប្រសិនបើឧបករណ៍គោលដៅមានមេគុណ 20 ក្នុងជួរ DSP ហើយការរចនាត្រូវការមេគុណ 22 នោះ អ្នកប្រើប្រាស់អាចជ្រើសរើសដើម្បីប្រើមេគុណ 20 ទាំងអស់ក្នុងជួរមួយ និងមេគុណពីរក្នុងជួរផ្សេងទៀត ឬតិចជាង 20 មេគុណក្នុងជួរនីមួយៗ (ឧទាហរណ៍ 8 ) ដែលអាចផ្តល់លទ្ធផលល្អប្រសើរ។ មេគុណរីករាលដាលនៅទូទាំងជួរ DSP អតិបរមាបីអាចត្រូវបានប្រើប្រាស់ក្នុងឧទាហរណ៍ FIR តែមួយ។ ប៉ារ៉ាម៉ែត្រនេះមានសុពលភាពតែលើឧបករណ៍ LatticeECP3 និង ECP5 ប៉ុណ្ណោះ។

៥.២. ផ្ទាំងបញ្ជាក់ I/O
រូបភាព 5.2 បង្ហាញមាតិកានៃផ្ទាំង I/O Specification ។

រូបភាព 5.2 ។ ផ្ទាំងបញ្ជាក់ I/O នៃ FIR Filter IP Core Interface

24 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

តារាង 5.3 ។ ធាតុចំណុចប្រទាក់ផ្ទាំងបញ្ជាក់ I/O
បញ្ចូលទិន្នន័យ ប្រភេទបញ្ចូលទិន្នន័យ ទទឹង បញ្ចូលទិន្នន័យ ទីតាំងគោលពីរ មេគុណទីតាំង ប្រភេទមេគុណ ទទឹង មេគុណគោលពីរ ទីតាំងចំណុចគោល ទទឹងលទ្ធផល
លទ្ធផលពិន្ទុគោលពីរ
ហូរហៀរ
ការបង្គត់

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
ការពិពណ៌នា
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ប្រភេទទិន្នន័យបញ្ចូលថាបានចុះហត្ថលេខា ឬមិនបានចុះហត្ថលេខា។ ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ទិន្នន័យបញ្ចូល twwiod'tsh.complement number ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ទីតាំងនៃចំណុចគោលពីរនៅក្នុងទិន្នន័យបញ្ចូល។ លេខនេះបញ្ជាក់ទីតាំងប៊ីតនៃចំណុចគោលពីរពី LSB នៃទិន្នន័យបញ្ចូល។ ប្រសិនបើលេខគឺសូន្យ ចំនុចគឺនៅខាងស្ដាំបន្ទាប់ពី LSB ប្រសិនបើវិជ្ជមានគឺនៅខាងឆ្វេង LSB ហើយប្រសិនបើអវិជ្ជមានគឺនៅខាងស្តាំ LSB ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ប្រភេទមេគុណថាបានចុះហត្ថលេខា ឬមិនបានចុះហត្ថលេខា។ ប្រសិនបើប្រភេទត្រូវបានចុះហត្ថលេខា នោះទិន្នន័យមេគុណត្រូវបានបកស្រាយថាជាលេខបំពេញបន្ថែមរបស់ 2។ ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ទទឹងមេគុណ។ ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ទីតាំងនៃចំណុចគោលពីរនៅក្នុងមេគុណ។ លេខនេះបញ្ជាក់ទីតាំងប៊ីតនៃចំណុចគោលពីរពី LSB នៃមេគុណ។ ប្រសិនបើលេខគឺសូន្យ ចំណុចគឺត្រឹមត្រូវបន្ទាប់ពី LSB; ប្រសិនបើវិជ្ជមាន វាគឺនៅខាងឆ្វេង LSB ហើយប្រសិនបើអវិជ្ជមាន គឺនៅខាងស្តាំ LSB ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ទទឹងទិន្នន័យលទ្ធផល។ ទទឹងទិន្នផលភាពជាក់លាក់ពេញលេញអតិបរមាត្រូវបានកំណត់ដោយទទឹងទិន្នផលអតិបរមា = ទទឹងទិន្នន័យបញ្ចូល + ទទឹងមេគុណ + ស៊ីអ៊ីល (Log2(ចំនួនម៉ាស៊ីន/កត្តាអន្តរប៉ូល))។ ទិន្នផលរបស់ស្នូលជាធម្មតាជាផ្នែកមួយនៃទិន្នផលភាពជាក់លាក់ពេញលេញដែលស្មើនឹងទទឹងទិន្នផល និងស្រង់ចេញដោយផ្អែកលើប៉ារ៉ាម៉ែត្រទីតាំងចំណុចគោលពីរផ្សេងគ្នា។ ទម្រង់សម្រាប់ទិន្នផលភាពជាក់លាក់ពេញលេញខាងក្នុងត្រូវបានបង្ហាញជាអត្ថបទឋិតិវន្តនៅជាប់នឹងការគ្រប់គ្រងទទឹងលទ្ធផលនៅក្នុងចំណុចប្រទាក់។ ទម្រង់ត្រូវបានបង្ហាញជា WF ដែល W គឺជាទទឹងទិន្នផលភាពជាក់លាក់ពេញលេញ ហើយ F គឺជាទីតាំងនៃចំណុចគោលពីរពី LSB នៃទិន្នផលភាពជាក់លាក់ពេញលេញ រាប់ទៅខាងឆ្វេង។ សម្រាប់អតីតample ប្រសិនបើ WF គឺ 16.4 នោះតម្លៃលទ្ធផលនឹងជា yyyyyyyyyyyyyyyyy.yyyy ក្នុង binary radix.For example, 110010010010.0101 ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ទីតាំងប៊ីតនៃចំណុចគោលពីរពី LSB នៃលទ្ធផលស្នូលពិតប្រាកដ។ ប្រសិនបើលេខគឺសូន្យ ចំនុចគឺនៅខាងស្ដាំបន្ទាប់ពី LSB ប្រសិនបើវិជ្ជមានគឺនៅខាងឆ្វេង LSB ហើយប្រសិនបើអវិជ្ជមានគឺនៅខាងស្តាំ LSB ។ លេខនេះ រួមជាមួយនឹងប៉ារ៉ាម៉ែត្រ Output width កំណត់ពីរបៀបដែលទិន្នផលស្នូលពិតប្រាកដត្រូវបានស្រង់ចេញពីទិន្នផលភាពជាក់លាក់ពេញលេញពិតប្រាកដ។ ប៉ារ៉ាម៉ែត្រត្រួតពិនិត្យភាពជាក់លាក់ Overflow និង Rounding ត្រូវបានអនុវត្តរៀងគ្នានៅពេលដែល MSBs និង LSBs ត្រូវបានលុបចោលពីលទ្ធផលភាពជាក់លាក់ពេញលេញពិតប្រាកដ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ប្រភេទនៃការត្រួតពិនិត្យលើសចំណុះត្រូវបានប្រើ។ ប៉ារ៉ាម៉ែត្រនេះអាចប្រើបាននៅពេលដែលមានតម្រូវការក្នុងការទម្លាក់ MSBs មួយចំនួនពីលទ្ធផលពិត។ ប្រសិនបើជម្រើសគឺ តិត្ថិភាព នោះតម្លៃលទ្ធផលត្រូវបានកាត់ជាអតិបរមា ប្រសិនបើវិជ្ជមាន ឬអប្បបរមា ប្រសិនបើអវិជ្ជមាន ខណៈពេលដែលការបោះបង់ MSBs ។ ប្រសិនបើការជ្រើសរើសត្រូវបានរុំព័ទ្ធ នោះ MSBs ត្រូវបានលុបចោលដោយសាមញ្ញដោយមិនធ្វើការកែតម្រូវណាមួយឡើយ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់វិធីសាស្ត្របង្គត់ នៅពេលដែលមានតម្រូវការក្នុងការទម្លាក់ LSBs មួយ ឬច្រើនពីលទ្ធផលពិត។

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
៥.៣. ផ្ទាំងអនុវត្ត
រូបភាព 5.3 បង្ហាញមាតិកានៃផ្ទាំងការអនុវត្ត។

រូបភាព 5.3 ។ ផ្ទាំងអនុវត្តនៃចំណុចប្រទាក់ IP ស្នូលតម្រង FIR

តារាង 5.4 ។ ធាតុចំណុចប្រទាក់ផ្ទាំងអនុវត្ត
ប្រភេទអង្គចងចាំទិន្នន័យ
ប្រភេទអង្គចងចាំមេគុណ
Input Buffer Type Output Buffer Type Synchronous Reset (sr) Clock Enable (ce)
ជម្រើសសំយោគការបង្កើនប្រសិទ្ធភាព

ការពិពណ៌នា
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ជ្រើសរើសប្រភេទអង្គចងចាំដែលប្រើសម្រាប់រក្សាទុកទិន្នន័យ។ ប្រសិនបើជម្រើសគឺ EBR នោះ អង្គចងចាំ RAM ដែលបង្កប់ក្នុងបន្ទះឈើត្រូវបានប្រើប្រាស់សម្រាប់ការរក្សាទុកទិន្នន័យ។ ប្រសិនបើការជ្រើសរើសត្រូវបានចែកចាយ ការចងចាំដែលបានចែកចាយផ្អែកលើតារាងរកមើលត្រូវបានប្រើសម្រាប់ការរក្សាទុកទិន្នន័យ។ ប្រសិនបើ "ស្វ័យប្រវត្តិ" ត្រូវបានជ្រើសរើស ការចងចាំ EBR ត្រូវបានប្រើសម្រាប់ទំហំអង្គចងចាំដែលជ្រៅជាង 128 ទីតាំង ហើយការចងចាំដែលបានចែកចាយត្រូវបានប្រើសម្រាប់ការចងចាំផ្សេងទៀតទាំងអស់។ ប្រសិនបើប្រភេទត្រូវបានចុះហត្ថលេខា ទិន្នន័យត្រូវបានបកស្រាយថាជាលេខបំពេញបន្ថែមរបស់ពីរ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ប្រភេទអង្គចងចាំដែលប្រើសម្រាប់រក្សាទុកមេគុណ។ ប្រសិនបើជម្រើសគឺ EBR ការចងចាំ EBR ត្រូវបានប្រើសម្រាប់ការរក្សាទុកមេគុណ។ ប្រសិនបើការជ្រើសរើសត្រូវបានចែកចាយ ការចងចាំដែលបានចែកចាយត្រូវបានប្រើសម្រាប់ការរក្សាទុកមេគុណ។ ប្រសិនបើស្វ័យប្រវត្តិត្រូវបានជ្រើសរើស ការចងចាំ EBR ត្រូវបានប្រើសម្រាប់ទំហំអង្គចងចាំដែលជ្រៅជាង 128 ទីតាំង ហើយការចងចាំដែលបានចែកចាយត្រូវបានប្រើសម្រាប់ការចងចាំផ្សេងទៀតទាំងអស់។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ប្រភេទអង្គចងចាំសម្រាប់សតិបណ្ដោះអាសន្នបញ្ចូល។ ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ប្រភេទអង្គចងចាំសម្រាប់សតិបណ្ដោះអាសន្នលទ្ធផល។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ថាតើត្រូវការច្រកកំណត់ឡើងវិញសមកាលកម្មនៅក្នុង IP ដែរឬទេ។ សញ្ញាកំណត់ឡើងវិញសមកាលកម្មកំណត់ឡើងវិញនូវការចុះឈ្មោះទាំងអស់នៅក្នុងស្នូល IP តម្រង FIR ។
ជម្រើសនេះអនុញ្ញាតឱ្យអ្នកប្រើបញ្ជាក់ថាតើត្រូវការច្រកបើកនាឡិកានៅក្នុង IP ដែរឬទេ។ ការត្រួតពិនិត្យការបើកនាឡិកាអាចត្រូវបានប្រើសម្រាប់ការសន្សំថាមពលនៅពេលដែលស្នូលមិនត្រូវបានប្រើ។ ការប្រើប្រាស់ច្រកបើកនាឡិកាបង្កើនការប្រើប្រាស់ធនធាន ហើយអាចប៉ះពាល់ដល់ដំណើរការ ដោយសារការកើនឡើងនៃការកកស្ទះផ្លូវ។
ជម្រើសនេះបញ្ជាក់វិធីសាស្ត្របង្កើនប្រសិទ្ធភាព។ ប្រសិនបើតំបន់ត្រូវបានជ្រើសរើស ស្នូលត្រូវបានធ្វើឱ្យប្រសើរសម្រាប់ការប្រើប្រាស់ធនធានទាប។ ប្រសិនបើល្បឿនត្រូវបានជ្រើសរើស ស្នូលត្រូវបានធ្វើឱ្យប្រសើរសម្រាប់ដំណើរការខ្ពស់ជាងនេះ ប៉ុន្តែជាមួយនឹងការប្រើប្រាស់ធនធានខ្ពស់ជាងបន្តិច។
Lattice LSE ឬ Synplify Pro

26 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
6. ការបង្កើត IP Core និងការវាយតម្លៃ
ជំពូកនេះផ្តល់នូវព័ត៌មានអំពីរបៀបបង្កើតស្នូល IP របស់ Lattice FIR Filter ដោយប្រើកម្មវិធី ispLEVER ឧបករណ៍ IPexpress ដែលរួមបញ្ចូលនៅក្នុងកម្មវិធី Diamond ឬ ispLEVER និងរបៀបបញ្ចូលស្នូលនៅក្នុងការរចនាកម្រិតកំពូល។
៦.១. ការផ្តល់អាជ្ញាប័ណ្ណ IP Core
អាជ្ញាប័ណ្ណស្នូល IP និងឧបករណ៍ជាក់លាក់ត្រូវបានទាមទារ ដើម្បីបើកការប្រើប្រាស់ពេញលេញ និងគ្មានដែនកំណត់នៃស្នូល IP តម្រង FIR នៅក្នុងការរចនាកម្រិតកំពូលពេញលេញ។ ការណែនាំអំពីរបៀបទទួលបានអាជ្ញាប័ណ្ណសម្រាប់ស្នូល IP របស់បន្ទះឈើត្រូវបានផ្តល់ឱ្យនៅ៖ http://www.latticesemi.com/products/intellectualproperty/aboutip/isplevercoreonlinepurchas.cfm អ្នកប្រើប្រាស់អាចទាញយក និងបង្កើត FIR Filter IP core និងវាយតម្លៃយ៉ាងពេញលេញនូវស្នូលតាមរយៈមុខងារ ការក្លែងធ្វើ និងការអនុវត្ត (ការសំយោគ ផែនទី ទីកន្លែង និងផ្លូវ) ដោយគ្មានអាជ្ញាប័ណ្ណ IP ។ FIR Filter IP core ក៏គាំទ្រសមត្ថភាពវាយតម្លៃផ្នែករឹង IP របស់ Lattice ដែលធ្វើឱ្យវាអាចបង្កើតកំណែនៃស្នូល IP ដែលដំណើរការក្នុងផ្នែករឹងក្នុងរយៈពេលកំណត់ (ប្រហែល 4 ម៉ោង) ដោយមិនទាមទារអាជ្ញាប័ណ្ណ IP ។ សូមមើលសម្រាប់ព័ត៌មានលម្អិតបន្ថែម។ ទោះជាយ៉ាងណាក៏ដោយ អាជ្ញាប័ណ្ណគឺតម្រូវឱ្យបើកដំណើរការការក្លែងធ្វើពេលវេលា ដើម្បីបើកការរចនានៅក្នុងឧបករណ៍ Diamond ឬ ispLEVER EPIC និងដើម្បីបង្កើត bitstreams ដែលមិនរួមបញ្ចូលការកំណត់ពេលវេលានៃការវាយតម្លៃផ្នែករឹង។
6.2. ការចាប់ផ្តើម
FIR Filter IP core គឺអាចទាញយកបានពីម៉ាស៊ីនមេ IP របស់ Lattice ដោយប្រើ IPexpress ឬឧបករណ៍ Clarity Designer ។ អាយភី files ត្រូវបានដំឡើងដោយស្វ័យប្រវត្តិដោយប្រើបច្ចេកវិទ្យា ispUPDATE នៅក្នុងថតណាមួយដែលកំណត់ដោយអតិថិជន។ បន្ទាប់ពីដំឡើង IP core ស្នូល IP នឹងមាននៅក្នុង IPexpress Interface ឬឧបករណ៍ Clarity Designer ។ ប្រអប់ចំណុចប្រទាក់ឧបករណ៍ IPexpress សម្រាប់ស្នូល FIR Filter IP ត្រូវបានបង្ហាញក្នុងរូបភាព 6.1 ។ ដើម្បីបង្កើតការកំណត់រចនាសម្ព័ន្ធស្នូល IP ជាក់លាក់ អ្នកប្រើប្រាស់បញ្ជាក់៖ · Project Path Path ទៅកាន់ថតដែល IP បានបង្កើត files នឹងមានទីតាំងនៅ។ · File ដាក់ឈ្មោះ ការកំណត់ឈ្មោះអ្នកប្រើប្រាស់ដែលបានផ្តល់ឱ្យស្នូល IP ដែលបានបង្កើត និងថតដែលត្រូវគ្នា និង fileស. · (ពេជ្រ) ម៉ូឌុលទិន្នផល Verilog ឬ VHDL ។ · Device Family Device Family ដែល IP នឹងត្រូវកំណត់គោលដៅ (ដូចជា LatticeXP2, LatticeECP3 និងផ្សេងៗទៀត)។ តែប៉ុណ្ណោះ
គ្រួសារដែលគាំទ្រស្នូល IP ពិសេសត្រូវបានរាយបញ្ជី។ · ឈ្មោះផ្នែក ផ្នែកគោលដៅជាក់លាក់នៅក្នុងគ្រួសារឧបករណ៍ដែលបានជ្រើសរើស។

រូបភាព 6.1 ។ ប្រអប់ប្រអប់ IPexpress

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
ចំណាំថាប្រសិនបើឧបករណ៍ IPexpress ត្រូវបានហៅចេញពីក្នុងគម្រោងដែលមានស្រាប់ ផ្លូវគម្រោង លទ្ធផលម៉ូឌុល គ្រួសារឧបករណ៍ និងឈ្មោះផ្នែកលំនាំដើមទៅប៉ារ៉ាម៉ែត្រគម្រោងដែលបានបញ្ជាក់។ សូមមើលជំនួយលើបណ្តាញ IPexpress សម្រាប់ព័ត៌មានបន្ថែម។ ដើម្បីបង្កើតការកំណត់រចនាសម្ព័ន្ធផ្ទាល់ខ្លួន អ្នកប្រើប្រាស់ចុចលើប៊ូតុង ប្ដូរតាមបំណង ក្នុងប្រអប់ឧបករណ៍ IPexpress ដើម្បីបង្ហាញចំណុចប្រទាក់កំណត់រចនាសម្ព័ន្ធស្នូល FIR Filter IP ដូចបង្ហាញក្នុងរូបភាព 6.2 ។ ពីប្រអប់នេះ អ្នកប្រើប្រាស់អាចជ្រើសរើសជម្រើសប៉ារ៉ាម៉ែត្រ IP ជាក់លាក់ចំពោះកម្មវិធីរបស់ពួកគេ។ សូមមើលការកំណត់ប៉ារ៉ាម៉ែត្រសម្រាប់ព័ត៌មានបន្ថែមអំពី FIR Filer ការកំណត់ប៉ារ៉ាម៉ែត្រស្នូល IP ។

រូបភាព 6.2 ។ ប្រអប់កំណត់រចនាសម្ព័ន្ធ
ប្រអប់ចំណុចប្រទាក់ឧបករណ៍ Clarity Designer សម្រាប់ស្នូល FIR Filter IP ត្រូវបានបង្ហាញក្នុងរូបភាព 6.3 ។ · បង្កើតការរចនា Clarity ថ្មី ជ្រើសរើសដើម្បីបង្កើតបញ្ជីគម្រោងគម្រោង Clarity Design ថ្មី ដែលស្នូល FIR IP នឹងមាន
បានបង្កើត។ · រចនាទីតាំង Clarity Design ថតគម្រោងផ្លូវ។ · ឈ្មោះរចនា Clarity Design ឈ្មោះគម្រោង។ · HDL Output Hardware Description Language Output Format (Verilog ឬ VHDL) ។ · Open Clarity design បើកគម្រោង Clarity Design ដែលមានស្រាប់។ ·រចនា File ឈ្មោះគម្រោង Clarity Design ដែលមានស្រាប់ file ជាមួយផ្នែកបន្ថែម .sbx ។

រូបភាព 6.3 ។ ប្រអប់ឧបករណ៍អ្នករចនាភាពច្បាស់លាស់

28 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
ផ្ទាំង Clarity Designer Catalog ត្រូវបានបង្ហាញក្នុងរូបភាព 6.4 ។ ដើម្បីបង្កើតការកំណត់រចនាសម្ព័ន្ធស្នូល FIR IP សូមចុចពីរដងលើឈ្មោះ IP នៅក្នុងផ្ទាំងកាតាឡុក។

រូបភាព 6.4 ។ ផ្ទាំងកាតាឡុកអ្នករចនាភាពច្បាស់លាស់
នៅក្នុងប្រអប់ Fir Filter ដែលបង្ហាញក្នុងរូបភាព 6.5 សូមបញ្ជាក់ដូចខាងក្រោម៖ · Instance Name ឈ្មោះម៉ូឌុល instance នៃ FIR IP core ។

រូបភាព 6.5 ។ ប្រអប់តម្រង Fir
ចំណាំថាប្រសិនបើឧបករណ៍ Clarity Designer ត្រូវបានហៅចេញពីក្នុងគម្រោងដែលមានស្រាប់ ទីតាំងរចនា គ្រួសារឧបករណ៍ និងឈ្មោះផ្នែកលំនាំដើមទៅកាន់ប៉ារ៉ាម៉ែត្រគម្រោងដែលបានបញ្ជាក់។ សូមមើលជំនួយកម្មវិធី Clarity Designer តាមអ៊ីនធឺណិត សម្រាប់ព័ត៌មានបន្ថែម។ ដើម្បីបង្កើតការកំណត់រចនាសម្ព័ន្ធផ្ទាល់ខ្លួន ចុចប៊ូតុង ប្ដូរតាមបំណង ក្នុងប្រអប់ឧបករណ៍អ្នករចនាភាពច្បាស់ ដើម្បីបង្ហាញចំណុចប្រទាក់ការកំណត់រចនាសម្ព័ន្ធស្នូល FIR IP ដូចដែលបានបង្ហាញក្នុងរូបភាព 6.6 ។ ពីប្រអប់នេះ អ្នកប្រើប្រាស់អាចជ្រើសរើសជម្រើសប៉ារ៉ាម៉ែត្រ IP ជាក់លាក់ចំពោះកម្មវិធីរបស់ពួកគេ។ សូមមើលការកំណត់ប៉ារ៉ាម៉ែត្រសម្រាប់ព័ត៌មានបន្ថែមអំពីការកំណត់ប៉ារ៉ាម៉ែត្រ FIR ។

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

រូបភាព 6.6 ។ ចំណុចប្រទាក់កំណត់រចនាសម្ព័ន្ធ IP

30 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
៦.៣. IPexpress-បង្កើត Files និងរចនាសម្ព័ន្ធថតកម្រិតកំពូល
នៅពេលដែលអ្នកប្រើប្រាស់ចុចប៊ូតុងបង្កើត IP ស្នូល និងការគាំទ្រ files ត្រូវបានបង្កើតនៅក្នុងថតផ្លូវគម្រោងដែលបានបញ្ជាក់។ រចនាសម្ព័ន្ធថតដែលបានបង្កើត files ត្រូវបានបង្ហាញក្នុងរូបភាព 6.7 ។

រូបភាព 6.7 ។ FIR តម្រង IP ស្នូលបង្កើតរចនាសម្ព័ន្ធថត

លំហូរនៃការរចនាសម្រាប់ IP ដែលបង្កើតឡើងដោយឧបករណ៍ IPexpress ប្រើម៉ូឌុលក្រោយសំយោគ (NGO) សម្រាប់ការសំយោគ និងគំរូការពារសម្រាប់ការក្លែងធ្វើ។ ម៉ូឌុលក្រោយសំយោគត្រូវបានប្ដូរតាមបំណង និងបង្កើតកំឡុងពេលបង្កើតឧបករណ៍ IPexpress ។
តារាង 6.1 ផ្តល់បញ្ជីនៃគន្លឹះ fileបង្កើតឡើងដោយឧបករណ៍ IPexpress ។ ឈ្មោះភាគច្រើននៃអ្នកបង្កើត files ត្រូវបានប្ដូរតាមបំណងទៅនឹងឈ្មោះម៉ូឌុលរបស់អ្នកប្រើដែលបានបញ្ជាក់នៅក្នុងឧបករណ៍ IPexpress ។ នេះ។ files បានបង្ហាញក្នុងតារាង 6.1 ទាំងអស់នៃ fileចាំបាច់ដើម្បីអនុវត្ត និងផ្ទៀងផ្ទាត់ FIR Filter IP core នៅក្នុងការរចនាកម្រិតកំពូល។

តារាង 6.1 ។ File បញ្ជី File

ការពិពណ៌នា

_inst.v

នេះ។ file ផ្តល់នូវគំរូគំរូសម្រាប់ IP ។

នេះ។ file ផ្តល់នូវរុំសម្រាប់ស្នូល FIR សម្រាប់ការក្លែងធ្វើ។

_beh.v

នេះ។ file ផ្តល់នូវគំរូក្លែងធ្វើអាកប្បកិរិយាសម្រាប់ស្នូល FIR ។

_bb.v

នេះ។ file ផ្តល់ប្រអប់ខ្មៅសំយោគសម្រាប់ការសំយោគរបស់អ្នកប្រើ។

.ngo

ង៉ូ files ផ្តល់ស្នូល IP សំយោគ។

.lpc .ipx
pmi_*.ngo *.rom

នេះ។ file មានជម្រើសឧបករណ៍ IPexpress ដែលប្រើដើម្បីបង្កើត ឬកែប្រែស្នូលនៅក្នុងឧបករណ៍ IPexpress ។ កញ្ចប់ IPexpress file (ពេជ្រតែប៉ុណ្ណោះ) ។ នេះគឺជាកុងតឺន័រដែលផ្ទុកឯកសារយោងទៅគ្រប់ធាតុទាំងអស់នៃស្នូល IP ដែលបានបង្កើតដែលទាមទារដើម្បីគាំទ្រការក្លែងធ្វើ ការសំយោគ និងការអនុវត្ត។ ស្នូល IP អាចត្រូវបានរួមបញ្ចូលនៅក្នុងការរចនារបស់អ្នកប្រើដោយការនាំចូលវា។ file ទៅគម្រោង Diamond ដែលពាក់ព័ន្ធ។
មួយ ឬច្រើន។ files អនុវត្តម៉ូឌុលអង្គចងចាំសំយោគដែលប្រើក្នុងស្នូល IP ។
នេះ។ file ផ្តល់ទិន្នន័យចាប់ផ្តើមអង្គចងចាំមេគុណតម្រង។

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

បន្ថែមខាងក្រោម files ការផ្តល់ព័ត៌មានអំពីស្ថានភាពនៃការបង្កើត IP ស្នូលក៏ត្រូវបានបង្កើតនៅក្នុងថតផ្លូវគម្រោងផងដែរ៖ · _generate.tcl ស្គ្រីប TCL ដែលអាចបង្កើត IP ឡើងវិញពីបន្ទាត់ពាក្យបញ្ជា។ · _generate.log ការសំយោគ និងកំណត់ហេតុផែនទី file. · _gen.log IPexpress កំណត់ហេតុបង្កើត IP file.
៦.៤. ការជម្រុញស្នូល
កញ្ចប់ស្នូល IP FIR Filter ដែលបានបង្កើតរួមមានប្រអប់ខ្មៅ ( _bb.v) និងឧទាហរណ៍ ( _inst.v) គំរូដែលអាចត្រូវបានប្រើដើម្បីជំរុញស្នូលក្នុងការរចនាកម្រិតកំពូល។ អតីតample RTL ប្រភពឯកសារយោងកម្រិតកំពូល file ដែលអាចត្រូវបានប្រើជាគំរូបន្ទាន់សម្រាប់ស្នូល IP ត្រូវបានផ្តល់ជូននៅក្នុង fir_eval srcrtltop ។ អ្នកក៏អាចប្រើឯកសារយោងកម្រិតកំពូលនេះជាគំរូចាប់ផ្តើមសម្រាប់កម្រិតកំពូលសម្រាប់ការរចនាពេញលេញរបស់ពួកគេ។ តាមរយៈការបង្កើតស្នូល IP ឡើងវិញជាមួយនឹងឧបករណ៍ Clarity Designer អ្នកអាចកែប្រែជម្រើសណាមួយដែលជាក់លាក់ចំពោះឧទាហរណ៍ IP ដែលមានស្រាប់។ តាមរយៈការបង្កើតស្នូល IP ឡើងវិញជាមួយនឹងឧបករណ៍ Clarity Designer អ្នកអាចបង្កើត (និងកែប្រែប្រសិនបើចាំបាច់) IP instance ថ្មីមួយជាមួយនឹងការកំណត់រចនាសម្ព័ន្ធ LPC/IPX ដែលមានស្រាប់ file.
៦.៥. កំពុងដំណើរការការក្លែងធ្វើមុខងារ
ការគាំទ្រការក្លែងធ្វើសម្រាប់ FIR Filter IP core ត្រូវបានផ្តល់ជូនសម្រាប់ Aldec Active-HDL (Verilog និង VHDL) simulator, Mentor Graphics ModelSim simulator ។ ការក្លែងធ្វើមុខងាររួមមានគំរូអាកប្បកិរិយាជាក់លាក់នៃការកំណត់រចនាសម្ព័ន្ធនៃស្នូល FIR Filter IP ។ ប្រភពនៃការលេងជាកីឡាករបម្រុងជំរុញដល់ស្នូល និងតាមដានទិន្នផលពីស្នូល។ កញ្ចប់ស្នូល IP ដែលបានបង្កើតរួមមានគំរូអាកប្បកិរិយាជាក់លាក់នៃការកំណត់រចនាសម្ព័ន្ធ ( _beh.v) សម្រាប់ការក្លែងធ្វើមុខងារនៅក្នុងថតឯកសារ root ផ្លូវគម្រោង។ ស្គ្រីបក្លែងធ្វើដែលគាំទ្រការក្លែងធ្វើវាយតម្លៃ ModelSim ត្រូវបានផ្តល់ជូននៅក្នុង fir_eval អក្សរកាត់។ ស្គ្រីបក្លែងធ្វើដែលគាំទ្រការក្លែងធ្វើវាយតម្លៃ Aldec ត្រូវបានផ្តល់ជូននៅក្នុង fir_eval simaldecscripts។ ទាំងការក្លែងធ្វើ Modelsim និង Aldec ត្រូវបានគាំទ្រតាមរយៈកៅអីសាកល្បង files បានផ្តល់នៅក្នុង fir_evaltestbench ។ ម៉ូដែលដែលត្រូវការសម្រាប់ការក្លែងធ្វើត្រូវបានផ្តល់ជូននៅក្នុងថតម៉ូដែលដែលត្រូវគ្នា។ ដើម្បីដំណើរការការក្លែងធ្វើវាយតម្លៃ Aldec៖ 1. បើក Active-HDL ។ 2. នៅក្រោមផ្ទាំង Tools ជ្រើសរើស Execute Macro។ 3. រកមើលទៅកាន់ថតឯកសារ fir_eval simaldecscripts និងប្រតិបត្តិមួយនៃ do scripts ដែលបានបង្ហាញ។ ដើម្បីដំណើរការការក្លែងធ្វើវាយតម្លៃ Modelsim៖ 1. បើក ModelSim។ 2. នៅក្រោម File ផ្ទាំង ជ្រើសរើស ផ្លាស់ប្តូរថត ហើយជ្រើសរើសថត
fir_eval អក្សរកាត់។ 3. នៅក្រោមផ្ទាំង Tools ជ្រើសរើស Execute Macro ហើយប្រតិបត្តិ ModelSim do script ដែលបានបង្ហាញ។ ចំណាំ៖ នៅពេលដែលការក្លែងធ្វើត្រូវបានបញ្ចប់ បង្អួចលេចឡើងដែលសួរថាតើអ្នកពិតជាចង់បញ្ចប់មែនទេ? ជ្រើសរើស ទេ ដើម្បីវិភាគលទ្ធផល។ ការជ្រើសរើស Yes បិទ ModelSim។
៦.៦. ការសំយោគ និងការអនុវត្តស្នូលក្នុងការរចនាកម្រិតកំពូល
ស្នូល FIR Filter IP ខ្លួនវាត្រូវបានសំយោគ និងផ្តល់ជាទម្រង់ NGO នៅពេលដែលស្នូលត្រូវបានបង្កើតតាមរយៈ IPexpress ។ អ្នកអាចរួមបញ្ចូលគ្នានូវស្នូលនៅក្នុងការរចនាកម្រិតកំពូលរបស់អ្នកដោយធ្វើឱ្យស្នូលនៅក្នុងកម្រិតកំពូលរបស់អ្នក។ file ដូចដែលបានពិពណ៌នានៅក្នុង Instantiating the Core ហើយបន្ទាប់មកសំយោគការរចនាទាំងមូលជាមួយនឹង Synplify ឬ Precision RTL Synthesis ។ អត្ថបទខាងក្រោមពិពណ៌នាអំពីលំហូរនៃការអនុវត្តការវាយតម្លៃសម្រាប់វេទិកាវីនដូ។ លំហូរសម្រាប់វេទិកាលីនុច និងយូនីក ត្រូវបានពិពណ៌នានៅក្នុង Readme file រួមបញ្ចូលជាមួយស្នូល IP ។ កម្រិតកំពូល file _top.v ត្រូវបានផ្តល់ជូននៅក្នុង fir_eval srcrtltop ។ ការអនុវត្តដោយប៊ូតុងរុញនៃការរចនាសេចក្តីយោងត្រូវបានគាំទ្រតាមរយៈគម្រោង file .ldf ដែលមានទីតាំងនៅ fir_eval implsynplify ។ ដើម្បីប្រើគម្រោងនេះ។ file នៅពេជ្រ៖

32 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

1. ជ្រើសរើស File > បើក > គម្រោង។ 2. រកមើល fir_eval implsynplify ក្នុងប្រអប់បើកគម្រោង។ 3. ជ្រើសរើស និងបើក _.ldf. នៅចំណុចនេះទាំងអស់នៃ files ត្រូវការដើម្បីគាំទ្រការសំយោគកម្រិតកំពូល និង
ការអនុវត្តនឹងត្រូវបាននាំចូលទៅក្នុងគម្រោង។ 4. ជ្រើសរើសផ្ទាំងដំណើរការនៅក្នុងបង្អួចចំណុចប្រទាក់ខាងឆ្វេង។ 5. អនុវត្តការរចនាពេញលេញតាមរយៈលំហូរចំណុចប្រទាក់ Diamond ស្តង់ដារ។
៦.៧. ការវាយតម្លៃផ្នែករឹង
FIR Filter IP core គាំទ្រសមត្ថភាពវាយតម្លៃផ្នែករឹង IP របស់ Lattice ដែលធ្វើឱ្យវាអាចបង្កើតកំណែនៃស្នូល IP ដែលដំណើរការក្នុងផ្នែករឹងក្នុងរយៈពេលកំណត់ (ប្រហែល 4 ម៉ោង) ដោយមិនចាំបាច់ទិញអាជ្ញាប័ណ្ណ IP ។ វាក៏អាចត្រូវបានប្រើដើម្បីវាយតម្លៃស្នូលនៅក្នុងផ្នែករឹងនៅក្នុងការរចនាដែលកំណត់ដោយអ្នកប្រើប្រាស់។ សមត្ថភាពវាយតម្លៃផ្នែករឹងអាចត្រូវបានបើក/បិទនៅក្នុងម៉ឺនុយលក្ខណសម្បត្តិនៃការដំឡើងមូលដ្ឋានទិន្នន័យ Build នៅក្នុងកម្មវិធីរុករកគម្រោងពេជ្រ។
៦.៧.១. បើកការវាយតម្លៃផ្នែករឹងនៅក្នុងពេជ្រ
ដើម្បីបើកការវាយតម្លៃផ្នែករឹងនៅក្នុង Diamond សូមជ្រើសរើស Project > Active Strategy > Translate Design Settings។ សមត្ថភាពវាយតម្លៃផ្នែករឹងអាចត្រូវបានបើក/បិទនៅក្នុងប្រអប់យុទ្ធសាស្ត្រ។ វាត្រូវបានបើកតាមលំនាំដើម។

៦.៨. ការធ្វើបច្ចុប្បន្នភាព/បង្កើត IP Core ឡើងវិញ
តាមរយៈការបង្កើតស្នូល IP ឡើងវិញជាមួយនឹងឧបករណ៍ IPexpress អ្នកអាចកែប្រែការកំណត់ណាមួយរបស់វារួមមានៈ ប្រភេទឧបករណ៍ វិធីសាស្ត្របញ្ចូលការរចនា និងជម្រើសណាមួយដែលជាក់លាក់ចំពោះស្នូល IP ។ ការបង្កើតឡើងវិញអាចត្រូវបានធ្វើដើម្បីកែប្រែស្នូល IP ដែលមានស្រាប់ ឬដើម្បីបង្កើតថ្មី ប៉ុន្តែស្រដៀងគ្នា។

៦.៨.១. ការបង្កើត IP Core ឡើងវិញនៅក្នុង Diamond
ដើម្បីបង្កើតស្នូល IP នៅក្នុង Diamond៖
1. នៅក្នុង IPexpress ចុចប៊ូតុងបង្កើតឡើងវិញ។ 2. នៅក្នុងការបង្កើតឡើងវិញ view នៃ IPexpress សូមជ្រើសរើសប្រភព IPX file នៃម៉ូឌុល ឬ IP ដែលអ្នកចង់បង្កើតឡើងវិញ។ 3. IPexpress បង្ហាញការកំណត់បច្ចុប្បន្នសម្រាប់ម៉ូឌុល ឬ IP នៅក្នុងប្រអប់ប្រភព។ ធ្វើការកំណត់ថ្មីរបស់អ្នកនៅក្នុងគោលដៅ
ប្រអប់។ 4. ប្រសិនបើអ្នកចង់បង្កើតសំណុំថ្មី។ files នៅក្នុងទីតាំងថ្មី កំណត់ទីតាំងថ្មីក្នុង IPX Target File ប្រអប់។ មូលដ្ឋាន
នៃ file ឈ្មោះនឹងជាមូលដ្ឋាននៃថ្មីទាំងអស់។ file ឈ្មោះ។ គោលដៅ IPX File ត្រូវតែបញ្ចប់ដោយផ្នែកបន្ថែម .ipx ។ 5. ចុចបង្កើតឡើងវិញ។ ប្រអប់របស់ម៉ូឌុលបើកបង្ហាញការកំណត់ជម្រើសបច្ចុប្បន្ន។ 6. នៅក្នុងប្រអប់ម៉ូឌុល សូមជ្រើសរើសជម្រើសដែលចង់បាន។
សម្រាប់ព័ត៌មានបន្ថែមអំពីជម្រើស សូមចុចជំនួយ។ ផងដែរ សូមពិនិត្យមើលផ្ទាំងអំពីក្នុង IPexpress សម្រាប់តំណភ្ជាប់ទៅកាន់កំណត់ចំណាំបច្ចេកទេស និងការណែនាំអ្នកប្រើប្រាស់។ IP អាចមកជាមួយព័ត៌មានបន្ថែម។
នៅពេលជម្រើសផ្លាស់ប្តូរ ដ្យាក្រាមគ្រោងការណ៍នៃម៉ូឌុលផ្លាស់ប្តូរដើម្បីបង្ហាញ I/O និងធនធានឧបករណ៍ដែលម៉ូឌុលត្រូវការ។
7. ដើម្បីនាំចូលម៉ូឌុលទៅក្នុងគម្រោងរបស់អ្នក ប្រសិនបើវាមិននៅទីនោះទេ សូមជ្រើសរើស Import IPX to Diamond Project (មិនមាននៅក្នុងរបៀប stand-alone)។
8. ចុចបង្កើត។ 9. ពិនិត្យផ្ទាំងបង្កើតកំណត់ហេតុ ដើម្បីពិនិត្យមើលការព្រមាន និងសារកំហុស។ 10. ចុចបិទ។ កញ្ចប់ IPexpress file (.ipx) ដែលគាំទ្រដោយ Diamond មានឯកសារយោងទៅលើធាតុទាំងអស់នៃស្នូល IP ដែលបានបង្កើតដែលតម្រូវឱ្យគាំទ្រការក្លែងធ្វើ ការសំយោគ និងការអនុវត្ត។ ស្នូល IP អាចត្រូវបានរួមបញ្ចូលនៅក្នុងការរចនារបស់អ្នកប្រើដោយនាំចូល .ipx file ទៅគម្រោង Diamond ដែលពាក់ព័ន្ធ។ ដើម្បីផ្លាស់ប្តូរការកំណត់ជម្រើសនៃម៉ូឌុល ឬ IP ដែលមាននៅក្នុងគម្រោងរចនារួចហើយ សូមចុចពីរដងលើ .ipx របស់ម៉ូឌុល file នៅក្នុង File បញ្ជី view. វាបើក IPexpress ហើយប្រអប់របស់ម៉ូឌុលបង្ហាញការកំណត់ជម្រើសបច្ចុប្បន្ន។ បន្ទាប់មកទៅជំហានទី 6 ខាងលើ។

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
៦.៩. ការបង្កើត IP Core ឡើងវិញនៅក្នុងឧបករណ៍អ្នករចនា Clarity
ដើម្បីបង្កើតស្នូល IP ឡើងវិញនៅក្នុង Clarity Designer: 1. នៅក្នុងផ្ទាំង Clarity Designer Builder ចុចខាងស្តាំលើ IP instance ដែលមានស្រាប់ ហើយជ្រើសរើស Config។ 2. នៅក្នុងប្រអប់ម៉ូឌុល សូមជ្រើសរើសជម្រើសដែលចង់បាន។
សម្រាប់ព័ត៌មានបន្ថែមអំពីជម្រើស សូមចុចជំនួយ។ អ្នកក៏អាចចុចលើផ្ទាំងអំពីនៅក្នុងបង្អួចអ្នករចនា Clarity សម្រាប់តំណភ្ជាប់ទៅកាន់កំណត់ចំណាំបច្ចេកទេស និងការណែនាំអ្នកប្រើប្រាស់។ IP អាចមកជាមួយព័ត៌មានបន្ថែម។ នៅពេលជម្រើសផ្លាស់ប្តូរ ដ្យាក្រាមគ្រោងការណ៍នៃម៉ូឌុលផ្លាស់ប្តូរដើម្បីបង្ហាញ I/O និងធនធានឧបករណ៍ដែលម៉ូឌុលត្រូវការ។ 3. ចុច Configure ។
6.10.ការបង្កើតស្នូល IP នៅក្នុងឧបករណ៍អ្នករចនាភាពច្បាស់លាស់
ដើម្បីបង្កើតស្នូល IP ឡើងវិញនៅក្នុង Clarity Designer: 1. នៅក្នុង Clarity Designer ចុចផ្ទាំង Catalog ។ 2. ចុចផ្ទាំង Import IP (នៅខាងក្រោមនៃ view) 3. ចុចរកមើល។ 4. នៅក្នុងការបើក IPX File ប្រអប់ រកមើល .ipx ឬ .lpc file នៃម៉ូឌុល។ ប្រើ .ipx ប្រសិនបើវាមាន។ 5. ចុចបើក។ 6. វាយបញ្ចូលឈ្មោះសម្រាប់ Target Instance។ ចំណាំថាឈ្មោះវត្ថុនេះមិនគួរដូចគ្នានឹង 7. IP instances ដែលមានស្រាប់នៅក្នុងគម្រោង Clarity Designer បច្ចុប្បន្នទេ។ 8. ចុច នាំចូល។ ប្រអប់របស់ម៉ូឌុលបើក។ 9. នៅក្នុងប្រអប់ ជ្រើសរើសជម្រើសដែលចង់បាន។
សម្រាប់ព័ត៌មានបន្ថែមអំពីជម្រើស សូមចុចជំនួយ។ អ្នកក៏អាចពិនិត្យមើលផ្ទាំងអំពីនៅក្នុងបង្អួច Clarity Designer សម្រាប់តំណភ្ជាប់ទៅកាន់កំណត់ចំណាំបច្ចេកទេស និងការណែនាំអ្នកប្រើប្រាស់។ IP អាចមកជាមួយព័ត៌មានបន្ថែម។ នៅពេលជម្រើសផ្លាស់ប្តូរ ដ្យាក្រាមគ្រោងការណ៍នៃម៉ូឌុលផ្លាស់ប្តូរដើម្បីបង្ហាញច្រក និងធនធានឧបករណ៍ដែលម៉ូឌុលត្រូវការ។ 10. ចុច Configure ។

34 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

ឯកសារយោង
· LatticeXP2TM Family Data Sheet (DS1009) · LatticeECP3TM Family Data Sheet (DS1021) · ECP5TM និង ECP5-5GTM Family Data Sheet (FPGA-DS-12012)

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter
ជំនួយផ្នែកបច្ចេកទេស
ដាក់ស្នើករណីជំនួយបច្ចេកទេសតាមរយៈ www.latticesemi.com/techsupport ។

36 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

ឧបសម្ព័ន្ធ A. ការប្រើប្រាស់ធនធាន
ឧបសម្ព័ន្ធនេះផ្តល់ព័ត៌មានអំពីការប្រើប្រាស់ធនធានសម្រាប់ Lattice FPGAs ដោយប្រើស្នូល FIR IP ។ ការកំណត់រចនាសម្ព័ន្ធ IP ដែលបង្ហាញក្នុងជំពូកនេះត្រូវបានបង្កើតដោយប្រើឧបករណ៍កម្មវិធី IPexpress និងឧបករណ៍ Clarity Designer ។ IPexpress និង Clarity Designer គឺជាឧបករណ៍ប្រើប្រាស់កំណត់រចនាសម្ព័ន្ធ IP Lattice ហើយត្រូវបានរួមបញ្ចូលជាលក្ខណៈស្តង់ដារនៃឧបករណ៍រចនា Diamond ។ ព័ត៌មានលំអិតទាក់ទងនឹងការប្រើប្រាស់ IPexpress និង Clarity Designer អាចរកបាននៅក្នុងប្រព័ន្ធជំនួយ IPexpress, Clarity Designer និង Diamond ។ សម្រាប់ព័ត៌មានបន្ថែមអំពីឧបករណ៍រចនាពេជ្រ សូមចូលទៅកាន់បន្ទះឈើ web គេហទំព័រ៖ www.latticesemi.com/software ។

ឧបករណ៍ LatticeECP3

តារាង A.1 ។ ការអនុវត្ត និងការប្រើប្រាស់ធនធាន (LatticeECP3)*

IPexpress User-Configurable Mode 4 channels, 64 taps, multiplier multiplexing 64

ចំណិត ៤

លូត ២៥៤

ចុះឈ្មោះ 222

DSP Slices ៤

sysMEM EBRs
2

fMAX (MHz) ២២៧

1 ឆានែល, 32 taps, ពហុគុណ 1

155

148

207

1 ឆានែល, 32 taps, ពហុគុណ 4

260

238

482

153

*ចំណាំ៖ លក្ខណៈនៃការអនុវត្ត និងការប្រើប្រាស់ត្រូវបានបង្កើតដោយផ្តោតលើឧបករណ៍ LFE3-150EA-6FN672C ដោយប្រើកម្មវិធី Lattice Diamond 3.10.2 និង Synplify Pro D-2013.09L beta software។ ការអនុវត្តអាចប្រែប្រួលនៅពេលប្រើស្នូល IP នេះក្នុងដង់ស៊ីតេ ល្បឿន ឬកម្រិតខុសគ្នានៅក្នុងគ្រួសារ LatticeECP3 ឬនៅក្នុងកំណែកម្មវិធីផ្សេង។

លេខផ្នែកបញ្ជាទិញ

លេខផ្នែកបញ្ជាទិញ (OPN) សម្រាប់ FIR Filter IP Core ដែលកំណត់គោលដៅឧបករណ៍ LatticeECP3 គឺ FIR-COMP-E3-U4 ។

ឧបករណ៍ LatticeXP2

តារាង A.2 ។ ការអនុវត្ត និងការប្រើប្រាស់ធនធាន (LatticeXP2)*

IPexpress User-Configurable Mode 4 channels, 64 taps, multiplier multiplexing 64

ចំណិត ៤

លូត ២៥៤

ចុះឈ្មោះ 165

មេគុណ 18 × 18
1

sysMEM EBRs
1

fMAX (MHz) ២២៧

1 ឆានែល, 32 taps, ពហុគុណ 1

211

418

372

189

1 ឆានែល, 32 taps, ពហុគុណ 4

159

272

304

207

*ចំណាំ៖ លក្ខណៈនៃការអនុវត្ត និងការប្រើប្រាស់ត្រូវបានបង្កើតដោយផ្តោតលើឧបករណ៍ LFXP2-40E-7F672C ដោយប្រើកម្មវិធី Lattice Diamond 3.10.2 និង Synplify Pro D-2013.09L beta software។ ការអនុវត្តអាចប្រែប្រួលនៅពេលប្រើស្នូល IP នេះក្នុងដង់ស៊ីតេ ល្បឿន ឬកម្រិតខុសគ្នានៅក្នុងគ្រួសារ LatticeXP2 ឬនៅក្នុងកំណែកម្មវិធីផ្សេង។

លេខផ្នែកបញ្ជាទិញ

លេខផ្នែកបញ្ជាទិញ (OPN) សម្រាប់ FIR Filter IP Core ដែលកំណត់គោលដៅឧបករណ៍ LatticeXP2 គឺ FIR-COMP-X2-U4 ។

ឧបករណ៍ ECP5

តារាង A.3 ។ ការអនុវត្ត និងការប្រើប្រាស់ធនធាន (LFE5U)*

Clarity User-Configurable Mode 4 channels, 64 taps, multiplier multiplexing 64

ចំណិត ៤

លូត ២៥៤

ចុះឈ្មោះ

ចំណិត DSP

sysMEM EBRs

222

fMAX (MHz)
211

1 ឆានែល, 32 taps, ពហុគុណ 1

151

148

264

1 ឆានែល, 32 taps, ពហុគុណ 4

260

239

482

177

*ចំណាំ៖ លក្ខណៈនៃការអនុវត្ត និងការប្រើប្រាស់ត្រូវបានបង្កើតកំណត់គោលដៅ LFE5UM-85F-8MG756I ដោយប្រើកម្មវិធី Lattice Diamond 3.10.2 និង Synplify Pro F-2013.09L beta software។ នៅពេលប្រើស្នូល IP នេះក្នុងដង់ស៊ីតេ ល្បឿន ឬថ្នាក់ផ្សេងគ្នានៅក្នុងគ្រួសារឧបករណ៍ ECP5 ឬនៅក្នុងកំណែកម្មវិធីផ្សេងគ្នា ដំណើរការអាចប្រែប្រួល។

លេខផ្នែកបញ្ជាទិញ

លេខផ្នែកបញ្ជាទិញ (OPN) សម្រាប់ FIR Filter IP Core ដែលកំណត់គោលដៅឧបករណ៍ ECP5 គឺ FIR-COMP-E5-U ។

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

ប្រវត្តិកែប្រែ
ការពិនិត្យឡើងវិញ 1.6, ខែមិថុនា 2021 ការពិពណ៌នាមុខងារផ្នែក

ផ្លាស់ប្តូរការសង្ខេបមាតិកាដែលបានធ្វើបច្ចុប្បន្នភាពនៅក្នុងផ្នែកមេគុណដែលអាចផ្ទុកឡើងវិញបាន។

ការពិនិត្យឡើងវិញ 1.5, ខែមិថុនា 2018 ផ្នែកទាំងអស់ ការណែនាំអំពីព័ត៌មានរហ័ស មុខងារពិពណ៌នាមុខងារ
ការកំណត់ប៉ារ៉ាម៉ែត្រ
ការបង្កើត IP Core និងការវាយតម្លៃ
ឧបសម្ព័ន្ធ A. ជំនួយផ្នែកបច្ចេកទេសនៃការប្រើប្រាស់ធនធាន

ផ្លាស់ប្តូរសេចក្តីសង្ខេប
· បានប្តូរលេខឯកសារពី IPUG79 ទៅ FPGA-IPUG-02043។
· មាតិកាដែលបានធ្វើបច្ចុប្បន្នភាព។
· ការធ្វើបច្ចុប្បន្នភាពទូទៅចំពោះតារាងព័ត៌មានរហ័ស។
· បានដកចេញបន្ទាត់ "នៅក្នុង ECP5 គាំទ្រល្បឿនលឿន។ សម្រាប់ល្បឿនទាប ការគាំទ្រសម្រាប់តម្រងពាក់កណ្តាលក្រុម។"
· បានធ្វើបច្ចុប្បន្នភាពរូបភាព 4.1 ។ ចំណុចប្រទាក់កម្រិតកំពូលសម្រាប់ FIR តម្រង IP Core ។ · សមីការដែលបានធ្វើបច្ចុប្បន្នភាពនៅក្នុងស្ថាបត្យកម្មតម្រង FIR ។ · បានធ្វើបច្ចុប្បន្នភាពរូបភាព 4.7 ចំណងជើង។ · បានធ្វើបច្ចុប្បន្នភាពផ្នែកជាក់លាក់នៃមេគុណ។ · បានធ្វើបច្ចុប្បន្នភាពតារាង 4.2 នៅក្នុងផ្នែកការពិពណ៌នាអំពីសញ្ញា។ · បានធ្វើបច្ចុប្បន្នភាពចំណុចប្រទាក់ជាមួយផ្នែក FIR Filter IP Core ។ · បានបន្ថែមបន្ទះឈើ ECP3 និង ECP5 នៅក្នុងផ្នែកការកំណត់ពេលវេលា។
· បានធ្វើបច្ចុប្បន្នភាពតារាង 5.1 ។ ការបញ្ជាក់ប៉ារ៉ាម៉ែត្រសម្រាប់ FIR Filter IP Core ។ · បានធ្វើបច្ចុប្បន្នភាពរូបភាព 5.1 ។ ផ្ទាំងស្ថាបត្យកម្មនៃ FIR Filter IP Core Interface ។ · បានធ្វើបច្ចុប្បន្នភាពតារាង 5.2 ។ ផ្ទាំងស្ថាបត្យកម្ម។ · បានធ្វើបច្ចុប្បន្នភាពតារាង 5.4 ។ ផ្ទាំងអនុវត្ត។ បានបន្ថែមការពិពណ៌នាជម្រើសសំយោគ។
· បានធ្វើបច្ចុប្បន្នភាពរូបភាព 6.1 ។ ប្រអប់ប្រអប់ IPexpress ។ · បានធ្វើបច្ចុប្បន្នភាពរូបភាព 6.2 ។ ប្រអប់កំណត់រចនាសម្ព័ន្ធ។ · បានធ្វើបច្ចុប្បន្នភាពរូបភាព 6.3 ។ ប្រអប់ឧបករណ៍អ្នករចនាភាពច្បាស់លាស់។ · បានធ្វើបច្ចុប្បន្នភាពរូបភាព 6.4 ។ ផ្ទាំងកាតាឡុកអ្នករចនាភាពច្បាស់លាស់។ · បានធ្វើបច្ចុប្បន្នភាពរូបភាព 6.5 ។ ប្រអប់តម្រង Fir ។ · បានធ្វើបច្ចុប្បន្នភាពរូបភាព 6.6 ។ ចំណុចប្រទាក់កំណត់រចនាសម្ព័ន្ធ IP ។ · បានធ្វើបច្ចុប្បន្នភាពរូបភាព 6.7 ។ FIR តម្រង IP ស្នូលបង្កើតរចនាសម្ព័ន្ធថត។
· បានធ្វើបច្ចុប្បន្នភាពតារាង A.1 ។ ការអនុវត្ត និងការប្រើប្រាស់ធនធាន (LatticeECP3)*។ · បានធ្វើបច្ចុប្បន្នភាពតារាង A.2 ។ ការអនុវត្ត និងការប្រើប្រាស់ធនធាន (LatticeXP2)*។ · បានធ្វើបច្ចុប្បន្នភាពតារាង A.3 ។ ការអនុវត្ត និងការប្រើប្រាស់ធនធាន (LFE5U)*។
·ការធ្វើបច្ចុប្បន្នភាពទូទៅ។

ការកែប្រែ 1.4, ឧសភា 2018 ផ្នែកទាំងអស់។

ផ្លាស់ប្តូរសេចក្តីសង្ខេប
· បានបន្ថែមការគាំទ្រសម្រាប់គ្រួសារ ECP5 FPGA ។ · ឯកសារដែលបានធ្វើបច្ចុប្បន្នភាពជាមួយនឹងនិមិត្តសញ្ញាសាជីវកម្មថ្មី។ · ធ្វើបច្ចុប្បន្នភាពព័ត៌មានជំនួយបច្ចេកទេស។

ការកែប្រែ 1.3, ឧសភា 2011 ផ្នែកទាំងអស់។

ផ្លាស់ប្តូរសេចក្តីសង្ខេប · បានបន្ថែមការគាំទ្រសម្រាប់មេគុណក្នុងជួរ DSP ច្រើន។ · បានផ្លាស់ប្តូរពេលវេលាចំណុចប្រទាក់សម្រាប់ការកំណត់រចនាសម្ព័ន្ធជាក់លាក់នៅក្នុងឧបករណ៍ LatticeECP3 ។

38 ទាញយកពី Arrow.com ។

FPGA-IPUG-02043-1.6

ការកែប្រែ 1.2, ខែមិថុនា 2010 ផ្នែកទាំងអស់។
ការបង្កើត និងវាយតម្លៃស្នូល IP ការពិតរហ័ស

សេចក្តីសង្ខេបនៃការផ្លាស់ប្តូរ · បានបន្ថែមការគាំទ្រសម្រាប់កម្មវិធី Diamond នៅទូទាំង។ · ឯកសារបែងចែកជាជំពូក។ បានបន្ថែមតារាងមាតិកា។ · បានបន្ថែមតារាងព័ត៌មានរហ័ស។ ·បន្ថែមមាតិកាថ្មី។

ការកែប្រែ 1.1, ខែមេសា 2009 ផ្នែកទាំងអស់។

ការផ្លាស់ប្តូរសេចក្តីសង្ខេប · បានបន្ថែមការគាំទ្រសម្រាប់គ្រួសារ LatticeECP3 FPGA ។ · អាប់ដេតឧបសម្ព័ន្ធសម្រាប់ ispLEVER 7.2 SP1 ។

ការកែប្រែ 1.0, ខែកញ្ញា 2008 ផ្នែកទាំងអស់។

ផ្លាស់ប្តូរសង្ខេបការចេញផ្សាយដំបូង។

មគ្គុទ្ទេសក៍អ្នកប្រើស្នូល IP FIR Filter

FPGA-IPUG-02043-1.6

ទាញយកពី Arrow.com ។

www.latticesemi.com

ឯកសារ/ធនធាន

LATTICE FPGA-IPUG-02043-1.6 តម្រង FIR ស្នូល IP [pdf] ការណែនាំអ្នកប្រើប្រាស់
FPGA-IPUG-02043-1.6 FIR Filter IP Core, FPGA-IPUG-02043-1.6, FIR Filter IP Core, តម្រង IP Core, IP Core, ស្នូល

ឯកសារយោង

សៀវភៅណែនាំអ្នកប្រើប្រាស់

LATTICE FPGA-IPUG-02043-1.6 FIR តម្រង IP ស្នូល មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់

FPGA-IPUG-02043-1.6 FIR តម្រង IP ស្នូល

ព័ត៌មានផលិតផល៖

លក្ខណៈពិសេស៖

សេចក្តីណែនាំអំពីការប្រើប្រាស់ផលិតផល៖

1. សេចក្តីផ្តើម៖

2. ការពិតរហ័ស៖

ឧបករណ៍ LatticeXP2៖

ឧបករណ៍ LatticeECP3៖

ឧបករណ៍ LatticeECP5៖

សំណួរគេសួរញឹកញាប់៖

សំណួរ៖ តើអ្វីជាគោលបំណងនៃ FIR Filter IP Core?

សំណួរ៖ តើគ្រួសារ FPGA ណាដែលត្រូវបានគាំទ្រដោយ FIR Filter IP
ស្នូល?

សំណួរ៖ តើឧបករណ៍រចនាអ្វីខ្លះដែលត្រូវគ្នាជាមួយ FIR Filter IP
ស្នូល?

សំណួរ៖ តើតម្រូវការប្រើប្រាស់ធនធានអ្វីខ្លះសម្រាប់ FIR?
ត្រង IP Core នៅលើឧបករណ៍ LatticeECP5?

ឯកសារ/ធនធាន

ឯកសារយោង

ទុកមតិយោបល់

FPGA-IPUG-02043-1.6 FIR តម្រង IP ស្នូល

ព័ត៌មានផលិតផល៖

លក្ខណៈ​ពិសេស៖

សេចក្តីណែនាំអំពីការប្រើប្រាស់ផលិតផល៖

1. សេចក្តីផ្តើម៖

2. ការពិតរហ័ស៖

ឧបករណ៍ LatticeXP2៖

ឧបករណ៍ LatticeECP3៖

ឧបករណ៍ LatticeECP5៖

សំណួរគេសួរញឹកញាប់៖

សំណួរ៖ តើអ្វីជាគោលបំណងនៃ FIR Filter IP Core?

សំណួរ៖ តើគ្រួសារ FPGA ណាដែលត្រូវបានគាំទ្រដោយ FIR Filter IP ស្នូល?

សំណួរ៖ តើឧបករណ៍រចនាអ្វីខ្លះដែលត្រូវគ្នាជាមួយ FIR Filter IP ស្នូល?

សំណួរ៖ តើតម្រូវការប្រើប្រាស់ធនធានអ្វីខ្លះសម្រាប់ FIR? ត្រង IP Core នៅលើឧបករណ៍ LatticeECP5?

ឯកសារ/ធនធាន

ឯកសារយោង

ទុកមតិយោបល់

បោះបង់ការឆ្លើយតប

លក្ខណៈពិសេស៖

សំណួរ៖ តើគ្រួសារ FPGA ណាដែលត្រូវបានគាំទ្រដោយ FIR Filter IP
ស្នូល?

សំណួរ៖ តើឧបករណ៍រចនាអ្វីខ្លះដែលត្រូវគ្នាជាមួយ FIR Filter IP
ស្នូល?

សំណួរ៖ តើតម្រូវការប្រើប្រាស់ធនធានអ្វីខ្លះសម្រាប់ FIR?
ត្រង IP Core នៅលើឧបករណ៍ LatticeECP5?