ಪರಿವಿಡಿ ಮರೆಮಾಡಿ

1 FPGA-IPUG-02043-1.6 FIR ಫಿಲ್ಟರ್ IP ಕೋರ್

2.2 ಉತ್ಪನ್ನ ಬಳಕೆಯ ಸೂಚನೆಗಳು:

2.2.1 1. ಪರಿಚಯ:

2.2.2 2. ತ್ವರಿತ ಸಂಗತಿಗಳು:

2.2.2.1 LatticeXP2 ಸಾಧನಗಳು:

2.2.2.2 LatticeECP3 ಸಾಧನಗಳು:

2.2.2.3 LatticeECP5 ಸಾಧನಗಳು:

2.3 FAQ:

2.3.1 ಪ್ರಶ್ನೆ: ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ನ ಉದ್ದೇಶವೇನು?

2.3.2 ಪ್ರಶ್ನೆ: FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಯಾವ FPGA ಕುಟುಂಬಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ?

2.3.3 ಪ್ರಶ್ನೆ: ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ಗೆ ಯಾವ ವಿನ್ಯಾಸ ಪರಿಕರಗಳು ಹೊಂದಿಕೊಳ್ಳುತ್ತವೆ?

2.3.4 ಪ್ರಶ್ನೆ: LatticeECP5 ಸಾಧನಗಳಲ್ಲಿ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್‌ಗೆ ಸಂಪನ್ಮೂಲ ಬಳಕೆಯ ಅಗತ್ಯತೆಗಳು ಯಾವುವು?

2.3.5 ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

2.3.5.1 ಉಲ್ಲೇಖಗಳು

FPGA-IPUG-02043-1.6 FIR ಫಿಲ್ಟರ್ IP ಕೋರ್

ಉತ್ಪನ್ನ ಮಾಹಿತಿ:

ವಿಶೇಷಣಗಳು:

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಅನ್ನು LatticeXP2 ನೊಂದಿಗೆ ಬಳಸಲು ವಿನ್ಯಾಸಗೊಳಿಸಲಾಗಿದೆ,
LatticeECP3, ಮತ್ತು LatticeECP5 FPGA ಸಾಧನಗಳು. ಇದು ಸಂರಚನೆಗಳನ್ನು ನೀಡುತ್ತದೆ
ವಿವಿಧ ಚಾನೆಲ್‌ಗಳು ಮತ್ತು ಟ್ಯಾಪ್‌ಗಳಿಗಾಗಿ, ವಿವಿಧ ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳ ಜೊತೆಗೆ
ಸಾಧನದ ಪ್ರಕಾರವನ್ನು ಆಧರಿಸಿ.

ಉತ್ಪನ್ನ ಬಳಕೆಯ ಸೂಚನೆಗಳು:

1. ಪರಿಚಯ:

ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಫಿಲ್ಟರ್ ಮಾಡಲು ಪ್ರಬಲ ಸಾಧನವಾಗಿದೆ
FPGA ಅಪ್ಲಿಕೇಶನ್‌ಗಳಲ್ಲಿ. ಇದು ಫಿನೈಟ್ ಇಂಪಲ್ಸ್ ರೆಸ್ಪಾನ್ಸ್ ಫಿಲ್ಟರಿಂಗ್ ಅನ್ನು ಒದಗಿಸುತ್ತದೆ
ಸಿಗ್ನಲ್ ಪ್ರೊಸೆಸಿಂಗ್ ಕಾರ್ಯಗಳನ್ನು ವರ್ಧಿಸುವ ಸಾಮರ್ಥ್ಯಗಳು.

2. ತ್ವರಿತ ಸಂಗತಿಗಳು:

LatticeXP2 ಸಾಧನಗಳು:

1 ಚಾನಲ್ 64 ಟ್ಯಾಪ್‌ಗಳು, 16 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು

1 ಚಾನಲ್ 24 ಟ್ಯಾಪ್‌ಗಳು, 6 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು
1 ಚಾನಲ್ 48 ಟ್ಯಾಪ್‌ಗಳು, 12 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು

ಕನಿಷ್ಠ ಸಾಧನದ ಅಗತ್ಯವಿದೆ: LFXP2-5E
ಸಂಪನ್ಮೂಲ ಬಳಕೆ: LUTs – 211, sysMEM – 4, EBRs – 250,
ನೋಂದಣಿಗಳು - 1

ಡಿಸೈನ್ ಟೂಲ್ ಬೆಂಬಲ: ಲ್ಯಾಟಿಸ್ ಡೈಮಂಡ್ 3.10, ಸಿನ್‌ಪ್ಲಿಫೈ ಪ್ರೊ
F-2012.09L-SP1, ಮಾಡೆಲ್ಸಿಮ್ SE 10.2c, ಸಕ್ರಿಯ-HDL 8.2 ಲ್ಯಾಟಿಸ್
ಆವೃತ್ತಿ

LatticeECP3 ಸಾಧನಗಳು:

4 ಚಾನಲ್‌ಗಳು 64 ಟ್ಯಾಪ್‌ಗಳು, 1 ಮಲ್ಟಿಪ್ಲೈಯರ್

1 ಚಾನಲ್ 32 ಟ್ಯಾಪ್‌ಗಳು, 32 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು
1 ಚಾನಲ್ 32 ಟ್ಯಾಪ್‌ಗಳು, 8 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು

ಕನಿಷ್ಠ ಸಾಧನದ ಅಗತ್ಯವಿದೆ: LFE3-35EA
ಸಂಪನ್ಮೂಲ ಬಳಕೆ: LUTs – 866, sysMEM – 32, EBRs – 2041,
ನೋಂದಣಿಗಳು - 64

ಡಿಸೈನ್ ಟೂಲ್ ಬೆಂಬಲ: ಲ್ಯಾಟಿಸ್ ಡೈಮಂಡ್ 3.10, ಸಿನ್‌ಪ್ಲಿಫೈ ಪ್ರೊ
F-2012.09L-SP1, ಮಾಡೆಲ್ಸಿಮ್ SE 10.2c, ಸಕ್ರಿಯ-HDL 8.2 ಲ್ಯಾಟಿಸ್
ಆವೃತ್ತಿ

LatticeECP5 ಸಾಧನಗಳು:

4 ಚಾನಲ್‌ಗಳು 64 ಟ್ಯಾಪ್‌ಗಳು, 1 ಮಲ್ಟಿಪ್ಲೈಯರ್

1 ಚಾನಲ್ 32 ಟ್ಯಾಪ್‌ಗಳು, 32 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು
1 ಚಾನಲ್ 32 ಟ್ಯಾಪ್‌ಗಳು, 8 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು

ಕನಿಷ್ಠ ಸಾಧನ ಅಗತ್ಯವಿದೆ: LFE5UM-85FEA
ಸಂಪನ್ಮೂಲ ಬಳಕೆ: LUTs – 248, sysMEM – 202, EBRs – 201,
ನೋಂದಣಿಗಳು - 2

ಡಿಸೈನ್ ಟೂಲ್ ಬೆಂಬಲ: ಲ್ಯಾಟಿಸ್ ಡೈಮಂಡ್ 3.10

FAQ:

ಪ್ರಶ್ನೆ: ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ನ ಉದ್ದೇಶವೇನು?

ಉ: ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಅನ್ನು ಫಿನೈಟ್ ಇಂಪಲ್ಸ್ ಒದಗಿಸಲು ವಿನ್ಯಾಸಗೊಳಿಸಲಾಗಿದೆ
FPGA ನಲ್ಲಿ ಸಿಗ್ನಲ್ ಪ್ರೊಸೆಸಿಂಗ್ ಕಾರ್ಯಗಳಿಗಾಗಿ ಪ್ರತಿಕ್ರಿಯೆ ಫಿಲ್ಟರಿಂಗ್ ಸಾಮರ್ಥ್ಯಗಳು
ಅಪ್ಲಿಕೇಶನ್ಗಳು.

ಪ್ರಶ್ನೆ: FIR ಫಿಲ್ಟರ್ IP ಯಿಂದ ಯಾವ FPGA ಕುಟುಂಬಗಳನ್ನು ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ
ಕೋರ್?

A: FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ LatticeXP2, LatticeECP3, ಮತ್ತು
ಲ್ಯಾಟಿಸ್ಇಸಿಪಿ 5 ಎಫ್ಪಿಜಿಎ ಕುಟುಂಬಗಳು.

ಪ್ರಶ್ನೆ: FIR ಫಿಲ್ಟರ್ IP ಯೊಂದಿಗೆ ಯಾವ ವಿನ್ಯಾಸ ಪರಿಕರಗಳು ಹೊಂದಿಕೆಯಾಗುತ್ತವೆ
ಕೋರ್?

ಉ: ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಅನ್ನು ವಿನ್ಯಾಸ ಸಾಧನಗಳೊಂದಿಗೆ ಬಳಸಬಹುದು
ಲ್ಯಾಟಿಸ್ ಡೈಮಂಡ್, ಸಿನ್‌ಪ್ಲಿಫೈ ಪ್ರೊ, ಮಾಡೆಲ್‌ಸಿಮ್ ಎಸ್‌ಇ ಮತ್ತು ಆಕ್ಟಿವ್-ಎಚ್‌ಡಿಎಲ್ ಲ್ಯಾಟಿಸ್
ಆವೃತ್ತಿ.

ಪ್ರಶ್ನೆ: ಎಫ್‌ಐಆರ್‌ಗೆ ಸಂಪನ್ಮೂಲ ಬಳಕೆ ಅಗತ್ಯತೆಗಳು ಯಾವುವು
LatticeECP5 ಸಾಧನಗಳಲ್ಲಿ IP ಕೋರ್ ಅನ್ನು ಫಿಲ್ಟರ್ ಮಾಡುವುದೇ?

A: LatticeECP5 ಸಾಧನಗಳಲ್ಲಿ, ಸಂಪನ್ಮೂಲ ಬಳಕೆಯನ್ನು ಒಳಗೊಂಡಿರುತ್ತದೆ
LUTs – 248, sysMEM – 202, EBRs – 201, ಮತ್ತು ರಿಜಿಸ್ಟರ್‌ಗಳು – 2.

View Fullscreen

ಎಫ್ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್
ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
FPGA-IPUG-02043-1.6
ಜೂನ್ 2021
Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಪರಿವಿಡಿ
ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನಲ್ಲಿನ ಸಂಕ್ಷಿಪ್ತ ರೂಪಗಳು ………………………………………………………………………………………………………… …….5 1. ಪರಿಚಯ ………………………………………………………………………………………………… ………………………………………… 6 2. ತ್ವರಿತ ಸಂಗತಿಗಳು …………………………………………………………………………………… ……………………………………………………..7 3. ವೈಶಿಷ್ಟ್ಯಗಳು ……………………………………………………………… ………………………………………………………………………… 9 4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ ………………………………………… …………………………………………………………………………………………………………………
4.1. ಇಂಟರ್ಫೇಸ್ ರೇಖಾಚಿತ್ರ ……………………………………………………………………………………………… 10 4.2. ಎಫ್ಐಆರ್ ಫಿಲ್ಟರ್ ಆರ್ಕಿಟೆಕ್ಚರ್ ………………………………………………………………………………………………………………………………………
4.2.1. ನೇರ-ರೂಪದ ಅಳವಡಿಕೆ ………………………………………………………………………………………………………….10 4.2.2. ಸಮ್ಮಿತೀಯ ಅಳವಡಿಕೆ ……………………………………………………………………………………………………………… 11 4.2.3. ಪಾಲಿಫೇಸ್ ಇಂಟರ್‌ಪೋಲೇಶನ್ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ …………………………………………………………………………………………………… 11 4.2.4. ಪಾಲಿಫೇಸ್ ಡೆಸಿಮೇಶನ್ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ……………………………………………………………………………………………………………….12 4.2.5. ಬಹು-ಚಾನೆಲ್ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್‌ಗಳು ……………………………………………………………………………………………………………….12 4.3 . ಅನುಷ್ಠಾನದ ವಿವರಗಳು ………………………………………………………………………………………………………………………………………………… .12 4.4. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಕೋರ್ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗುತ್ತಿದೆ ……………………………………………………………………………………………………………… 13 4.4.1. 13. ಆರ್ಕಿಟೆಕ್ಚರ್ ಆಯ್ಕೆಗಳು …………………………………………………………………………………………………………………….XNUMX
4.4.1.1. ಗುಣಾಂಕಗಳ ನಿರ್ದಿಷ್ಟತೆ …………………………………………………………………………………………………… 13 4.4.1.2. ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್ ……………………………………………………………………………………………….14 4.4.2. I/O ಸ್ಪೆಸಿಫಿಕೇಶನ್ ಆಯ್ಕೆಗಳು ………………………………………………………………………………………………………………………………………………… 15 4.4.2.1. 15. ರೌಂಡಿಂಗ್ ……………………………………………………………………………………………………………………………………… 4.4.3 15. ಅನುಷ್ಠಾನದ ಆಯ್ಕೆಗಳು ………………………………………………………………………………………………………………….4.4.3.1 15. ಮೆಮೊರಿ ಪ್ರಕಾರ ………………………………………………………………………………………………………………………………………………………………… 4.5 16. ಸಿಗ್ನಲ್ ವಿವರಣೆಗಳು ……………………………………………………………………………………………………………… 4.6 17. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ನೊಂದಿಗೆ ಇಂಟರ್‌ಫೇಸಿಂಗ್ ………………………………………………………………………………………………………………… 4.6.1 17. ಡೇಟಾ ಇಂಟರ್ಫೇಸ್ ……………………………………………………………………………………………… .4.6.2 17. ಬಹು ಚಾನೆಲ್‌ಗಳು …………………………………………………………………………………………………………………………….4.6.3 17. ವೇರಿಯಬಲ್ ಇಂಟರ್‌ಪೋಲೇಶನ್/ಡೆಸಿಮೇಷನ್ ಫ್ಯಾಕ್ಟರ್ …………………………………………………………………………………………………… 4.6.4 17. ಮರುಲೋಡ್ ಮಾಡಬಹುದಾದ ಗುಣಾಂಕಗಳು …………………………………………………………………………………………………………………………… 4.7 18. ಸಮಯದ ವಿಶೇಷಣಗಳು …………………………………………………………………………………………………………………………….4.7.1 18. ಎಲ್ಲಾ ಸಾಧನಗಳಿಗೆ ಅನ್ವಯವಾಗುವ ಸಮಯದ ವಿಶೇಷಣಗಳು …………………………………………………………………………………………………… 4.7.2 2. LatticeXP3, LatticeECP5 ಮತ್ತು LatticeECP19 ಇಂಪ್ಲಿಮೆಂಟೇಶನ್‌ಗಳಿಗೆ ಅನ್ವಯಿಸುವ ಸಮಯದ ವಿಶೇಷಣಗಳು …………….4.7.3 3. LatticeECP5 ಮತ್ತು LatticeECP20 ಇಂಪ್ಲಿಮೆಂಟೇಶನ್‌ಗಳಿಗೆ ಅನ್ವಯವಾಗುವ ಸಮಯದ ವಿಶೇಷಣಗಳು ………………………………..5 21. ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು ……………………………………………………………… …………………………………………………………… 5.1 22. ಆರ್ಕಿಟೆಕ್ಚರ್ ಟ್ಯಾಬ್……………………………………………………………………………………………… 5.2 24. I/O ಸ್ಪೆಸಿಫಿಕೇಶನ್ ಟ್ಯಾಬ್ ………………………………………………………………………………………………………… ..5.3 26. ಇಂಪ್ಲಿಮೆಂಟೇಶನ್ ಟ್ಯಾಬ್ …………………………………………………………………………………………………………………… 6 27 IP ಕೋರ್ ಜನರೇಷನ್ ಮತ್ತು ಮೌಲ್ಯಮಾಪನ …………………………………………………………………………………………………… 6.1. IP ಕೋರ್ಗೆ ಪರವಾನಗಿ ನೀಡುವುದು ………………………………………………………………………………………………………… .27 6.2. ಪ್ರಾರಂಭಿಸುವುದು ………………………………………………………………………………………………………… ..27 6.3. IPexpress-ರಚಿಸಲಾಗಿದೆ Files ಮತ್ತು ಉನ್ನತ ಮಟ್ಟದ ಡೈರೆಕ್ಟರಿ ರಚನೆ ………………………………………………………………………… 31 6.4. ಕೋರ್ ಅನ್ನು ತ್ವರಿತಗೊಳಿಸುವುದು…………………………………………………………………………………………………………………………………………………… 32 ಕಾರ್ಯಕಾರಿ ಸಿಮ್ಯುಲೇಶನ್ ರನ್ನಿಂಗ್ …………………………………………………………………………………………………………………………………………………………………………………………………… ಉನ್ನತ ಮಟ್ಟದ ವಿನ್ಯಾಸದಲ್ಲಿ ಕೋರ್ ಅನ್ನು ಸಂಶ್ಲೇಷಿಸುವುದು ಮತ್ತು ಕಾರ್ಯಗತಗೊಳಿಸುವುದು ……………………………………………………………… 6.5 32. ಹಾರ್ಡ್‌ವೇರ್ ಮೌಲ್ಯಮಾಪನ …………………………………………………………………………………………………………………………………………..6.6 32. ಡೈಮಂಡ್‌ನಲ್ಲಿ ಹಾರ್ಡ್‌ವೇರ್ ಮೌಲ್ಯಮಾಪನವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲಾಗುತ್ತಿದೆ……………………………………………………………………………………… 6.7 33. IP ಕೋರ್ ಅನ್ನು ನವೀಕರಿಸುವುದು/ಪುನರುತ್ಪಾದಿಸುವುದು………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… ಡೈಮಂಡ್‌ನಲ್ಲಿ IP ಕೋರ್ ಅನ್ನು ಪುನರುತ್ಪಾದಿಸುವುದು ………………………………………………………………………………………………………… 6.7.1 33. ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಟೂಲ್‌ನಲ್ಲಿ IP ಕೋರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸುವುದು……………………………………………………………………………………………………………………………………………………………………………………………………………………………… ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಟೂಲ್‌ನಲ್ಲಿ IP ಕೋರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸುವುದು ……………………………………………………………………………………..6.8 ಉಲ್ಲೇಖಗಳು …………………… ………………………………………………………………………………………………………… ..33 ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಸಹಾಯ ………………………………………………………………………………………………………… …….6.8.1 ಅನುಬಂಧ A. ಸಂಪನ್ಮೂಲ ಬಳಕೆ ………………………………………………………………………………………………… …………33 LatticeECP6.9 ಸಾಧನಗಳು ………………………………………………………………………………………………………… ………………………34

© 2008-2021 ಲ್ಯಾಟಿಸ್ ಸೆಮಿಕಂಡಕ್ಟರ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲಾ ಲ್ಯಾಟಿಸ್ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳು, ನೋಂದಾಯಿತ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳು, ಪೇಟೆಂಟ್‌ಗಳು ಮತ್ತು ಹಕ್ಕು ನಿರಾಕರಣೆಗಳನ್ನು www.latticesemi.com/legal ನಲ್ಲಿ ಪಟ್ಟಿ ಮಾಡಲಾಗಿದೆ. ಎಲ್ಲಾ ಇತರ ಬ್ರ್ಯಾಂಡ್ ಅಥವಾ ಉತ್ಪನ್ನದ ಹೆಸರುಗಳು ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳು ಅಥವಾ ಅವುಗಳ ಆಯಾ ಹೊಂದಿರುವವರ ನೋಂದಾಯಿತ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಲ್ಲಿರುವ ವಿಶೇಷಣಗಳು ಮತ್ತು ಮಾಹಿತಿಯು ಸೂಚನೆಯಿಲ್ಲದೆ ಬದಲಾವಣೆಗೆ ಒಳಪಟ್ಟಿರುತ್ತದೆ.

2 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
LatticeXP2 ಸಾಧನಗಳು ………………………………………………………………………………………………………… …….37 ECP5 ಸಾಧನಗಳು…………………………………………………………………………………………………………… ………………………………………… 37 ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ …………………………………………………………………………………… …………………………………………………… 38

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
ಅಂಕಿಅಂಶಗಳು
ಚಿತ್ರ 4.1. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ಗಾಗಿ ಉನ್ನತ ಮಟ್ಟದ ಇಂಟರ್‌ಫೇಸ್ …………………………………………………………………………………… . ನೇರ-ರೂಪದ FIR ಫಿಲ್ಟರ್ ………………………………………………………………………………………………………… .10 ಚಿತ್ರ 4.2. ಸಮ್ಮಿತೀಯ ಗುಣಾಂಕಗಳು ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಅನುಷ್ಠಾನ …………………………………………………………………………. 11 ಚಿತ್ರ 4.3. ಪಾಲಿಫೇಸ್ ಇಂಟರ್ಪೋಲೇಟರ್ ……………………………………………………………………………………………………………. 11 ಚಿತ್ರ 4.4 . ಪಾಲಿಫೇಸ್ ಡೆಸಿಮೇಟರ್ ……………………………………………………………………………………………………………… 11 ಚಿತ್ರ 4.5. ಕ್ರಿಯಾತ್ಮಕ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ ………………………………………………………………………………………………………………… 12 ಚಿತ್ರ 4.6. S ಗಾಗಿ ಟ್ಯಾಪ್ ಮತ್ತು ಗುಣಾಂಕ ಮೆಮೊರಿ ನಿರ್ವಹಣೆample FIR ಫಿಲ್ಟರ್ …………………………………………………………. 13 ಚಿತ್ರ 4.8. ಏಕ ಚಾನೆಲ್, ನಿರಂತರ ಇನ್‌ಪುಟ್‌ಗಳೊಂದಿಗೆ ಏಕ ದರದ FIR ಫಿಲ್ಟರ್ ……………………………………………………. 18 ಚಿತ್ರ 4.9. ಏಕ ಚಾನೆಲ್, ಇನ್‌ಪುಟ್‌ನಲ್ಲಿ ಅಂತರವಿರುವ ಏಕ ದರದ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ………………………………………………………………………… 18 ಚಿತ್ರ 4.10. ಫ್ಯಾಕ್ಟರ್‌ಸೆಟ್ ಸಿಗ್ನಲ್‌ಗಳು …………………………………………………………………………………………………………………………… 18 ಚಿತ್ರ 4.11. ಗುಣಾಂಕ ಮರುಲೋಡ್ ಮಾಡುವಿಕೆ ………………………………………………………………………………………………………… ..18 ಚಿತ್ರ 4.12. ಬಹು-ಚಾನೆಲ್ ಏಕ ದರದ FIR ಫಿಲ್ಟರ್ (3 ಚಾನೆಲ್‌ಗಳು) ………………………………………………………………………… 19 ಚಿತ್ರ 4.13. ಮಲ್ಟಿ-ಚಾನೆಲ್ (3 ಚಾನೆಲ್‌ಗಳು) ಇಂಟರ್‌ಪೋಲೇಟರ್ (ಫ್ಯಾಕ್ಟರ್ ಆಫ್ 3) ……………………………………………………………………… 19 ಚಿತ್ರ 4.14. ಮಲ್ಟಿ-ಚಾನೆಲ್ (3 ಚಾನೆಲ್‌ಗಳು) ಡೆಸಿಮೇಟರ್ (ಫ್ಯಾಕ್ಟರ್ ಆಫ್ 3) …………………………………………………………………………..19 ಚಿತ್ರ 4.15. ಬಹು-ಚಾನೆಲ್ ಏಕ ದರದ FIR ಫಿಲ್ಟರ್ (3 ಚಾನೆಲ್‌ಗಳು) ………………………………………………………………………… 20 ಚಿತ್ರ 4.16. ಮಲ್ಟಿ-ಚಾನೆಲ್ (3 ಚಾನೆಲ್‌ಗಳು) ಇಂಟರ್‌ಪೋಲೇಟರ್ (ಫ್ಯಾಕ್ಟರ್ ಆಫ್ 3) …………………………………………………………………………….. 20 ಚಿತ್ರ 4.17. ಮಲ್ಟಿ-ಚಾನೆಲ್ (3 ಚಾನೆಲ್‌ಗಳು) ಡೆಸಿಮೇಟರ್ (ಫ್ಯಾಕ್ಟರ್ ಆಫ್ 3) …………………………………………………………………………..20 ಚಿತ್ರ 5.1. FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಇಂಟರ್ಫೇಸ್ನ ಆರ್ಕಿಟೆಕ್ಚರ್ ಟ್ಯಾಬ್ ………………………………………………………………………… 22 ಚಿತ್ರ 5.2. FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಇಂಟರ್‌ಫೇಸ್‌ನ I/O ಸ್ಪೆಸಿಫಿಕೇಶನ್ ಟ್ಯಾಬ್ ………………………………………………………………… .. 24 ಚಿತ್ರ 5.3. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಇಂಟರ್‌ಫೇಸ್‌ನ ಇಂಪ್ಲಿಮೆಂಟೇಶನ್ ಟ್ಯಾಬ್ ………………………………………………………………… 26 ಚಿತ್ರ 6.1. IPexpress ಡೈಲಾಗ್ ಬಾಕ್ಸ್ ……………………………………………………………………………………………………………… 27 ಚಿತ್ರ 6.2. ಕಾನ್ಫಿಗರೇಶನ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್ …………………………………………………………………………………………………………………………… 28 ಚಿತ್ರ 6.3 . ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಟೂಲ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್ …………………………………………………………………………………………………………… .. 28 ಚಿತ್ರ 6.4. ಸ್ಪಷ್ಟತೆ ಡಿಸೈನರ್ ಕ್ಯಾಟಲಾಗ್ ಟ್ಯಾಬ್ …………………………………………………………………………………………………………… .. 29 ಚಿತ್ರ 6.5 . ಫರ್ ಫಿಲ್ಟರ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್ ……………………………………………………………………………………………… .29 ಚಿತ್ರ 6.6. IP ಕಾನ್ಫಿಗರೇಶನ್ ಇಂಟರ್ಫೇಸ್ ……………………………………………………………………………………………………………………………… . 30 ಚಿತ್ರ 6.7. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ರಚಿಸಿದ ಡೈರೆಕ್ಟರಿ ರಚನೆ…………………………………………………………………………………………………………
ಕೋಷ್ಟಕಗಳು
ಕೋಷ್ಟಕ 2.1. LatticeXP2 ಸಾಧನಗಳಿಗೆ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ತ್ವರಿತ ಸಂಗತಿಗಳು ………………………………………………………………………….7 ಕೋಷ್ಟಕ 2.2. LatticeECP3 ಸಾಧನಗಳಿಗೆ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ತ್ವರಿತ ಸಂಗತಿಗಳು ………………………………………………………………………… 7 ಕೋಷ್ಟಕ 2.3. LatticeECP5 ಸಾಧನಗಳಿಗೆ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ತ್ವರಿತ ಸಂಗತಿಗಳು …………………………………………………………………………………… 8 ಕೋಷ್ಟಕ 4.1. ವಿಭಿನ್ನ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳಿಗಾಗಿ ಗರಿಷ್ಠ ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್*……………………………………………….. 15 ಕೋಷ್ಟಕ 4.2. ಉನ್ನತ ಮಟ್ಟದ ಪೋರ್ಟ್ ವ್ಯಾಖ್ಯಾನಗಳು ……………………………………………………………………………………………………………… 16 ಕೋಷ್ಟಕ 5.1. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ಗಾಗಿ ಪ್ಯಾರಾಮೀಟರ್ ವಿಶೇಷಣಗಳು ……………………………………………………………………………………..21 ಕೋಷ್ಟಕ 5.2. ಆರ್ಕಿಟೆಕ್ಚರ್ ಟ್ಯಾಬ್……………………………………………………………………………………………… .23 ಕೋಷ್ಟಕ 5.3. I/O ಸ್ಪೆಸಿಫಿಕೇಶನ್ ಟ್ಯಾಬ್ ………………………………………………………………………………………………………… …25 ಕೋಷ್ಟಕ 5.4. ಅನುಷ್ಠಾನದ ಟ್ಯಾಬ್ …………………………………………………………………………………………………………………… ಕೋಷ್ಟಕ 26. File ಪಟ್ಟಿ ……………………………………………………………………………………………… …………31 ಕೋಷ್ಟಕ A.1. ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆ (ಲ್ಯಾಟಿಸ್‌ಇಸಿಪಿ3)* ………………………………………………………………………… ..37 ಕೋಷ್ಟಕ A.2. ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆ (ಲ್ಯಾಟಿಸ್‌ಎಕ್ಸ್‌ಪಿ2)* …………………………………………………………………………… 37 ಟೇಬಲ್ ಎ.3. ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆ (LFE5U)* …………………………………………………………………………………………………………

4 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನಲ್ಲಿ ಸಂಕ್ಷಿಪ್ತ ರೂಪಗಳು

ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನಲ್ಲಿ ಬಳಸಲಾದ ಸಂಕ್ಷಿಪ್ತ ರೂಪಗಳ ಪಟ್ಟಿ.

ಸಂಕ್ಷಿಪ್ತ ರೂಪ

ವ್ಯಾಖ್ಯಾನ

ಎಫ್ಐಆರ್

ಫಿನೈಟ್ ಇಂಪಲ್ಸ್ ರೆಸ್ಪಾನ್ಸ್

FPGA

ಫೀಲ್ಡ್-ಪ್ರೋಗ್ರಾಮೆಬಲ್ ಗೇಟ್ ಅರೇ

ಎಲ್ಇಡಿ

ಬೆಳಕು-ಹೊರಸೂಸುವ ಡಯೋಡ್

ಎಂ.ಎಲ್.ಇ

ಯಂತ್ರ ಕಲಿಕೆ ಎಂಜಿನ್

ಎಸ್‌ಡಿಎಚ್‌ಸಿ

ಸುರಕ್ಷಿತ ಡಿಜಿಟಲ್ ಹೆಚ್ಚಿನ ಸಾಮರ್ಥ್ಯ

SDXC

ಸುರಕ್ಷಿತ ಡಿಜಿಟಲ್ ವಿಸ್ತರಿತ ಸಾಮರ್ಥ್ಯ

ಎಸ್ಪಿಐ

ಸರಣಿ ಬಾಹ್ಯ ಇಂಟರ್ಫೇಸ್

ವಿಐಪಿ

ವೀಡಿಯೊ ಇಂಟರ್ಫೇಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್

USB

ಯುನಿವರ್ಸಲ್ ಸೀರಿಯಲ್ ಬಸ್

ನ್ಯೂರೋ ನೆಟ್ವರ್ಕ್

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
1. ಪರಿಚಯ
ಲ್ಯಾಟಿಸ್ ಎಫ್‌ಐಆರ್ (ಫಿನೈಟ್ ಇಂಪಲ್ಸ್ ರೆಸ್ಪಾನ್ಸ್) ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ವ್ಯಾಪಕವಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದಾದ, ಬಹು-ಚಾನೆಲ್ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಆಗಿದ್ದು, ಲ್ಯಾಟಿಸ್ ಸಾಧನಗಳಲ್ಲಿ ಲಭ್ಯವಿರುವ ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆಯ sysDSPTM ಬ್ಲಾಕ್‌ಗಳನ್ನು ಬಳಸಿಕೊಂಡು ಕಾರ್ಯಗತಗೊಳಿಸಲಾಗುತ್ತದೆ. ಏಕ ದರದ ಫಿಲ್ಟರ್‌ಗಳ ಜೊತೆಗೆ, IP ಕೋರ್ ಪಾಲಿಫೇಸ್ ಡೆಸಿಮೇಷನ್ ಮತ್ತು ಇಂಟರ್‌ಪೋಲೇಷನ್ ಫಿಲ್ಟರ್‌ಗಳ ಶ್ರೇಣಿಯನ್ನು ಸಹ ಬೆಂಬಲಿಸುತ್ತದೆ. ಫಿಲ್ಟರ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು ಬಳಸುವ ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಅಂಶವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವ ಮೂಲಕ ಬಳಕೆ ಮತ್ತು ಥ್ರೋಪುಟ್ ಟ್ರೇಡ್-ಆಫ್ ಅನ್ನು ನಿಯಂತ್ರಿಸಬಹುದು. FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ 256 ಚಾನಲ್‌ಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ, ಪ್ರತಿಯೊಂದೂ 2048 ಟ್ಯಾಪ್‌ಗಳನ್ನು ಹೊಂದಿರುತ್ತದೆ. ಇನ್‌ಪುಟ್ ಡೇಟಾ, ಗುಣಾಂಕ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಡೇಟಾ ಅಗಲಗಳನ್ನು ವ್ಯಾಪಕ ಶ್ರೇಣಿಯಲ್ಲಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದಾಗಿದೆ. IP ಕೋರ್ ಪೂರ್ಣ ಆಂತರಿಕ ನಿಖರತೆಯನ್ನು ಬಳಸುತ್ತದೆ ಆದರೆ ಸ್ಯಾಚುರೇಶನ್ ಮತ್ತು ಪೂರ್ಣಾಂಕಕ್ಕಾಗಿ ಹಲವಾರು ಆಯ್ಕೆಗಳೊಂದಿಗೆ ವೇರಿಯಬಲ್ ಔಟ್‌ಪುಟ್ ನಿಖರತೆಯನ್ನು ಅನುಮತಿಸುತ್ತದೆ. ಫಿಲ್ಟರ್‌ನ ಗುಣಾಂಕಗಳನ್ನು ಉತ್ಪಾದನೆಯ ಸಮಯದಲ್ಲಿ ನಿರ್ದಿಷ್ಟಪಡಿಸಬಹುದು ಮತ್ತು/ಅಥವಾ ಇನ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳ ಮೂಲಕ ರನ್-ಟೈಮ್‌ನಲ್ಲಿ ಮರುಲೋಡ್ ಮಾಡಬಹುದಾಗಿದೆ. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಅನ್ನು ಲ್ಯಾಟಿಸ್ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಸಿಮುಲಿಂಕ್ ® ಮಾದರಿಯನ್ನು ಬಳಸಿಕೊಂಡು ಸಹ ರಚಿಸಬಹುದು. ಸಿಮುಲಿಂಕ್ ಹರಿವಿನ ಮಾಹಿತಿಗಾಗಿ, ispLEVER ಟ್ಯುಟೋರಿಯಲ್‌ನೊಂದಿಗೆ FPGA ವಿನ್ಯಾಸವನ್ನು ನೋಡಿ.

6 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

2. ತ್ವರಿತ ಸಂಗತಿಗಳು

ಕೋಷ್ಟಕ 2.1 ರಿಂದ ಟೇಬಲ್ 2.3 ಮೂಲಕ LatticeXP2TM, LatticeECP3TM ಮತ್ತು LatticeECP5TM ಸಾಧನಗಳಿಗೆ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಕುರಿತು ತ್ವರಿತ ಸಂಗತಿಗಳನ್ನು ಒದಗಿಸುತ್ತದೆ.

ಕೋಷ್ಟಕ 2.1. LatticeXP2 ಸಾಧನಗಳಿಗಾಗಿ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ತ್ವರಿತ ಸಂಗತಿಗಳು

ಎಫ್ಐಆರ್ ಐಪಿ ಕಾನ್ಫಿಗರೇಶನ್

1 ಚಾನಲ್‌ಗಳು 64 ಟ್ಯಾಪ್‌ಗಳು
16 ಗುಣಕಗಳು

1 ಚಾನೆಲ್ 24 ಟ್ಯಾಪ್ಸ್ 6 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು

1 ಚಾನೆಲ್ 48 ಟ್ಯಾಪ್ಸ್ 12 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು

ಕೋರ್ ಅಗತ್ಯತೆಗಳು ಸಂಪನ್ಮೂಲ ಬಳಕೆ
ವಿನ್ಯಾಸ ಸಾಧನ ಬೆಂಬಲ

FPGA ಕುಟುಂಬಗಳಿಗೆ ಬೆಂಬಲಿತ ಕನಿಷ್ಠ ಸಾಧನದ ಅಗತ್ಯವಿದೆ ಗುರಿಯಿರುವ ಸಾಧನ LUTs sysMEM EBRs ನೋಂದಣಿಗಳು DSP ಸ್ಲೈಸ್ ಲ್ಯಾಟಿಸ್ ಇಂಪ್ಲಿಮೆಂಟೇಶನ್ ಸಿಂಥೆಸಿಸ್ ಸಿಮ್ಯುಲೇಶನ್

LFXP2-5E
211 4
250 1

LatticeXP2 LFXP2-40E LFXP2-40E-7F672C
241 4
272 1
ಲ್ಯಾಟಿಸ್ ಡೈಮಂಡ್ 3.10 Synplify Pro F-2012.09L-SP1
ಮಾಡೆಲ್ಸಿಮ್ SE 10.2c ಸಕ್ರಿಯ-HDL 8.2 ಲ್ಯಾಟಿಸ್ ಆವೃತ್ತಿ

LFXP2-8E
246 4
281 1

ಕೋಷ್ಟಕ 2.2. LatticeECP3 ಸಾಧನಗಳಿಗೆ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ತ್ವರಿತ ಸಂಗತಿಗಳು

ಕೋರ್ ಅಗತ್ಯತೆಗಳು ಸಂಪನ್ಮೂಲ ಬಳಕೆ
ವಿನ್ಯಾಸ ಸಾಧನ ಬೆಂಬಲ

FPGA ಕುಟುಂಬಗಳಿಗೆ ಬೆಂಬಲಿತ ಕನಿಷ್ಠ ಸಾಧನದ ಅಗತ್ಯವಿದೆ ಗುರಿಯಿರುವ ಸಾಧನ LUTs sysMEM EBRs ನೋಂದಣಿಗಳು MULT18X18 ಲ್ಯಾಟಿಸ್ ಇಂಪ್ಲಿಮೆಂಟೇಶನ್ ಸಿಂಥೆಸಿಸ್ ಸಿಮ್ಯುಲೇಶನ್

4 ಚಾನಲ್‌ಗಳು 64 ಟ್ಯಾಪ್‌ಗಳು
1 ಗುಣಕ
866 32 2041 64

ಎಫ್ಐಆರ್ ಐಪಿ ಕಾನ್ಫಿಗರೇಶನ್
1 ಚಾನೆಲ್ 32 ಟ್ಯಾಪ್ಸ್ 32 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು
LatticeECP3 LFE3-35EA LFE3-150EA-6FN672C
212 2
199 4
ಲ್ಯಾಟಿಸ್ ಡೈಮಂಡ್ 3.10 Synplify Pro F-2012.09L-SP1
ಮಾಡೆಲ್ಸಿಮ್ SE 10.2c ಸಕ್ರಿಯ-HDL 8.2 ಲ್ಯಾಟಿಸ್ ಆವೃತ್ತಿ

1 ಚಾನೆಲ್ 32 ಟ್ಯಾಪ್ಸ್ 8 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು
200 4
303 6

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಕೋಷ್ಟಕ 2.3. LatticeECP5 ಸಾಧನಗಳಿಗೆ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ತ್ವರಿತ ಸಂಗತಿಗಳು

ಎಫ್ಐಆರ್ ಐಪಿ ಕಾನ್ಫಿಗರೇಶನ್

4 ಚಾನಲ್‌ಗಳು 64 ಟ್ಯಾಪ್‌ಗಳು
1 ಗುಣಕ

1 ಚಾನೆಲ್ 32 ಟ್ಯಾಪ್ಸ್ 32 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು

1 ಚಾನೆಲ್ 32 ಟ್ಯಾಪ್ಸ್ 8 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳು

ಕೋರ್ ಅಗತ್ಯತೆಗಳು ಸಂಪನ್ಮೂಲ ಬಳಕೆ
ವಿನ್ಯಾಸ ಸಾಧನ ಬೆಂಬಲ

ECP5

LFE5UM-85FEA

LFE5U-85F-6BG756C

248

202

201

222

199

303

ಲ್ಯಾಟಿಸ್ ಡೈಮಂಡ್ 3.10

ಸಿನ್ಪ್ಲಿಫೈ ಪ್ರೊ F-2012.09L-SP1

Aldec Active-HDL 10.3 ಲ್ಯಾಟಿಸ್ ಆವೃತ್ತಿ

ಮಾಡೆಲ್ಸಿಮ್ SE 10.2c

8 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
3. ವೈಶಿಷ್ಟ್ಯಗಳು
· 2048 ವರೆಗಿನ ಟ್ಯಾಪ್‌ಗಳ ವೇರಿಯಬಲ್ ಸಂಖ್ಯೆ · 4 ರಿಂದ 32 ಬಿಟ್‌ಗಳ ಇನ್‌ಪುಟ್ ಮತ್ತು ಗುಣಾಂಕಗಳ ಅಗಲಗಳು · 256 ಚಾನಲ್‌ಗಳಿಗೆ ಬಹು-ಚಾನಲ್ ಬೆಂಬಲ · 2 ರಿಂದ 256 ರವರೆಗೆ ಡೆಸಿಮೇಷನ್ ಮತ್ತು ಇಂಟರ್‌ಪೋಲೇಷನ್ ಅನುಪಾತಗಳು · ಅರ್ಧ-ಬ್ಯಾಂಡ್ ಫಿಲ್ಟರ್‌ಗೆ ಬೆಂಬಲ · ಸಂಪೂರ್ಣ ಸಮಾನಾಂತರದಿಂದ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದಾದ ಸಮಾನಾಂತರತೆ ಸರಣಿಗೆ · ಸಹಿ ಮಾಡಿದ ಅಥವಾ ಸಹಿ ಮಾಡದ ಡೇಟಾ ಮತ್ತು ಗುಣಾಂಕಗಳು · ಗುಣಾಂಕಗಳ ಸಮ್ಮಿತಿ ಮತ್ತು ಋಣಾತ್ಮಕ ಸಮ್ಮಿತಿ ಆಪ್ಟಿಮೈಸೇಶನ್ · ಮರು-ಲೋಡ್ ಮಾಡಬಹುದಾದ ಗುಣಾಂಕಗಳ ಬೆಂಬಲ · ಪೂರ್ಣ ನಿಖರವಾದ ಅಂಕಗಣಿತ · ಆಯ್ಕೆ ಮಾಡಬಹುದಾದ ಔಟ್ಪುಟ್ ಅಗಲ ಮತ್ತು ನಿಖರತೆ · ಆಯ್ಕೆ ಮಾಡಬಹುದಾದ ಓವರ್ಫ್ಲೋ: ಸುತ್ತುವ ಅಥವಾ ಸ್ಯಾಚುರೇಶನ್ · ಆಯ್ಕೆ ಮಾಡಬಹುದಾದ ಪೂರ್ಣಾಂಕದ ಕಡೆಗೆ, ಮೊಟಕುಗೊಳಿಸುವಿಕೆ , ಸೊನ್ನೆಯಿಂದ ದೂರ ಸುತ್ತಿ, ಹತ್ತಿರದಿಂದ ಸುತ್ತಿನಲ್ಲಿ ಮತ್ತು ಒಮ್ಮುಖ
ಪೂರ್ಣಾಂಕ · ಸ್ಥಿರ ಬಿಂದು ಸಂಕೇತಗಳನ್ನು ಬಳಸಿಕೊಂಡು ಅಗಲ ಮತ್ತು ನಿಖರತೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲಾಗಿದೆ · ಮೃದುವಾದ ಇಂಟರ್‌ಫೇಸಿಂಗ್‌ಗೆ ಅನುಕೂಲವಾಗುವಂತೆ ಹ್ಯಾಂಡ್‌ಶೇಕ್ ಸಂಕೇತಗಳು

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
4. ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ
ಈ ಅಧ್ಯಾಯವು FIR ಫಿಲ್ಟರ್ IP ಕೋರ್‌ನ ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆಯನ್ನು ಒದಗಿಸುತ್ತದೆ.
4.1. ಇಂಟರ್ಫೇಸ್ ರೇಖಾಚಿತ್ರ
FIR ಫಿಲ್ಟರ್ IP ಕೋರ್‌ಗಾಗಿ ಉನ್ನತ ಮಟ್ಟದ ಇಂಟರ್ಫೇಸ್ ರೇಖಾಚಿತ್ರವನ್ನು ಚಿತ್ರ 4.1 ರಲ್ಲಿ ತೋರಿಸಲಾಗಿದೆ.

ಚಿತ್ರ 4.1. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ಗಾಗಿ ಉನ್ನತ ಮಟ್ಟದ ಇಂಟರ್ಫೇಸ್
4.2. ಎಫ್ಐಆರ್ ಫಿಲ್ಟರ್ ಆರ್ಕಿಟೆಕ್ಚರ್
ಡೇಟಾ s ಮೇಲೆ ಎಫ್ಐಆರ್ ಫಿಲ್ಟರ್ ಕಾರ್ಯಾಚರಣೆampಲೆಸ್ ಅನ್ನು ಉತ್ಪನ್ನಗಳ ಮೊತ್ತದ ಕಾರ್ಯಾಚರಣೆ ಎಂದು ವಿವರಿಸಬಹುದು. N-ಟ್ಯಾಪ್ FIR ಫಿಲ್ಟರ್‌ಗಾಗಿ, ಪ್ರಸ್ತುತ ಇನ್‌ಪುಟ್ sample ಮತ್ತು (N-1) ಹಿಂದಿನ ಇನ್‌ಪುಟ್ ರುamples ಅನ್ನು N ಫಿಲ್ಟರ್ ಗುಣಾಂಕಗಳಿಂದ ಗುಣಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ಪರಿಣಾಮವಾಗಿ N ಉತ್ಪನ್ನಗಳನ್ನು ಒಂದು ಔಟ್‌ಪುಟ್ s ನೀಡಲು ಸೇರಿಸಲಾಗುತ್ತದೆampಕೆಳಗೆ ತೋರಿಸಿರುವಂತೆ le.
(1)
ಮೇಲಿನ ಸಮೀಕರಣದಲ್ಲಿ, hn , n=0,1,..., N-1 ಪ್ರಚೋದನೆಯ ಪ್ರತಿಕ್ರಿಯೆಯಾಗಿದೆ; xn, n=0,1,..., ಇನ್‌ಪುಟ್ ಆಗಿದೆ; ಮತ್ತು yn, n=0,1,…, ಆಗಿದೆ
ಔಟ್ಪುಟ್. ವಿಳಂಬ ಅಂಶಗಳ ಸಂಖ್ಯೆ (N-1) ಫಿಲ್ಟರ್‌ನ ಕ್ರಮವನ್ನು ಪ್ರತಿನಿಧಿಸುತ್ತದೆ. ಇನ್‌ಪುಟ್ ಡೇಟಾ ಸಂಖ್ಯೆ ಎಸ್ampಲೆಸ್ (ಪ್ರಸ್ತುತ ಮತ್ತು ಹಿಂದಿನ) ಒಂದು ಔಟ್‌ಪುಟ್ ಗಳ ಲೆಕ್ಕಾಚಾರದಲ್ಲಿ ಬಳಸಲಾಗುತ್ತದೆample ಫಿಲ್ಟರ್ ಟ್ಯಾಪ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ಪ್ರತಿನಿಧಿಸುತ್ತದೆ (N).
4.2.1. ನೇರ-ರೂಪದ ಅನುಷ್ಠಾನ
ಚಿತ್ರ 4.2 ರಲ್ಲಿ ತೋರಿಸಿರುವ ನೇರ-ರೂಪದ ಅನುಷ್ಠಾನದಲ್ಲಿ, ಇನ್ಪುಟ್ samples ಅನ್ನು ಶಿಫ್ಟ್ ರಿಜಿಸ್ಟರ್ ಕ್ಯೂಗೆ ವರ್ಗಾಯಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ಪ್ರತಿ ಶಿಫ್ಟ್ ರಿಜಿಸ್ಟರ್ ಅನ್ನು ಗುಣಕಕ್ಕೆ ಸಂಪರ್ಕಿಸಲಾಗುತ್ತದೆ. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್‌ನ ಔಟ್‌ಪುಟ್ ಅನ್ನು ಪಡೆಯಲು ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳಿಂದ ಉತ್ಪನ್ನಗಳನ್ನು ಒಟ್ಟುಗೂಡಿಸಲಾಗುತ್ತದೆampಲೆ.

10 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
ಚಿತ್ರ 4.2. ನೇರ-ಫಾರ್ಮ್ FIR ಫಿಲ್ಟರ್
4.2.2. ಸಮ್ಮಿತೀಯ ಅನುಷ್ಠಾನ
ಹೆಚ್ಚಿನ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್‌ಗಳಿಗೆ ಉದ್ವೇಗ ಪ್ರತಿಕ್ರಿಯೆಯು ಸಮ್ಮಿತೀಯವಾಗಿದೆ. ಈ ಸಮ್ಮಿತಿಯನ್ನು ಸಾಮಾನ್ಯವಾಗಿ ಅಂಕಗಣಿತದ ಅವಶ್ಯಕತೆಗಳನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಮತ್ತು ಪ್ರದೇಶ-ಸಮರ್ಥ ಫಿಲ್ಟರ್ ಸಾಕ್ಷಾತ್ಕಾರಗಳನ್ನು ಉತ್ಪಾದಿಸಲು ಬಳಸಿಕೊಳ್ಳಬಹುದು. ಸಮ್ಮಿತೀಯವಲ್ಲದ ಗುಣಾಂಕಗಳೊಂದಿಗೆ ಒಂದೇ ರೀತಿಯ ಫಿಲ್ಟರ್‌ಗೆ ಹೋಲಿಸಿದರೆ ಸಮ್ಮಿತೀಯ ಗುಣಾಂಕಗಳಿಗೆ ಅರ್ಧದಷ್ಟು ಗುಣಕಗಳನ್ನು ಬಳಸಲು ಸಾಧ್ಯವಿದೆ. ಸಮ್ಮಿತೀಯ ಗುಣಾಂಕಗಳ ಅನುಷ್ಠಾನವನ್ನು ಚಿತ್ರ 4.3 ರಲ್ಲಿ ತೋರಿಸಲಾಗಿದೆ.

ಚಿತ್ರ 4.3. ಸಿಮೆಟ್ರಿಕ್ ಗುಣಾಂಕಗಳು ಎಫ್ಐಆರ್ ಫಿಲ್ಟರ್ ಅನುಷ್ಠಾನ
4.2.3. ಪಾಲಿಫೇಸ್ ಇಂಟರ್ಪೋಲೇಷನ್ ಎಫ್ಐಆರ್ ಫಿಲ್ಟರ್
ಪಾಲಿಫೇಸ್ ಇಂಟರ್‌ಪೋಲೇಷನ್ ಫಿಲ್ಟರ್ ಆಯ್ಕೆಯು ಕೆಳಗೆ ತೋರಿಸಿರುವ ಕಂಪ್ಯೂಟೇಶನಲ್ ಸಮರ್ಥವಾದ 1-ಟು-ಪಿ ಇಂಟರ್‌ಪೋಲೇಷನ್ ಫಿಲ್ಟರ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುತ್ತದೆ, ಅಲ್ಲಿ P 1 ಕ್ಕಿಂತ ಹೆಚ್ಚಿನ ಪೂರ್ಣಾಂಕವಾಗಿದೆ. ಚಿತ್ರ 4.4 ಪಾಲಿಫೇಸ್ ಇಂಟರ್‌ಪೋಲೇಟರ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ, ಅಲ್ಲಿ ಪ್ರತಿ ಶಾಖೆಯನ್ನು ಪಾಲಿಫೇಸ್ ಎಂದು ಉಲ್ಲೇಖಿಸಲಾಗುತ್ತದೆ.

ಚಿತ್ರ 4.4. ಪಾಲಿಫೇಸ್ ಇಂಟರ್ಪೋಲೇಟರ್

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
ಈ ರಚನೆಯಲ್ಲಿ, ಇನ್‌ಪುಟ್ ಡೇಟಾವನ್ನು ಪ್ರತಿ ಪಾಲಿಫೇಸ್‌ಗೆ ಒಂದೇ ಸಮಯದಲ್ಲಿ ಲೋಡ್ ಮಾಡಲಾಗುತ್ತದೆ ಮತ್ತು ಪ್ರತಿ ಪಾಲಿಫೇಸ್‌ನ ಔಟ್‌ಪುಟ್ ಡೇಟಾವನ್ನು ಔಟ್‌ಪುಟ್ s ಆಗಿ ಇಳಿಸಲಾಗುತ್ತದೆampಎಫ್‌ಐಆರ್‌ನ ಲೆ. ಪಾಲಿಫೇಸ್‌ಗಳ ಸಂಖ್ಯೆಯು ಇಂಟರ್‌ಪೋಲೇಷನ್ ಅಂಶಕ್ಕೆ ಸಮಾನವಾಗಿರುತ್ತದೆ. ಗುಣಾಂಕಗಳನ್ನು ಎಲ್ಲಾ ಪಾಲಿಫೇಸ್‌ಗಳಿಗೆ ಸಮವಾಗಿ ನಿಗದಿಪಡಿಸಲಾಗಿದೆ.
4.2.4. ಪಾಲಿಫೇಸ್ ಡೆಸಿಮೇಷನ್ FIR ಫಿಲ್ಟರ್
ಪಾಲಿಫೇಸ್ ಡೆಸಿಮೇಷನ್ ಫಿಲ್ಟರ್ ಆಯ್ಕೆಯು ಚಿತ್ರ 1 ರಲ್ಲಿ ತೋರಿಸಿರುವ ಕಂಪ್ಯೂಟೇಶನಲ್ ಸಮರ್ಥ P-to-4.5 ಡೆಸಿಮೇಷನ್ ಫಿಲ್ಟರ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುತ್ತದೆ, ಇಲ್ಲಿ P 1 ಕ್ಕಿಂತ ಹೆಚ್ಚಿನ ಪೂರ್ಣಾಂಕವಾಗಿದೆ.

ಚಿತ್ರ 4.5. ಪಾಲಿಫೇಸ್ ಡೆಸಿಮೇಟರ್
ಈ ರಚನೆಯಲ್ಲಿ, ಇನ್ಪುಟ್ ರುample ಅನ್ನು ಪ್ರತಿ ಪಾಲಿಫೇಸ್‌ಗಳಿಗೆ ಅನುಕ್ರಮವಾಗಿ ಲೋಡ್ ಮಾಡಲಾಗುತ್ತದೆ ಮತ್ತು ಒಂದು ಸಮಯದಲ್ಲಿ ಒಂದು ಪಾಲಿಫೇಸ್ ಅನ್ನು ಮಾತ್ರ ನೀಡಲಾಗುತ್ತದೆ. ಎಲ್ಲಾ ಪಾಲಿಫೇಸ್‌ಗಳನ್ನು ಲೋಡ್ ಮಾಡಿದಾಗample, ಪಾಲಿಫೇಸ್‌ಗಳ ಫಲಿತಾಂಶವನ್ನು ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್‌ನ ಔಟ್‌ಪುಟ್‌ನಂತೆ ಸಾರೀಕರಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ಇಳಿಸಲಾಗುತ್ತದೆ. ಈ ಯೋಜನೆಯಲ್ಲಿ, ಪಿ ಇನ್‌ಪುಟ್ ರುampಲೆಸ್ ಒಂದು ಔಟ್‌ಪುಟ್ ಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆample, ಇಲ್ಲಿ P ಎಂಬುದು ಡೆಸಿಮೇಷನ್ ಅಂಶವಾಗಿದೆ.
4.2.5. ಬಹು-ಚಾನಲ್ FIR ಫಿಲ್ಟರ್‌ಗಳು
ಬಹು-ಚಾನಲ್ ಸಂಸ್ಕರಣಾ ಸನ್ನಿವೇಶಗಳಲ್ಲಿ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್‌ಗಳನ್ನು ಬಳಸುವುದನ್ನು ನೋಡುವುದು ತುಂಬಾ ಸಾಮಾನ್ಯವಾಗಿದೆ. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಅಳವಡಿಕೆಯ ಗರಿಷ್ಟ ಸಂಭವನೀಯ ಥ್ರೋಪುಟ್ ಸಾಮಾನ್ಯವಾಗಿ ಒಂದೇ ಚಾನಲ್ ಅನ್ನು ಪ್ರಕ್ರಿಯೆಗೊಳಿಸಲು ಅಗತ್ಯವಿರುವ ಥ್ರೋಪುಟ್‌ಗಿಂತ ಹೆಚ್ಚಾಗಿರುತ್ತದೆ. ಅಂತಹ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗಾಗಿ, ಮಲ್ಟಿ-ಚಾನೆಲ್ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್‌ಗಳನ್ನು ಅರಿತುಕೊಳ್ಳಲು ಸಮಯ ಮಲ್ಟಿಪ್ಲೆಕ್ಸ್‌ಡ್ ರೀತಿಯಲ್ಲಿ ಅದೇ ಸಂಪನ್ಮೂಲಗಳನ್ನು ಬಳಸುವುದು ಅಪೇಕ್ಷಣೀಯವಾಗಿದೆ. ಸಂಪೂರ್ಣ ಸಮಾನಾಂತರ ಅನುಷ್ಠಾನಗಳನ್ನು ಹೊರತುಪಡಿಸಿ, ಒಂದು ಗಡಿಯಾರದ ಚಕ್ರದಲ್ಲಿ ಅಗತ್ಯವಿರುವ ಎಲ್ಲಾ ಲೆಕ್ಕಾಚಾರಗಳನ್ನು ನಿರ್ವಹಿಸಲು ಸಾಕಷ್ಟು ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ, ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಪ್ರತಿ ಗುಣಕವನ್ನು ಫೀಡ್ ಮಾಡಲು ಸ್ವತಂತ್ರ ಟ್ಯಾಪ್ ಮತ್ತು ಗುಣಾಂಕದ ನೆನಪುಗಳನ್ನು ಬಳಸುತ್ತದೆ. ಆದ್ದರಿಂದ, ಬಹು-ಚಾನೆಲ್ ಅಳವಡಿಕೆಗಳು ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್‌ಗಳ ಬಹು ಇನ್‌ಸ್ಟೇಷನ್‌ಗಳಿಗೆ ಹೋಲಿಸಿದರೆ ಕಡಿಮೆ ಮೆಮೊರಿ ಬಳಕೆಗೆ ಕಾರಣವಾಗುತ್ತವೆ. ಸಂದರ್ಭಗಳಲ್ಲಿ, ಎಲ್ಲಾ ಚಾನಲ್‌ಗಳು ಒಂದೇ ಗುಣಾಂಕದ ಸೆಟ್ ಅನ್ನು ಬಳಸಿದರೆ, ಬಹು-ಚಾನಲ್ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಅನ್ನು ಬಳಸುವುದು ಸ್ಪಷ್ಟವಾದ ಅಡ್ವಾನ್ ಅನ್ನು ಹೊಂದಿರುತ್ತದೆtagಸಣ್ಣ ಗುಣಾಂಕದ ನೆನಪುಗಳ ಅಗತ್ಯವಿರುವ ಇ.

4.3. ಅನುಷ್ಠಾನದ ವಿವರಗಳು
ಚಿತ್ರ 4.6 FIR ಫಿಲ್ಟರ್ IP ಕೋರ್‌ನ ಕ್ರಿಯಾತ್ಮಕ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರವನ್ನು ತೋರಿಸುತ್ತದೆ.

coeffin coeffwe coeffset

ಗುಣಾಂಕ ಸ್ಮರಣೆ

ದಿನಾಹಾರ

ಇನ್‌ಪುಟ್ ರಿಜಿಸ್ಟರ್‌ಗಳು

ಮೆಮೊರಿ ಟ್ಯಾಪ್ ಮಾಡಿ

ಸಿಮೆಟ್ರಿ ಆಡ್ಡರ್

ಮಲ್ಟಿಪ್ಲೈಯರ್ ಅರೇ

ಆಡ್ಡರ್ ಮರ

ಔಟ್ಪುಟ್ ಪ್ರಕ್ರಿಯೆಗೊಳಿಸುವಿಕೆ

ಡೌಟ್

inpvalid ibstart ifactor dfactor
ಫ್ಯಾಕ್ಟರ್ಸೆಟ್

ನಿಯಂತ್ರಣ ತರ್ಕ
ಚಿತ್ರ 4.6. ಕ್ರಿಯಾತ್ಮಕ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ

ಅಮಾನ್ಯವಾದ ಪ್ರತಿಬಂಧಕ rfi

12 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
ಡೇಟಾ ಮತ್ತು ಗುಣಾಂಕಗಳನ್ನು ಮೇಲಿನ ರೇಖಾಚಿತ್ರದಲ್ಲಿ ಟ್ಯಾಪ್ ಮೆಮೊರಿ ಮತ್ತು ಗುಣಾಂಕಗಳ ಮೆಮೊರಿ ಎಂದು ತೋರಿಸಿರುವ ವಿಭಿನ್ನ ಸ್ಮರಣೆಗಳಲ್ಲಿ ಸಂಗ್ರಹಿಸಲಾಗುತ್ತದೆ. ಗುಣಾಂಕಗಳು ಸಮ್ಮಿತೀಯವಾಗಿದ್ದರೆ ಸಮ್ಮಿತಿ ಆಡ್ಡರ್ ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ. ಗುಣಕ ರಚನೆಯು ಬಳಕೆದಾರರ ವಿವರಣೆಯನ್ನು ಅವಲಂಬಿಸಿ ಒಂದು ಅಥವಾ ಹೆಚ್ಚಿನ ಗುಣಕಗಳನ್ನು ಒಳಗೊಂಡಿದೆ. ಆಡ್ಡರ್ ಮರವು ಉತ್ಪನ್ನಗಳ ಮೊತ್ತವನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ. ಸಂರಚನೆಯನ್ನು ಅವಲಂಬಿಸಿ, ಆಡ್ಡರ್ ಟ್ರೀ ಅಥವಾ ಅದರ ಒಂದು ಭಾಗವನ್ನು ಡಿಎಸ್ಪಿ ಬ್ಲಾಕ್‌ಗಳಲ್ಲಿ ಅಳವಡಿಸಲಾಗಿದೆ. ಔಟ್ಪುಟ್ ಪ್ರೊಸೆಸಿಂಗ್ ಬ್ಲಾಕ್ ಔಟ್ಪುಟ್ ಅಗಲ ಕಡಿತ ಮತ್ತು ನಿಖರ ನಿಯಂತ್ರಣವನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ. ಈ ಬ್ಲಾಕ್ ವಿವಿಧ ರೀತಿಯ ರೌಂಡಿಂಗ್ ಮತ್ತು ಓವರ್‌ಫ್ಲೋ ಅನ್ನು ಬೆಂಬಲಿಸಲು ತರ್ಕವನ್ನು ಒಳಗೊಂಡಿದೆ. ಬ್ಲಾಕ್ ಲೇಬಲ್ ಕಂಟ್ರೋಲ್ ಲಾಜಿಕ್ ಫಿಲ್ಟರ್ ಪ್ರಕಾರ (ಇಂಟರ್ಪೋಲೇಶನ್, ಡೆಸಿಮೇಷನ್ ಅಥವಾ ಮಲ್ಟಿ-ಚಾನಲ್) ಮತ್ತು ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಅನ್ನು ಆಧರಿಸಿ ಡೇಟಾ ಮತ್ತು ಅಂಕಗಣಿತದ ಕಾರ್ಯಾಚರಣೆಗಳ ವೇಳಾಪಟ್ಟಿಯನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ.
FIR ಫಿಲ್ಟರ್‌ನ ವಿಭಿನ್ನ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳಿಗಾಗಿ ಟ್ಯಾಪ್ ಮತ್ತು ಗುಣಾಂಕದ ನೆನಪುಗಳನ್ನು ವಿಭಿನ್ನವಾಗಿ ನಿರ್ವಹಿಸಲಾಗುತ್ತದೆ. ಚಿತ್ರ 4.7 ಎರಡು ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳೊಂದಿಗೆ 16-ಟ್ಯಾಪ್, 3-ಚಾನಲ್, ಸಿಮೆಟ್ರಿಕ್ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್‌ಗಾಗಿ ಮೆಮೊರಿ ಅಸೈನ್‌ಮೆಂಟ್‌ಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 4.7. S ಗಾಗಿ ಟ್ಯಾಪ್ ಮತ್ತು ಗುಣಾಂಕ ಮೆಮೊರಿ ನಿರ್ವಹಣೆampಎಫ್ಐಆರ್ ಫಿಲ್ಟರ್
ರೇಖಾಚಿತ್ರದಲ್ಲಿ, ಪ್ರತಿ ಗುಣಕಕ್ಕೆ ಎರಡು ಟ್ಯಾಪ್ ಮೆಮೊರಿಗಳು ಮತ್ತು ಗುಣಾಂಕ ಮೆಮೊರಿ ಇವೆ. ಪ್ರತಿ ಮೆಮೊರಿಯ ಆಳವು ceil(ಟ್ಯಾಪ್ಸ್/2/ಮಲ್ಟಿಪ್ಲೈಯರ್) *ಚಾನೆಲ್ ಆಗಿದೆ, ಇದು ಈ ಉದಾದಲ್ಲಿ 12 ಆಗಿದೆample, ಅಲ್ಲಿ ಆಪರೇಟರ್ ceil(x) ಮುಂದಿನ ಹೆಚ್ಚಿನ ಪೂರ್ಣಾಂಕವನ್ನು ಹಿಂದಿರುಗಿಸುತ್ತದೆ, ಆರ್ಗ್ಯುಮೆಂಟ್ x ಭಿನ್ನರಾಶಿಯಾಗಿದ್ದರೆ.

4.4 FIR ಫಿಲ್ಟರ್ ಕೋರ್ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಲಾಗುತ್ತಿದೆ
4.4.1. ಆರ್ಕಿಟೆಕ್ಚರ್ ಆಯ್ಕೆಗಳು
ಚಾನಲ್‌ಗಳ ಸಂಖ್ಯೆ, ಟ್ಯಾಪ್‌ಗಳ ಸಂಖ್ಯೆ ಮತ್ತು ಫಿಲ್ಟರ್ ಪ್ರಕಾರದ ಆಯ್ಕೆಗಳು ಸ್ವತಂತ್ರವಾಗಿರುತ್ತವೆ ಮತ್ತು ನೇರವಾಗಿ IP ಕೋರ್ ಇಂಟರ್‌ಫೇಸ್‌ನ ಆರ್ಕಿಟೆಕ್ಚರ್ ಟ್ಯಾಬ್‌ನಲ್ಲಿ ನಿರ್ದಿಷ್ಟಪಡಿಸಲಾಗಿದೆ (ವಿವರಗಳಿಗಾಗಿ ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ನೋಡಿ). ಪಾಲಿಫೇಸ್ ಡೆಸಿಮೇಟರ್ ಅಥವಾ ಇಂಟರ್ಪೋಲೇಟರ್ ಅಗತ್ಯವಿದ್ದರೆ, ಡಿಸಿಮೇಷನ್ ಅಥವಾ ಇಂಟರ್ಪೋಲೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ಅನ್ನು ನೇರವಾಗಿ ಇಂಟರ್ಫೇಸ್ನಲ್ಲಿ ನಿರ್ದಿಷ್ಟಪಡಿಸಬಹುದು. ಅನುಗುಣವಾದ ವೇರಿಯಬಲ್ ಆಯ್ಕೆಯನ್ನು ಆರಿಸುವ ಮೂಲಕ ಕಾರ್ಯಾಚರಣೆಯ ಸಮಯದಲ್ಲಿ ಇನ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳ ಮೂಲಕ ಡೆಸಿಮೇಷನ್ ಅಥವಾ ಇಂಟರ್‌ಪೋಲೇಷನ್ ಅಂಶವನ್ನು ಸಹ ನಿರ್ದಿಷ್ಟಪಡಿಸಬಹುದು. ವೇರಿಯೇಬಲ್ ಡೆಸಿಮೇಷನ್ (ಅಥವಾ ವೇರಿಯಬಲ್ ಇಂಟರ್‌ಪೋಲೇಷನ್) ಫ್ಯಾಕ್ಟರ್ ಆಯ್ಕೆಯನ್ನು ಆರಿಸಿದರೆ, ಇನ್‌ಪುಟ್ ಪೋರ್ಟ್ ಮೂಲಕ ಡೆಸಿಮೇಷನ್ (ಅಥವಾ ಇಂಟರ್‌ಪೋಲೇಷನ್) ಫ್ಯಾಕ್ಟರ್ ಎರಡರಿಂದ ಡೆಸಿಮೇಷನ್ ಫ್ಯಾಕ್ಟರ್‌ಗೆ (ಅಥವಾ ಇಂಟರ್‌ಪೋಲೇಷನ್ ಫ್ಯಾಕ್ಟರ್) ಬದಲಾಗಬಹುದು.
4.4.1.1. ಗುಣಾಂಕಗಳ ನಿರ್ದಿಷ್ಟತೆ ಫಿಲ್ಟರ್ನ ಗುಣಾಂಕಗಳನ್ನು ಗುಣಾಂಕಗಳನ್ನು ಬಳಸಿಕೊಂಡು ನಿರ್ದಿಷ್ಟಪಡಿಸಲಾಗಿದೆ file. ಗುಣಾಂಕಗಳು file ಒಂದು ಪಠ್ಯವಾಗಿದೆ file ಪ್ರತಿ ಸಾಲಿಗೆ ಒಂದು ಗುಣಾಂಕದೊಂದಿಗೆ. ಗುಣಾಂಕಗಳು ಸಮ್ಮಿತೀಯವಾಗಿದ್ದರೆ, ಚೆಕ್ ಬಾಕ್ಸ್ ಸಮ್ಮಿತೀಯ ಗುಣಾಂಕಗಳನ್ನು ಪರಿಶೀಲಿಸಬೇಕು ಆದ್ದರಿಂದ IP ಕೋರ್ ಬಳಸಿದ ಗುಣಕಗಳ ಸಂಖ್ಯೆಯನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಸಮ್ಮಿತಿ ಸಂಯೋಜಕಗಳನ್ನು ಬಳಸುತ್ತದೆ. ಸಿಮೆಟ್ರಿಕ್ ಗುಣಾಂಕಗಳ ಪೆಟ್ಟಿಗೆಯನ್ನು ಪರಿಶೀಲಿಸಿದರೆ, ಗುಣಾಂಕದಿಂದ ಅರ್ಧದಷ್ಟು ಗುಣಾಂಕಗಳನ್ನು ಮಾತ್ರ ಓದಲಾಗುತ್ತದೆ file. ಎನ್-ಟ್ಯಾಪ್ ಸಿಮೆಟ್ರಿಕ್ ಗುಣಾಂಕಗಳ ಫಿಲ್ಟರ್‌ಗಾಗಿ, ಸಂಖ್ಯೆ

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
ಗುಣಾಂಕಗಳಿಂದ ಗುಣಾಂಕಗಳನ್ನು ಓದಲಾಗುತ್ತದೆ file ಸೀಲ್ (n/2) ಗೆ ಸಮನಾಗಿರುತ್ತದೆ. ಬಹು-ಚಾನಲ್ ಫಿಲ್ಟರ್‌ಗಳಿಗಾಗಿ, ಚಾನಲ್ 0 ಗಾಗಿ ಗುಣಾಂಕಗಳನ್ನು ಮೊದಲು ನಿರ್ದಿಷ್ಟಪಡಿಸಲಾಗುತ್ತದೆ, ನಂತರ ಚಾನಲ್ 1 ಗಾಗಿ, ಇತ್ಯಾದಿ. ಬಹು-ಚಾನಲ್ ಫಿಲ್ಟರ್‌ಗಳಿಗಾಗಿ, ಪ್ರತಿ ಚಾನಲ್‌ಗೆ ಗುಣಾಂಕಗಳು ವಿಭಿನ್ನವಾಗಿವೆಯೇ ಅಥವಾ ಎಲ್ಲಾ ಚಾನಲ್‌ಗಳಿಗೆ ಒಂದೇ (ಸಾಮಾನ್ಯ) ಎಂಬುದನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುವ ಆಯ್ಕೆ ಇದೆ. ಗುಣಾಂಕಗಳು ಸಾಮಾನ್ಯವಾಗಿದ್ದರೆ, ಗುಣಾಂಕಗಳಲ್ಲಿ ಒಂದು ಗುಂಪಿನ ಗುಣಾಂಕಗಳನ್ನು ಮಾತ್ರ ನಿರ್ದಿಷ್ಟಪಡಿಸಬೇಕಾಗುತ್ತದೆ file. ರಲ್ಲಿ ಗುಣಾಂಕ ಮೌಲ್ಯಗಳು file ಬಳಕೆದಾರರು ಆಯ್ಕೆ ಮಾಡಿದ ಯಾವುದೇ ರಾಡಿಕ್ಸ್‌ನಲ್ಲಿ (ದಶಮಾಂಶ, ಹೆಕ್ಸಾಡೆಸಿಮಲ್ ಅಥವಾ ಬೈನರಿ) ಆಗಿರಬಹುದು. ಗುಣಾಂಕಗಳನ್ನು ದಶಮಾಂಶ ರಾಡಿಕ್ಸ್‌ನಲ್ಲಿ ನಿರ್ದಿಷ್ಟಪಡಿಸಿದರೆ ಮಾತ್ರ ಏಕರೂಪದ ಋಣಾತ್ಮಕ ಆಪರೇಟರ್ ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ. ಹೆಕ್ಸಾಡೆಸಿಮಲ್ ಮತ್ತು ಬೈನರಿ ರೇಡಿಸ್‌ಗಳಿಗೆ, ಸಂಖ್ಯೆಗಳನ್ನು ಎರಡು ಪೂರಕ ರೂಪದಲ್ಲಿ ಪ್ರತಿನಿಧಿಸಬೇಕು. ಒಬ್ಬ ಮಾಜಿample ಗುಣಾಂಕಗಳು file 11 ಟ್ಯಾಪ್‌ಗಾಗಿ ದಶಮಾಂಶ ಸ್ವರೂಪದಲ್ಲಿ, 16-ಬಿಟ್ ಗುಣಾಂಕಗಳ ಸೆಟ್ ಅನ್ನು ಕೆಳಗೆ ನೀಡಲಾಗಿದೆ. ಇದರಲ್ಲಿ ಮಾಜಿample, ಗುಣಾಂಕಗಳ ಬೈನರಿ ಪಾಯಿಂಟ್ 0. -556 -706 -857 -419 1424 5309 11275 18547 25649 30848 32758 ಒಂದು ಮಾಜಿample ಗುಣಾಂಕಗಳು file ಗುಣಾಂಕಗಳ ಬೈನರಿ ಪಾಯಿಂಟ್ ಸ್ಥಾನವು 8 ಆಗಿರುವಾಗ ಮೇಲಿನ ಪ್ರಕರಣಕ್ಕೆ ಫ್ಲೋಟಿಂಗ್ ಪಾಯಿಂಟ್ ಸ್ವರೂಪದಲ್ಲಿ ಕೆಳಗೆ ನೀಡಲಾಗಿದೆ. ಗುಣಾಂಕಗಳನ್ನು 16.8 ಭಾಗಶಃ ದತ್ತಾಂಶಕ್ಕೆ ಅನುಗುಣವಾಗಿ ಪ್ರಮಾಣೀಕರಿಸಲಾಗುತ್ತದೆ, ಇದರಲ್ಲಿ 16 ಗುಣಾಂಕಗಳ ಪೂರ್ಣ ಅಗಲವಾಗಿದೆ ಮತ್ತು 8 ಭಾಗಶಃ ಭಾಗದ ಅಗಲವಾಗಿದೆ. -2.1719 -2.7578 -3.3477 -1.6367 5.5625 20.7383 44.043 72.45 100.0191 120.5 127.96 ಚೆಕ್ ಬಾಕ್ಸ್ ಅನ್ನು ಮರುಲೋಡ್ ಮಾಡಬಹುದಾದ ಗುಣಾಂಕಗಳನ್ನು ಪರಿಶೀಲಿಸಿದರೆ, ಫಿಲ್ಟರ್ ಕಾರ್ಯಾಚರಣೆಯ ಸಮಯದಲ್ಲಿ ಗುಣಾಂಕವನ್ನು ಎಫ್ಐಆರ್ ಅನ್ನು ಮರುಲೋಡ್ ಮಾಡಲು ಗುಣಾಂಕವನ್ನು ಮರುಲೋಡ್ ಮಾಡಬಹುದು. ಈ ಆಯ್ಕೆಯೊಂದಿಗೆ, ಫಿಲ್ಟರ್ನ ಕಾರ್ಯಾಚರಣೆಯ ಮೊದಲು ಬಯಸಿದ ಗುಣಾಂಕಗಳನ್ನು ಲೋಡ್ ಮಾಡಬೇಕು. ಗುಣಾಂಕಗಳನ್ನು ನಿರ್ದಿಷ್ಟ ಕ್ರಮದಲ್ಲಿ ಲೋಡ್ ಮಾಡಬೇಕು, ಅದು IP ಕೋರ್ನೊಂದಿಗೆ ಒದಗಿಸಲಾದ ಪ್ರೋಗ್ರಾಂನಿಂದ ನಿರ್ಧರಿಸಲ್ಪಡುತ್ತದೆ. ಐಪಿ ಕೋರ್ ಐಚ್ಛಿಕವಾಗಿ ಆಂತರಿಕವಾಗಿ ಮರುಕ್ರಮವನ್ನು ಮಾಡಬಹುದು, ಆದರೂ ಹೆಚ್ಚಿನ ಸಂಪನ್ಮೂಲಗಳನ್ನು ಬಳಸುತ್ತದೆ. ಈ ಆಯ್ಕೆಯನ್ನು ಬಯಸಿದಲ್ಲಿ, ಚೆಕ್ ಬಾಕ್ಸ್ ಅನ್ನು ಮರುಕ್ರಮಗೊಳಿಸಿ ಗುಣಾಂಕಗಳನ್ನು ಒಳಗೆ ಪರಿಶೀಲಿಸಬಹುದು. ಈ ಆಯ್ಕೆಯೊಂದಿಗೆ, ಗುಣಾಂಕಗಳನ್ನು ಕೋರ್ಗೆ ಸಾಮಾನ್ಯ ಅನುಕ್ರಮ ಕ್ರಮದಲ್ಲಿ ಲೋಡ್ ಮಾಡಬಹುದು.
4.4.1.2. ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್ ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್ ಪ್ಯಾರಾಮೀಟರ್‌ಗೆ ಸರಿಯಾದ ಮೌಲ್ಯವನ್ನು ನಿಯೋಜಿಸುವ ಮೂಲಕ ಥ್ರೋಪುಟ್ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆಯನ್ನು ನಿಯಂತ್ರಿಸಬಹುದು. ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್ ಅನ್ನು 1 ಗೆ ಹೊಂದಿಸುವ ಮೂಲಕ ಪೂರ್ಣ ಸಮಾನಾಂತರ ಕಾರ್ಯಾಚರಣೆಯನ್ನು (ಪ್ರತಿ ಗಡಿಯಾರದ ಚಕ್ರಕ್ಕೆ ಒಂದು ಔಟ್‌ಪುಟ್ ಡೇಟಾ) ಸಾಧಿಸಬಹುದು. ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್ ಅನ್ನು ಇಂಟರ್ಫೇಸ್‌ನಲ್ಲಿ ಪ್ರದರ್ಶಿಸಲಾದ ಗರಿಷ್ಠ ಮೌಲ್ಯಕ್ಕೆ ಹೊಂದಿಸಿದರೆ, ಪೂರ್ಣ ಸರಣಿಯ ಕಾರ್ಯಾಚರಣೆಯನ್ನು ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ಇದು n ವರೆಗೆ ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ ಒಂದು ಔಟ್‌ಪುಟ್ ಡೇಟಾವನ್ನು ಲೆಕ್ಕಾಚಾರ ಮಾಡಲು ಗಡಿಯಾರಗಳು sample, ಇಲ್ಲಿ n ಎಂಬುದು ಸಮ್ಮಿತೀಯವಲ್ಲದ FIR ಫಿಲ್ಟರ್‌ಗಾಗಿ ಟ್ಯಾಪ್‌ಗಳ ಸಂಖ್ಯೆ ಮತ್ತು ಸಮ್ಮಿತೀಯ FIR ಫಿಲ್ಟರ್‌ಗಾಗಿ ಅರ್ಧದಷ್ಟು ಟ್ಯಾಪ್‌ಗಳ ಸಂಖ್ಯೆ. ಎನ್-ಟ್ಯಾಪ್ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್‌ನ ವಿವಿಧ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳಿಗಾಗಿ ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್‌ನ ಗರಿಷ್ಠ ಮೌಲ್ಯವನ್ನು ಟೇಬಲ್ 4.1 ರಲ್ಲಿ ನೀಡಲಾಗಿದೆ.

14 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಕೋಷ್ಟಕ 4.1. ವಿಭಿನ್ನ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳಿಗಾಗಿ ಗರಿಷ್ಠ ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್*

ಎಫ್‌ಐಆರ್ ಪ್ರಕಾರ ಸಮ್ಮಿತೀಯವಲ್ಲದ ಸಿಮೆಟ್ರಿಕ್ ಹಾಫ್-ಬ್ಯಾಂಡ್

ಏಕ ದರ n Ceil(n/2) ಮಹಡಿ((n+1)/4)+1

ಅಂಶದೊಂದಿಗೆ ಇಂಟರ್ಪೋಲೇಟರ್=i Ceil(n/i) Ceil(n/2i) ಮಹಡಿ((n+1)/4)

*ಗಮನಿಸಿ: ಆಪರೇಟರ್ ಫ್ಲೋರ್ (x) ಮುಂದಿನ ಕಡಿಮೆ ಪೂರ್ಣಾಂಕವನ್ನು ಹಿಂತಿರುಗಿಸುತ್ತದೆ, x ಒಂದು ಭಿನ್ನರಾಶಿ ಮೌಲ್ಯವಾಗಿದ್ದರೆ.

ಫ್ಯಾಕ್ಟರ್ ಸೀಲ್(n/d) Ceil(n/2d) ಮಹಡಿ((n+1)/8)+1 ಜೊತೆ ಡೆಸಿಮೇಟರ್

4.4.2. I/O ಸ್ಪೆಸಿಫಿಕೇಶನ್ ಆಯ್ಕೆಗಳು
I/O ವಿಶೇಷಣಗಳ ಇಂಟರ್ಫೇಸ್ ಟ್ಯಾಬ್‌ನಲ್ಲಿನ ನಿಯಂತ್ರಣಗಳನ್ನು ಡೇಟಾ ಪಥದಲ್ಲಿ ವಿವಿಧ ಅಗಲಗಳು ಮತ್ತು ನಿಖರ ವಿಧಾನಗಳನ್ನು ವ್ಯಾಖ್ಯಾನಿಸಲು ಬಳಸಲಾಗುತ್ತದೆ. ಇನ್ಪುಟ್ ಡೇಟಾ ಮತ್ತು ಗುಣಾಂಕಗಳ ಅಗಲ ಮತ್ತು ಬೈನರಿ ಪಾಯಿಂಟ್ ಸ್ಥಾನಗಳನ್ನು ಸ್ವತಂತ್ರವಾಗಿ ವ್ಯಾಖ್ಯಾನಿಸಬಹುದು. ಇನ್‌ಪುಟ್ ಡೇಟಾ ಅಗಲ, ಗುಣಾಂಕದ ಅಗಲ ಮತ್ತು ಟ್ಯಾಪ್‌ಗಳ ಸಂಖ್ಯೆಯಿಂದ, ಪೂರ್ಣ ನಿಖರವಾದ ಔಟ್‌ಪುಟ್ ಅಗಲ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಬೈನರಿ ಪಾಯಿಂಟ್‌ನ ನಿಜವಾದ ಸ್ಥಳವು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಸ್ಥಿರಗೊಳ್ಳುತ್ತದೆ. ಕೆಲವು ಕನಿಷ್ಠ ಮಹತ್ವದ (LS) ಮತ್ತು ಕೆಲವು ಅತ್ಯಂತ ಮಹತ್ವದ (MS) ಬಿಟ್‌ಗಳನ್ನು ಬಿಡುವ ಮೂಲಕ ಮತ್ತು ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ಪೂರ್ಣಾಂಕ ಮತ್ತು ಓವರ್‌ಫ್ಲೋ ಪ್ರಕ್ರಿಯೆಗಳನ್ನು ನಿರ್ವಹಿಸುವ ಮೂಲಕ ಸಂಪೂರ್ಣ ನಿಖರವಾದ ಔಟ್‌ಪುಟ್ ಅನ್ನು ಬಳಕೆದಾರ ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ಔಟ್‌ಪುಟ್ ಅಗಲಕ್ಕೆ ಪರಿವರ್ತಿಸಲಾಗುತ್ತದೆ. ಔಟ್ಪುಟ್ ಅಗಲ ಮತ್ತು ಔಟ್ಪುಟ್ ಬೈನರಿ ಪಾಯಿಂಟ್ ಸ್ಥಾನದ ನಿಯತಾಂಕದಿಂದ ಔಟ್ಪುಟ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲಾಗಿದೆ.
4.4.2.1. ಪೂರ್ಣಾಂಕ
ಕೆಳಗಿನ ಐದು ಆಯ್ಕೆಗಳು ಪೂರ್ಣಾಂಕಕ್ಕಾಗಿ ಬೆಂಬಲಿತವಾಗಿದೆ: · ಯಾವುದೂ ಔಟ್‌ಪುಟ್ ಕನಿಷ್ಠ ಮಹತ್ವದ ಬಿಟ್‌ನ ಬಲಕ್ಕೆ ಎಲ್ಲಾ ಬಿಟ್‌ಗಳನ್ನು ತ್ಯಜಿಸುವುದಿಲ್ಲ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಅನ್ನು ಸರಿಪಡಿಸದೆ ಬಿಡುತ್ತದೆ. · ಹತ್ತಿರದ ಹೆಚ್ಚು ಧನಾತ್ಮಕ ಸಂಖ್ಯೆಗೆ ರೌಂಡ್ ಅಪ್ ರೌಂಡ್ ಅಪ್. · ಶೂನ್ಯದಿಂದ ದೂರ ಸುತ್ತುವುದು ಭಾಗಶಃ ಭಾಗವು ನಿಖರವಾಗಿ ಅರ್ಧದಷ್ಟು ಇದ್ದರೆ ಶೂನ್ಯದಿಂದ ಸುತ್ತುಗಳು. · ಶೂನ್ಯದ ಕಡೆಗೆ ಪೂರ್ಣಾಂಕವು ಭಾಗಶಃ ಭಾಗವು ನಿಖರವಾಗಿ ಅರ್ಧದಷ್ಟು ಇದ್ದರೆ ಶೂನ್ಯದ ಕಡೆಗೆ ಸುತ್ತುತ್ತದೆ. · ಫ್ರಾಕ್ಷನಲ್ ಭಾಗವು ನಿಖರವಾಗಿ ಒಂದೂವರೆ ಇದ್ದರೆ ಹತ್ತಿರದ ಸಮ ಮೌಲ್ಯಕ್ಕೆ ಒಮ್ಮುಖ ಪೂರ್ಣಾಂಕದ ಸುತ್ತುಗಳು.

4.4.3. ಅನುಷ್ಠಾನದ ಆಯ್ಕೆಗಳು
4.4.3.1. ಮೆಮೊರಿ ಪ್ರಕಾರ
ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ವಿಳಂಬ ಟ್ಯಾಪ್ ಡೇಟಾ, ಗುಣಾಂಕಗಳನ್ನು ಮತ್ತು ಕೆಲವು ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳು, ಇನ್‌ಪುಟ್ ಅಥವಾ ಔಟ್‌ಪುಟ್ ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸಲು ನೆನಪುಗಳನ್ನು ಬಳಸುತ್ತದೆ. ಬಳಸಿದ ಮೆಮೊರಿ ಘಟಕಗಳ ಸಂಖ್ಯೆಯು ಡೇಟಾ ಅಗಲ, ಟ್ಯಾಪ್‌ಗಳ ಸಂಖ್ಯೆ, ಫಿಲ್ಟರ್ ಪ್ರಕಾರ, ಚಾನಲ್‌ಗಳ ಸಂಖ್ಯೆ ಮತ್ತು ಗುಣಾಂಕ ಸಮ್ಮಿತಿ ಸೇರಿದಂತೆ ಹಲವಾರು ನಿಯತಾಂಕಗಳನ್ನು ಅವಲಂಬಿಸಿರುತ್ತದೆ. ಹೆಚ್ಚಿನ ಸಂದರ್ಭಗಳಲ್ಲಿ, ಪ್ರತಿ ಗುಣಕಕ್ಕೆ ಒಂದು ಡೇಟಾ ಮೆಮೊರಿ ಘಟಕ ಮತ್ತು ಒಂದು ಗುಣಾಂಕ ಮೆಮೊರಿ ಘಟಕದ ಅಗತ್ಯವಿರುತ್ತದೆ. ಇಂಟರ್ಪೋಲೇಷನ್ ಅಥವಾ ಡೆಸಿಮೇಷನ್ ಫಿಲ್ಟರ್‌ಗಳು ಹೆಚ್ಚುವರಿಯಾಗಿ ಇನ್‌ಪುಟ್ ಅಥವಾ ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಳನ್ನು ಬಳಸಬಹುದು. ಡೇಟಾ, ಗುಣಾಂಕ, ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಸಂಗ್ರಹಣೆಗಾಗಿ EBR ಅಥವಾ ವಿತರಣೆ ಮೆಮೊರಿಯನ್ನು ಬಳಸಲಾಗಿದೆಯೇ ಎಂಬುದನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಮೆಮೊರಿ ಪ್ರಕಾರದ ಇಂಟರ್ಫೇಸ್ ಆಯ್ಕೆಯನ್ನು ಬಳಸಬಹುದು. ಆಟೋ ಎಂಬ ಆಯ್ಕೆಯು ಆ ಆಯ್ಕೆಯನ್ನು IP ಜನರೇಟರ್ ಟೂಲ್‌ಗೆ ಬಿಡುತ್ತದೆ, ಇದು ಮೆಮೊರಿಯು 128 ಸ್ಥಳಗಳಿಗಿಂತ ಆಳವಾಗಿದ್ದರೆ ಮತ್ತು ಮೆಮೊರಿಯನ್ನು ವಿತರಿಸಿದರೆ EBR ಅನ್ನು ಬಳಸುತ್ತದೆ.

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

4.5 ಸಿಗ್ನಲ್ ವಿವರಣೆಗಳು
FIR ಫಿಲ್ಟರ್ IP ಕೋರ್‌ಗಾಗಿ ಇನ್‌ಪುಟ್/ಔಟ್‌ಪುಟ್ (I/O) ಪೋರ್ಟ್‌ಗಳ ವಿವರಣೆಯನ್ನು ಟೇಬಲ್ 4.2 ರಲ್ಲಿ ಒದಗಿಸಲಾಗಿದೆ.

ಕೋಷ್ಟಕ 4.2. ಉನ್ನತ ಮಟ್ಟದ ಪೋರ್ಟ್ ವ್ಯಾಖ್ಯಾನಗಳು

ಬಂದರು

ಬಿಟ್ಸ್

ಜನರಲ್ ಐ / ಒ

clk

rstn

ದಿನಾಹಾರ

ಇನ್ಪುಟ್ ಡೇಟಾ ಅಗಲ

ಅಮಾನ್ಯವಾಗಿದೆ

ಡೌಟ್ ಅಮಾನ್ಯವಾಗಿದೆ
rfi

ಔಟ್ಪುಟ್ ಅಗಲ 1
1

ಮರುಲೋಡ್ ಮಾಡಬಹುದಾದ ಗುಣಾಂಕಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡಿದಾಗ

ಸಹಪೆಟ್ಟಿಗೆ

ಟಿಪ್ಪಣಿಗಳು 1*

ಕೋಫ್ವೆ

I/O

ವಿವರಣೆ

ಡೇಟಾ ಮತ್ತು ನಿಯಂತ್ರಣ ಇನ್‌ಪುಟ್‌ಗಳು ಮತ್ತು ಔಟ್‌ಪುಟ್‌ಗಳಿಗಾಗಿ ಸಿಸ್ಟಮ್ ಗಡಿಯಾರ.

ಸಿಸ್ಟಮ್ ವೈಡ್ ಅಸಮಕಾಲಿಕ ಸಕ್ರಿಯ-ಕಡಿಮೆ ಮರುಹೊಂದಿಸುವ ಸಂಕೇತ.

ಇನ್ಪುಟ್ ಡೇಟಾ.

ಮಾನ್ಯ ಸಿಗ್ನಲ್ ಅನ್ನು ನಮೂದಿಸಿ. ಇನ್‌ಪುಟ್ ಡೇಟಾವನ್ನು ಯಾವಾಗ ಮಾತ್ರ ಓದಲಾಗುತ್ತದೆ

inpvalid ಹೆಚ್ಚು.

ಔಟ್ಪುಟ್ ಡೇಟಾ.

ಔಟ್‌ಪುಟ್ ಡೇಟಾ ಕ್ವಾಲಿಫೈಯರ್. ಔಟ್‌ಪುಟ್ ಡೇಟಾ ಡೌಟ್ ಯಾವಾಗ ಮಾತ್ರ ಮಾನ್ಯವಾಗಿರುತ್ತದೆ

ಈ ಸಿಗ್ನಲ್ ಹೆಚ್ಚು.

ಇನ್‌ಪುಟ್‌ಗೆ ಸಿದ್ಧವಾಗಿದೆ. ಈ ಔಟ್ಪುಟ್, ಅಧಿಕವಾಗಿರುವಾಗ, IP ಎಂದು ಸೂಚಿಸುತ್ತದೆ

ಮುಂದಿನ ಇನ್‌ಪುಟ್ ಡೇಟಾವನ್ನು ಸ್ವೀಕರಿಸಲು ಕೋರ್ ಸಿದ್ಧವಾಗಿದೆ. ಮಾನ್ಯವಾದ ಡೇಟಾ ಇರಬಹುದು

ಹಿಂದಿನ ಗಡಿಯಾರದಲ್ಲಿ rfi ಅಧಿಕವಾಗಿದ್ದರೆ ಮಾತ್ರ ದಿನ್ ನಲ್ಲಿ ಅನ್ವಯಿಸಬಹುದು

ಸೈಕಲ್.

ಗುಣಾಂಕಗಳ ಇನ್ಪುಟ್. ಗುಣಾಂಕಗಳನ್ನು ಲೋಡ್ ಮಾಡಬೇಕು

ನಿರ್ದಿಷ್ಟ ಕ್ರಮದಲ್ಲಿ ಈ ಪೋರ್ಟ್ ಮೂಲಕ. ವಿಭಾಗವನ್ನು ನೋಡಿ

ವಿವರಗಳಿಗಾಗಿ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ನೊಂದಿಗೆ ಇಂಟರ್‌ಫೇಸಿಂಗ್.

ಪ್ರತಿಪಾದಿಸಿದಾಗ, ಬಸ್ ಕೋಫಿನ್‌ನಲ್ಲಿನ ಮೌಲ್ಯವನ್ನು ಬರೆಯಲಾಗುತ್ತದೆ

ಗುಣಾಂಕದ ನೆನಪುಗಳು.

coefset

ಇತ್ತೀಚಿನದನ್ನು ಬಳಸಲು ಫಿಲ್ಟರ್ ಅನ್ನು ಸಂಕೇತಿಸಲು ಈ ಇನ್‌ಪುಟ್ ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ

ಲೋಡ್ ಮಾಡಲಾದ ಗುಣಾಂಕ ಸೆಟ್. ಈ ಸಿಗ್ನಲ್ ಅನ್ನು ಹೆಚ್ಚು ಪಲ್ಸ್ ಮಾಡಬೇಕು

ಸಂಪೂರ್ಣ ಗುಣಾಂಕ ಸೆಟ್ ಅನ್ನು ಲೋಡ್ ಮಾಡಿದ ನಂತರ ಒಂದು ಗಡಿಯಾರದ ಚಕ್ರ

ಕೋಫಿನ್ ಮತ್ತು ಕೋಫ್ವೆ ಬಳಸಿ.

ಚಾನಲ್‌ಗಳ ಸಂಖ್ಯೆ 1 ಕ್ಕಿಂತ ಹೆಚ್ಚಿದ್ದರೆ

ಇಬ್ಸ್ಟಾರ್ಟ್

ಇನ್ಪುಟ್ ಬ್ಲಾಕ್ ಪ್ರಾರಂಭ. ಬಹು-ಚಾನೆಲ್ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳಿಗಾಗಿ, ಈ ಇನ್‌ಪುಟ್

ಇನ್‌ಪುಟ್‌ನ ಚಾನಲ್ 0 ಅನ್ನು ಗುರುತಿಸುತ್ತದೆ.

ತಡೆಯು

ಔಟ್ಪುಟ್ ಬ್ಲಾಕ್ ಪ್ರಾರಂಭ. ಬಹು-ಚಾನೆಲ್ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳಿಗಾಗಿ, ಇದು

ಔಟ್ಪುಟ್ ಚಾನಲ್ 0 ಅನ್ನು ಗುರುತಿಸುತ್ತದೆ.

ವೇರಿಯಬಲ್ ಇಂಟರ್ಪೋಲೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ಅಥವಾ ವೇರಿಯಬಲ್ ಡೆಸಿಮೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ಅನ್ನು ಪರಿಶೀಲಿಸಿದಾಗ

ifactor

ಸೀಲ್(ಲಾಗ್2(ಇಂಟರ್ಪೋಲೇಷನ್

ಇಂಟರ್ಪೋಲೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ಮೌಲ್ಯ

ಅಂಶ +1))

dfactor

ಸೀಲ್(ಲಾಗ್2(ಡೆಸಿಮೇಷನ್ ಫ್ಯಾಕ್ಟರ್+1))

ಡೆಸಿಮೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ಮೌಲ್ಯ

ಫ್ಯಾಕ್ಟರ್ಸೆಟ್

ಇಂಟರ್ಪೋಲೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ಅಥವಾ ಡೆಸಿಮೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ಅನ್ನು ಹೊಂದಿಸುತ್ತದೆ.

ಐಚ್ಛಿಕ I/Os

ಗಡಿಯಾರ ಸಕ್ರಿಯಗೊಳಿಸಿ. ಈ ಸಿಗ್ನಲ್ ಡಿ-ಸರ್ಟ್ ಆಗಿರುವಾಗ, ಕೋರ್ ತಿನ್ನುವೆ

ಎಲ್ಲಾ ಇತರ ಸಿಂಕ್ರೊನಸ್ ಇನ್‌ಪುಟ್‌ಗಳನ್ನು ನಿರ್ಲಕ್ಷಿಸಿ ಮತ್ತು ಅದರ ಪ್ರಸ್ತುತವನ್ನು ನಿರ್ವಹಿಸಿ

ರಾಜ್ಯ

ಸಿಂಕ್ರೊನಸ್ ಮರುಹೊಂದಿಸಿ. ಕನಿಷ್ಠ ಒಂದು ಗಡಿಯಾರಕ್ಕೆ ಪ್ರತಿಪಾದಿಸಿದಾಗ

ಚಕ್ರದಲ್ಲಿ, IP ಕೋರ್‌ನಲ್ಲಿರುವ ಎಲ್ಲಾ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಮರುಹೊಂದಿಸಲು ಪ್ರಾರಂಭಿಸಲಾಗಿದೆ

ರಾಜ್ಯ.

ಟಿಪ್ಪಣಿಗಳು: 1. ಸಹಿ ಮಾಡಿದ ಪ್ರಕಾರದ ಅಗಲ ಮತ್ತು ಸಮ್ಮಿತೀಯ ಇಂಟರ್ಪೋಲೇಷನ್ ಗುಣಾಂಕಗಳ ಅಗಲ +1 ಆಗಿದೆ. 2. ಸಹಿ ಮಾಡದ ಮತ್ತು ಸಮ್ಮಿತೀಯ ಇಂಟರ್ಪೋಲೇಷನ್ಗಾಗಿ ಅಗಲವು ಗುಣಾಂಕಗಳ ಅಗಲ +2 ಆಗಿದೆ. 3. ಎಲ್ಲಾ ಇತರ ಸಂದರ್ಭಗಳಲ್ಲಿ ಅಗಲ ಗುಣಾಂಕಗಳ ಅಗಲವಾಗಿದೆ.

16 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

4.6. ಎಫ್ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ನೊಂದಿಗೆ ಇಂಟರ್ಫೇಸಿಂಗ್
4.6.1. ಡೇಟಾ ಇಂಟರ್ಫೇಸ್
ಡೇಟಾವನ್ನು ಡಿನ್ ಮೂಲಕ ಕೋರ್‌ಗೆ ಮತ್ತು ಕೋರ್‌ನಿಂದ ಡೌಟ್ ಮೂಲಕ ಹೊರಹಾಕಲಾಗುತ್ತದೆ.

4.6.2. ಬಹು ಚಾನೆಲ್‌ಗಳು
ಬಹು-ಚಾನೆಲ್ ಅಳವಡಿಕೆಗಳಿಗಾಗಿ, ಚಾನಲ್ ಸಂಖ್ಯೆಗಳನ್ನು ಸಿಂಕ್ರೊನೈಸ್ ಮಾಡಲು IP ಕೋರ್‌ನಲ್ಲಿ ibstart ಮತ್ತು obstart ಎಂಬ ಎರಡು ಪೋರ್ಟ್‌ಗಳು ಲಭ್ಯವಿವೆ. ಇನ್‌ಪುಟ್‌ನಲ್ಲಿ ಅನ್ವಯಿಸಲಾದ ಚಾನಲ್ 0 ಡೇಟಾವನ್ನು ಗುರುತಿಸಲು ಇನ್‌ಪುಟ್ ಇಬ್‌ಸ್ಟಾರ್ಟ್ ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ. ಚಾನೆಲ್ 0 ಔಟ್‌ಪುಟ್ ಡೇಟಾದೊಂದಿಗೆ ಔಟ್‌ಪುಟ್ ಅಬ್ಸ್ಟಾರ್ಟ್ ಏಕಕಾಲದಲ್ಲಿ ಹೆಚ್ಚು ಹೋಗುತ್ತದೆ.

4.6.3. ವೇರಿಯಬಲ್ ಇಂಟರ್ಪೋಲೇಷನ್/ಡೆಸಿಮೇಷನ್ ಫ್ಯಾಕ್ಟರ್
ಇಂಟರ್ಪೋಲೇಷನ್ (ಅಥವಾ ಡೆಸಿಮೇಷನ್) ಅಂಶವು ವೇರಿಯಬಲ್ ಆಗಿರುವಾಗ, ಪೋರ್ಟ್ಸ್ ಐಫ್ಯಾಕ್ಟರ್ (ಅಥವಾ ಡಿಫಕ್ಟರ್) ಮತ್ತು ಫ್ಯಾಕ್ಟರ್ಸೆಟ್ ಅನ್ನು ಐಪಿ ಕೋರ್ಗೆ ಸೇರಿಸಲಾಗುತ್ತದೆ. ಸ್ಟ್ರೋಬ್ ಸಿಗ್ನಲ್ ಫ್ಯಾಕ್ಟರ್‌ಸೆಟ್ ಹೆಚ್ಚಿರುವಾಗ ಪೋರ್ಟ್ ಐಫ್ಯಾಕ್ಟರ್ (ಅಥವಾ ಡಿಫಾಕ್ಟರ್) ಮೇಲೆ ಅನ್ವಯಿಸಲಾದ ಇಂಟರ್‌ಪೋಲೇಶನ್ (ಅಥವಾ ಡೆಸಿಮೇಷನ್) ಫ್ಯಾಕ್ಟರ್ ಅನ್ನು ಹೊಂದಿಸಲಾಗಿದೆ. ಇಂಟರ್ಪೋಲೇಶನ್ (ಅಥವಾ ಡೆಸಿಮೇಷನ್) ಅಂಶವು ಬದಲಾದಾಗ, ಔಟ್ಪುಟ್ ಆರ್ಎಫ್ಐ ಕೆಲವು ಚಕ್ರಗಳಿಗೆ ಕಡಿಮೆ ಹೋಗುತ್ತದೆ. ಅದು ಮತ್ತೊಮ್ಮೆ ಹೆಚ್ಚಾದಾಗ, ಫಿಲ್ಟರ್ ಹೊಸ ಅಂಶದ ಮೌಲ್ಯಕ್ಕೆ ಅನುಗುಣವಾದ ಇಂಟರ್ಪೋಲೇಟಿಂಗ್ (ಅಥವಾ ಡೆಸಿಮೇಟಿಂಗ್) ಫಿಲ್ಟರ್ ಆಗಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತದೆ.

4.6.4. ಮರುಲೋಡ್ ಮಾಡಬಹುದಾದ ಗುಣಾಂಕಗಳು
ಮರುಲೋಡ್ ಮಾಡಬಹುದಾದ ಗುಣಾಂಕಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡಿದಾಗ, ಎರಡು ಸೇರಿಸಿದ ಪೋರ್ಟ್‌ಗಳು, ಕೋಫಿನ್ ಮತ್ತು ಕೋಫ್ವೆ, ಗುಣಾಂಕಗಳನ್ನು ಮರುಲೋಡ್ ಮಾಡಲು ಬಳಸಲಾಗುತ್ತದೆ. ಎಲ್ಲಾ ಗುಣಾಂಕಗಳನ್ನು ಒಂದು ಬ್ಯಾಚ್‌ನಲ್ಲಿ ಲೋಡ್ ಮಾಡಬೇಕಾಗುತ್ತದೆ, ಆದರೆ ಲೋಡ್ ಮಾಡುವ ಸಂಪೂರ್ಣ ಅವಧಿಯಲ್ಲಿ ಸಿಗ್ನಲ್ ಕೋಫ್ವೆಯನ್ನು ಹೆಚ್ಚು ಇರಿಸಿಕೊಳ್ಳಿ. ಎಲ್ಲಾ ಗುಣಾಂಕಗಳನ್ನು ಲೋಡ್ ಮಾಡಿದ ನಂತರ, ಹೊಸ ಗುಣಾಂಕಗಳು ಕಾರ್ಯರೂಪಕ್ಕೆ ಬರಲು ಇನ್‌ಪುಟ್ ಸಿಗ್ನಲ್ ಕೋಫ್‌ಸೆಟ್ ಅನ್ನು ಒಂದು ಗಡಿಯಾರದ ಚಕ್ರಕ್ಕೆ ಹೆಚ್ಚು ಪಲ್ಸ್ ಮಾಡಬೇಕು.
ಗುಣಾಂಕಗಳ ಮೆಮೊರಿಯನ್ನು ಮರುಲೋಡ್ ಮಾಡಲು ಗುಣಾಂಕಗಳನ್ನು ಅನ್ವಯಿಸಲು ಎರಡು ಮಾರ್ಗಗಳಿವೆ, ಮರುಕ್ರಮಗೊಳಿಸಿದ ಗುಣಾಂಕಗಳ ಒಳಗಿನ ನಿಯತಾಂಕದಿಂದ ನಿರ್ದಿಷ್ಟಪಡಿಸಲಾಗಿದೆ.
ಒಳಗಿನ ಗುಣಾಂಕಗಳನ್ನು ಮರುಕ್ರಮಗೊಳಿಸದಿದ್ದಾಗ, ಗುಣಾಂಕಗಳ ಸ್ಮರಣೆಯನ್ನು ಮರುಲೋಡ್ ಮಾಡಲು ಗುಣಾಂಕಗಳನ್ನು ನಿರ್ದಿಷ್ಟ ಅನುಕ್ರಮದಲ್ಲಿ ಅನ್ವಯಿಸಬೇಕಾಗುತ್ತದೆ. ಗುಣಾಂಕಗಳಲ್ಲಿ ನಿರ್ದಿಷ್ಟಪಡಿಸಿದಂತೆ ಕಚ್ಚಾ ಗುಣಾಂಕಗಳು file, IP ಅನುಸ್ಥಾಪನಾ ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ (ಉದಾಹರಣೆಗೆ) gui ಫೋಲ್ಡರ್ ಅಡಿಯಲ್ಲಿ ಲಭ್ಯವಿರುವ ಗುಣಾಂಕಗಳ ಉತ್ಪಾದನೆಯ ಪ್ರೋಗ್ರಾಂ coeff_gen.exe (Windows ಗಾಗಿ) ಅನ್ನು ಬಳಸಿಕೊಂಡು ಮರುಲೋಡ್ ಮಾಡಬಹುದಾದ ಅನುಕ್ರಮಕ್ಕೆ ಪರಿವರ್ತಿಸಬಹುದು.ample, C:LatticeCorefir_core_v6.0gui ಫೋಲ್ಡರ್ ಅಡಿಯಲ್ಲಿ). UNIX ಮತ್ತು Linux ಗಾಗಿ ಗುಣಾಂಕ ಉತ್ಪಾದನೆಯ ಕಾರ್ಯಕ್ರಮದ ಹೆಸರುಗಳು ಕ್ರಮವಾಗಿ coeff_gen_s ಮತ್ತು coeff_gen_l. ವಿಂಡೋಸ್‌ಗಾಗಿ, ಪ್ರೋಗ್ರಾಂ ಅನ್ನು ಈ ಕೆಳಗಿನಂತೆ ಆಹ್ವಾನಿಸಲಾಗಿದೆ:
coeff_gen.exefile_name>.lpc
ಗಮನಿಸಿ: ಎಲ್ಪಿಸಿಯಲ್ಲಿದ್ದರೆ file, varcoeff= ಪ್ಯಾರಾಮೀಟರ್‌ನ ಮೌಲ್ಯವು ಹೌದು, ದಯವಿಟ್ಟು ROM ಅನ್ನು ರಚಿಸುವ ಮೊದಲು ಅದನ್ನು ಇಲ್ಲ ಎಂದು ಬದಲಾಯಿಸಿ files ಕೈಯಾರೆ
ಈ ಆಜ್ಞೆಯು ಇನ್ಪುಟ್ನಲ್ಲಿ ಗುಣಾಂಕಗಳನ್ನು ಪರಿವರ್ತಿಸುತ್ತದೆ file, ಕೋಫ್ ಉಲ್ಲೇಖಿಸಿದಂತೆfile= lpc ನಲ್ಲಿ ಪ್ಯಾರಾಮೀಟರ್ file, ಲೋಡ್ ಮಾಡಬಹುದಾದ ಗುಣಾಂಕಗಳ ಅನುಕ್ರಮಕ್ಕೆ file coeff.mem ಎಂದು ಕರೆಯಲಾಗುತ್ತದೆ. ಔಟ್ಪುಟ್ ಎಂಬುದನ್ನು ಗಮನಿಸಿ file ಸೇರಿಸಲಾದ ಶೂನ್ಯ ಗುಣಾಂಕಗಳ ಕಾರಣದಿಂದಾಗಿ ಮೂಲಕ್ಕಿಂತ ಹೆಚ್ಚಿನ ಗುಣಾಂಕಗಳನ್ನು ಹೊಂದಿರಬಹುದು. ಔಟ್ಪುಟ್ನಲ್ಲಿನ ಎಲ್ಲಾ ಗುಣಾಂಕಗಳು file, ಸೊನ್ನೆಗಳನ್ನು ಒಳಗೊಂಡಂತೆ, ಕೋಫಿನ್ ಪೋರ್ಟ್ ಮೂಲಕ ಅನುಕ್ರಮವಾಗಿ ಅನ್ವಯಿಸಬೇಕು. ಗುಣಾಂಕಗಳ ಅನ್ವಯದ ಅನುಕ್ರಮವನ್ನು ಪಡೆಯಲು, ಇನ್ಪುಟ್ ಗುಣಾಂಕಗಳನ್ನು ಸಂಪಾದಿಸಿ file ಅನುಕ್ರಮ ಸಂಖ್ಯೆಗಳೊಂದಿಗೆ (ಉದಾ 1,2) ಮತ್ತು IP ರನ್ ಮಾಡುತ್ತದೆ file ಸ್ವಯಂಚಾಲಿತವಾಗಿ. ಮರುಲೋಡ್ ಮಾಡಬಹುದಾದ ಗುಣಾಂಕಗಳ ಮೋಡ್‌ನಲ್ಲಿ, ಗುಣಾಂಕಗಳು ಲೋಡ್ ಆಗುವವರೆಗೆ ಮತ್ತು ಕೋಫ್‌ಸೆಟ್ ಹೆಚ್ಚು ಪ್ರತಿಪಾದಿಸುವವರೆಗೆ ಕೋರ್ ಕಾರ್ಯಾಚರಣೆಗೆ ಸಿದ್ಧವಾಗುವುದಿಲ್ಲ (rfi ಔಟ್‌ಪುಟ್ ಹೆಚ್ಚಿರುವುದಿಲ್ಲ).
ಒಳಗಿನ ಗುಣಾಂಕಗಳನ್ನು ಮರುಕ್ರಮಗೊಳಿಸಿ ನಿಯತಾಂಕವನ್ನು ಆಯ್ಕೆ ಮಾಡಿದಾಗ, ಹಿಂದೆ ವಿವರಿಸಿದ ಹಸ್ತಚಾಲಿತ ಮರುಕ್ರಮದ ಅಗತ್ಯವಿಲ್ಲದೆ ಗುಣಾಂಕಗಳನ್ನು IP ಕೋರ್‌ನೊಳಗೆ ಮರುಕ್ರಮಗೊಳಿಸಲಾಗುತ್ತದೆ. ಈ ಆಯ್ಕೆಯೊಂದಿಗೆ, ತರ್ಕವನ್ನು ಮರುಕ್ರಮಗೊಳಿಸುವುದನ್ನು IP ಕೋರ್ಗೆ ಸೇರಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ಬಳಕೆದಾರರು ಸಾಮಾನ್ಯ ಅನುಕ್ರಮದಲ್ಲಿ ಗುಣಾಂಕಗಳನ್ನು ಅನ್ವಯಿಸಬಹುದು.
ಈ ಕ್ರಮದಲ್ಲಿ, ಪ್ಯಾರಾಮೀಟರ್ ಸಿಮೆಟ್ರಿಕ್ ಗುಣಾಂಕಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡಿದರೆ, ಒದಗಿಸಿದ ಗುಣಾಂಕಗಳಲ್ಲಿ ಅರ್ಧದಷ್ಟು ಮಾತ್ರ ಬಳಸಲಾಗುತ್ತದೆ. ಉದಾಹರಣೆಗೆample, ಕಚ್ಚಾ ಗುಣಾಂಕದ ಇನ್‌ಪುಟ್ ಅನುಕ್ರಮವು: 1 2 3 4 5 6 5 4 3 2 1 ಆಗಿದ್ದರೆ, ಬಳಸಲಾಗುವ ಗುಣಾಂಕಗಳು 1 2 3 4 5 6 ಆಗಿರುತ್ತದೆ.
ಅಂತೆಯೇ, ಹಾಫ್ ಬ್ಯಾಂಡ್ ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿದರೆ, ಕೊನೆಯದನ್ನು ಹೊರತುಪಡಿಸಿ ಸಮ ಸ್ಥಳಗಳಲ್ಲಿನ ಎಲ್ಲಾ ಇನ್‌ಪುಟ್ ಗುಣಾಂಕಗಳನ್ನು ತ್ಯಜಿಸಲಾಗುತ್ತದೆ. ಉದಾಹರಣೆಗೆample, ಕಚ್ಚಾ ಗುಣಾಂಕದ ಇನ್‌ಪುಟ್ ಅನುಕ್ರಮವು: 1 0 2 0 3 0 4 0 5 6 5 0 4 0 3 0 2 0 1 ಆಗಿದ್ದರೆ, ಬಳಸಲಾಗುವ ಗುಣಾಂಕಗಳು 1 2 3 4 5 6 ಆಗಿರುತ್ತದೆ.
ಗಮನಿಸಿ: lpc ನಲ್ಲಿ ಪ್ಯಾರಾಮೀಟರ್ varcoeff= ಆಗಿದ್ದರೆ file ಹೌದು ಎಂದು ಹೊಂದಿಸಲಾಗಿದೆ, ಹೊಸ ಗುಣಾಂಕಗಳನ್ನು ಉತ್ಪಾದಿಸುವ ಮೊದಲು ಅದನ್ನು ಇಲ್ಲ ಎಂದು ಬದಲಾಯಿಸಿ file.

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
4.7. ಸಮಯದ ವಿಶೇಷಣಗಳು
ಎಫ್ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ಗಾಗಿ ಟೈಮಿಂಗ್ ರೇಖಾಚಿತ್ರಗಳನ್ನು ಚಿತ್ರ 4.8 ರಿಂದ ಚಿತ್ರ 4.17 ರಲ್ಲಿ ನೀಡಲಾಗಿದೆ. ಲ್ಯಾಟಿಸ್ XP2/ECP3/ECP5 ಸಾಧನಗಳನ್ನು ಬಳಸಿಕೊಂಡು ಕೆಲವು ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗೆ ವಿಭಿನ್ನ ಸಮಯದ ವಿಶೇಷಣಗಳಿವೆ ಎಂಬುದನ್ನು ಗಮನಿಸಿ. ಚಿತ್ರ 4.8 ರಿಂದ ಚಿತ್ರ 4.11 ಎಲ್ಲಾ FIR ಅರ್ಜಿಗಳಿಗೆ ಅನ್ವಯಿಸುತ್ತದೆ.
4.7.1. ಎಲ್ಲಾ ಸಾಧನಗಳಿಗೆ ಅನ್ವಯವಾಗುವ ಸಮಯದ ವಿಶೇಷಣಗಳು
ಚಿತ್ರ 4.8. ಏಕ ಚಾನೆಲ್, ನಿರಂತರ ಇನ್‌ಪುಟ್‌ಗಳೊಂದಿಗೆ ಏಕ ದರದ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್

ಚಿತ್ರ 4.9. ಏಕ ಚಾನೆಲ್, ಇನ್‌ಪುಟ್‌ನಲ್ಲಿನ ಅಂತರವಿರುವ ಏಕ ದರದ FIR ಫಿಲ್ಟರ್ ಚಿತ್ರ 4.10. ಫ್ಯಾಕ್ಟರ್ಸೆಟ್ ಸಿಗ್ನಲ್ಗಳು
ಚಿತ್ರ 4.11. ಗುಣಾಂಕ ಮರುಲೋಡ್ ಮಾಡಲಾಗುತ್ತಿದೆ

18 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
4.7.2. LatticeXP2, LatticeECP3 ಮತ್ತು LatticeECP5 ಇಂಪ್ಲಿಮೆಂಟೇಶನ್‌ಗಳಿಗೆ ಅನ್ವಯವಾಗುವ ಸಮಯದ ವಿಶೇಷಣಗಳು
ಹಿಂದಿನ ಅಂಕಿಅಂಶಗಳ ಜೊತೆಗೆ, ಚಿತ್ರ 4.12 ರಿಂದ ಚಿತ್ರ 4.14 ಮೂಲಕ LatticeXP2, LatticeECP3, ಮತ್ತು LatticeECP5 ಸಾಧನಗಳನ್ನು ಬಳಸುವಲ್ಲಿ ಅನ್ವಯಿಸುತ್ತದೆ: ಋಣಾತ್ಮಕ ಸಮ್ಮಿತಿ, ಅರ್ಧ ಬ್ಯಾಂಡ್, ಫ್ಯಾಕ್ಟರ್ ವೇರಿಯಬಲ್ ಇಂಟರ್ಪೋಲೇಷನ್ ಮತ್ತು ಡೆಸಿಮೇಷನ್, ಮತ್ತು 36×36 ಮಲ್ಟಿಪ್ಲೈಯರ್ಗಳನ್ನು ಬಳಸುವ ಅಪ್ಲಿಕೇಶನ್ಗಳು.
ಚಿತ್ರ 4.12. ಬಹು-ಚಾನೆಲ್ ಏಕ ದರದ FIR ಫಿಲ್ಟರ್ (3 ಚಾನಲ್‌ಗಳು)

ಚಿತ್ರ 4.13. ಮಲ್ಟಿ-ಚಾನೆಲ್ (3 ಚಾನೆಲ್‌ಗಳು) ಇಂಟರ್‌ಪೋಲೇಟರ್ (ಫ್ಯಾಕ್ಟರ್ ಆಫ್ 3)

ಚಿತ್ರ 4.14. ಬಹು-ಚಾನೆಲ್ (3 ಚಾನಲ್‌ಗಳು) ಡೆಸಿಮೇಟರ್ (3 ಅಂಶ)

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
4.7.3. LatticeECP3 ಮತ್ತು LatticeECP5 ಇಂಪ್ಲಿಮೆಂಟೇಶನ್‌ಗಳಿಗೆ ಅನ್ವಯವಾಗುವ ಸಮಯದ ವಿಶೇಷಣಗಳು
ಹಿಂದೆ ಸೂಚಿಸಿದಂತೆ, ಚಿತ್ರ 4.15 ರಿಂದ ಚಿತ್ರ 4.17 ಮೂಲಕ ಹಿಂದಿನ ವಿಭಾಗದಲ್ಲಿ ನಿರ್ದಿಷ್ಟವಾಗಿ ಪಟ್ಟಿ ಮಾಡಲಾದ ಎಲ್ಲಾ LatticeECP3 ಮತ್ತು ಲ್ಯಾಟಿಸ್ ECP5 ಸಾಧನಗಳಿಗೆ ಅನ್ವಯಿಸುತ್ತದೆ.

ಚಿತ್ರ 4.15. ಬಹು-ಚಾನೆಲ್ ಏಕ ದರದ FIR ಫಿಲ್ಟರ್ (3 ಚಾನಲ್‌ಗಳು)

ಚಿತ್ರ 4.16. ಮಲ್ಟಿ-ಚಾನೆಲ್ (3 ಚಾನೆಲ್‌ಗಳು) ಇಂಟರ್‌ಪೋಲೇಟರ್ (ಫ್ಯಾಕ್ಟರ್ ಆಫ್ 3)

ಚಿತ್ರ 4.17. ಬಹು-ಚಾನೆಲ್ (3 ಚಾನಲ್‌ಗಳು) ಡೆಸಿಮೇಟರ್ (3 ಅಂಶ)

20 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

5. ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು

ಡೈಮಂಡ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಐಪಿ ಮತ್ತು ಆರ್ಕಿಟೆಕ್ಚರಲ್ ಮಾಡ್ಯೂಲ್‌ಗಳನ್ನು ರಚಿಸಲು IPexpress ಮತ್ತು ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಪರಿಕರಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ. IP ಅನ್ನು ಹೇಗೆ ರಚಿಸುವುದು ಎಂಬುದರ ಕುರಿತು ನೀವು IP ಕೋರ್ ಜನರೇಷನ್ ಮತ್ತು ಮೌಲ್ಯಮಾಪನ ವಿಭಾಗವನ್ನು ಉಲ್ಲೇಖಿಸಬಹುದು.
ಎಫ್ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ಗಾಗಿ ಬಳಕೆದಾರರ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದಾದ ನಿಯತಾಂಕಗಳ ಪಟ್ಟಿಯನ್ನು ಟೇಬಲ್ 5.1 ಒದಗಿಸುತ್ತದೆ. ಐಪಿಎಕ್ಸ್‌ಪ್ರೆಸ್ ಅಥವಾ ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್‌ನಲ್ಲಿ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಇಂಟರ್‌ಫೇಸ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲಾಗಿದೆ. ಈ ಅಧ್ಯಾಯದಲ್ಲಿ ವಿವರಿಸಿದಂತೆ ಹಲವಾರು ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಪ್ಯಾರಾಮೀಟರ್ ಆಯ್ಕೆಗಳನ್ನು ಬಹು ಇಂಟರ್ಫೇಸ್ ಟ್ಯಾಬ್‌ಗಳಲ್ಲಿ ವಿಂಗಡಿಸಲಾಗಿದೆ.

ಕೋಷ್ಟಕ 5.1. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ಗಾಗಿ ಪ್ಯಾರಾಮೀಟರ್ ವಿಶೇಷಣಗಳು

ಪ್ಯಾರಾಮೀಟರ್

ಶ್ರೇಣಿ

ಫಿಲ್ಟರ್ ವಿಶೇಷಣಗಳು

ಚಾನಲ್‌ಗಳ ಸಂಖ್ಯೆ

1 ರಿಂದ 256

ಟ್ಯಾಪ್‌ಗಳ ಸಂಖ್ಯೆ

1 ರಿಂದ 2048

ಫಿಲ್ಟರ್ ಪ್ರಕಾರ

{ಏಕ ದರ, ಇಂಟರ್ಪೋಲೇಟರ್, ಡೆಸಿಮೇಟರ್}

ಇಂಟರ್ಪೋಲೇಷನ್ ಅಂಶ

2 ರಿಂದ 256

ವೇರಿಯಬಲ್ ಇಂಟರ್ಪೋಲೇಷನ್ ಫ್ಯಾಕ್ಟರ್

{ಹೌದು, ಇಲ್ಲ}

ಡೆಸಿಮೇಷನ್ ಫ್ಯಾಕ್ಟರ್

2 ರಿಂದ 256

ವೇರಿಯಬಲ್ ಡೆಸಿಮೇಷನ್ ಫ್ಯಾಕ್ಟರ್

{ಹೌದು, ಇಲ್ಲ}

ಗುಣಾಂಕಗಳ ವಿಶೇಷಣಗಳು

ಮರುಲೋಡ್ ಮಾಡಬಹುದಾದ ಗುಣಾಂಕಗಳು

{ಹೌದು, ಇಲ್ಲ}

ಒಳಗೆ ಗುಣಾಂಕಗಳನ್ನು ಮರುಕ್ರಮಗೊಳಿಸಿ

{ಹೌದು, ಇಲ್ಲ}

ಗುಣಾಂಕಗಳ ಸೆಟ್

{ಸಾಮಾನ್ಯ, ಪ್ರತಿ ಚಾನಲ್‌ಗೆ ಒಂದು}

ಸಮ್ಮಿತೀಯ ಗುಣಾಂಕಗಳು

{ಹೌದು, ಇಲ್ಲ}

ಋಣಾತ್ಮಕ ಸಮ್ಮಿತಿ

{ಹೌದು, ಇಲ್ಲ}

ಅರ್ಧ ಬ್ಯಾಂಡ್

{ಹೌದು, ಇಲ್ಲ}

ಗುಣಾಂಕ ರಾಡಿಕ್ಸ್

{ಫ್ಲೋಟಿಂಗ್ ಪಾಯಿಂಟ್, ದಶಮಾಂಶ, ಹೆಕ್ಸ್, ಬೈನರಿ}

ಗುಣಾಂಕಗಳು file

ಟೈಪ್ ಮಾಡಿ ಅಥವಾ ಬ್ರೌಸ್ ಮಾಡಿ

ಸುಧಾರಿತ ಆಯ್ಕೆಗಳು

ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್

ಟಿಪ್ಪಣಿ 1, ಟಿಪ್ಪಣಿ 2

ಸತತವಾಗಿ SysDSP ಬ್ಲಾಕ್‌ಗಳ ಸಂಖ್ಯೆ

5 - ಟಿಪ್ಪಣಿ 3

I/O ವಿಶೇಷಣಗಳು

ಇನ್ಪುಟ್ ಡೇಟಾ ಪ್ರಕಾರ

{ಸಹಿ, ಸಹಿ ಮಾಡದ}

ಇನ್ಪುಟ್ ಡೇಟಾ ಅಗಲ

4 ರಿಂದ 32

ಇನ್ಪುಟ್ ಡೇಟಾ ಬೈನರಿ ಪಾಯಿಂಟ್ ಸ್ಥಾನ

-2 ರಿಂದ ಇನ್‌ಪುಟ್ ಡೇಟಾ ಅಗಲ + 2

ಗುಣಾಂಕಗಳ ಪ್ರಕಾರ

{ಸಹಿ, ಸಹಿ ಮಾಡದ}

ಗುಣಾಂಕಗಳ ಅಗಲ

4 ರಿಂದ 32

ಗುಣಾಂಕಗಳು ಬೈನರಿ ಪಾಯಿಂಟ್ ಸ್ಥಾನ

-2 ರಿಂದ ಗುಣಾಂಕಗಳ ಅಗಲ + 2

ಔಟ್ಪುಟ್ ಅಗಲ

4 ರಿಂದ ಗರಿಷ್ಠ ಔಟ್‌ಪುಟ್ ಅಗಲ

ಔಟ್ಪುಟ್ ಬೈನರಿ ಪಾಯಿಂಟ್ ಸ್ಥಾನ

(4+ಇನ್‌ಪುಟ್ ಡೇಟಾ ಬೈನರಿ ಪಾಯಿಂಟ್ ಸ್ಥಾನ + ಗುಣಾಂಕ ಬೈನರಿ ಪಾಯಿಂಟ್ ಸ್ಥಾನ ಗರಿಷ್ಠ ಔಟ್‌ಪುಟ್ ಅಗಲ) ಗೆ (ಔಟ್‌ಪುಟ್ ಅಗಲ + ಇನ್‌ಪುಟ್ ಡೇಟಾ ಬೈನರಿ
ಪಾಯಿಂಟ್ ಸ್ಥಾನ + ಗುಣಾಂಕ ಬೈನರಿ ಪಾಯಿಂಟ್ ಸ್ಥಾನ - 4)

ನಿಖರ ನಿಯಂತ್ರಣ

ಓವರ್‌ಫ್ಲೋ ರೌಂಡಿಂಗ್

{ಸ್ಯಾಚುರೇಶನ್, ಸುತ್ತು-ಸುತ್ತಲೂ}
{ಯಾವುದೂ ಇಲ್ಲ, ರೌಂಡ್-ಅಪ್, ಸೊನ್ನೆಯಿಂದ ದೂರ ಸುತ್ತಿ, ಸೊನ್ನೆಯ ಕಡೆಗೆ ಸುತ್ತು, ಒಮ್ಮುಖ ಪೂರ್ಣಾಂಕ}

ಡೀಫಾಲ್ಟ್
4 64 ಏಕ ದರ 2 ಸಂಖ್ಯೆ 2 ಸಂ
ಹೌದು ಇಲ್ಲ ಸಾಮಾನ್ಯ ಇಲ್ಲ ಇಲ್ಲ ಇಲ್ಲ ದಶಮಾಂಶ -
ಟಿಪ್ಪಣಿ 2 ಟಿಪ್ಪಣಿ 3
ಸಹಿ 16 0
16 0 38 0 ಗೆ ಸಹಿ ಮಾಡಲಾಗಿದೆ
ಸ್ಯಾಚುರೇಶನ್ ಯಾವುದೂ ಇಲ್ಲ

ಮೆಮೊರಿ ಪ್ರಕಾರ ಡೇಟಾ ಮೆಮೊರಿ ಪ್ರಕಾರ ಗುಣಾಂಕ ಮೆಮೊರಿ ಪ್ರಕಾರ ಇನ್‌ಪುಟ್ ಬಫರ್ ಪ್ರಕಾರ

{EBR, ವಿತರಿಸಲಾಗಿದೆ, ಸ್ವಯಂ}

EBR

{EBR, ವಿತರಿಸಲಾಗಿದೆ, ಸ್ವಯಂ}

EBR

{EBR, ವಿತರಿಸಲಾಗಿದೆ, ಸ್ವಯಂ}

EBR

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಪ್ಯಾರಾಮೀಟರ್

ಶ್ರೇಣಿ

ಡೀಫಾಲ್ಟ್

ಔಟ್ಪುಟ್ ಬಫರ್ ಪ್ರಕಾರ

{EBR, ವಿತರಿಸಲಾಗಿದೆ, ಸ್ವಯಂ}

EBR

ಆಪ್ಟಿಮೈಸೇಶನ್

{ಪ್ರದೇಶ, ವೇಗ}

{ಪ್ರದೇಶ}

ಐಚ್ಛಿಕ ಬಂದರುಗಳು

{ಹೌದು, ಇಲ್ಲ}

ಸಂ

{ಹೌದು, ಇಲ್ಲ}

ಸಂ

ಸಂಶ್ಲೇಷಣೆಯ ಆಯ್ಕೆಗಳು

ಆವರ್ತನ ನಿರ್ಬಂಧ

1 400

300

ಟಿಪ್ಪಣಿಗಳು:

1. ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್ ಅನ್ನು ಸಾಧನದಲ್ಲಿ (A) DSP ಬ್ಲಾಕ್‌ಗಳ ಸಂಖ್ಯೆಯಿಂದ ಸೀಮಿತಗೊಳಿಸಲಾಗಿದೆ ಮತ್ತು DSP ಬ್ಲಾಕ್‌ಗಳ ನಿಜವಾದ ಸಂಖ್ಯೆ a

ವಿನ್ಯಾಸ ಅಗತ್ಯಗಳು (ಬಿ). A>B ಮಾಡಿದಾಗ, ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್ ಅನ್ನು 1 ಗೆ ಹೊಂದಿಸಲಾಗಿದೆ; ಇಲ್ಲದಿದ್ದರೆ ಮೌಲ್ಯವು 1 ಕ್ಕಿಂತ ಹೆಚ್ಚಾಗಿರುತ್ತದೆ.

2. ವಿವರಗಳಿಗಾಗಿ ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್ ಅನ್ನು ನೋಡಿ. 3. ಆಯ್ಕೆಮಾಡಿದ ಸಾಧನದಲ್ಲಿ ಸತತವಾಗಿ ಲಭ್ಯವಿರುವ DSP ಬ್ಲಾಕ್‌ಗಳ ಗರಿಷ್ಠ ಸಂಖ್ಯೆ.

ಕೆಳಗಿನ ಪುಟಗಳಲ್ಲಿ ತೋರಿಸಿರುವ ಡೀಫಾಲ್ಟ್ ಮೌಲ್ಯಗಳನ್ನು FIR ಫಿಲ್ಟರ್ ಉಲ್ಲೇಖ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ. ಪ್ರತಿ ಟ್ಯಾಬ್‌ಗೆ IP ಕೋರ್ ಆಯ್ಕೆಗಳನ್ನು ಮತ್ತಷ್ಟು ವಿವರವಾಗಿ ಚರ್ಚಿಸಲಾಗಿದೆ.

5.1. ಆರ್ಕಿಟೆಕ್ಚರ್ ಟ್ಯಾಬ್
ಚಿತ್ರ 5.1 ಆರ್ಕಿಟೆಕ್ಚರ್ ಟ್ಯಾಬ್‌ನ ವಿಷಯಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 5.1. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಇಂಟರ್‌ಫೇಸ್‌ನ ಆರ್ಕಿಟೆಕ್ಚರ್ ಟ್ಯಾಬ್

22 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

ಕೋಷ್ಟಕ 5.2. ಆರ್ಕಿಟೆಕ್ಚರ್ ಟ್ಯಾಬ್ ಇಂಟರ್ಫೇಸ್ ಐಟಂ
ಚಾನಲ್‌ಗಳ ಸಂಖ್ಯೆ ಟ್ಯಾಪ್‌ಗಳ ಸಂಖ್ಯೆ ಫಿಲ್ಟರ್ ಪ್ರಕಾರ ಇಂಟರ್‌ಪೋಲೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ವೇರಿಯಬಲ್ ಇಂಟರ್‌ಪೋಲೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ಡೆಸಿಮೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ವೇರಿಯಬಲ್ ಡೆಸಿಮೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ರಿಲೋಡಬಲ್ ಗುಣಾಂಕಗಳು ಒಳಗಿನ ಗುಣಾಂಕಗಳನ್ನು ಮರುಕ್ರಮಗೊಳಿಸಿ
ಗುಣಾಂಕಗಳು ಸಮ್ಮಿತೀಯ ಗುಣಾಂಕಗಳನ್ನು ಹೊಂದಿಸುತ್ತವೆ
ಋಣಾತ್ಮಕ ಸಿಮೆಟ್ರಿ ಹಾಫ್ ಬ್ಯಾಂಡ್
ಗುಣಾಂಕ ರಾಡಿಕ್ಸ್

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
ವಿವರಣೆ
ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಚಾನಲ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಅನುಮತಿಸುತ್ತದೆ.
ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಟ್ಯಾಪ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಅನುಮತಿಸುತ್ತದೆ.
ಫಿಲ್ಟರ್ ಒಂದೇ ದರ, ಇಂಟರ್ಪೋಲೇಟರ್ ಅಥವಾ ಡೆಸಿಮೇಟರ್ ಎಂಬುದನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ.
ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಸ್ಥಿರ ಇಂಟರ್ಪೋಲೇಷನ್ ಅಂಶದ ಮೌಲ್ಯವನ್ನು ಸೂಚಿಸಲು ಅನುಮತಿಸುತ್ತದೆ. ಎಫ್‌ಐಆರ್ ಪ್ರಕಾರವು ಇಂಟರ್‌ಪೋಲೇಶನ್ ಆಗಿರುವಾಗ, ಮೌಲ್ಯವು 2 ರಿಂದ 256 ಆಗಿರಬೇಕು. ಇಲ್ಲದಿದ್ದರೆ, ಅದನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ 1 ಗೆ ಹೊಂದಿಸಲಾಗುತ್ತದೆ.
ಈ ಆಯ್ಕೆಯು ಐಪಿ ಉತ್ಪಾದನೆಯ ಸಮಯದಲ್ಲಿ ಇಂಟರ್ಪೋಲೇಶನ್ ಅಂಶವನ್ನು ನಿಗದಿಪಡಿಸಲಾಗಿದೆಯೇ ಅಥವಾ ರನ್-ಟೈಮ್ ಸಮಯದಲ್ಲಿ ವೇರಿಯಬಲ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಇದನ್ನು ಪರಿಶೀಲಿಸಿದರೆ, ಫ್ಯಾಕ್ಟರ್‌ಸೆಟ್ ಹೆಚ್ಚಿರುವಾಗ ಇನ್‌ಪುಟ್ ಪೋರ್ಟ್ ಐಫ್ಯಾಕ್ಟರ್ ಮೂಲಕ ಇಂಟರ್‌ಪೋಲೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ಅನ್ನು ಹೊಂದಿಸಲಾಗುತ್ತದೆ. ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಸ್ಥಿರ ಡೆಸಿಮೇಷನ್ ಅಂಶದ ಮೌಲ್ಯವನ್ನು ಸೂಚಿಸಲು ಅನುಮತಿಸುತ್ತದೆ. ಎಫ್‌ಐಆರ್ ಪ್ರಕಾರ ಡೆಸಿಮೇಶನ್ ಆಗಿರುವಾಗ, ಮೌಲ್ಯವು 2 ರಿಂದ 256 ಆಗಿರಬೇಕು. ಇಲ್ಲದಿದ್ದರೆ, ಅದನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ 1 ಕ್ಕೆ ಹೊಂದಿಸಲಾಗುತ್ತದೆ.
ಐಪಿ ಉತ್ಪಾದನೆಯ ಸಮಯದಲ್ಲಿ ಡೆಸಿಮೇಷನ್ ಅಂಶವನ್ನು ನಿಗದಿಪಡಿಸಲಾಗಿದೆಯೇ ಅಥವಾ ರನ್-ಟೈಮ್ ಸಮಯದಲ್ಲಿ ವೇರಿಯಬಲ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಇದನ್ನು ಪರಿಶೀಲಿಸಿದರೆ, ಫ್ಯಾಕ್ಟರ್‌ಸೆಟ್ ಹೆಚ್ಚಿರುವಾಗ ಇನ್‌ಪುಟ್ ಪೋರ್ಟ್ ಡಿಫ್ಯಾಕ್ಟರ್ ಮೂಲಕ ಡೆಸಿಮೇಷನ್ ಫ್ಯಾಕ್ಟರ್ ಅನ್ನು ಹೊಂದಿಸಲಾಗುತ್ತದೆ. ಗುಣಾಂಕಗಳು ಸ್ಥಿರವಾಗಿದೆಯೇ ಅಥವಾ ಮರುಲೋಡ್ ಮಾಡಬಹುದೇ ಎಂದು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಪರಿಶೀಲಿಸಿದರೆ, ಇನ್‌ಪುಟ್ ಪೋರ್ಟ್ ಕೋಫಿನ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು ಕೋರ್ ಕಾರ್ಯಾಚರಣೆಯ ಸಮಯದಲ್ಲಿ ಗುಣಾಂಕಗಳನ್ನು ಮರುಲೋಡ್ ಮಾಡಬಹುದು.
ಗುಣಾಂಕಗಳನ್ನು ಮರುಲೋಡ್ ಮಾಡಬಹುದಾದಾಗ, ಅವುಗಳನ್ನು ನಿರ್ದಿಷ್ಟ ಕ್ರಮದಲ್ಲಿ ನಮೂದಿಸಬೇಕಾಗುತ್ತದೆ. IP ಕೋರ್ ಜೊತೆಗೆ ಒದಗಿಸಲಾದ ಪ್ರೋಗ್ರಾಂ ಅನ್ನು ಬಳಸಿಕೊಂಡು ಮರುಕ್ರಮಗೊಳಿಸುವಿಕೆಯನ್ನು ಮಾಡಬಹುದು. ಆದಾಗ್ಯೂ, ಹೆಚ್ಚುವರಿ ಹಾರ್ಡ್‌ವೇರ್ ಸಂಪನ್ಮೂಲಗಳ ವೆಚ್ಚದಲ್ಲಿ ಐಚ್ಛಿಕ ಹಾರ್ಡ್‌ವೇರ್ ಮರುಕ್ರಮವನ್ನು ಸಹ ಕೋರ್ ಒದಗಿಸುತ್ತದೆ. ಈ ಆಯ್ಕೆಯನ್ನು ಆರಿಸಿದರೆ, ಗುಣಾಂಕಗಳನ್ನು ಕೋರ್ಗೆ ಸಾಮಾನ್ಯ ಅನುಕ್ರಮದಲ್ಲಿ ನಮೂದಿಸಬಹುದು ಮತ್ತು ಕೋರ್ ಆಂತರಿಕವಾಗಿ ಅಗತ್ಯವಿರುವಂತೆ ಹೆಮ್ ಅನ್ನು ಮರುಕ್ರಮಗೊಳಿಸುತ್ತದೆ. ಫಿಲ್ಟರ್ ಪ್ರಕಾರವು ಇಂಟರ್ಪೋಲೇಟರ್ ಆಗಿರುವಾಗ ಮತ್ತು ಸಿಮೆಟ್ರಿಕ್ ಗುಣಾಂಕಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿದಾಗ ಈ ಆಯ್ಕೆಯು ಲಭ್ಯವಿರುವುದಿಲ್ಲ.
ಎಲ್ಲಾ ಚಾನಲ್‌ಗಳಿಗೆ ಒಂದೇ ಗುಣಾಂಕದ ಸೆಟ್ ಅನ್ನು ಬಳಸಲಾಗಿದೆಯೇ ಅಥವಾ ಪ್ರತಿ ಚಾನಲ್‌ಗೆ ಸ್ವತಂತ್ರ ಗುಣಾಂಕದ ಸೆಟ್ ಅನ್ನು ಬಳಸಲಾಗಿದೆಯೇ ಎಂಬುದನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ.
ಗುಣಾಂಕಗಳು ಸಮ್ಮಿತೀಯವಾಗಿದೆಯೇ ಎಂಬುದನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಇದನ್ನು ಪರಿಶೀಲಿಸಿದರೆ, ಗುಣಾಂಕಗಳ ಸಂಖ್ಯೆಯ ಅರ್ಧದಷ್ಟು ಮಾತ್ರ (ಟ್ಯಾಪ್‌ಗಳ ಸಂಖ್ಯೆ ಬೆಸವಾಗಿದ್ದರೆ, ಅರ್ಧ ಮೌಲ್ಯವು ಮುಂದಿನ ಹೆಚ್ಚಿನ ಪೂರ್ಣಾಂಕಕ್ಕೆ ದುಂಡಾಗಿರುತ್ತದೆ) ಪ್ರಾರಂಭದಿಂದ ಓದಲಾಗುತ್ತದೆ file.
ಇದನ್ನು ಪರಿಶೀಲಿಸಿದರೆ, ಗುಣಾಂಕಗಳನ್ನು ಋಣಾತ್ಮಕ ಸಮ್ಮಿತೀಯ ಎಂದು ಪರಿಗಣಿಸಲಾಗುತ್ತದೆ. ಅಂದರೆ ಗುಣಾಂಕಗಳ ದ್ವಿತೀಯಾರ್ಧವು ಅನುಗುಣವಾದ ಮೊದಲಾರ್ಧದ ಗುಣಾಂಕಗಳ ಋಣಾತ್ಮಕತೆಗೆ ಸಮಾನವಾಗಿರುತ್ತದೆ.
ಈ ಆಯ್ಕೆಯು ಅರ್ಧ ಬ್ಯಾಂಡ್ ಫಿಲ್ಟರ್ ಅನ್ನು ಅರಿತುಕೊಂಡಿದೆಯೇ ಎಂದು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಇದನ್ನು ಪರಿಶೀಲಿಸಿದರೆ, ಗುಣಾಂಕಗಳ ಸಂಖ್ಯೆಯ ಅರ್ಧದಷ್ಟು ಮಾತ್ರ (ಟ್ಯಾಪ್‌ಗಳ ಸಂಖ್ಯೆ ಬೆಸವಾಗಿದ್ದರೆ, ಅರ್ಧ ಮೌಲ್ಯವು ಮುಂದಿನ ಹೆಚ್ಚಿನ ಪೂರ್ಣಾಂಕಕ್ಕೆ ದುಂಡಾಗಿರುತ್ತದೆ) ಪ್ರಾರಂಭದಿಂದ ಓದಲಾಗುತ್ತದೆ file.
ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಗುಣಾಂಕಗಳಲ್ಲಿನ ಗುಣಾಂಕಗಳಿಗಾಗಿ ರಾಡಿಕ್ಸ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಅನುಮತಿಸುತ್ತದೆ file. ದಶಮಾಂಶ ರೇಡಿಕ್ಸ್‌ಗೆ, ಋಣಾತ್ಮಕ ಮೌಲ್ಯಗಳು ಹಿಂದಿನ ಯುನರಿ ಮೈನಸ್ ಚಿಹ್ನೆಯನ್ನು ಹೊಂದಿರುತ್ತವೆ. ಹೆಕ್ಸಾಡೆಸಿಮಲ್ (ಹೆಕ್ಸ್) ಮತ್ತು ಬೈನರಿ ರೇಡಿಸ್‌ಗಳಿಗೆ, ಗುಣಾಂಕಗಳ ಅಗಲದ ನಿಯತಾಂಕದಿಂದ ನಿರ್ದಿಷ್ಟಪಡಿಸಿದಂತೆ ನಿಖರವಾಗಿ ಅನೇಕ ಅಂಕೆಗಳನ್ನು ಬಳಸಿಕೊಂಡು ಋಣಾತ್ಮಕ ಮೌಲ್ಯಗಳನ್ನು 2 ರ ಪೂರಕ ರೂಪದಲ್ಲಿ ಬರೆಯಬೇಕು. ಫ್ಲೋಟಿಂಗ್ ಪಾಯಿಂಟ್ ಗುಣಾಂಕಗಳನ್ನು ರೂಪದಲ್ಲಿ ನಿರ್ದಿಷ್ಟಪಡಿಸಲಾಗಿದೆ . , ಅಲ್ಲಿ ಅಂಕೆಗಳು 'n' ಪೂರ್ಣಾಂಕ ಭಾಗವನ್ನು ಮತ್ತು ಅಂಕೆಗಳು 'd', ದಶಮಾಂಶ ಭಾಗವನ್ನು ಸೂಚಿಸುತ್ತವೆ. ಫ್ಲೋಟಿಂಗ್ ಪಾಯಿಂಟ್ ಗುಣಾಂಕಗಳ ಮೌಲ್ಯಗಳು ಗುಣಾಂಕಗಳ ಅಗಲ ಮತ್ತು ಗುಣಾಂಕಗಳ ಬೈನರಿ ಪಾಯಿಂಟ್ ಸ್ಥಾನದ ನಿಯತಾಂಕಗಳೊಂದಿಗೆ ಸ್ಥಿರವಾಗಿರಬೇಕು. ಉದಾಹರಣೆಗೆample, ವೇಳೆ . 8.4 ಆಗಿದೆ ಮತ್ತು ಗುಣಾಂಕಗಳ ಪ್ರಕಾರವನ್ನು ಸಹಿ ಮಾಡಲಾಗಿಲ್ಲ, ಗುಣಾಂಕಗಳ ಮೌಲ್ಯವು 0 ಮತ್ತು 11111111.1111 (255.9375) ನಡುವೆ ಇರಬೇಕು.

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
ಇಂಟರ್ಫೇಸ್ ಐಟಂ ಗುಣಾಂಕಗಳು File
ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್
ಸತತವಾಗಿ sysDSP ಬ್ಲಾಕ್‌ಗಳ ಸಂಖ್ಯೆ

ವಿವರಣೆ
ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಗುಣಾಂಕಗಳ ಹೆಸರು ಮತ್ತು ಸ್ಥಳವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಅನುಮತಿಸುತ್ತದೆ file. ಗುಣಾಂಕಗಳಿದ್ದರೆ file ನಿರ್ದಿಷ್ಟಪಡಿಸಲಾಗಿಲ್ಲ, ಫಿಲ್ಟರ್ ಅನ್ನು ಡೀಫಾಲ್ಟ್ ಗುಣಾಂಕ ಸೆಟ್ನೊಂದಿಗೆ ಪ್ರಾರಂಭಿಸಲಾಗಿದೆ.
ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ ಫ್ಯಾಕ್ಟರ್ ಅನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಅನುಮತಿಸುತ್ತದೆ. ಈ ಪ್ಯಾರಾಮೀಟರ್ ಅನ್ನು ಪೂರ್ಣ ಸಮಾನಾಂತರ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗಾಗಿ 1 ಗೆ ಹೊಂದಿಸಬೇಕು ಮತ್ತು ಪೂರ್ಣ ಸರಣಿಯ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗಾಗಿ ಇಂಟರ್ಫೇಸ್‌ನಲ್ಲಿ ಬೆಂಬಲಿಸುವ ಗರಿಷ್ಠ ಮೌಲ್ಯಕ್ಕೆ ಹೊಂದಿಸಬೇಕು.
ಅತ್ಯುತ್ತಮ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಸಾಧಿಸಲು DSP ಸಾಲಿನಲ್ಲಿ ಬಳಸಬೇಕಾದ ಗರಿಷ್ಠ ಸಂಖ್ಯೆಯ DSP ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಈ ಪ್ಯಾರಾಮೀಟರ್ ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಉದಾಹರಣೆಗೆample, ಉದ್ದೇಶಿತ ಸಾಧನವು DSP ಸಾಲಿನಲ್ಲಿ 20 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳನ್ನು ಹೊಂದಿದ್ದರೆ ಮತ್ತು ವಿನ್ಯಾಸಕ್ಕೆ 22 ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳ ಅಗತ್ಯವಿದ್ದರೆ, ಬಳಕೆದಾರರು ಎಲ್ಲಾ 20 ಗುಣಕಗಳನ್ನು ಒಂದು ಸಾಲಿನಲ್ಲಿ ಮತ್ತು ಎರಡು ಗುಣಕಗಳನ್ನು ಮತ್ತೊಂದು ಸಾಲಿನಲ್ಲಿ ಅಥವಾ ಪ್ರತಿ ಸಾಲಿನಲ್ಲಿ 20 ಕ್ಕಿಂತ ಕಡಿಮೆ ಗುಣಕಗಳನ್ನು ಬಳಸಲು ಆಯ್ಕೆ ಮಾಡಬಹುದು (ಉದಾ 8 ), ಇದು ಉತ್ತಮ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ನೀಡುತ್ತದೆ. ಒಂದೇ FIR ನಿದರ್ಶನದಲ್ಲಿ ಗರಿಷ್ಠ ಮೂರು DSP ಸಾಲುಗಳಲ್ಲಿ ಹರಡಿರುವ ಗುಣಕಗಳನ್ನು ಬಳಸಬಹುದು. ಈ ಪ್ಯಾರಾಮೀಟರ್ LatticeECP3 ಮತ್ತು ECP5 ಸಾಧನಗಳಲ್ಲಿ ಮಾತ್ರ ಮಾನ್ಯವಾಗಿರುತ್ತದೆ.

5.2 I/O ಸ್ಪೆಸಿಫಿಕೇಶನ್ ಟ್ಯಾಬ್
ಚಿತ್ರ 5.2 I/O ಸ್ಪೆಸಿಫಿಕೇಶನ್ ಟ್ಯಾಬ್‌ನ ವಿಷಯಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 5.2. FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಇಂಟರ್ಫೇಸ್‌ನ I/O ಸ್ಪೆಸಿಫಿಕೇಶನ್ ಟ್ಯಾಬ್

24 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

ಕೋಷ್ಟಕ 5.3. I/O ಸ್ಪೆಸಿಫಿಕೇಶನ್ ಟ್ಯಾಬ್ ಇಂಟರ್ಫೇಸ್ ಐಟಂ
ಇನ್‌ಪುಟ್ ಡೇಟಾ ಪ್ರಕಾರ ಇನ್‌ಪುಟ್ ಡೇಟಾ ಅಗಲ ಇನ್‌ಪುಟ್ ಡೇಟಾ ಬೈನರಿ ಪಾಯಿಂಟ್ ಪೊಸಿಷನ್ ಗುಣಾಂಕಗಳ ಪ್ರಕಾರ ಗುಣಾಂಕಗಳು ಅಗಲ ಗುಣಾಂಕಗಳು ಬೈನರಿ ಪಾಯಿಂಟ್ ಸ್ಥಾನದ ಔಟ್‌ಪುಟ್ ಅಗಲ
ಔಟ್ಪುಟ್ ಬೈನರಿ ಪಾಯಿಂಟ್ಸ್
ಉಕ್ಕಿ ಹರಿಯುತ್ತದೆ
ಪೂರ್ಣಾಂಕ

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
ವಿವರಣೆ
ಈ ಆಯ್ಕೆಯು ಸಹಿ ಅಥವಾ ಸಹಿ ಮಾಡದಿರುವಂತೆ ಇನ್‌ಪುಟ್ ಡೇಟಾ ಪ್ರಕಾರವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಇನ್‌ಪುಟ್ ಡೇಟಾ twwiod'tsh.complement ಸಂಖ್ಯೆಯನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಅನುಮತಿಸುತ್ತದೆ.
ಇನ್‌ಪುಟ್ ಡೇಟಾದಲ್ಲಿ ಬೈನರಿ ಪಾಯಿಂಟ್‌ನ ಸ್ಥಳವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಈ ಸಂಖ್ಯೆಯು ಇನ್‌ಪುಟ್ ಡೇಟಾದ LSB ಯಿಂದ ಬೈನರಿ ಪಾಯಿಂಟ್‌ನ ಬಿಟ್ ಸ್ಥಾನವನ್ನು ಸೂಚಿಸುತ್ತದೆ. ಸಂಖ್ಯೆಯು ಶೂನ್ಯವಾಗಿದ್ದರೆ, LSB ನಂತರ ಪಾಯಿಂಟ್ ಬಲವಾಗಿರುತ್ತದೆ, ಧನಾತ್ಮಕವಾಗಿದ್ದರೆ, ಅದು LSB ಯ ಎಡಕ್ಕೆ ಮತ್ತು ಋಣಾತ್ಮಕವಾಗಿದ್ದರೆ, ಅದು LSB ಯ ಬಲಕ್ಕೆ ಇರುತ್ತದೆ.
ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಸಹಿ ಅಥವಾ ಸಹಿ ಮಾಡದಿರುವ ಗುಣಾಂಕಗಳ ಪ್ರಕಾರವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಅನುಮತಿಸುತ್ತದೆ. ಪ್ರಕಾರವನ್ನು ಸಹಿ ಮಾಡಿದರೆ, ಗುಣಾಂಕದ ಡೇಟಾವನ್ನು 2 ರ ಪೂರಕ ಸಂಖ್ಯೆ ಎಂದು ಅರ್ಥೈಸಲಾಗುತ್ತದೆ. ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಗುಣಾಂಕಗಳ ಅಗಲವನ್ನು ಸೂಚಿಸಲು ಅನುಮತಿಸುತ್ತದೆ. ಗುಣಾಂಕಗಳಲ್ಲಿ ಬೈನರಿ ಪಾಯಿಂಟ್‌ನ ಸ್ಥಳವನ್ನು ಸೂಚಿಸಲು ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಈ ಸಂಖ್ಯೆಯು ಗುಣಾಂಕಗಳ LSB ಯಿಂದ ಬೈನರಿ ಪಾಯಿಂಟ್‌ನ ಬಿಟ್ ಸ್ಥಾನವನ್ನು ಸೂಚಿಸುತ್ತದೆ. ಸಂಖ್ಯೆಯು ಶೂನ್ಯವಾಗಿದ್ದರೆ, LSB ನಂತರ ಪಾಯಿಂಟ್ ಬಲವಾಗಿರುತ್ತದೆ; ಧನಾತ್ಮಕವಾಗಿದ್ದರೆ, ಅದು LSB ಯ ಎಡಭಾಗದಲ್ಲಿದೆ ಮತ್ತು ಋಣಾತ್ಮಕವಾಗಿದ್ದರೆ, ಅದು LSB ಯ ಬಲಕ್ಕೆ ಇರುತ್ತದೆ.
ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಔಟ್‌ಪುಟ್ ಡೇಟಾ ಅಗಲವನ್ನು ಸೂಚಿಸಲು ಅನುಮತಿಸುತ್ತದೆ. ಗರಿಷ್ಠ ಪೂರ್ಣ ನಿಖರವಾದ ಔಟ್‌ಪುಟ್ ಅಗಲವನ್ನು ಮ್ಯಾಕ್ಸ್ ಔಟ್‌ಪುಟ್ ಅಗಲ = ಇನ್‌ಪುಟ್ ಡೇಟಾ ಅಗಲ + ಗುಣಾಂಕಗಳ ಅಗಲ +ಸೀಲ್ (ಲಾಗ್2(ಟ್ಯಾಪ್‌ಗಳ ಸಂಖ್ಯೆ/ಇಂಟರ್‌ಪೋಲೇಷನ್ ಫ್ಯಾಕ್ಟರ್)) ನಿಂದ ವ್ಯಾಖ್ಯಾನಿಸಲಾಗಿದೆ. ಕೋರ್‌ನ ಔಟ್‌ಪುಟ್ ಸಾಮಾನ್ಯವಾಗಿ ಔಟ್‌ಪುಟ್ ಅಗಲಕ್ಕೆ ಸಮನಾದ ಸಂಪೂರ್ಣ ನಿಖರವಾದ ಔಟ್‌ಪುಟ್‌ನ ಒಂದು ಭಾಗವಾಗಿದೆ ಮತ್ತು ವಿಭಿನ್ನ ಬೈನರಿ ಪಾಯಿಂಟ್ ಸ್ಥಾನದ ನಿಯತಾಂಕಗಳನ್ನು ಆಧರಿಸಿ ಹೊರತೆಗೆಯಲಾಗುತ್ತದೆ. ಇಂಟರ್ಫೇಸ್‌ನಲ್ಲಿನ ಔಟ್‌ಪುಟ್ ಅಗಲ ನಿಯಂತ್ರಣದ ಪಕ್ಕದಲ್ಲಿ ಆಂತರಿಕ ಪೂರ್ಣ ನಿಖರವಾದ ಔಟ್‌ಪುಟ್‌ನ ಸ್ವರೂಪವನ್ನು ಸ್ಥಿರ ಪಠ್ಯವಾಗಿ ಪ್ರದರ್ಶಿಸಲಾಗುತ್ತದೆ. ಸ್ವರೂಪವನ್ನು WF ಎಂದು ಪ್ರದರ್ಶಿಸಲಾಗುತ್ತದೆ, ಇಲ್ಲಿ W ಪೂರ್ಣ ನಿಖರವಾದ ಔಟ್‌ಪುಟ್ ಅಗಲ ಮತ್ತು F ಎಂಬುದು ಪೂರ್ಣ ನಿಖರವಾದ ಔಟ್‌ಪುಟ್‌ನ LSB ಯಿಂದ ಬೈನರಿ ಪಾಯಿಂಟ್‌ನ ಸ್ಥಳವಾಗಿದೆ, ಎಡಕ್ಕೆ ಎಣಿಸಲಾಗುತ್ತದೆ. ಉದಾಹರಣೆಗೆample, WF 16.4 ಆಗಿದ್ದರೆ, ನಂತರ ಔಟ್‌ಪುಟ್ ಮೌಲ್ಯವು ಬೈನರಿ ರೇಡಿಕ್ಸ್‌ನಲ್ಲಿ yyyyyyyyyy.yyyy ಆಗಿರುತ್ತದೆ. ಉದಾಹರಣೆಗೆampಲೆ, 110010010010.0101.
ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ನಿಜವಾದ ಕೋರ್ ಔಟ್‌ಪುಟ್‌ನ LSB ಯಿಂದ ಬೈನರಿ ಪಾಯಿಂಟ್‌ನ ಬಿಟ್ ಸ್ಥಾನವನ್ನು ಸೂಚಿಸಲು ಅನುಮತಿಸುತ್ತದೆ. ಸಂಖ್ಯೆಯು ಶೂನ್ಯವಾಗಿದ್ದರೆ, LSB ನಂತರ ಪಾಯಿಂಟ್ ಬಲವಾಗಿರುತ್ತದೆ, ಧನಾತ್ಮಕವಾಗಿದ್ದರೆ, ಅದು LSB ಯ ಎಡಕ್ಕೆ ಮತ್ತು ಋಣಾತ್ಮಕವಾಗಿದ್ದರೆ, ಅದು LSB ಯ ಬಲಕ್ಕೆ ಇರುತ್ತದೆ. ಈ ಸಂಖ್ಯೆ, ಪ್ಯಾರಾಮೀಟರ್ ಔಟ್‌ಪುಟ್ ಅಗಲದೊಂದಿಗೆ, ನಿಜವಾದ ಪೂರ್ಣ ನಿಖರವಾದ ಔಟ್‌ಪುಟ್‌ನಿಂದ ನಿಜವಾದ ಕೋರ್ ಔಟ್‌ಪುಟ್ ಅನ್ನು ಹೇಗೆ ಹೊರತೆಗೆಯಲಾಗುತ್ತದೆ ಎಂಬುದನ್ನು ನಿರ್ಧರಿಸುತ್ತದೆ. MSBಗಳು ಮತ್ತು LSB ಗಳನ್ನು ನಿಜವಾದ ಪೂರ್ಣ ನಿಖರವಾದ ಔಟ್‌ಪುಟ್‌ನಿಂದ ತಿರಸ್ಕರಿಸಿದಾಗ ನಿಖರವಾದ ನಿಯಂತ್ರಣ ನಿಯತಾಂಕಗಳು ಓವರ್‌ಫ್ಲೋ ಮತ್ತು ರೌಂಡಿಂಗ್ ಅನ್ನು ಕ್ರಮವಾಗಿ ಅನ್ವಯಿಸಲಾಗುತ್ತದೆ.
ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಯಾವ ರೀತಿಯ ಓವರ್‌ಫ್ಲೋ ನಿಯಂತ್ರಣವನ್ನು ಬಳಸಬೇಕೆಂದು ಸೂಚಿಸಲು ಅನುಮತಿಸುತ್ತದೆ. ನಿಜವಾದ ಔಟ್‌ಪುಟ್‌ನಿಂದ ಕೆಲವು MSB ಗಳನ್ನು ಬಿಡಬೇಕಾದಾಗ ಈ ಪ್ಯಾರಾಮೀಟರ್ ಲಭ್ಯವಿರುತ್ತದೆ. ಆಯ್ಕೆಯು ಸ್ಯಾಚುರೇಶನ್ ಆಗಿದ್ದರೆ, MSB ಗಳನ್ನು ತ್ಯಜಿಸುವಾಗ ಔಟ್‌ಪುಟ್ ಮೌಲ್ಯವನ್ನು ಗರಿಷ್ಠ, ಧನಾತ್ಮಕ ಅಥವಾ ಕನಿಷ್ಠ, ಋಣಾತ್ಮಕವಾಗಿದ್ದರೆ, ಕ್ಲಿಪ್ ಮಾಡಲಾಗುತ್ತದೆ. ಆಯ್ಕೆಯು ಸುತ್ತುವರಿದಿದ್ದರೆ, MSB ಗಳನ್ನು ಯಾವುದೇ ತಿದ್ದುಪಡಿ ಮಾಡದೆ ಸರಳವಾಗಿ ತಿರಸ್ಕರಿಸಲಾಗುತ್ತದೆ.
ನಿಜವಾದ ಔಟ್‌ಪುಟ್‌ನಿಂದ ಒಂದು ಅಥವಾ ಹೆಚ್ಚಿನ LSB ಗಳನ್ನು ಬಿಡಬೇಕಾದಾಗ ಪೂರ್ಣಗೊಳ್ಳುವ ವಿಧಾನವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ.

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
5.3 ಅನುಷ್ಠಾನ ಟ್ಯಾಬ್
ಚಿತ್ರ 5.3 ಇಂಪ್ಲಿಮೆಂಟೇಶನ್ ಟ್ಯಾಬ್‌ನ ವಿಷಯಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 5.3. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಇಂಟರ್‌ಫೇಸ್‌ನ ಅನುಷ್ಠಾನದ ಟ್ಯಾಬ್

ಕೋಷ್ಟಕ 5.4. ಇಂಪ್ಲಿಮೆಂಟೇಶನ್ ಟ್ಯಾಬ್ ಇಂಟರ್ಫೇಸ್ ಐಟಂ
ಡೇಟಾ ಮೆಮೊರಿ ಪ್ರಕಾರ
ಗುಣಾಂಕ ಮೆಮೊರಿ ಪ್ರಕಾರ
ಇನ್‌ಪುಟ್ ಬಫರ್ ಪ್ರಕಾರ ಔಟ್‌ಪುಟ್ ಬಫರ್ ಪ್ರಕಾರ ಸಿಂಕ್ರೊನಸ್ ರೀಸೆಟ್ (sr) ಗಡಿಯಾರ ಸಕ್ರಿಯಗೊಳಿಸಿ (ce)
ಆಪ್ಟಿಮೈಸೇಶನ್ ಸಿಂಥೆಸಿಸ್ ಆಯ್ಕೆಗಳು

ವಿವರಣೆ
ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸಲು ಬಳಸಲಾಗುವ ಮೆಮೊರಿಯ ಪ್ರಕಾರವನ್ನು ಆಯ್ಕೆ ಮಾಡಲು ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಆಯ್ಕೆಯು EBR ಆಗಿದ್ದರೆ, ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸಲು ಲ್ಯಾಟಿಸ್ ಎಂಬೆಡೆಡ್ ಬ್ಲಾಕ್ RAM ಮೆಮೊರಿಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ. ಆಯ್ಕೆಯನ್ನು ವಿತರಿಸಿದರೆ, ಡೇಟಾವನ್ನು ಸಂಗ್ರಹಿಸಲು ಲುಕ್-ಅಪ್-ಟೇಬಲ್ ಆಧಾರಿತ ವಿತರಿಸಿದ ನೆನಪುಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ. "ಸ್ವಯಂ" ಆಯ್ಕೆಮಾಡಿದರೆ, 128 ಸ್ಥಳಗಳಿಗಿಂತ ಆಳವಾದ ಮೆಮೊರಿ ಗಾತ್ರಗಳಿಗೆ EBR ನೆನಪುಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ ಮತ್ತು ಎಲ್ಲಾ ಇತರ ನೆನಪುಗಳಿಗೆ ವಿತರಿಸಿದ ನೆನಪುಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ. ಪ್ರಕಾರವನ್ನು ಸಹಿ ಮಾಡಿದರೆ, ಡೇಟಾವನ್ನು ಎರಡರ ಪೂರಕ ಸಂಖ್ಯೆ ಎಂದು ಅರ್ಥೈಸಲಾಗುತ್ತದೆ.
ಗುಣಾಂಕಗಳನ್ನು ಸಂಗ್ರಹಿಸಲು ಬಳಸಲಾಗುವ ಮೆಮೊರಿಯ ಪ್ರಕಾರವನ್ನು ಸೂಚಿಸಲು ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಆಯ್ಕೆಯು EBR ಆಗಿದ್ದರೆ, ಗುಣಾಂಕಗಳನ್ನು ಸಂಗ್ರಹಿಸಲು EBR ನೆನಪುಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ. ಆಯ್ಕೆಯನ್ನು ವಿತರಿಸಿದರೆ, ಗುಣಾಂಕಗಳನ್ನು ಸಂಗ್ರಹಿಸಲು ವಿತರಿಸಿದ ನೆನಪುಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ. ಸ್ವಯಂ ಆಯ್ಕೆಮಾಡಿದರೆ, 128 ಸ್ಥಳಗಳಿಗಿಂತ ಆಳವಾದ ಮೆಮೊರಿ ಗಾತ್ರಗಳಿಗೆ EBR ನೆನಪುಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ ಮತ್ತು ಎಲ್ಲಾ ಇತರ ನೆನಪುಗಳಿಗೆ ವಿತರಿಸಿದ ನೆನಪುಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.
ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಇನ್‌ಪುಟ್ ಬಫರ್‌ಗಾಗಿ ಮೆಮೊರಿ ಪ್ರಕಾರವನ್ನು ಸೂಚಿಸಲು ಅನುಮತಿಸುತ್ತದೆ. ಈ ಆಯ್ಕೆಯು ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಾಗಿ ಮೆಮೊರಿ ಪ್ರಕಾರವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ.
ಐಪಿಯಲ್ಲಿ ಸಿಂಕ್ರೊನಸ್ ರೀಸೆಟ್ ಪೋರ್ಟ್ ಅಗತ್ಯವಿದೆಯೇ ಎಂದು ಸೂಚಿಸಲು ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಸಿಂಕ್ರೊನಸ್ ರೀಸೆಟ್ ಸಿಗ್ನಲ್ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್‌ನಲ್ಲಿ ಎಲ್ಲಾ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಮರುಹೊಂದಿಸುತ್ತದೆ.
IP ನಲ್ಲಿ ಗಡಿಯಾರ ಸಕ್ರಿಯಗೊಳಿಸುವ ಪೋರ್ಟ್ ಅಗತ್ಯವಿದೆಯೇ ಎಂದು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು ಈ ಆಯ್ಕೆಯು ಬಳಕೆದಾರರಿಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಕೋರ್ ಅನ್ನು ಬಳಸದೆ ಇರುವಾಗ ವಿದ್ಯುತ್ ಉಳಿತಾಯಕ್ಕಾಗಿ ಗಡಿಯಾರ ಸಕ್ರಿಯಗೊಳಿಸುವ ನಿಯಂತ್ರಣವನ್ನು ಬಳಸಬಹುದು. ಗಡಿಯಾರ ಎನೇಬಲ್ ಪೋರ್ಟ್ ಬಳಕೆಯು ಸಂಪನ್ಮೂಲ ಬಳಕೆಯನ್ನು ಹೆಚ್ಚಿಸುತ್ತದೆ ಮತ್ತು ಹೆಚ್ಚಿದ ರೂಟಿಂಗ್ ದಟ್ಟಣೆಯಿಂದಾಗಿ ಕಾರ್ಯಕ್ಷಮತೆಯ ಮೇಲೆ ಪರಿಣಾಮ ಬೀರಬಹುದು.
ಈ ಆಯ್ಕೆಯು ಆಪ್ಟಿಮೈಸೇಶನ್ ವಿಧಾನವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತದೆ. ಪ್ರದೇಶವನ್ನು ಆಯ್ಕೆ ಮಾಡಿದರೆ, ಕಡಿಮೆ ಸಂಪನ್ಮೂಲ ಬಳಕೆಗಾಗಿ ಕೋರ್ ಅನ್ನು ಆಪ್ಟಿಮೈಸ್ ಮಾಡಲಾಗುತ್ತದೆ. ವೇಗವನ್ನು ಆಯ್ಕೆಮಾಡಿದರೆ, ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆಗಾಗಿ ಕೋರ್ ಅನ್ನು ಹೊಂದುವಂತೆ ಮಾಡಲಾಗುತ್ತದೆ, ಆದರೆ ಸ್ವಲ್ಪ ಹೆಚ್ಚಿನ ಸಂಪನ್ಮೂಲ ಬಳಕೆಯೊಂದಿಗೆ.
ಲ್ಯಾಟಿಸ್ LSE ಅಥವಾ Synplify Pro

26 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
6. ಐಪಿ ಕೋರ್ ಜನರೇಷನ್ ಮತ್ತು ಮೌಲ್ಯಮಾಪನ
ಈ ಅಧ್ಯಾಯವು ಡೈಮಂಡ್ ಅಥವಾ ispLEVER ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಸೇರಿಸಲಾದ ispLEVER ಸಾಫ್ಟ್‌ವೇರ್ IPexpress ಟೂಲ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು ಲ್ಯಾಟಿಸ್ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಅನ್ನು ಹೇಗೆ ರಚಿಸುವುದು ಮತ್ತು ಉನ್ನತ ಮಟ್ಟದ ವಿನ್ಯಾಸದಲ್ಲಿ ಕೋರ್ ಅನ್ನು ಹೇಗೆ ಸೇರಿಸುವುದು ಎಂಬುದರ ಕುರಿತು ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ.
6.1. IP ಕೋರ್ಗೆ ಪರವಾನಗಿ ನೀಡಲಾಗುತ್ತಿದೆ
ಸಂಪೂರ್ಣ, ಉನ್ನತ ಮಟ್ಟದ ವಿನ್ಯಾಸದಲ್ಲಿ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ನ ಸಂಪೂರ್ಣ, ಅನಿರ್ಬಂಧಿತ ಬಳಕೆಯನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಐಪಿ ಕೋರ್- ಮತ್ತು ಸಾಧನ-ನಿರ್ದಿಷ್ಟ ಪರವಾನಗಿ ಅಗತ್ಯವಿದೆ. ಲ್ಯಾಟಿಸ್ ಐಪಿ ಕೋರ್‌ಗಳಿಗೆ ಪರವಾನಗಿಗಳನ್ನು ಹೇಗೆ ಪಡೆಯುವುದು ಎಂಬುದರ ಕುರಿತು ಸೂಚನೆಗಳನ್ನು ಇಲ್ಲಿ ನೀಡಲಾಗಿದೆ: http://www.latticesemi.com/products/intellectualproperty/aboutip/isplevercoreonlinepurchas.cfm ಬಳಕೆದಾರರು FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಅನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಬಹುದು ಮತ್ತು ರಚಿಸಬಹುದು ಮತ್ತು ಕ್ರಿಯಾತ್ಮಕ ಮೂಲಕ ಕೋರ್ ಅನ್ನು ಸಂಪೂರ್ಣವಾಗಿ ಮೌಲ್ಯಮಾಪನ ಮಾಡಬಹುದು IP ಪರವಾನಗಿ ಇಲ್ಲದೆ ಸಿಮ್ಯುಲೇಶನ್ ಮತ್ತು ಅನುಷ್ಠಾನ (ಸಂಶ್ಲೇಷಣೆ, ನಕ್ಷೆ, ಸ್ಥಳ ಮತ್ತು ಮಾರ್ಗ). ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಲ್ಯಾಟಿಸ್‌ನ ಐಪಿ ಹಾರ್ಡ್‌ವೇರ್ ಮೌಲ್ಯಮಾಪನ ಸಾಮರ್ಥ್ಯವನ್ನು ಸಹ ಬೆಂಬಲಿಸುತ್ತದೆ, ಇದು ಐಪಿ ಪರವಾನಗಿ ಅಗತ್ಯವಿಲ್ಲದೇ ಸೀಮಿತ ಅವಧಿಗೆ (ಸುಮಾರು ನಾಲ್ಕು ಗಂಟೆಗಳವರೆಗೆ) ಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ ಕಾರ್ಯನಿರ್ವಹಿಸುವ ಐಪಿ ಕೋರ್‌ನ ಆವೃತ್ತಿಗಳನ್ನು ರಚಿಸಲು ಸಾಧ್ಯವಾಗಿಸುತ್ತದೆ. ಹೆಚ್ಚಿನ ವಿವರಗಳಿಗಾಗಿ ನೋಡಿ. ಆದಾಗ್ಯೂ, ಟೈಮಿಂಗ್ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು, ಡೈಮಂಡ್ ಅಥವಾ ispLEVER EPIC ಟೂಲ್‌ನಲ್ಲಿ ವಿನ್ಯಾಸವನ್ನು ತೆರೆಯಲು ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ಮೌಲ್ಯಮಾಪನ ಸಮಯ ಮೀರುವ ಮಿತಿಯನ್ನು ಒಳಗೊಂಡಿರದ ಬಿಟ್‌ಸ್ಟ್ರೀಮ್‌ಗಳನ್ನು ಉತ್ಪಾದಿಸಲು ಪರವಾನಗಿ ಅಗತ್ಯವಿದೆ.
6.2. ಪ್ರಾರಂಭಿಸುವುದು
IPexpress ಅಥವಾ ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಉಪಕರಣವನ್ನು ಬಳಸಿಕೊಂಡು ಲ್ಯಾಟಿಸ್‌ನ IP ಸರ್ವರ್‌ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲು FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಲಭ್ಯವಿದೆ. IP fileಯಾವುದೇ ಗ್ರಾಹಕ-ನಿರ್ದಿಷ್ಟ ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ ispUPDATE ತಂತ್ರಜ್ಞಾನವನ್ನು ಬಳಸಿಕೊಂಡು ಗಳನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಸ್ಥಾಪಿಸಲಾಗುತ್ತದೆ. ಐಪಿ ಕೋರ್ ಅನ್ನು ಸ್ಥಾಪಿಸಿದ ನಂತರ, ಐಪಿ ಕೋರ್ ಐಪಿಎಕ್ಸ್‌ಪ್ರೆಸ್ ಇಂಟರ್ಫೇಸ್ ಅಥವಾ ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಟೂಲ್‌ನಲ್ಲಿ ಲಭ್ಯವಿರುತ್ತದೆ. FIR ಫಿಲ್ಟರ್ IP ಕೋರ್‌ಗಾಗಿ IPexpress ಟೂಲ್ ಇಂಟರ್ಫೇಸ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್ ಅನ್ನು ಚಿತ್ರ 6.1 ರಲ್ಲಿ ತೋರಿಸಲಾಗಿದೆ. ನಿರ್ದಿಷ್ಟ IP ಕೋರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಅನ್ನು ರಚಿಸಲು, ಬಳಕೆದಾರರು ನಿರ್ದಿಷ್ಟಪಡಿಸುತ್ತಾರೆ: · ಪ್ರಾಜೆಕ್ಟ್ ಪಾತ್ ಪಾತ್ ಅನ್ನು ಡೈರೆಕ್ಟರಿಗೆ ರಚಿಸಲಾಗಿದೆ ಅಲ್ಲಿ IP fileಗಳು ನೆಲೆಗೊಳ್ಳಲಿವೆ. · File ರಚಿಸಿದ IP ಕೋರ್ ಮತ್ತು ಅನುಗುಣವಾದ ಫೋಲ್ಡರ್‌ಗಳಿಗೆ ನೀಡಲಾದ ಹೆಸರು ಬಳಕೆದಾರಹೆಸರು ಪದನಾಮ ಮತ್ತು fileರು. · (ಡೈಮಂಡ್) ಮಾಡ್ಯೂಲ್ ಔಟ್‌ಪುಟ್ ವೆರಿಲಾಗ್ ಅಥವಾ VHDL. · ಸಾಧನ ಕುಟುಂಬ ಸಾಧನದ ಕುಟುಂಬಕ್ಕೆ IP ಅನ್ನು ಗುರಿಪಡಿಸಬೇಕು (ಉದಾಹರಣೆಗೆ LatticeXP2, LatticeECP3, ಮತ್ತು ಇತರರು). ಮಾತ್ರ
ನಿರ್ದಿಷ್ಟ IP ಕೋರ್ ಅನ್ನು ಬೆಂಬಲಿಸುವ ಕುಟುಂಬಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡಲಾಗಿದೆ. · ಆಯ್ದ ಸಾಧನದ ಕುಟುಂಬದೊಳಗೆ ಭಾಗದ ಹೆಸರು ನಿರ್ದಿಷ್ಟ ಉದ್ದೇಶಿತ ಭಾಗ.

ಚಿತ್ರ 6.1. IPexpress ಡೈಲಾಗ್ ಬಾಕ್ಸ್

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
IPexpress ಪರಿಕರವನ್ನು ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಪ್ರಾಜೆಕ್ಟ್‌ನಿಂದ ಕರೆದರೆ, ಪ್ರಾಜೆಕ್ಟ್ ಪಾತ್, ಮಾಡ್ಯೂಲ್ ಔಟ್‌ಪುಟ್, ಸಾಧನದ ಕುಟುಂಬ ಮತ್ತು ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ಪ್ರಾಜೆಕ್ಟ್ ಪ್ಯಾರಾಮೀಟರ್‌ಗಳಿಗೆ ಭಾಗದ ಹೆಸರು ಡಿಫಾಲ್ಟ್ ಆಗಿರುತ್ತದೆ ಎಂಬುದನ್ನು ಗಮನಿಸಿ. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ IPexpress ಟೂಲ್ ಆನ್‌ಲೈನ್ ಸಹಾಯವನ್ನು ನೋಡಿ. ಕಸ್ಟಮ್ ಕಾನ್ಫಿಗರೇಶನ್ ರಚಿಸಲು, ಚಿತ್ರ 6.2 ರಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ, FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಪ್ರದರ್ಶಿಸಲು IPexpress ಟೂಲ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್‌ನಲ್ಲಿರುವ ಕಸ್ಟಮೈಸ್ ಬಟನ್ ಅನ್ನು ಬಳಕೆದಾರರು ಕ್ಲಿಕ್ ಮಾಡುತ್ತಾರೆ. ಈ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಿಂದ, ಬಳಕೆದಾರರು ತಮ್ಮ ಅಪ್ಲಿಕೇಶನ್‌ಗೆ ನಿರ್ದಿಷ್ಟವಾದ IP ಪ್ಯಾರಾಮೀಟರ್ ಆಯ್ಕೆಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡಬಹುದು. ಎಫ್‌ಐಆರ್‌ನಲ್ಲಿ ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ನೋಡಿ Fileಆರ್ ಐಪಿ ಕೋರ್ ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು.

ಚಿತ್ರ 6.2. ಕಾನ್ಫಿಗರೇಶನ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್
ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ಗಾಗಿ ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಟೂಲ್ ಇಂಟರ್ಫೇಸ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್ ಅನ್ನು ಚಿತ್ರ 6.3 ರಲ್ಲಿ ತೋರಿಸಲಾಗಿದೆ. · ಹೊಸ ಸ್ಪಷ್ಟತೆ ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಿ ಹೊಸ ಸ್ಪಷ್ಟತೆ ವಿನ್ಯಾಸ ಪ್ರಾಜೆಕ್ಟ್ ಡೈರೆಕ್ಟರಿಯನ್ನು ರಚಿಸಲು ಆಯ್ಕೆಮಾಡಿ ಅದರಲ್ಲಿ FIR IP ಕೋರ್ ಇರುತ್ತದೆ
ರಚಿಸಲಾಗಿದೆ. · ವಿನ್ಯಾಸ ಸ್ಥಳ ಸ್ಪಷ್ಟತೆ ವಿನ್ಯಾಸ ಯೋಜನೆಯ ಡೈರೆಕ್ಟರಿ ಮಾರ್ಗ. · ವಿನ್ಯಾಸ ಹೆಸರು ಸ್ಪಷ್ಟತೆ ವಿನ್ಯಾಸ ಯೋಜನೆಯ ಹೆಸರು. · HDL ಔಟ್‌ಪುಟ್ ಹಾರ್ಡ್‌ವೇರ್ ವಿವರಣೆ ಭಾಷಾ ಔಟ್‌ಪುಟ್ ಫಾರ್ಮ್ಯಾಟ್ (ವೆರಿಲಾಗ್ ಅಥವಾ VHDL). · ಸ್ಪಷ್ಟತೆ ವಿನ್ಯಾಸವನ್ನು ತೆರೆಯಿರಿ ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಸ್ಪಷ್ಟ ವಿನ್ಯಾಸ ಯೋಜನೆಯನ್ನು ತೆರೆಯಿರಿ. · ವಿನ್ಯಾಸ File ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಸ್ಪಷ್ಟ ವಿನ್ಯಾಸ ಯೋಜನೆಯ ಹೆಸರು file .sbx ವಿಸ್ತರಣೆಯೊಂದಿಗೆ.

ಚಿತ್ರ 6.3. ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಟೂಲ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್

28 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
ಸ್ಪಷ್ಟತೆ ಡಿಸೈನರ್ ಕ್ಯಾಟಲಾಗ್ ಟ್ಯಾಬ್ ಅನ್ನು ಚಿತ್ರ 6.4 ರಲ್ಲಿ ತೋರಿಸಲಾಗಿದೆ. FIR IP ಕೋರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಅನ್ನು ರಚಿಸಲು, ಕ್ಯಾಟಲಾಗ್ ಟ್ಯಾಬ್‌ನಲ್ಲಿ IP ಹೆಸರನ್ನು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ.

ಚಿತ್ರ 6.4. ಸ್ಪಷ್ಟತೆ ಡಿಸೈನರ್ ಕ್ಯಾಟಲಾಗ್ ಟ್ಯಾಬ್
ಚಿತ್ರ 6.5 ರಲ್ಲಿ ತೋರಿಸಿರುವ Fir ಫಿಲ್ಟರ್ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಲ್ಲಿ, ಈ ಕೆಳಗಿನವುಗಳನ್ನು ಸೂಚಿಸಿ: · ನಿದರ್ಶನದ ಹೆಸರು FIR IP ಕೋರ್‌ನ ನಿದರ್ಶನ ಮಾಡ್ಯೂಲ್ ಹೆಸರು.

ಚಿತ್ರ 6.5. ಫರ್ ಫಿಲ್ಟರ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್
ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಪ್ರಾಜೆಕ್ಟ್‌ನಿಂದ ಸ್ಪಷ್ಟ ವಿನ್ಯಾಸಕ ಉಪಕರಣವನ್ನು ಕರೆದರೆ, ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ಪ್ರಾಜೆಕ್ಟ್ ಪ್ಯಾರಾಮೀಟರ್‌ಗಳಿಗೆ ವಿನ್ಯಾಸ ಸ್ಥಳ, ಸಾಧನ ಕುಟುಂಬ ಮತ್ತು ಭಾಗದ ಹೆಸರು ಡಿಫಾಲ್ಟ್ ಆಗಿರುತ್ತದೆ ಎಂಬುದನ್ನು ಗಮನಿಸಿ. ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಟೂಲ್ ಆನ್‌ಲೈನ್ ಸಹಾಯವನ್ನು ನೋಡಿ. ಕಸ್ಟಮ್ ಕಾನ್ಫಿಗರೇಶನ್ ರಚಿಸಲು, ಚಿತ್ರ 6.6 ರಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಎಫ್‌ಐಆರ್ ಐಪಿ ಕೋರ್ ಕಾನ್ಫಿಗರೇಶನ್ ಇಂಟರ್‌ಫೇಸ್ ಅನ್ನು ಪ್ರದರ್ಶಿಸಲು ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಟೂಲ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್‌ನಲ್ಲಿ ಕಸ್ಟಮೈಸ್ ಬಟನ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ. ಈ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಿಂದ, ಬಳಕೆದಾರರು ತಮ್ಮ ಅಪ್ಲಿಕೇಶನ್‌ಗೆ ನಿರ್ದಿಷ್ಟವಾದ IP ಪ್ಯಾರಾಮೀಟರ್ ಆಯ್ಕೆಗಳನ್ನು ಆಯ್ಕೆ ಮಾಡಬಹುದು. FIR ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ನೋಡಿ.

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಚಿತ್ರ 6.6. IP ಕಾನ್ಫಿಗರೇಶನ್ ಇಂಟರ್ಫೇಸ್

30 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
6.3. IPexpress-ರಚಿಸಲಾಗಿದೆ Files ಮತ್ತು ಉನ್ನತ ಮಟ್ಟದ ಡೈರೆಕ್ಟರಿ ರಚನೆ
ಬಳಕೆದಾರರು ರಚಿಸಿ ಬಟನ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿದಾಗ, IP ಕೋರ್ ಮತ್ತು ಬೆಂಬಲಿಸುತ್ತದೆ fileಗಳನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ಪ್ರಾಜೆಕ್ಟ್ ಪಾತ್ ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ ರಚಿಸಲಾಗಿದೆ. ರಚಿಸಿದ ಡೈರೆಕ್ಟರಿ ರಚನೆ files ಅನ್ನು ಚಿತ್ರ 6.7 ರಲ್ಲಿ ತೋರಿಸಲಾಗಿದೆ.

ಚಿತ್ರ 6.7. ಎಫ್ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ರಚಿಸಲಾದ ಡೈರೆಕ್ಟರಿ ರಚನೆ

IPexpress ಉಪಕರಣದೊಂದಿಗೆ ರಚಿಸಲಾದ IP ಗಾಗಿ ವಿನ್ಯಾಸದ ಹರಿವು ಸಂಶ್ಲೇಷಣೆಗಾಗಿ ಪೋಸ್ಟ್-ಸಂಶ್ಲೇಷಿತ ಮಾಡ್ಯೂಲ್ (NGO) ಮತ್ತು ಸಿಮ್ಯುಲೇಶನ್‌ಗಾಗಿ ಸಂರಕ್ಷಿತ ಮಾದರಿಯನ್ನು ಬಳಸುತ್ತದೆ. ನಂತರದ ಸಂಶ್ಲೇಷಿತ ಮಾಡ್ಯೂಲ್ ಅನ್ನು ಕಸ್ಟಮೈಸ್ ಮಾಡಲಾಗಿದೆ ಮತ್ತು IPexpress ಟೂಲ್ ಉತ್ಪಾದನೆಯ ಸಮಯದಲ್ಲಿ ರಚಿಸಲಾಗಿದೆ.
ಕೋಷ್ಟಕ 6.1 ಕೀಲಿಗಳ ಪಟ್ಟಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ fileIPexpress ಉಪಕರಣದಿಂದ ರಚಿಸಲಾಗಿದೆ. ರಚಿಸಲಾದ ಹೆಚ್ಚಿನವರ ಹೆಸರುಗಳು fileಗಳನ್ನು IPexpress ಟೂಲ್‌ನಲ್ಲಿ ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ಬಳಕೆದಾರರ ಮಾಡ್ಯೂಲ್ ಹೆಸರಿಗೆ ಕಸ್ಟಮೈಸ್ ಮಾಡಲಾಗಿದೆ. ದಿ fileಕೋಷ್ಟಕ 6.1 ರಲ್ಲಿ ತೋರಿಸಿರುವ ಗಳು ಎಲ್ಲಾ fileಉನ್ನತ ಮಟ್ಟದ ವಿನ್ಯಾಸದಲ್ಲಿ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು ಮತ್ತು ಪರಿಶೀಲಿಸಲು ಅವಶ್ಯಕ.

ಕೋಷ್ಟಕ 6.1. File ಪಟ್ಟಿ File

ವಿವರಣೆ

_inst.v

ಈ file IP ಗಾಗಿ ನಿದರ್ಶನ ಟೆಂಪ್ಲೇಟ್ ಅನ್ನು ಒದಗಿಸುತ್ತದೆ.

.ವಿ

ಈ file ಸಿಮ್ಯುಲೇಶನ್‌ಗಾಗಿ FIR ಕೋರ್‌ಗೆ ಹೊದಿಕೆಯನ್ನು ಒದಗಿಸುತ್ತದೆ.

_beh.v

ಈ file ಎಫ್ಐಆರ್ ಕೋರ್ಗಾಗಿ ವರ್ತನೆಯ ಸಿಮ್ಯುಲೇಶನ್ ಮಾದರಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ.

_bb.v

ಈ file ಬಳಕೆದಾರರ ಸಂಶ್ಲೇಷಣೆಗಾಗಿ ಸಂಶ್ಲೇಷಣೆಯ ಕಪ್ಪು ಪೆಟ್ಟಿಗೆಯನ್ನು ಒದಗಿಸುತ್ತದೆ.

.ngo

ಎನ್ಗೋ files ಸಂಶ್ಲೇಷಿತ IP ಕೋರ್ ಅನ್ನು ಒದಗಿಸುತ್ತದೆ.

.lpc .ipx
pmi_*.ngo *.rom

ಈ file IPexpress ಟೂಲ್‌ನಲ್ಲಿ ಕೋರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಲು ಅಥವಾ ಮಾರ್ಪಡಿಸಲು ಬಳಸುವ IPexpress ಟೂಲ್ ಆಯ್ಕೆಗಳನ್ನು ಒಳಗೊಂಡಿದೆ. IPexpress ಪ್ಯಾಕೇಜ್ file (ವಜ್ರ ಮಾತ್ರ). ಇದು ಸಿಮ್ಯುಲೇಶನ್, ಸಿಂಥೆಸಿಸ್ ಮತ್ತು ಅನುಷ್ಠಾನವನ್ನು ಬೆಂಬಲಿಸಲು ಅಗತ್ಯವಿರುವ ರಚಿತವಾದ IP ಕೋರ್‌ನ ಎಲ್ಲಾ ಅಂಶಗಳಿಗೆ ಉಲ್ಲೇಖಗಳನ್ನು ಹೊಂದಿರುವ ಕಂಟೇನರ್ ಆಗಿದೆ. ಇದನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳುವ ಮೂಲಕ ಬಳಕೆದಾರರ ವಿನ್ಯಾಸದಲ್ಲಿ IP ಕೋರ್ ಅನ್ನು ಸೇರಿಸಬಹುದು file ಸಂಬಂಧಿತ ಡೈಮಂಡ್ ಯೋಜನೆಗೆ.
ಒಂದು ಅಥವಾ ಹೆಚ್ಚು fileಐಪಿ ಕೋರ್‌ನಲ್ಲಿ ಬಳಸಲಾಗುವ ಸಂಶ್ಲೇಷಿತ ಮೆಮೊರಿ ಮಾಡ್ಯೂಲ್‌ಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುತ್ತಿದೆ.
ಈ file ಫಿಲ್ಟರ್ ಗುಣಾಂಕ ಮೆಮೊರಿ ಆರಂಭದ ಡೇಟಾವನ್ನು ಒದಗಿಸುತ್ತದೆ.

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಕೆಳಗಿನ ಹೆಚ್ಚುವರಿ fileಪ್ರಾಜೆಕ್ಟ್ ಪಾತ್ ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ IP ಕೋರ್ ಉತ್ಪಾದನೆಯ ಸ್ಥಿತಿಯ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುವ ರು: · _generate.tcl ಆಜ್ಞಾ ಸಾಲಿನಿಂದ IP ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಬಹುದಾದ TCL ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳು. · _generate.log ಸಿಂಥೆಸಿಸ್ ಮತ್ತು ಮ್ಯಾಪ್ ಲಾಗ್ file. · _gen.log IPexpress IP ಜನರೇಷನ್ ಲಾಗ್ file.
6.4 ಕೋರ್ ಅನ್ನು ತ್ವರಿತಗೊಳಿಸುವುದು
ರಚಿಸಲಾದ ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಪ್ಯಾಕೇಜ್ ಬ್ಲಾಕ್-ಬಾಕ್ಸ್ ಅನ್ನು ಒಳಗೊಂಡಿದೆ ( _bb.v) ಮತ್ತು ನಿದರ್ಶನ ( _inst.v) ಉನ್ನತ ಮಟ್ಟದ ವಿನ್ಯಾಸದಲ್ಲಿ ಕೋರ್ ಅನ್ನು ತ್ವರಿತಗೊಳಿಸಲು ಬಳಸಬಹುದಾದ ಟೆಂಪ್ಲೇಟ್‌ಗಳು. ಒಬ್ಬ ಮಾಜಿample RTL ಉನ್ನತ ಮಟ್ಟದ ಉಲ್ಲೇಖ ಮೂಲ file ಇದನ್ನು IP ಕೋರ್‌ಗೆ ತತ್‌ಕ್ಷಣದ ಟೆಂಪ್ಲೇಟ್‌ನಂತೆ ಬಳಸಬಹುದು fir_eval srcrtltop. ನೀವು ಈ ಉನ್ನತ ಮಟ್ಟದ ಉಲ್ಲೇಖವನ್ನು ಅವರ ಸಂಪೂರ್ಣ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಉನ್ನತ ಮಟ್ಟದ ಆರಂಭಿಕ ಟೆಂಪ್ಲೇಟ್ ಆಗಿ ಬಳಸಬಹುದು. ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಉಪಕರಣದೊಂದಿಗೆ IP ಕೋರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸುವ ಮೂಲಕ, ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ IP ನಿದರ್ಶನಕ್ಕೆ ನಿರ್ದಿಷ್ಟವಾದ ಯಾವುದೇ ಆಯ್ಕೆಗಳನ್ನು ನೀವು ಮಾರ್ಪಡಿಸಬಹುದು. ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಉಪಕರಣದೊಂದಿಗೆ IP ಕೋರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸುವ ಮೂಲಕ, ನೀವು ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ LPC/IPX ಕಾನ್ಫಿಗರೇಶನ್‌ನೊಂದಿಗೆ ಹೊಸ IP ನಿದರ್ಶನವನ್ನು ರಚಿಸಬಹುದು (ಮತ್ತು ಅಗತ್ಯವಿದ್ದರೆ ಮಾರ್ಪಡಿಸಬಹುದು) file.
6.5 ಕ್ರಿಯಾತ್ಮಕ ಸಿಮ್ಯುಲೇಶನ್ ರನ್ನಿಂಗ್
ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ಗೆ ಸಿಮ್ಯುಲೇಶನ್ ಬೆಂಬಲವನ್ನು ಅಲ್ಡೆಕ್ ಆಕ್ಟಿವ್-ಎಚ್‌ಡಿಎಲ್ (ವೆರಿಲಾಗ್ ಮತ್ತು ವಿಎಚ್‌ಡಿಎಲ್) ಸಿಮ್ಯುಲೇಟರ್, ಮೆಂಟರ್ ಗ್ರಾಫಿಕ್ಸ್ ಮಾಡೆಲ್‌ಸಿಮ್ ಸಿಮ್ಯುಲೇಟರ್‌ಗೆ ಒದಗಿಸಲಾಗಿದೆ. ಕ್ರಿಯಾತ್ಮಕ ಸಿಮ್ಯುಲೇಶನ್ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್‌ನ ಕಾನ್ಫಿಗರೇಶನ್-ನಿರ್ದಿಷ್ಟ ವರ್ತನೆಯ ಮಾದರಿಯನ್ನು ಒಳಗೊಂಡಿದೆ. ಪರೀಕ್ಷಾ ಬೆಂಚ್ ಕೋರ್ಗೆ ಪ್ರಚೋದನೆಯನ್ನು ನೀಡುತ್ತದೆ ಮತ್ತು ಕೋರ್ನಿಂದ ಔಟ್ಪುಟ್ ಅನ್ನು ಮೇಲ್ವಿಚಾರಣೆ ಮಾಡುತ್ತದೆ. ರಚಿಸಲಾದ IP ಕೋರ್ ಪ್ಯಾಕೇಜ್ ಕಾನ್ಫಿಗರೇಶನ್-ನಿರ್ದಿಷ್ಟ ನಡವಳಿಕೆಯ ಮಾದರಿಯನ್ನು ಒಳಗೊಂಡಿದೆ ( _beh.v) ಪ್ರಾಜೆಕ್ಟ್ ಪಾತ್ ರೂಟ್ ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ ಕ್ರಿಯಾತ್ಮಕ ಸಿಮ್ಯುಲೇಶನ್‌ಗಾಗಿ. ಮಾಡೆಲ್‌ಸಿಮ್ ಮೌಲ್ಯಮಾಪನ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಬೆಂಬಲಿಸುವ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳನ್ನು ಒದಗಿಸಲಾಗಿದೆ fir_eval ಸಿಮ್ಮಾಡೆಲ್ಸಿಮ್ಸ್ಕ್ರಿಪ್ಟ್ಗಳು. Aldec ಮೌಲ್ಯಮಾಪನ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಬೆಂಬಲಿಸುವ ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ಒದಗಿಸಲಾಗಿದೆ fir_eval ಸರಳ ವಿವರಣೆಗಳು. ಮಾಡೆಲ್ಸಿಮ್ ಮತ್ತು ಅಲ್ಡೆಕ್ ಸಿಮ್ಯುಲೇಶನ್ ಎರಡನ್ನೂ ಟೆಸ್ಟ್ ಬೆಂಚ್ ಮೂಲಕ ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ fileನಲ್ಲಿ ಒದಗಿಸಲಾಗಿದೆ fir_evaltestbench. ಸಿಮ್ಯುಲೇಶನ್‌ಗೆ ಅಗತ್ಯವಿರುವ ಮಾದರಿಗಳನ್ನು ಅನುಗುಣವಾದ ಮಾದರಿಗಳ ಫೋಲ್ಡರ್‌ನಲ್ಲಿ ಒದಗಿಸಲಾಗಿದೆ. Aldec ಮೌಲ್ಯಮಾಪನ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಚಲಾಯಿಸಲು: 1. Active-HDL ಅನ್ನು ತೆರೆಯಿರಿ. 2. ಪರಿಕರಗಳ ಟ್ಯಾಬ್ ಅಡಿಯಲ್ಲಿ, ಮ್ಯಾಕ್ರೋವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಿ ಆಯ್ಕೆಮಾಡಿ. 3. ಫೋಲ್ಡರ್‌ಗೆ ಬ್ರೌಸ್ ಮಾಡಿ fir_eval simaldecscripts ಮತ್ತು ತೋರಿಸಿರುವ ಡು ಸ್ಕ್ರಿಪ್ಟ್‌ಗಳಲ್ಲಿ ಒಂದನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಿ. Modelsim ಮೌಲ್ಯಮಾಪನ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಚಲಾಯಿಸಲು: 1. ModelSim ಅನ್ನು ತೆರೆಯಿರಿ. 2. ಅಡಿಯಲ್ಲಿ File ಟ್ಯಾಬ್, ಚೇಂಜ್ ಡೈರೆಕ್ಟರಿ ಆಯ್ಕೆಮಾಡಿ ಮತ್ತು ಫೋಲ್ಡರ್ ಆಯ್ಕೆಮಾಡಿ
fir_eval ಸಿಮ್ಮಾಡೆಲ್ಸಿಮ್ಸ್ಕ್ರಿಪ್ಟ್ಗಳು. 3. ಪರಿಕರಗಳ ಟ್ಯಾಬ್ ಅಡಿಯಲ್ಲಿ, ಮ್ಯಾಕ್ರೋವನ್ನು ಎಕ್ಸಿಕ್ಯೂಟ್ ಆಯ್ಕೆಮಾಡಿ ಮತ್ತು ತೋರಿಸಿರುವ ಮಾಡೆಲ್‌ಸಿಮ್ ಡೋ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಿ. ಗಮನಿಸಿ: ಸಿಮ್ಯುಲೇಶನ್ ಪೂರ್ಣಗೊಂಡಾಗ, ನೀವು ಪೂರ್ಣಗೊಳಿಸಲು ಖಚಿತವಾಗಿ ಬಯಸುವಿರಾ ಎಂದು ಕೇಳುವ ಪಾಪ್-ಅಪ್ ವಿಂಡೋ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ. ಫಲಿತಾಂಶಗಳನ್ನು ವಿಶ್ಲೇಷಿಸಲು ಇಲ್ಲ ಆಯ್ಕೆಮಾಡಿ. ಹೌದು ಆಯ್ಕೆ ಮಾಡುವುದರಿಂದ ಮಾಡೆಲ್ ಸಿಮ್ ಅನ್ನು ಮುಚ್ಚುತ್ತದೆ.
6.6. ಉನ್ನತ ಮಟ್ಟದ ವಿನ್ಯಾಸದಲ್ಲಿ ಕೋರ್ ಅನ್ನು ಸಂಶ್ಲೇಷಿಸುವುದು ಮತ್ತು ಕಾರ್ಯಗತಗೊಳಿಸುವುದು
IPexpress ಮೂಲಕ ಕೋರ್ ಅನ್ನು ರಚಿಸಿದಾಗ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಅನ್ನು ಸ್ವತಃ ಸಂಶ್ಲೇಷಿಸಲಾಗುತ್ತದೆ ಮತ್ತು NGO ಸ್ವರೂಪದಲ್ಲಿ ಒದಗಿಸಲಾಗುತ್ತದೆ. ನಿಮ್ಮ ಉನ್ನತ ಮಟ್ಟದ ಕೋರ್ ಅನ್ನು ನಿಮ್ಮ ಸ್ವಂತ ಉನ್ನತ ಮಟ್ಟದ ವಿನ್ಯಾಸದಲ್ಲಿ ನೀವು ಸಂಯೋಜಿಸಬಹುದು file ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟಿಂಗ್ ದಿ ಕೋರ್‌ನಲ್ಲಿ ವಿವರಿಸಿದಂತೆ ಮತ್ತು ಸಂಪೂರ್ಣ ವಿನ್ಯಾಸವನ್ನು ಸಿನ್‌ಪ್ಲಿಫೈ ಅಥವಾ ನಿಖರವಾದ ಆರ್‌ಟಿಎಲ್ ಸಿಂಥೆಸಿಸ್‌ನೊಂದಿಗೆ ಸಂಶ್ಲೇಷಿಸುತ್ತದೆ. ಕೆಳಗಿನ ಪಠ್ಯವು ವಿಂಡೋಸ್ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ಗಳಿಗಾಗಿ ಮೌಲ್ಯಮಾಪನ ಅನುಷ್ಠಾನದ ಹರಿವನ್ನು ವಿವರಿಸುತ್ತದೆ. Linux ಮತ್ತು UNIX ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ಗಳ ಹರಿವನ್ನು Readme ನಲ್ಲಿ ವಿವರಿಸಲಾಗಿದೆ file IP ಕೋರ್ನೊಂದಿಗೆ ಸೇರಿಸಲಾಗಿದೆ. ಉನ್ನತ ಮಟ್ಟದ file _top.v ಅನ್ನು ಒದಗಿಸಲಾಗಿದೆ fir_eval srcrtltop. ಉಲ್ಲೇಖ ವಿನ್ಯಾಸದ ಪುಶ್-ಬಟನ್ ಅನುಷ್ಠಾನವನ್ನು ಯೋಜನೆಯ ಮೂಲಕ ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ file .ldf ಇದೆ fir_eval ಇಂಪ್ಲಿಸಿನ್ಪ್ಲಿಫೈ. ಈ ಯೋಜನೆಯನ್ನು ಬಳಸಲು file ವಜ್ರದಲ್ಲಿ:

32 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

1. ಆಯ್ಕೆಮಾಡಿ File > ತೆರೆಯಿರಿ > ಯೋಜನೆ. 2. ಬ್ರೌಸ್ ಮಾಡಿ fir_eval ಪ್ರಾಜೆಕ್ಟ್ ತೆರೆಯಿರಿ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಲ್ಲಿ implsynplify. 3. ಆಯ್ಕೆಮಾಡಿ ಮತ್ತು ತೆರೆಯಿರಿ _.ldf. ಈ ಹಂತದಲ್ಲಿ, ಎಲ್ಲಾ fileಉನ್ನತ ಮಟ್ಟದ ಸಂಶ್ಲೇಷಣೆಯನ್ನು ಬೆಂಬಲಿಸಲು ರು ಅಗತ್ಯವಿದೆ ಮತ್ತು
ಅನುಷ್ಠಾನವನ್ನು ಯೋಜನೆಗೆ ಆಮದು ಮಾಡಿಕೊಳ್ಳಲಾಗುತ್ತದೆ. 4. ಎಡಗೈ ಇಂಟರ್ಫೇಸ್ ವಿಂಡೋದಲ್ಲಿ ಪ್ರಕ್ರಿಯೆ ಟ್ಯಾಬ್ ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿ. 5. ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಡೈಮಂಡ್ ಇಂಟರ್ಫೇಸ್ ಹರಿವಿನ ಮೂಲಕ ಸಂಪೂರ್ಣ ವಿನ್ಯಾಸವನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಿ.
6.7. ಯಂತ್ರಾಂಶ ಮೌಲ್ಯಮಾಪನ
ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಲ್ಯಾಟಿಸ್‌ನ ಐಪಿ ಹಾರ್ಡ್‌ವೇರ್ ಮೌಲ್ಯಮಾಪನ ಸಾಮರ್ಥ್ಯವನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ, ಇದು ಐಪಿ ಪರವಾನಗಿಯನ್ನು ಖರೀದಿಸುವ ಅಗತ್ಯವಿಲ್ಲದೇ ಸೀಮಿತ ಅವಧಿಯವರೆಗೆ (ಸುಮಾರು ನಾಲ್ಕು ಗಂಟೆಗಳ ಕಾಲ) ಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ ಕಾರ್ಯನಿರ್ವಹಿಸುವ ಐಪಿ ಕೋರ್‌ನ ಆವೃತ್ತಿಗಳನ್ನು ರಚಿಸಲು ಸಾಧ್ಯವಾಗಿಸುತ್ತದೆ. ಬಳಕೆದಾರ-ವ್ಯಾಖ್ಯಾನಿತ ವಿನ್ಯಾಸಗಳಲ್ಲಿ ಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿನ ಕೋರ್ ಅನ್ನು ಮೌಲ್ಯಮಾಪನ ಮಾಡಲು ಸಹ ಇದನ್ನು ಬಳಸಬಹುದು. ಡೈಮಂಡ್ ಪ್ರಾಜೆಕ್ಟ್ ನ್ಯಾವಿಗೇಟರ್‌ನಲ್ಲಿ ಬಿಲ್ಡ್ ಡೇಟಾಬೇಸ್ ಸೆಟಪ್‌ನ ಪ್ರಾಪರ್ಟೀಸ್ ಮೆನುವಿನಲ್ಲಿ ಹಾರ್ಡ್‌ವೇರ್ ಮೌಲ್ಯಮಾಪನ ಸಾಮರ್ಥ್ಯವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಬಹುದು/ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಬಹುದು.
6.7.1. ಡೈಮಂಡ್‌ನಲ್ಲಿ ಹಾರ್ಡ್‌ವೇರ್ ಮೌಲ್ಯಮಾಪನವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲಾಗುತ್ತಿದೆ
ಡೈಮಂಡ್‌ನಲ್ಲಿ ಹಾರ್ಡ್‌ವೇರ್ ಮೌಲ್ಯಮಾಪನವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು, ಪ್ರಾಜೆಕ್ಟ್ > ಆಕ್ಟಿವ್ ಸ್ಟ್ರಾಟಜಿ > ಟ್ರಾನ್ಸ್‌ಲೇಟ್ ಡಿಸೈನ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಆಯ್ಕೆಮಾಡಿ. ಸ್ಟ್ರಾಟಜಿ ಡೈಲಾಗ್ ಬಾಕ್ಸ್‌ನಲ್ಲಿ ಹಾರ್ಡ್‌ವೇರ್ ಮೌಲ್ಯಮಾಪನ ಸಾಮರ್ಥ್ಯವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಬಹುದು/ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಬಹುದು. ಇದನ್ನು ಪೂರ್ವನಿಯೋಜಿತವಾಗಿ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ.

6.8 IP ಕೋರ್ ಅನ್ನು ನವೀಕರಿಸುವುದು/ಪುನರುತ್ಪಾದಿಸುವುದು
IPexpress ಉಪಕರಣದೊಂದಿಗೆ IP ಕೋರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸುವ ಮೂಲಕ, ನೀವು ಅದರ ಯಾವುದೇ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಮಾರ್ಪಡಿಸಬಹುದು: ಸಾಧನದ ಪ್ರಕಾರ, ವಿನ್ಯಾಸ ಪ್ರವೇಶ ವಿಧಾನ ಮತ್ತು IP ಕೋರ್‌ಗೆ ನಿರ್ದಿಷ್ಟವಾದ ಯಾವುದೇ ಆಯ್ಕೆಗಳು. ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ IP ಕೋರ್ ಅನ್ನು ಮಾರ್ಪಡಿಸಲು ಅಥವಾ ಹೊಸ ಆದರೆ ಅದೇ ರೀತಿಯ ಒಂದನ್ನು ರಚಿಸಲು ಪುನರುತ್ಪಾದನೆಯನ್ನು ಮಾಡಬಹುದು.

6.8.1. ಡೈಮಂಡ್‌ನಲ್ಲಿ ಐಪಿ ಕೋರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸುವುದು
ಡೈಮಂಡ್‌ನಲ್ಲಿ ಐಪಿ ಕೋರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಲು:
1. IPexpress ನಲ್ಲಿ, Regenerate ಬಟನ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ. 2. ಪುನರುತ್ಪಾದನೆಯಲ್ಲಿ view IPexpress ನಲ್ಲಿ, IPX ಮೂಲವನ್ನು ಆಯ್ಕೆಮಾಡಿ file ನೀವು ಮರುಸೃಷ್ಟಿಸಲು ಬಯಸುವ ಮಾಡ್ಯೂಲ್ ಅಥವಾ IP. 3. IPexpress ಮೂಲ ಬಾಕ್ಸ್‌ನಲ್ಲಿ ಮಾಡ್ಯೂಲ್ ಅಥವಾ IP ಗಾಗಿ ಪ್ರಸ್ತುತ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ತೋರಿಸುತ್ತದೆ. ನಿಮ್ಮ ಹೊಸ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಟಾರ್ಗೆಟ್‌ನಲ್ಲಿ ಮಾಡಿ
ಬಾಕ್ಸ್. 4. ನೀವು ಹೊಸ ಸೆಟ್ ಅನ್ನು ರಚಿಸಲು ಬಯಸಿದರೆ fileಹೊಸ ಸ್ಥಳದಲ್ಲಿ ರು, IPX ಟಾರ್ಗೆಟ್‌ನಲ್ಲಿ ಹೊಸ ಸ್ಥಳವನ್ನು ಹೊಂದಿಸಿ File ಬಾಕ್ಸ್. ಬೇಸ್
ನ file ಹೆಸರು ಎಲ್ಲಾ ಹೊಸ ಆಧಾರವಾಗಿರುತ್ತದೆ file ಹೆಸರುಗಳು. IPX ಗುರಿ File .ipx ವಿಸ್ತರಣೆಯೊಂದಿಗೆ ಕೊನೆಗೊಳ್ಳಬೇಕು. 5. ಮರುಸೃಷ್ಟಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಪ್ರಸ್ತುತ ಆಯ್ಕೆಯ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ತೋರಿಸುವ ಮಾಡ್ಯೂಲ್‌ನ ಸಂವಾದ ಪೆಟ್ಟಿಗೆ ತೆರೆಯುತ್ತದೆ. 6. ಮಾಡ್ಯೂಲ್ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಲ್ಲಿ, ಬಯಸಿದ ಆಯ್ಕೆಗಳನ್ನು ಆರಿಸಿ.
ಆಯ್ಕೆಗಳ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಸಹಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ. ಅಲ್ಲದೆ, ತಾಂತ್ರಿಕ ಟಿಪ್ಪಣಿಗಳು ಮತ್ತು ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಳಿಗೆ ಲಿಂಕ್‌ಗಳಿಗಾಗಿ IPexpress ನಲ್ಲಿನ ಕುರಿತು ಟ್ಯಾಬ್ ಅನ್ನು ಪರಿಶೀಲಿಸಿ. IP ಹೆಚ್ಚುವರಿ ಮಾಹಿತಿಯೊಂದಿಗೆ ಬರಬಹುದು.
ಆಯ್ಕೆಗಳು ಬದಲಾದಂತೆ, I/O ಮತ್ತು ಮಾಡ್ಯೂಲ್‌ಗೆ ಅಗತ್ಯವಿರುವ ಸಾಧನ ಸಂಪನ್ಮೂಲಗಳನ್ನು ತೋರಿಸಲು ಮಾಡ್ಯೂಲ್‌ನ ಸ್ಕೀಮ್ಯಾಟಿಕ್ ರೇಖಾಚಿತ್ರವು ಬದಲಾಗುತ್ತದೆ.
7. ನಿಮ್ಮ ಪ್ರಾಜೆಕ್ಟ್‌ಗೆ ಮಾಡ್ಯೂಲ್ ಅನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳಲು, ಅದು ಈಗಾಗಲೇ ಇಲ್ಲದಿದ್ದರೆ, ಡೈಮಂಡ್ ಪ್ರಾಜೆಕ್ಟ್‌ಗೆ IPX ಅನ್ನು ಆಮದು ಮಾಡಿ (ಸ್ಟ್ಯಾಂಡ್-ಅಲೋನ್ ಮೋಡ್‌ನಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ) ಆಯ್ಕೆಮಾಡಿ.
8. ರಚಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿ. 9. ಎಚ್ಚರಿಕೆಗಳು ಮತ್ತು ದೋಷ ಸಂದೇಶಗಳಿಗಾಗಿ ಪರಿಶೀಲಿಸಲು ಲಾಗ್ ರಚಿಸಿ ಟ್ಯಾಬ್ ಅನ್ನು ಪರಿಶೀಲಿಸಿ. 10. ಮುಚ್ಚು ಕ್ಲಿಕ್ ಮಾಡಿ. IPexpress ಪ್ಯಾಕೇಜ್ file ಡೈಮಂಡ್‌ನಿಂದ ಬೆಂಬಲಿತವಾದ (.ipx) ಸಿಮ್ಯುಲೇಶನ್, ಸಿಂಥೆಸಿಸ್ ಮತ್ತು ಅನುಷ್ಠಾನವನ್ನು ಬೆಂಬಲಿಸಲು ಅಗತ್ಯವಿರುವ ಉತ್ಪತ್ತಿಯಾದ ಐಪಿ ಕೋರ್‌ನ ಎಲ್ಲಾ ಅಂಶಗಳ ಉಲ್ಲೇಖಗಳನ್ನು ಹೊಂದಿದೆ. .ipx ಅನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳುವ ಮೂಲಕ ಬಳಕೆದಾರರ ವಿನ್ಯಾಸದಲ್ಲಿ IP ಕೋರ್ ಅನ್ನು ಸೇರಿಸಬಹುದು file ಸಂಬಂಧಿತ ಡೈಮಂಡ್ ಯೋಜನೆಗೆ. ಈಗಾಗಲೇ ವಿನ್ಯಾಸ ಯೋಜನೆಯಲ್ಲಿರುವ ಮಾಡ್ಯೂಲ್ ಅಥವಾ IP ನ ಆಯ್ಕೆಯ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಬದಲಾಯಿಸಲು, ಮಾಡ್ಯೂಲ್‌ನ .ipx ಅನ್ನು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ file ರಲ್ಲಿ File ಪಟ್ಟಿ view. ಇದು IPexpress ಮತ್ತು ಪ್ರಸ್ತುತ ಆಯ್ಕೆಯ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ತೋರಿಸುವ ಮಾಡ್ಯೂಲ್‌ನ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯನ್ನು ತೆರೆಯುತ್ತದೆ. ಮೇಲಿನ 6 ನೇ ಹಂತಕ್ಕೆ ಹೋಗಿ.

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
6.9 ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಟೂಲ್‌ನಲ್ಲಿ ಐಪಿ ಕೋರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸುವುದು
ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್‌ನಲ್ಲಿ ಐಪಿ ಕೋರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಲು: 1. ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಬಿಲ್ಡರ್ ಟ್ಯಾಬ್‌ನಲ್ಲಿ, ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಐಪಿ ನಿದರ್ಶನದ ಮೇಲೆ ಬಲ ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ಕಾನ್ಫಿಗ್ ಆಯ್ಕೆಮಾಡಿ. 2. ಮಾಡ್ಯೂಲ್ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಲ್ಲಿ, ಬಯಸಿದ ಆಯ್ಕೆಗಳನ್ನು ಆರಿಸಿ.
ಆಯ್ಕೆಗಳ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಸಹಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ. ತಾಂತ್ರಿಕ ಟಿಪ್ಪಣಿಗಳು ಮತ್ತು ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಳಿಗೆ ಲಿಂಕ್‌ಗಳಿಗಾಗಿ ನೀವು ಸ್ಪಷ್ಟತೆ ವಿನ್ಯಾಸಕ ವಿಂಡೋದಲ್ಲಿ ಕುರಿತು ಟ್ಯಾಬ್ ಅನ್ನು ಸಹ ಕ್ಲಿಕ್ ಮಾಡಬಹುದು. IP ಹೆಚ್ಚುವರಿ ಮಾಹಿತಿಯೊಂದಿಗೆ ಬರಬಹುದು. ಆಯ್ಕೆಗಳು ಬದಲಾದಂತೆ, I/O ಮತ್ತು ಮಾಡ್ಯೂಲ್‌ಗೆ ಅಗತ್ಯವಿರುವ ಸಾಧನ ಸಂಪನ್ಮೂಲಗಳನ್ನು ತೋರಿಸಲು ಮಾಡ್ಯೂಲ್‌ನ ಸ್ಕೀಮ್ಯಾಟಿಕ್ ರೇಖಾಚಿತ್ರವು ಬದಲಾಗುತ್ತದೆ. 3. ಕಾನ್ಫಿಗರ್ ಕ್ಲಿಕ್ ಮಾಡಿ.
6.10.ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಟೂಲ್‌ನಲ್ಲಿ ಐಪಿ ಕೋರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸುವುದು
ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್‌ನಲ್ಲಿ ಐಪಿ ಕೋರ್ ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಲು: 1. ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್‌ನಲ್ಲಿ ಕ್ಯಾಟಲಾಗ್ ಟ್ಯಾಬ್ ಕ್ಲಿಕ್ ಮಾಡಿ. 2. ಆಮದು ಐಪಿ ಟ್ಯಾಬ್ ಅನ್ನು ಕ್ಲಿಕ್ ಮಾಡಿ (ದ ಕೆಳಭಾಗದಲ್ಲಿ view) 3. ಬ್ರೌಸ್ ಕ್ಲಿಕ್ ಮಾಡಿ. 4. ಓಪನ್ IPX ನಲ್ಲಿ File ಸಂವಾದ ಪೆಟ್ಟಿಗೆ, .ipx ಅಥವಾ .lpc ಗೆ ಬ್ರೌಸ್ ಮಾಡಿ file ಮಾಡ್ಯೂಲ್ ನ. .ipx ಲಭ್ಯವಿದ್ದರೆ ಅದನ್ನು ಬಳಸಿ. 5. ಓಪನ್ ಕ್ಲಿಕ್ ಮಾಡಿ. 6. ಟಾರ್ಗೆಟ್ ನಿದರ್ಶನಕ್ಕಾಗಿ ಹೆಸರನ್ನು ಟೈಪ್ ಮಾಡಿ. ಈ ನಿದರ್ಶನದ ಹೆಸರು ಅಸ್ತಿತ್ವದಲ್ಲಿರುವ ಯಾವುದೇ 7. IP ನಿದರ್ಶನಗಳಂತೆಯೇ ಇರಬಾರದು ಎಂಬುದನ್ನು ಗಮನಿಸಿ. ಪ್ರಸ್ತುತ ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಯೋಜನೆಯಲ್ಲಿ. 8. ಆಮದು ಕ್ಲಿಕ್ ಮಾಡಿ. ಮಾಡ್ಯೂಲ್ನ ಡೈಲಾಗ್ ಬಾಕ್ಸ್ ತೆರೆಯುತ್ತದೆ. 9. ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಲ್ಲಿ, ಬಯಸಿದ ಆಯ್ಕೆಗಳನ್ನು ಆರಿಸಿ.
ಆಯ್ಕೆಗಳ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಸಹಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ. ತಾಂತ್ರಿಕ ಟಿಪ್ಪಣಿಗಳು ಮತ್ತು ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಳಿಗೆ ಲಿಂಕ್‌ಗಳಿಗಾಗಿ ನೀವು ಸ್ಪಷ್ಟತೆ ವಿನ್ಯಾಸಕ ವಿಂಡೋದಲ್ಲಿ ಕುರಿತು ಟ್ಯಾಬ್ ಅನ್ನು ಸಹ ಪರಿಶೀಲಿಸಬಹುದು. IP ಹೆಚ್ಚುವರಿ ಮಾಹಿತಿಯೊಂದಿಗೆ ಬರಬಹುದು. ಆಯ್ಕೆಗಳು ಬದಲಾದಂತೆ, ಮಾಡ್ಯೂಲ್‌ಗೆ ಅಗತ್ಯವಿರುವ ಪೋರ್ಟ್‌ಗಳು ಮತ್ತು ಸಾಧನ ಸಂಪನ್ಮೂಲಗಳನ್ನು ತೋರಿಸಲು ಮಾಡ್ಯೂಲ್‌ನ ಸ್ಕೀಮ್ಯಾಟಿಕ್ ರೇಖಾಚಿತ್ರವು ಬದಲಾಗುತ್ತದೆ. 10. ಕಾನ್ಫಿಗರ್ ಕ್ಲಿಕ್ ಮಾಡಿ.

34 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

ಉಲ್ಲೇಖಗಳು
· LatticeXP2TM ಫ್ಯಾಮಿಲಿ ಡೇಟಾ ಶೀಟ್ (DS1009) · LatticeECP3TM ಫ್ಯಾಮಿಲಿ ಡೇಟಾ ಶೀಟ್ (DS1021) · ECP5TM ಮತ್ತು ECP5-5GTM ಫ್ಯಾಮಿಲಿ ಡೇಟಾ ಶೀಟ್ (FPGA-DS-12012)

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಸಹಾಯ
www.latticesemi.com/techsupport ಮೂಲಕ ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಪ್ರಕರಣವನ್ನು ಸಲ್ಲಿಸಿ.

36 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಅನುಬಂಧ A. ಸಂಪನ್ಮೂಲ ಬಳಕೆ
ಈ ಅನುಬಂಧವು FIR IP ಕೋರ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು ಲ್ಯಾಟಿಸ್ FPGA ಗಳಿಗೆ ಸಂಪನ್ಮೂಲ ಬಳಕೆಯ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ. ಈ ಅಧ್ಯಾಯದಲ್ಲಿ ತೋರಿಸಿರುವ ಐಪಿ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳನ್ನು ಐಪಿಎಕ್ಸ್‌ಪ್ರೆಸ್ ಸಾಫ್ಟ್‌ವೇರ್ ಟೂಲ್ ಮತ್ತು ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಟೂಲ್ ಬಳಸಿ ರಚಿಸಲಾಗಿದೆ. ಐಪಿಎಕ್ಸ್‌ಪ್ರೆಸ್ ಮತ್ತು ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಲ್ಯಾಟಿಸ್ ಐಪಿ ಕಾನ್ಫಿಗರೇಶನ್ ಉಪಯುಕ್ತತೆಯಾಗಿದೆ ಮತ್ತು ಡೈಮಂಡ್ ಡಿಸೈನ್ ಟೂಲ್‌ನ ಪ್ರಮಾಣಿತ ವೈಶಿಷ್ಟ್ಯವಾಗಿ ಸೇರಿಸಲಾಗಿದೆ. IPexpress ಮತ್ತು ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಬಳಕೆಗೆ ಸಂಬಂಧಿಸಿದ ವಿವರಗಳನ್ನು IPexpress, ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಮತ್ತು ಡೈಮಂಡ್ ಸಹಾಯ ವ್ಯವಸ್ಥೆಗಳಲ್ಲಿ ಕಾಣಬಹುದು. ಡೈಮಂಡ್ ವಿನ್ಯಾಸ ಉಪಕರಣದ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಲ್ಯಾಟಿಸ್ ಅನ್ನು ಭೇಟಿ ಮಾಡಿ web ಸೈಟ್: www.latticesemi.com/software.

ಲ್ಯಾಟಿಸ್ಇಸಿಪಿ3 ಸಾಧನಗಳು

ಕೋಷ್ಟಕ A.1. ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆ (ಲ್ಯಾಟಿಸ್‌ಇಸಿಪಿ3)*

IPexpress ಬಳಕೆದಾರ-ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದಾದ ಮೋಡ್ 4 ಚಾನಲ್‌ಗಳು, 64 ಟ್ಯಾಪ್‌ಗಳು, ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ 64

ಚೂರುಗಳು 134

LUT ಗಳು 254

ನೋಂದಣಿ 222

DSP ಸ್ಲೈಸ್‌ಗಳು 4

sysMEM EBR ಗಳು
2

fMAX (MHz) 227

1 ಚಾನಲ್, 32 ಟ್ಯಾಪ್‌ಗಳು, ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ 1

155

148

207

1 ಚಾನಲ್, 32 ಟ್ಯಾಪ್‌ಗಳು, ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ 4

260

238

482

153

*ಗಮನಿಸಿ: ಲ್ಯಾಟಿಸ್ ಡೈಮಂಡ್ 3 ಮತ್ತು Synplify Pro D-150L ಬೀಟಾ ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು LFE6-672EA-3.10.2FN2013.09C ಸಾಧನವನ್ನು ಗುರಿಯಾಗಿಟ್ಟುಕೊಂಡು ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಬಳಕೆಯ ಗುಣಲಕ್ಷಣಗಳನ್ನು ರಚಿಸಲಾಗಿದೆ. LatticeECP3 ಕುಟುಂಬದೊಳಗೆ ಅಥವಾ ಬೇರೆ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿಯಲ್ಲಿ ವಿಭಿನ್ನ ಸಾಂದ್ರತೆ, ವೇಗ ಅಥವಾ ದರ್ಜೆಯಲ್ಲಿ ಈ IP ಕೋರ್ ಅನ್ನು ಬಳಸುವಾಗ ಕಾರ್ಯಕ್ಷಮತೆಯು ಬದಲಾಗಬಹುದು.

ಭಾಗ ಸಂಖ್ಯೆಯನ್ನು ಆರ್ಡರ್ ಮಾಡಲಾಗುತ್ತಿದೆ

LatticeECP3 ಸಾಧನಗಳನ್ನು ಗುರಿಪಡಿಸುವ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್‌ಗಾಗಿ ಆರ್ಡರ್ ಮಾಡುವ ಭಾಗ ಸಂಖ್ಯೆ (OPN) FIR-COMP-E3-U4 ಆಗಿದೆ.

LatticeXP2 ಸಾಧನಗಳು

ಕೋಷ್ಟಕ A.2. ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆ (ಲ್ಯಾಟಿಸ್‌ಎಕ್ಸ್‌ಪಿ2)*

ಚೂರುಗಳು 105

LUT ಗಳು 204

ನೋಂದಣಿ 165

18×18 ಗುಣಕಗಳು
1

sysMEM EBR ಗಳು
1

fMAX (MHz) 197

1 ಚಾನಲ್, 32 ಟ್ಯಾಪ್‌ಗಳು, ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ 1

211

418

372

189

1 ಚಾನಲ್, 32 ಟ್ಯಾಪ್‌ಗಳು, ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ 4

159

272

304

207

*ಗಮನಿಸಿ: ಲ್ಯಾಟಿಸ್ ಡೈಮಂಡ್ 2 ಮತ್ತು Synplify Pro D-40L ಬೀಟಾ ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು LFXP7-672E-3.10.2F2013.09C ಸಾಧನವನ್ನು ಗುರಿಯಾಗಿಟ್ಟುಕೊಂಡು ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಬಳಕೆಯ ಗುಣಲಕ್ಷಣಗಳನ್ನು ರಚಿಸಲಾಗಿದೆ. LatticeXP2 ಕುಟುಂಬದೊಳಗೆ ಅಥವಾ ಬೇರೆ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿಯಲ್ಲಿ ವಿಭಿನ್ನ ಸಾಂದ್ರತೆ, ವೇಗ ಅಥವಾ ದರ್ಜೆಯಲ್ಲಿ ಈ IP ಕೋರ್ ಅನ್ನು ಬಳಸುವಾಗ ಕಾರ್ಯಕ್ಷಮತೆಯು ಬದಲಾಗಬಹುದು.

ಭಾಗ ಸಂಖ್ಯೆಯನ್ನು ಆರ್ಡರ್ ಮಾಡಲಾಗುತ್ತಿದೆ

LatticeXP2 ಸಾಧನಗಳನ್ನು ಗುರಿಪಡಿಸುವ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್‌ಗಾಗಿ ಆರ್ಡರ್ ಮಾಡುವ ಭಾಗ ಸಂಖ್ಯೆ (OPN) FIR-COMP-X2-U4 ಆಗಿದೆ.

ECP5 ಸಾಧನಗಳು

ಕೋಷ್ಟಕ A.3. ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆ (LFE5U)*

ಸ್ಪಷ್ಟತೆ ಬಳಕೆದಾರ-ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದಾದ ಮೋಡ್ 4 ಚಾನಲ್‌ಗಳು, 64 ಟ್ಯಾಪ್‌ಗಳು, ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ 64

ಚೂರುಗಳು 129

LUT ಗಳು 248

ನೋಂದಾಯಿಸುತ್ತದೆ

ಡಿಎಸ್ಪಿ ಚೂರುಗಳು

sysMEM EBR ಗಳು

222

fMAX (MHz)
211

1 ಚಾನಲ್, 32 ಟ್ಯಾಪ್‌ಗಳು, ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ 1

151

148

264

1 ಚಾನಲ್, 32 ಟ್ಯಾಪ್‌ಗಳು, ಮಲ್ಟಿಪ್ಲೈಯರ್ ಮಲ್ಟಿಪ್ಲೆಕ್ಸಿಂಗ್ 4

260

239

482

177

*ಗಮನಿಸಿ: ಲ್ಯಾಟಿಸ್ ಡೈಮಂಡ್ 5 ಮತ್ತು Synplify Pro F-85L ಬೀಟಾ ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು LFE8UM-756F-3.10.2MG2013.09I ಅನ್ನು ಗುರಿಯಾಗಿಟ್ಟುಕೊಂಡು ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಬಳಕೆಯ ಗುಣಲಕ್ಷಣಗಳನ್ನು ರಚಿಸಲಾಗಿದೆ. ಈ IP ಕೋರ್ ಅನ್ನು ವಿಭಿನ್ನ ಸಾಂದ್ರತೆ, ವೇಗ ಅಥವಾ ದರ್ಜೆಯಲ್ಲಿ ECP5 ಸಾಧನದ ಕುಟುಂಬದೊಳಗೆ ಅಥವಾ ಬೇರೆ ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿಯಲ್ಲಿ ಬಳಸುವಾಗ, ಕಾರ್ಯಕ್ಷಮತೆ ಬದಲಾಗಬಹುದು.

ಭಾಗ ಸಂಖ್ಯೆಯನ್ನು ಆರ್ಡರ್ ಮಾಡಲಾಗುತ್ತಿದೆ

ECP5 ಸಾಧನಗಳನ್ನು ಗುರಿಪಡಿಸುವ FIR ಫಿಲ್ಟರ್ IP ಕೋರ್‌ಗಾಗಿ ಆರ್ಡರ್ ಮಾಡುವ ಭಾಗ ಸಂಖ್ಯೆ (OPN) FIR- COMP-E5-U ಆಗಿದೆ.

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ
ಪರಿಷ್ಕರಣೆ 1.6, ಜೂನ್ 2021 ವಿಭಾಗ ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ

ಮರುಲೋಡ್ ಮಾಡಬಹುದಾದ ಗುಣಾಂಕಗಳ ವಿಭಾಗದಲ್ಲಿ ಸಾರಾಂಶವನ್ನು ನವೀಕರಿಸಿದ ವಿಷಯವನ್ನು ಬದಲಾಯಿಸಿ.

ಪರಿಷ್ಕರಣೆ 1.5, ಜೂನ್ 2018 ವಿಭಾಗ ಎಲ್ಲಾ ಪರಿಚಯ ತ್ವರಿತ ಸಂಗತಿಗಳ ವೈಶಿಷ್ಟ್ಯಗಳು ಕ್ರಿಯಾತ್ಮಕ ವಿವರಣೆ
ಪ್ಯಾರಾಮೀಟರ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳು
IP ಕೋರ್ ಜನರೇಷನ್ ಮತ್ತು ಮೌಲ್ಯಮಾಪನ
ಅನುಬಂಧ A. ಸಂಪನ್ಮೂಲ ಬಳಕೆ ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಸಹಾಯ

ಸಾರಾಂಶವನ್ನು ಬದಲಾಯಿಸಿ
· IPUG79 ರಿಂದ FPGA-IPUG-02043 ಗೆ ಡಾಕ್ಯುಮೆಂಟ್ ಸಂಖ್ಯೆಯನ್ನು ಬದಲಾಯಿಸಲಾಗಿದೆ.
· ನವೀಕರಿಸಿದ ವಿಷಯ.
· ತ್ವರಿತ ಸಂಗತಿಗಳ ಕೋಷ್ಟಕಗಳಿಗೆ ಸಾಮಾನ್ಯ ನವೀಕರಣ.
· ಸಾಲನ್ನು ತೆಗೆದುಹಾಕಲಾಗಿದೆ, “ECP5 ನಲ್ಲಿ, ಹೆಚ್ಚಿನ ವೇಗವನ್ನು ಬೆಂಬಲಿಸಿ. ಕಡಿಮೆ ವೇಗಕ್ಕಾಗಿ, ಅರ್ಧ-ಬ್ಯಾಂಡ್ ಫಿಲ್ಟರ್‌ಗೆ ಬೆಂಬಲ.
· ನವೀಕರಿಸಿದ ಚಿತ್ರ 4.1. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ಗಾಗಿ ಉನ್ನತ ಮಟ್ಟದ ಇಂಟರ್ಫೇಸ್. · FIR ಫಿಲ್ಟರ್ ಆರ್ಕಿಟೆಕ್ಚರ್‌ನಲ್ಲಿ ನವೀಕರಿಸಿದ ಸಮೀಕರಣ. · ಚಿತ್ರ 4.7 ಶೀರ್ಷಿಕೆಯನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. · ನವೀಕರಿಸಿದ ಗುಣಾಂಕಗಳ ನಿರ್ದಿಷ್ಟತೆ ವಿಭಾಗ. · ಸಿಗ್ನಲ್ ವಿವರಣೆಗಳ ವಿಭಾಗದಲ್ಲಿ ಟೇಬಲ್ 4.2 ಅನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. · FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ವಿಭಾಗದೊಂದಿಗೆ ಇಂಟರ್‌ಫೇಸಿಂಗ್ ಅನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. · ಟೈಮಿಂಗ್ ವಿಶೇಷತೆಗಳ ವಿಭಾಗದಲ್ಲಿ ಲ್ಯಾಟಿಸ್ ECP3 ಮತ್ತು ECP5 ಅನ್ನು ಸೇರಿಸಲಾಗಿದೆ.
· ನವೀಕರಿಸಿದ ಕೋಷ್ಟಕ 5.1. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ಗಾಗಿ ಪ್ಯಾರಾಮೀಟರ್ ವಿಶೇಷಣಗಳು. · ನವೀಕರಿಸಿದ ಚಿತ್ರ 5.1. ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ಇಂಟರ್‌ಫೇಸ್‌ನ ಆರ್ಕಿಟೆಕ್ಚರ್ ಟ್ಯಾಬ್. · ನವೀಕರಿಸಿದ ಕೋಷ್ಟಕ 5.2. ಆರ್ಕಿಟೆಕ್ಚರ್ ಟ್ಯಾಬ್. · ನವೀಕರಿಸಿದ ಕೋಷ್ಟಕ 5.4. ಅನುಷ್ಠಾನ ಟ್ಯಾಬ್. ಸಂಶ್ಲೇಷಣೆಯ ಆಯ್ಕೆಗಳ ವಿವರಣೆಯನ್ನು ಸೇರಿಸಲಾಗಿದೆ.
· ನವೀಕರಿಸಿದ ಚಿತ್ರ 6.1. IPexpress ಡೈಲಾಗ್ ಬಾಕ್ಸ್. · ನವೀಕರಿಸಿದ ಚಿತ್ರ 6.2. ಕಾನ್ಫಿಗರೇಶನ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್. · ನವೀಕರಿಸಿದ ಚಿತ್ರ 6.3. ಕ್ಲಾರಿಟಿ ಡಿಸೈನರ್ ಟೂಲ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್. · ನವೀಕರಿಸಿದ ಚಿತ್ರ 6.4. ಸ್ಪಷ್ಟತೆ ಡಿಸೈನರ್ ಕ್ಯಾಟಲಾಗ್ ಟ್ಯಾಬ್. · ಚಿತ್ರ 6.5 ಅನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. ಫರ್ ಫಿಲ್ಟರ್ ಡೈಲಾಗ್ ಬಾಕ್ಸ್. · ಚಿತ್ರ 6.6 ಅನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. IP ಕಾನ್ಫಿಗರೇಶನ್ ಇಂಟರ್ಫೇಸ್. · ಚಿತ್ರ 6.7 ಅನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. ಎಫ್ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್ ರಚಿಸಲಾದ ಡೈರೆಕ್ಟರಿ ರಚನೆ.
· ನವೀಕರಿಸಿದ ಕೋಷ್ಟಕ A.1. ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆ (LatticeECP3)*. · ನವೀಕರಿಸಿದ ಕೋಷ್ಟಕ A.2. ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆ (ಲ್ಯಾಟಿಸ್‌ಎಕ್ಸ್‌ಪಿ2)*. · ನವೀಕರಿಸಿದ ಕೋಷ್ಟಕ A.3. ಕಾರ್ಯಕ್ಷಮತೆ ಮತ್ತು ಸಂಪನ್ಮೂಲ ಬಳಕೆ (LFE5U)*.
· ಸಾಮಾನ್ಯ ನವೀಕರಣ.

ಪರಿಷ್ಕರಣೆ 1.4, ಮೇ 2018 ವಿಭಾಗ ಎಲ್ಲಾ

ಸಾರಾಂಶವನ್ನು ಬದಲಾಯಿಸಿ
· ECP5 FPGA ಕುಟುಂಬಕ್ಕೆ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲಾಗಿದೆ. · ಹೊಸ ಕಾರ್ಪೊರೇಟ್ ಲೋಗೋದೊಂದಿಗೆ ಡಾಕ್ಯುಮೆಂಟ್ ಅನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. · ತಾಂತ್ರಿಕ ಬೆಂಬಲ ಮಾಹಿತಿಯನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ.

ಪರಿಷ್ಕರಣೆ 1.3, ಮೇ 2011 ವಿಭಾಗ ಎಲ್ಲಾ

ಸಾರಾಂಶವನ್ನು ಬದಲಾಯಿಸಿ · ಬಹು DSP ಸಾಲುಗಳಲ್ಲಿ ಮಲ್ಟಿಪ್ಲೈಯರ್‌ಗಳಿಗೆ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲಾಗಿದೆ. · LatticeECP3 ಸಾಧನಗಳಲ್ಲಿ ಕೆಲವು ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳಿಗಾಗಿ ಇಂಟರ್ಫೇಸ್ ಸಮಯವನ್ನು ಬದಲಾಯಿಸಲಾಗಿದೆ.

38 Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

FPGA-IPUG-02043-1.6

ಪರಿಷ್ಕರಣೆ 1.2, ಜೂನ್ 2010 ವಿಭಾಗ ಎಲ್ಲಾ
ತ್ವರಿತ ಸಂಗತಿಗಳು IP ಕೋರ್ ಜನರೇಷನ್ ಮತ್ತು ಮೌಲ್ಯಮಾಪನ

ಸಾರಾಂಶವನ್ನು ಬದಲಾಯಿಸಿ · ಉದ್ದಕ್ಕೂ ಡೈಮಂಡ್ ಸಾಫ್ಟ್‌ವೇರ್‌ಗೆ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲಾಗಿದೆ. · ಡಾಕ್ಯುಮೆಂಟ್ ಅನ್ನು ಅಧ್ಯಾಯಗಳಾಗಿ ವಿಂಗಡಿಸಲಾಗಿದೆ. ಪರಿವಿಡಿಯನ್ನು ಸೇರಿಸಲಾಗಿದೆ. · ತ್ವರಿತ ಸಂಗತಿಗಳ ಕೋಷ್ಟಕಗಳನ್ನು ಸೇರಿಸಲಾಗಿದೆ. · ಹೊಸ ವಿಷಯವನ್ನು ಸೇರಿಸಲಾಗಿದೆ.

ಪರಿಷ್ಕರಣೆ 1.1, ಏಪ್ರಿಲ್ 2009 ವಿಭಾಗ ಎಲ್ಲಾ

ಸಾರಾಂಶವನ್ನು ಬದಲಾಯಿಸಿ · LatticeECP3 FPGA ಕುಟುಂಬಕ್ಕೆ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲಾಗಿದೆ. · ispLEVER 7.2 SP1 ಗಾಗಿ ಅನುಬಂಧಗಳನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ.

ಪರಿಷ್ಕರಣೆ 1.0, ಸೆಪ್ಟೆಂಬರ್ 2008 ವಿಭಾಗ ಎಲ್ಲಾ

ಸಾರಾಂಶ ಆರಂಭಿಕ ಬಿಡುಗಡೆಯನ್ನು ಬದಲಾಯಿಸಿ.

FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

FPGA-IPUG-02043-1.6

Arrow.com ನಿಂದ ಡೌನ್‌ಲೋಡ್ ಮಾಡಲಾಗಿದೆ.

www.latticesemi.com

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

ಲ್ಯಾಟಿಸ್ FPGA-IPUG-02043-1.6 FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
FPGA-IPUG-02043-1.6 FIR ಫಿಲ್ಟರ್ IP ಕೋರ್, FPGA-IPUG-02043-1.6, FIR ಫಿಲ್ಟರ್ IP ಕೋರ್, ಫಿಲ್ಟರ್ IP ಕೋರ್, IP ಕೋರ್, ಕೋರ್

ಉಲ್ಲೇಖಗಳು

ಬಳಕೆದಾರ ಕೈಪಿಡಿ

LATTICE FPGA-IPUG-02043-1.6 FIR ಫಿಲ್ಟರ್ IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

FPGA-IPUG-02043-1.6 FIR ಫಿಲ್ಟರ್ IP ಕೋರ್

ಉತ್ಪನ್ನ ಮಾಹಿತಿ:

ವಿಶೇಷಣಗಳು:

ಉತ್ಪನ್ನ ಬಳಕೆಯ ಸೂಚನೆಗಳು:

1. ಪರಿಚಯ:

2. ತ್ವರಿತ ಸಂಗತಿಗಳು:

LatticeXP2 ಸಾಧನಗಳು:

LatticeECP3 ಸಾಧನಗಳು:

LatticeECP5 ಸಾಧನಗಳು:

FAQ:

ಪ್ರಶ್ನೆ: ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ನ ಉದ್ದೇಶವೇನು?

ಪ್ರಶ್ನೆ: FIR ಫಿಲ್ಟರ್ IP ಯಿಂದ ಯಾವ FPGA ಕುಟುಂಬಗಳನ್ನು ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ
ಕೋರ್?

ಪ್ರಶ್ನೆ: FIR ಫಿಲ್ಟರ್ IP ಯೊಂದಿಗೆ ಯಾವ ವಿನ್ಯಾಸ ಪರಿಕರಗಳು ಹೊಂದಿಕೆಯಾಗುತ್ತವೆ
ಕೋರ್?

ಪ್ರಶ್ನೆ: ಎಫ್‌ಐಆರ್‌ಗೆ ಸಂಪನ್ಮೂಲ ಬಳಕೆ ಅಗತ್ಯತೆಗಳು ಯಾವುವು
LatticeECP5 ಸಾಧನಗಳಲ್ಲಿ IP ಕೋರ್ ಅನ್ನು ಫಿಲ್ಟರ್ ಮಾಡುವುದೇ?

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

ಉಲ್ಲೇಖಗಳು

ಕಾಮೆಂಟ್ ಬಿಡಿ

FPGA-IPUG-02043-1.6 FIR ಫಿಲ್ಟರ್ IP ಕೋರ್

ಉತ್ಪನ್ನ ಮಾಹಿತಿ:

ವಿಶೇಷಣಗಳು:

ಉತ್ಪನ್ನ ಬಳಕೆಯ ಸೂಚನೆಗಳು:

1. ಪರಿಚಯ:

2. ತ್ವರಿತ ಸಂಗತಿಗಳು:

LatticeXP2 ಸಾಧನಗಳು:

LatticeECP3 ಸಾಧನಗಳು:

LatticeECP5 ಸಾಧನಗಳು:

FAQ:

ಪ್ರಶ್ನೆ: ಎಫ್‌ಐಆರ್ ಫಿಲ್ಟರ್ ಐಪಿ ಕೋರ್‌ನ ಉದ್ದೇಶವೇನು?

ಪ್ರಶ್ನೆ: FIR ಫಿಲ್ಟರ್ IP ಯಿಂದ ಯಾವ FPGA ಕುಟುಂಬಗಳನ್ನು ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ ಕೋರ್?

ಪ್ರಶ್ನೆ: FIR ಫಿಲ್ಟರ್ IP ಯೊಂದಿಗೆ ಯಾವ ವಿನ್ಯಾಸ ಪರಿಕರಗಳು ಹೊಂದಿಕೆಯಾಗುತ್ತವೆ ಕೋರ್?

ಪ್ರಶ್ನೆ: ಎಫ್‌ಐಆರ್‌ಗೆ ಸಂಪನ್ಮೂಲ ಬಳಕೆ ಅಗತ್ಯತೆಗಳು ಯಾವುವು LatticeECP5 ಸಾಧನಗಳಲ್ಲಿ IP ಕೋರ್ ಅನ್ನು ಫಿಲ್ಟರ್ ಮಾಡುವುದೇ?

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

ಉಲ್ಲೇಖಗಳು

ಕಾಮೆಂಟ್ ಬಿಡಿ

ಪ್ರತ್ಯುತ್ತರ ರದ್ದುಮಾಡಿ

ಪ್ರಶ್ನೆ: FIR ಫಿಲ್ಟರ್ IP ಯಿಂದ ಯಾವ FPGA ಕುಟುಂಬಗಳನ್ನು ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ
ಕೋರ್?

ಪ್ರಶ್ನೆ: FIR ಫಿಲ್ಟರ್ IP ಯೊಂದಿಗೆ ಯಾವ ವಿನ್ಯಾಸ ಪರಿಕರಗಳು ಹೊಂದಿಕೆಯಾಗುತ್ತವೆ
ಕೋರ್?

ಪ್ರಶ್ನೆ: ಎಫ್‌ಐಆರ್‌ಗೆ ಸಂಪನ್ಮೂಲ ಬಳಕೆ ಅಗತ್ಯತೆಗಳು ಯಾವುವು
LatticeECP5 ಸಾಧನಗಳಲ್ಲಿ IP ಕೋರ್ ಅನ್ನು ಫಿಲ್ಟರ್ ಮಾಡುವುದೇ?