Konfigurazzjoni tal-Kontrollur DDR Microsemi IGLOO2 HPMS
Introduzzjoni
L-IGLOO2 HPMS għandu kontrollur DDR inkorporat (HPMS DDR). Dan il-kontrollur DDR huwa maħsub biex jikkontrolla memorja DDR off-chip. Il-kontrollur HPMS DDR jista 'jkun aċċessat mill-HPMS (bl-użu ta' HPDMA) kif ukoll mid-drapp FPGA.
Meta tuża System Builder biex tibni blokk tas-sistema li jinkludi HPMS DDR, System Builder jikkonfigura l-kontrollur HPMS DDR għalik abbażi tal-entrati u l-għażliet tiegħek.
Mhi meħtieġa l-ebda konfigurazzjoni HPMS DDR separata mill-utent. Għad-dettalji, jekk jogħġbok irreferi għall-Gwida tal-Utent tal-Bniene tas-Sistema IGLOO2.
Bennej tas-Sistema
Bennej tas-Sistema
Fl-em bennej biex tikkonfigura l-HPMS DDR awtomatikament.
- Fit-tab tal-Karatteristiċi tal-Apparat ta' System Builder, iċċekkja HPMS External DDR Memory (HPMS DDR).
- Fit-tab tal-Memorji, agħżel it-Tip tal-Memorja DDR:
- DDR2
- DDR3
- LPDDR
- Agħżel il-Wagħa tal-Memorja DDR: 8, 16 jew 32
- Iċċekkja l-ECC jekk trid ikollok ECC għad-DDR.
- Daħħal il-ħin tal-issettjar tal-memorja DDR. Dan huwa l-ħin li l-memorja DDR teħtieġ biex tiġi inizjalizzata.
- Ikklikkja Importa Reġistru Konfigurazzjoni biex timporta l-valuri tar-Reġistru għall-FDDR minn test eżistenti file li jkun fih il-valuri tar-reġistru. Ara t-Tabella 1 għall-konfigurazzjoni tar-reġistru file sintassi.
Libero awtomatikament jaħżen din id-dejta tal-konfigurazzjoni fl-eNVM. Malli reset FPGA, din id-dejta tal-konfigurazzjoni tiġi kkupjata awtomatikament fid-DDR HPMS.
Figura 1 • System Builder u HPMS DDR
Tabella 1 • Konfigurazzjoni tar-Reġistru File Sintassi
- ddrc_dyn_soft_reset_CR 0x00 ;
- ddrc_dyn_refresh_1_CR 0x27DE ;
- ddrc_dyn_refresh_2_CR 0x30F ;
- ddrc_dyn_powerdown_CR 0x02 ;
- ddrc_dyn_debug_CR 0x00 ;
- ddrc_ecc_data_mask_CR 0x0000 ;
- ddrc_addr_map_col_1_CR 0x3333 ;
Konfigurazzjoni tal-Kontrollur DDR HPMS
Meta tuża l-Kontrollur DDR HPMS biex taċċessa Memorja DDR esterna, il-Kontrollur DDR irid jiġi inizjalizzat waqt ir-runtime. Dan isir billi tikteb dejta tal-konfigurazzjoni fir-reġistri dedikati tal-konfigurazzjoni tal-kontrollur DDR. F'IGLOO2, l-eNVM jaħżen id-dejta tal-konfigurazzjoni tar-reġistru u wara reset tal-FPGA, id-dejta tal-konfigurazzjoni tiġi kkupjata mill-eNVM għar-reġistri ddedikati tal-HPMS DDR għall-inizjalizzazzjoni.
Reġistri ta' Kontroll HPMS DDR
Il-Kontrollur DDR HPMS għandu sett ta' reġistri li jeħtieġ li jiġu kkonfigurati waqt ir-runtime. Il-valuri tal-konfigurazzjoni għal dawn ir-reġistri jirrappreżentaw parametri differenti, bħall-mod DDR, il-wisa 'PHY, il-mod tal-fqigħ, u l-ECC. Għal dettalji kompluti dwar ir-reġistri tal-konfigurazzjoni tal-kontrollur DDR jekk jogħġbok irreferi għall-Gwida tal-Utent Microsemi IGLOO2
Konfigurazzjoni tar-Reġistri HPMS MDDR
Biex tispeċifika l-valuri tar-Reġistru DDR:
- Uża editur tat-test barra minn Libero SoC, ipprepara test file li jkun fih l-ismijiet u l-valuri tar-Reġistru, bħal fil-Figura 1-1.
- Mit-tab tal-Memorja tal-Bennej tas-Sistema, ikklikkja Importazzjoni Reġistru Konfigurazzjoni.
- Innaviga lejn il-post tat-test tal-Konfigurazzjoni tar-Reġistrazzjoni file inti ħejjejt fil-Pass 1 u agħżel il- file għall-importazzjoni.
Figura 1-1 • Reġistru tad-Dejta tal-Konfigurazzjoni – Format tat-Test
HPMS DDR Inizjalizzazzjoni
Id-dejta tal-Konfigurazzjoni tar-Reġistru li timporta għall-HPMS DDR titgħabba fl-eNVM u kkupjata fir-reġistri tal-konfigurazzjoni tal-HPMS DDR mal-reset tal-FPGA. L-ebda azzjoni tal-utent mhi meħtieġa biex jinizjalizza l-HPMS DDR waqt ir-runtime. Din l-inizjalizzazzjoni awtomatizzata hija wkoll immudellata fis-simulazzjoni.
Deskrizzjoni tal-Port
Interface DDR PHY
Dawn il-portijiet huma esposti fl-ogħla livell tal-blokk iġġenerat mill-Bnienej tas-Sistema. Għad-dettalji, ikkonsulta l-Gwida għall-Utent tal-Builder tas-Sistema IGLOO2. Qabbad dawn il-portijiet mal-memorja DDR tiegħek.
Tabella 2-1 • Interface DDR PHY
| Isem tal-Port | Direzzjoni | Deskrizzjoni |
| MDDR_CAS_N | BARRA | DRAM CASN |
| MDDR_CKE | BARRA | DRAM CKE |
| MDDR_CLK | BARRA | Arloġġ, naħa P |
| MDDR_CLK_N | BARRA | Arloġġ, naħa N |
| MDDR_CS_N | BARRA | DRAM CSN |
| MDDR_ODT | BARRA | DRAM ODT |
| MDDR_RAS_N | BARRA | DRAM RASN |
| MDDR_RESET_N | BARRA | Irrisettja DRAM għal DDR3 |
| MDDR_WE_N | BARRA | DRAM WEN |
| MDDR_ADDR[15:0] | BARRA | Dram Indirizz bits |
| MDDR_BA[2:0] | BARRA | Indirizz tal-Bank Dram |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | INOUT | Dram Data Maskra |
| MDDR_DQS ([3:0]/[1:0]/[0]) | INOUT | Dram Data Strobe Input/Output – P Side |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | INOUT | Dram Data Strobe Input/Output – N Side |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | INOUT | DRAM Data Input/Output |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO fis-sinjal |
| MDDR_DQS_TMATCH_0_OUT | BARRA | FIFO barra sinjal |
| MDDR_DQS_TMATCH_1_IN | IN | FIFO fis-sinjal (32-bit biss) |
| MDDR_DQS_TMATCH_1_OUT | BARRA | Sinjal ta' barra FIFO (32-bit biss) |
| MDDR_DM_RDQS_ECC | INOUT | Dram ECC Data Maskra |
| MDDR_DQS_ECC | INOUT | Dram ECC Data Strobe Input/Output – P Side |
| MDDR_DQS_ECC_N | INOUT | Dram ECC Data Strobe Input/Output – N Side |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | INOUT | DRAM ECC Data Input/Output |
| MDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO fis-sinjal |
| MDDR_DQS_TMATCH_ECC_OUT | BARRA | Sinjal ta' barra ECC FIFO (32-bit biss) |
Il-wisa 'tal-portijiet għal xi portijiet jinbidlu skont l-għażla tal-wisa' PHY. In-notazzjoni “[a:0]/[b:0]/[c:0]” tintuża biex tindika tali portijiet, fejn “[a:0]” tirreferi għall-wisa’ tal-port meta tintgħażel wisa’ PHY ta’ 32 bit , "[b:0]" tikkorrispondi għal wisa 'PHY ta' 16-bit, u "[c:0]" tikkorrispondi għal wisa 'PHY ta' 8-bit.
Appoġġ għall-Prodott
Microsemi SoC Products Group jappoġġja l-prodotti tiegħu b’diversi servizzi ta’ appoġġ, inkluż Customer Service, Customer Technical Support Center, a websit, posta elettronika, u uffiċċji tal-bejgħ madwar id-dinja. Dan l-appendiċi fih informazzjoni dwar kif tikkuntattja lill-Microsemi SoC Products Group u tuża dawn is-servizzi ta’ appoġġ.
Servizz tal-Klijent
Ikkuntattja lis-Servizz tal-Klijent għal appoġġ mhux tekniku tal-prodott, bħall-ipprezzar tal-prodott, titjib tal-prodott, informazzjoni ta’ aġġornament, status tal-ordni, u awtorizzazzjoni.
Mill-Amerika ta' Fuq, ċempel 800.262.1060
Mill-bqija tad-dinja, ċempel 650.318.4460 Fax, minn kullimkien fid-dinja, 408.643.6913
Ċentru ta' Appoġġ Tekniku tal-Klijent
Il-Microsemi SoC Products Group jimpjega ċ-Ċentru ta' Appoġġ Tekniku għall-Klijent tiegħu b'inġiniera b'ħiliet għolja li jistgħu jgħinu biex iwieġbu l-mistoqsijiet dwar il-ħardwer, is-softwer u d-disinn tiegħek dwar il-Prodotti SoC Microsemi. Iċ-Ċentru ta' Appoġġ Tekniku tal-Klijent iqatta' ħafna ħin joħloq noti ta' applikazzjoni, tweġibiet għal mistoqsijiet komuni taċ-ċiklu tad-disinn, dokumentazzjoni ta' kwistjonijiet magħrufa, u diversi FAQs. Għalhekk, qabel ma tikkuntattjana, jekk jogħġbok żur ir-riżorsi online tagħna. Huwa probabbli ħafna li diġà weġibna l-mistoqsijiet tiegħek.
Appoġġ Tekniku
Żur l-Appoġġ għall-Klijent websit (www.microsemi.com/soc/support/search/default.aspx) għal aktar informazzjoni u appoġġ. Ħafna tweġibiet disponibbli fuq it-tiftix web riżorsi jinkludu dijagrammi, illustrazzjonijiet, u links għal riżorsi oħra fuq il- websit.
Websit
Tista' tfittex varjetà ta' informazzjoni teknika u mhux teknika fuq il-paġna ewlenija tas-SoC, fuq www.microsemi.com/soc.
Tikkuntattja liċ-Ċentru ta' Appoġġ Tekniku tal-Klijent
Inġiniera b'ħiliet għolja persunal iċ-Ċentru ta 'Appoġġ Tekniku. Iċ-Ċentru ta' Appoġġ Tekniku jista' jiġi kkuntattjat bl-email jew permezz tal-Microsemi SoC Products Group websit.
Email
Tista' tikkomunika l-mistoqsijiet tekniċi tiegħek fl-indirizz elettroniku tagħna u tirċievi tweġibiet lura bl-email, bil-faks jew bit-telefon. Ukoll, jekk għandek problemi ta 'disinn, tista' tibgħat email id-disinn tiegħek files biex jirċievu assistenza. Aħna nissorveljaw kontinwament il-kont tal-email matul il-ġurnata. Meta tibgħat it-talba tiegħek lilna, jekk jogħġbok kun żgur li tinkludi l-isem sħiħ tiegħek, l-isem tal-kumpanija, u l-informazzjoni ta 'kuntatt tiegħek għall-ipproċessar effiċjenti tat-talba tiegħek.
L-indirizz elettroniku tal-appoġġ tekniku huwa soc_tech@microsemi.com.
Il-Każijiet Tiegħi
Il-klijenti tal-Microsemi SoC Products Group jistgħu jissottomettu u jsegwu każijiet tekniċi onlajn billi jmorru fil-Każijiet Tiegħi.
Barra l-Istati Uniti
Klijenti li jeħtieġu assistenza barra miż-żoni tal-ħin tal-Istati Uniti jistgħu jew jikkuntattjaw l-appoġġ tekniku permezz tal-email (soc_tech@microsemi.com) jew ikkuntattja uffiċċju tal-bejgħ lokali. Listi tal-uffiċċju tal-bejgħ jistgħu jinstabu fuq
www.microsemi.com/soc/company/contact/default.aspx.
Appoġġ Tekniku ITAR
Għal appoġġ tekniku fuq FPGAs RH u RT li huma regolati mir-Regolamenti Internazzjonali tat-Traffiku fl-Armi (ITAR), ikkuntattjana permezz soc_tech_itar@microsemi.com. Alternattivament, fi ħdan il-Każijiet Tiegħi, agħżel Iva fil-lista drop-down ITAR. Għal lista kompluta ta' Microsemi FPGAs regolati mill-ITAR, żur l-ITAR web paġna.
Microsemi Corporation (NASDAQ: MSCC) toffri portafoll komprensiv ta 'soluzzjonijiet semikondutturi għal: aerospazjali, difiża u sigurtà; intrapriża u komunikazzjonijiet; u s-swieq tal-enerġija industrijali u alternattivi. Il-prodotti jinkludu apparati analogi u RF ta 'prestazzjoni għolja u ta' affidabbiltà għolja, ċirkwiti integrati ta 'sinjali mħallta u RF, SoCs customizable, FPGAs, u sottosistemi kompluti. Microsemi għandha kwartjieri ġenerali f'Aliso Viejo, Calif. Tgħallem aktar fuq www.microsemi.com.
Microsemi Corporate Headquarters One Enterprise, Aliso Viejo CA 92656 USA Fl-Istati Uniti: +1 949-380-6100 Bejgħ: +1 949-380-6136
Fax: +1 949-215-4996
© 2013 Microsemi Corporation. Id-drittijiet kollha riżervati. Microsemi u l-logo Microsemi huma trademarks ta’ Microsemi Corporation. It-trademarks u l-marki tas-servizz l-oħra kollha huma l-proprjetà tas-sidien rispettivi tagħhom.
Dokumenti / Riżorsi
 |
Konfigurazzjoni tal-Kontrollur DDR Microsemi IGLOO2 HPMS [pdfGwida għall-Utent IGLOO2 HPMS Konfigurazzjoni tal-Kontrollur DDR, IGLOO2, Konfigurazzjoni tal-Kontrollur DDR HPMS, Konfigurazzjoni tal-Kontrollur DDR, Konfigurazzjoni |
