Конфигурация на Microsemi IGLOO2 HPMS DDR контролер
Въведение
IGLOO2 HPMS има вграден DDR контролер (HPMS DDR). Този DDR контролер е предназначен за управление на DDR памет извън чип. HPMS DDR контролерът може да бъде достъпен от HPMS (чрез HPDMA), както и от FPGA тъканта.
Когато използвате System Builder, за да изградите системен блок, който включва HPMS DDR, System Builder конфигурира HPMS DDR контролера вместо вас въз основа на вашите записи и избор.
Не се изисква отделна HPMS DDR конфигурация от потребителя. За подробности, моля, вижте ръководството на потребителя на IGLOO2 System Builder.
Builder на системата
Builder на системата
В em Builder за автоматично конфигуриране на HPMS DDR.
- В раздела „Характеристики на устройството“ на System Builder отметнете HPMS External DDR Memory (HPMS DDR).
- В раздела Спомени изберете Тип памет DDR:
- DDR2
- DDR3
- LPDDR
- Изберете ширината на DDR паметта: 8, 16 или 32
- Проверете ECC, ако искате да имате ECC за DDR.
- Въведете времето за настройка на DDR паметта. Това е времето, необходимо на DDR паметта за инициализация.
- Щракнете върху Импортиране на конфигурация на регистъра, за да импортирате стойностите на регистъра за FDDR от съществуващ текст file съдържащ стойностите на регистъра. Вижте таблица 1 за конфигурацията на регистъра file синтаксис.
Libero автоматично съхранява тези конфигурационни данни в eNVM. При нулиране на FPGA тези конфигурационни данни ще бъдат автоматично копирани в HPMS DDR.
Фигура 1 • System Builder и HPMS DDR
Таблица 1 • Регистриране на конфигурация File Синтаксис
- ddrc_dyn_soft_reset_CR 0x00;
- ddrc_dyn_refresh_1_CR 0x27DE;
- ddrc_dyn_refresh_2_CR 0x30F;
- ddrc_dyn_powerdown_CR 0x02;
- ddrc_dyn_debug_CR 0x00;
- ddrc_ecc_data_mask_CR 0x0000;
- ddrc_addr_map_col_1_CR 0x3333;
HPMS DDR конфигурация на контролера
Когато използвате HPMS DDR контролера за достъп до външна DDR памет, DDR контролерът трябва да се инициализира по време на изпълнение. Това се прави чрез записване на конфигурационни данни в специални регистри за конфигуриране на DDR контролер. В IGLOO2 eNVM съхранява данните за конфигурацията на регистъра и след нулиране на FPGA данните за конфигурацията се копират от eNVM в специалните регистри на HPMS DDR за инициализация.
HPMS DDR контролни регистри
HPMS DDR контролерът има набор от регистри, които трябва да бъдат конфигурирани по време на изпълнение. Конфигурационните стойности за тези регистри представляват различни параметри, като например DDR режим, PHY ширина, пакетен режим и ECC. За пълни подробности относно конфигурационните регистри на DDR контролера, моля, вижте ръководството на потребителя на Microsemi IGLOO2
HPMS MDDR регистрира конфигурация
За да посочите стойностите на регистъра на DDR:
- Използвайте текстов редактор извън Libero SoC, подгответе текст file съдържащ имената и стойностите на регистъра, както е показано на Фигура 1-1.
- От раздела Memory на System Builder щракнете върху Import Register Configuration.
- Придвижете се до местоположението на текста за конфигурация за регистрация file сте подготвили в Стъпка 1 и изберете file за импортиране.
Фигура 1-1 • Регистрирайте данни за конфигурация – текстов формат
Инициализация на HPMS DDR
Данните за конфигурацията на регистъра, които импортирате за HPMS DDR, се зареждат в eNVM и се копират в регистрите за конфигурация на HPMS DDR при нулиране на FPGA. Не се изисква действие от потребителя за инициализиране на HPMS DDR по време на изпълнение. Тази автоматизирана инициализация също се моделира в симулация.
Описание на порта
DDR PHY интерфейс
Тези портове са изложени на най-високото ниво на генерирания от System Builder блок. За подробности вижте ръководството на потребителя на IGLOO2 System Builder. Свържете тези портове към вашата DDR памет.
Таблица 2-1 • DDR PHY интерфейс
| Име на порт | Посока | Описание |
| MDDR_CAS_N | ВЪН | DRAM CASN |
| MDDR_CKE | ВЪН | DRAM CKE |
| MDDR_CLK | ВЪН | Часовник, P страна |
| MDDR_CLK_N | ВЪН | Часовник, N страна |
| MDDR_CS_N | ВЪН | DRAM CSN |
| MDDR_ODT | ВЪН | DRAM ODT |
| MDDR_RAS_N | ВЪН | DRAM RASN |
| MDDR_RESET_N | ВЪН | Нулиране на DRAM за DDR3 |
| MDDR_WE_N | ВЪН | ДРАМ УЕН |
| MDDR_ADDR[15:0] | ВЪН | Драм адрес битове |
| MDDR_BA[2:0] | ВЪН | Адрес на Dram Bank |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | INOUT | Dram Data Mask |
| MDDR_DQS ([3:0]/[1:0]/[0]) | INOUT | Dram Data Strobe Input/Output – P страна |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | INOUT | Dram Data Strobe Input/Output – N страна |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | INOUT | DRAM вход/изход на данни |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO в сигнал |
| MDDR_DQS_TMATCH_0_OUT | ВЪН | FIFO изходен сигнал |
| MDDR_DQS_TMATCH_1_IN | IN | FIFO в сигнала (само 32 бита) |
| MDDR_DQS_TMATCH_1_OUT | ВЪН | FIFO изходен сигнал (само 32 бита) |
| MDDR_DM_RDQS_ECC | INOUT | Dram ECC Data Mask |
| MDDR_DQS_ECC | INOUT | Dram ECC Data Strobe Input/Output – P страна |
| MDDR_DQS_ECC_N | INOUT | Dram ECC Data Strobe Input/Output – N страна |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | INOUT | DRAM ECC вход/изход на данни |
| MDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO в сигнала |
| MDDR_DQS_TMATCH_ECC_OUT | ВЪН | ECC FIFO изходен сигнал (само 32 бита) |
Ширините на портовете за някои портове се променят в зависимост от избора на PHY ширина. Нотацията „[a:0]/[b:0]/[c:0]” се използва за обозначаване на такива портове, където „[a:0]” се отнася до ширината на порта, когато е избрана 32-битова PHY ширина , “[b:0]” съответства на 16-битова PHY ширина, а “[c:0]” съответства на 8-битова PHY ширина.
Продуктова поддръжка
Microsemi SoC Products Group подкрепя своите продукти с различни услуги за поддръжка, включително обслужване на клиенти, Център за техническа поддръжка на клиенти, webсайт, електронна поща и търговски офиси по целия свят. Това приложение съдържа информация за свързване с Microsemi SoC Products Group и използване на тези услуги за поддръжка.
Обслужване на клиенти
Свържете се с отдела за обслужване на клиенти за нетехническа продуктова поддръжка, като например ценообразуване на продукти, надстройки на продукти, актуализирана информация, статус на поръчка и оторизация.
От Северна Америка се обадете на 800.262.1060
От останалата част на света, обадете се на 650.318.4460 Факс, от всяка точка на света, 408.643.6913
Център за техническа поддръжка на клиенти
Microsemi SoC Products Group разполага със своя Център за техническа поддръжка на клиенти с висококвалифицирани инженери, които могат да помогнат да отговорят на вашите хардуерни, софтуерни и дизайнерски въпроси относно Microsemi SoC продукти. Центърът за техническа поддръжка на клиенти отделя много време за създаване на бележки за приложението, отговори на често срещани въпроси от цикъла на проектиране, документиране на известни проблеми и различни често задавани въпроси. Така че, преди да се свържете с нас, моля, посетете нашите онлайн ресурси. Много вероятно вече сме отговорили на вашите въпроси.
Техническа поддръжка
Посетете отдела за поддръжка на клиенти webсайт (www.microsemi.com/soc/support/search/default.aspx) за повече информация и поддръжка. Много отговори са достъпни за търсене web ресурсът включва диаграми, илюстрации и връзки към други ресурси на webсайт.
Webсайт
Можете да разглеждате разнообразна техническа и нетехническа информация на началната страница на SoC на адрес www.microsemi.com/soc.
Свързване с Центъра за техническа поддръжка на клиенти
Висококвалифицирани инженери обслужват Центъра за техническа поддръжка. Можете да се свържете с Центъра за техническа поддръжка по имейл или чрез Microsemi SoC Products Group webсайт.
Имейл
Можете да изпращате техническите си въпроси на нашия имейл адрес и да получавате отговори обратно по имейл, факс или телефон. Освен това, ако имате проблеми с дизайна, можете да изпратите своя дизайн по имейл fileда получават помощ. Ние непрекъснато наблюдаваме имейл акаунта през целия ден. Когато изпращате заявката си до нас, моля, не забравяйте да включите пълното си име, името на фирмата и информацията си за контакт за ефективна обработка на заявката ви.
Имейл адресът за техническа поддръжка е soc_tech@microsemi.com.
Моите случаи
Клиентите на Microsemi SoC Products Group могат да изпращат и проследяват технически случаи онлайн, като отидат в Моите случаи.
Извън САЩ
Клиенти, нуждаещи се от помощ извън часовите зони на САЩ, могат или да се свържат с техническата поддръжка по имейл (soc_tech@microsemi.com) или се свържете с местен търговски офис. Списъци с търговски офиси можете да намерите на
www.microsemi.com/soc/company/contact/default.aspx.
Техническа поддръжка на ITAR
За техническа поддръжка за RH и RT FPGA, които се регулират от Правилата за международен трафик на оръжия (ITAR), свържете се с нас чрез soc_tech_itar@microsemi.com. Като алтернатива в Моите случаи изберете Да в падащия списък ITAR. За пълен списък на регулираните от ITAR Microsemi FPGA, посетете ITAR web страница.
Microsemi Corporation (NASDAQ: MSCC) предлага цялостно портфолио от полупроводникови решения за: космическото пространство, отбраната и сигурността; предприятие и комуникации; и индустриални и алтернативни енергийни пазари. Продуктите включват високопроизводителни, високонадеждни аналогови и RF устройства, смесени сигнали и RF интегрални схеми, адаптивни SoC, FPGA и пълни подсистеми. Microsemi е със седалище в Aliso Viejo, Калифорния. Научете повече на www.microsemi.com.
Microsemi Corporate Headquarters One Enterprise, Aliso Viejo CA 92656 САЩ В рамките на САЩ: +1 949-380-6100 Продажби: +1 949-380-6136
Факс: +1 949-215-4996
© 2013 Microsemi Corporation. Всички права запазени. Microsemi и логото на Microsemi са търговски марки на Microsemi Corporation. Всички други търговски марки и марки за услуги са собственост на съответните им собственици.
Документи / Ресурси
 |
Конфигурация на Microsemi IGLOO2 HPMS DDR контролер [pdf] Ръководство за потребителя Конфигурация на IGLOO2 HPMS DDR контролер, IGLOO2, конфигурация на HPMS DDR контролер, конфигурация на DDR контролер, конфигурация |
