Microsemi IGLOO2 HPMS DDR-Regilo-Agordo
Enkonduko
La IGLOO2 HPMS havas enigitan DDR-regilon (HPMS DDR). Ĉi tiu DDR-regilo celas kontroli ekster-blatan DDR-memoron. La HPMS DDR-regilo povas esti alirita de la HPMS (uzante HPDMA) same kiel de la FPGA-ŝtofo.
Kiam vi uzas System Builder por konstrui sisteman blokon kiu inkluzivas HPMS DDR, System Builder agordas la HPMS DDR-regilon por vi surbaze de viaj eniroj kaj elektoj.
Ne necesas aparta agordo de HPMS DDR de la uzanto. Por detaloj, bonvolu konsulti la Gvidilon de Uzanto de IGLOO2 System Builder.
Sistemkonstruanto
Sistemkonstruanto
En em Builder por agordi la HPMS DDR aŭtomate.
- En la langeto Aparataj Trajtoj de Sistemkonstruilo, kontrolu HPMS-Eksteran DDR-Memorion (HPMS DDR).
- En la langeto Memoroj, elektu la Tipon de Memoro DDR:
- DDR2
- DDR3
- LPDDR
- Elektu la Larĝon de la DDR-Memorio: 8, 16 aŭ 32
- Kontrolu ECC se vi volas havi ECC por la DDR.
- Enigu la agordan tempon de DDR-memoro. Ĉi tiu estas la tempo, kiun la DDR-memoro bezonas por pravalorigi.
- Alklaku Importi Registro-Agordon por importi la Registrovalorojn por la FDDR el ekzistanta teksto file enhavantaj la registrovalorojn. Vidu Tabelon 1 por la registro-agordo file sintakso.
Libero aŭtomate konservas ĉi tiujn agordajn datumojn en la eNVM. Post FPGA rekomencigita, ĉi tiuj agordaj datumoj aŭtomate estos kopiitaj en la HPMS DDR.
Figuro 1 • System Builder kaj HPMS DDR
Tabelo 1 • Registru Agordo File Sintakso
- ddrc_dyn_soft_reset_CR 0x00 ;
- ddrc_dyn_refresh_1_CR 0x27DE ;
- ddrc_dyn_refresh_2_CR 0x30F ;
- ddrc_dyn_powerdown_CR 0x02 ;
- ddrc_dyn_debug_CR 0x00 ;
- ddrc_ecc_data_mask_CR 0x0000 ;
- ddrc_addr_map_col_1_CR 0x3333 ;
HPMS DDR-Regilo-Agordo
Kiam vi uzas la HPMS DDR-Regilon por aliri eksteran DDR-Memoron, la DDR-Regilo devas esti pravigita ĉe rultempo. Ĉi tio estas farita skribante agordajn datumojn al diligentaj DDR-regilaj agordaj registroj. En IGLOO2, la eNVM stokas la registrajn konfiguraciodatenojn kaj post FPGA rekomencigita, la agordatumoj estas kopiitaj de la eNVM al la diligentaj registroj de la HPMS DDR por inicialigo.
HPMS DDR Kontrolaj Registroj
La HPMS DDR-Regilo havas aron da registroj, kiuj devas esti agordita ĉe rultempo. La agordaj valoroj por ĉi tiuj registroj reprezentas malsamajn parametrojn, kiel DDR-reĝimon, PHY-larĝon, eksplodreĝimon kaj ECC. Por kompletaj detaloj pri la agordaj registroj de DDR-regiloj bonvolu raporti al la Gvidilo de Uzanto de Microsemi IGLOO2
HPMS MDDR Registras Agordon
Por specifi la DDR-Registrajn valorojn:
- Uzu tekstredaktilon ekster Libero SoC, preparu tekston file enhavanta la Registronomojn kaj valorojn, kiel en Figuro 1-1.
- De la langeto Memoro de Sistemkonstruisto, alklaku Importi Registro-Agordon.
- Iru al la loko de la teksto de Registro-Agordo file vi preparis en Paŝo 1 kaj elektu la file importi.
Figuro 1-1 • Registri Agordajn Datumojn – Teksta Formato
HPMS DDR Inicialigo
La datumoj de Registro-Agordo, kiujn vi importas por la HPMS DDR, estas ŝarĝitaj en la eNVM kaj kopiitaj al la registroj de agordo de HPMS DDR post FPGA rekomencigita. Neniu ago de uzanto estas bezonata por pravalorigi la HPMS DDR ĉe rultempo. Tiu aŭtomatigita inicialigo ankaŭ estas modeligita en simulado.
Haveno Priskribo
DDR PHY-Interfaco
Ĉi tiuj havenoj estas elmontritaj ĉe la pinta nivelo de la System Builder generita bloko. Por detaloj, konsultu la IGLOO2 System Builder User Guide. Konektu ĉi tiujn havenojn al via DDR-memoro.
Tabelo 2-1 • DDR PHY-Interfaco
| Haveno Nomo | Direkto | Priskribo |
| MDDR_CAS_N | EKSTER | DRAM CASN |
| MDDR_CKE | EKSTER | DRAM CKE |
| MDDR_CLK | EKSTER | Horloĝo, P-flanko |
| MDDR_CLK_N | EKSTER | Horloĝo, N-flanko |
| MDDR_CS_N | EKSTER | DRAM CSN |
| MDDR_ODT | EKSTER | DRAM ODT |
| MDDR_RAS_N | EKSTER | DRAM RASN |
| MDDR_RESET_N | EKSTER | DRAM Restarigi por DDR3 |
| MDDR_WE_N | EKSTER | DRAM WEN |
| MDDR_ADDR[15:0] | EKSTER | Dram-adresaj bitoj |
| MDDR_BA[2:0] | EKSTER | Adreso de Dram Bank |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | INOUT | Dram Datuma Masko |
| MDDR_DQS ([3:0]/[1:0]/[0]) | INOUT | Dram Datumoj Strobe Enigo/Eligo - P Flanko |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | INOUT | Dram Datumoj Strobe Enigo/Eligo - N Flanko |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | INOUT | Enigo/Eligo de Datumoj de DRAM |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO en signalo |
| MDDR_DQS_TMATCH_0_OUT | EKSTER | FIFO eksteren signalo |
| MDDR_DQS_TMATCH_1_IN | IN | FIFO en signalo (32-bita nur) |
| MDDR_DQS_TMATCH_1_OUT | EKSTER | FIFO-elsignalo (nur 32-bita) |
| MDDR_DM_RDQS_ECC | INOUT | Dram ECC Datuma Masko |
| MDDR_DQS_ECC | INOUT | Dram ECC Data Strobe Enigo/Eligo - P Flanko |
| MDDR_DQS_ECC_N | INOUT | Dram ECC Data Strobe Enigo/Eligo - N Flanko |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | INOUT | DRAM ECC Datuma Enigo/Eligo |
| MDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO en signalo |
| MDDR_DQS_TMATCH_ECC_OUT | EKSTER | ECC FIFO eksteren signalo (32-bita nur) |
Havenlarĝoj por kelkaj havenoj ŝanĝiĝas depende de la elekto de la PHY-larĝo. La notacio "[a:0]/[b:0]/[c:0]" estas uzata por indiki tiajn havenojn, kie "[a:0]" rilatas al la havenolarĝo kiam 32-bita PHY-larĝo estas elektita. , "[b:0]" respondas al 16-bita PHY-larĝo, kaj "[c:0]" respondas al 8-bita PHY-larĝo.
Produkta Subteno
Microsemi SoC Products Group subtenas siajn produktojn per diversaj helpservoj, inkluzive de Klienta Servo, Klienta Teknika Subtena Centro, webretejo, retpoŝto, kaj tutmonde vendaj oficejoj. Ĉi tiu apendico enhavas informojn pri kontaktado de Microsemi SoC Products Group kaj uzado de ĉi tiuj helpservoj.
Klienta Servo
Kontaktu Klientservon por ne-teknika produkta subteno, kiel produktaj prezoj, produktaj ĝisdatigoj, ĝisdatigaj informoj, mendostatuso kaj rajtigo.
El Nordameriko, voku 800.262.1060
El la resto de la mondo, voku 650.318.4460 Faksi, de ie ajn en la mondo, 408.643.6913
Klienta Teknika Subtena Centro
Microsemi SoC Products Group provizas sian Klientan Teknikan Subtenan Centron kun tre lertaj inĝenieroj, kiuj povas helpi respondi viajn aparataron, programaron kaj desegnajn demandojn pri Microsemi SoC-Produktoj. La Klienta Teknika Subtena Centro pasigas multe da tempo kreante aplikajn notojn, respondojn al oftaj dezajnaj ciklodemandoj, dokumentadon de konataj problemoj kaj diversaj Oftaj Demandoj. Do, antaŭ ol vi kontaktu nin, bonvolu viziti niajn retajn rimedojn. Tre verŝajne ni jam respondis viajn demandojn.
Teknika Subteno
Vizitu la Klienta Subteno webretejo (www.microsemi.com/soc/support/search/default.aspx) por pliaj informoj kaj subteno. Multaj respondoj haveblaj sur la serĉebla web rimedo inkluzivas diagramojn, ilustraĵojn kaj ligilojn al aliaj rimedoj sur la webretejo.
Webretejo
Vi povas foliumi diversajn teknikajn kaj ne-teknikajn informojn sur la ĉefpaĝo de SoC, ĉe www.microsemi.com/soc.
Kontakti la Klienta Teknika Subtena Centro
Tre spertaj inĝenieroj dungis la Teknikan Subtenan Centron. La Teknika Subtena Centro povas esti kontaktita retpoŝte aŭ per la Microsemi SoC Products Group webretejo.
Retpoŝto
Vi povas komuniki viajn teknikajn demandojn al nia retadreso kaj ricevi respondojn per retpoŝto, telefakso aŭ telefono. Ankaŭ, se vi havas problemojn pri dezajno, vi povas retpoŝti vian dezajnon files ricevi helpon. Ni konstante kontrolas la retpoŝtan konton dum la tuta tago. Sendante vian peton al ni, bonvolu nepre inkluzivi vian plenan nomon, kompanian nomon kaj viajn kontaktinformojn por efika prilaborado de via peto.
La retadreso de teknika subteno estas soc_tech@microsemi.com.
Miaj Kazoj
Klientoj de Microsemi SoC Products Group povas sendi kaj spuri teknikajn kazojn interrete irante al Miaj Kazoj.
Ekster Usono
Klientoj, kiuj bezonas helpon ekster la usonaj horzonoj, povas aŭ kontakti teknikan subtenon per retpoŝto (soc_tech@microsemi.com) aŭ kontaktu lokan vendan oficejon. Vendaj oficejo-listoj troveblas ĉe
www.microsemi.com/soc/company/contact/default.aspx.
ITAR Teknika Subteno
Por teknika subteno pri RH kaj RT FPGA-oj reguligitaj de Internacia Trafiko en Armiloj (ITAR), kontaktu nin per soc_tech_itar@microsemi.com. Alternative, ene de Miaj Kazoj, elektu Jes en la fallisto de ITAR. Por kompleta listo de ITAR-reguligitaj Microsemi FPGA-oj, vizitu la ITAR web paĝo.
Microsemi Corporation (NASDAQ: MSCC) ofertas ampleksan biletujon da duonkonduktaĵsolvoj por: aerospaco, defendo kaj sekureco; entrepreno kaj komunikado; kaj industriaj kaj alternativaj energimerkatoj. Produktoj inkluzivas alt-efikecajn, altfidindajn analogajn kaj RF-aparatojn, miksitan signalon kaj RF-integrajn cirkvitojn, agordeblajn SoC-ojn, FPGA-ojn kaj kompletajn subsistemojn. Microsemi havas ĉefsidejon en Aliso Viejo, Kalifornio. Lernu pli ĉe www.microsemi.com.
Microsemi Corporate Headquarters One Enterprise, Aliso Viejo CA 92656 Usono Ene de Usono: +1 949-380-6100 Vendo: +1 949-380-6136
Fakso: +1 949-215-4996
© 2013 Microsemi Corporation. Ĉiuj rajtoj rezervitaj. Microsemi kaj la Microsemi-emblemo estas varmarkoj de Microsemi Corporation. Ĉiuj aliaj varmarkoj kaj servomarkoj estas la posedaĵo de siaj respektivaj posedantoj.
Dokumentoj/Rimedoj
 |
Microsemi IGLOO2 HPMS DDR-Regilo-Agordo [pdf] Uzantogvidilo IGLOO2 HPMS DDR-Regilo-Agordo, IGLOO2, HPMS-DDR-Regilo-Agordo, DDR-Regilo-Agordo, Agordo |
