Configurazione di u Controller Microsemi IGLOO2 HPMS DDR
Introduzione
L'IGLOO2 HPMS hà un controller DDR integratu (HPMS DDR). Stu controller DDR hè destinatu à cuntrullà una memoria DDR off-chip. U controller HPMS DDR pò esse accessu da u HPMS (using HPDMA) è ancu da u tissu FPGA.
Quandu utilizate System Builder per custruisce un bloccu di sistema chì include un HPMS DDR, System Builder configura u controller HPMS DDR per voi basatu nantu à e vostre entrate è selezzione.
Nisuna cunfigurazione HPMS DDR separata da l'utilizatore hè necessaria. Per i dettagli, fate riferimentu à a Guida di l'Usuariu IGLOO2 System Builder.
System Builder
System Builder
In em Builder per cunfigurà automaticamente u DDR HPMS.
- In a scheda Funzioni di u Dispositivu di System Builder, verificate HPMS External DDR Memory (HPMS DDR).
- In a tabulazione Memorie, selezziunate u tipu di memoria DDR:
- DDR2
- DDR3
- LPDDR
- Sceglite a larghezza di a memoria DDR: 8, 16 o 32
- Verificate ECC se vulete avè ECC per u DDR.
- Inserite u tempu di cunfigurazione di memoria DDR. Questu hè u tempu chì a memoria DDR necessita per inizializza.
- Cliccate Import Register Configuration per impurtà i valori di Register per u FDDR da un testu esistenti file chì cuntene i valori di u registru. Vede a Tabella 1 per a cunfigurazione di u registru file sintassi.
Libero guarda automaticamente sta dati di cunfigurazione in l'eNVM. Dopu à u reset FPGA, sta dati di cunfigurazione seranu automaticamente copiati in u DDR HPMS.
Figura 1 • System Builder è HPMS DDR
Table 1 • Register Configuration File sintassi
- ddrc_dyn_soft_reset_CR 0x00;
- ddrc_dyn_refresh_1_CR 0x27DE;
- ddrc_dyn_refresh_2_CR 0x30F;
- ddrc_dyn_powerdown_CR 0x02;
- ddrc_dyn_debug_CR 0x00;
- ddrc_ecc_data_mask_CR 0x0000;
- ddrc_addr_map_col_1_CR 0x3333;
Configurazione di u Controller DDR HPMS
Quandu utilizate u Controller DDR HPMS per accede à una Memoria DDR esterna, u Controller DDR deve esse inizializatu in runtime. Questu hè fattu scrivendu dati di cunfigurazione à i registri di cunfigurazione di cuntrolli DDR dedicati. In IGLOO2, l'eNVM guarda i dati di cunfigurazione di u registru è dopu a reset FPGA, i dati di cunfigurazione sò copiati da l'eNVM à i registri dedicati di HPMS DDR per l'inizializazione.
Registri di cuntrollu di HPMS DDR
U Controller DDR HPMS hà un settore di registri chì deve esse cunfigurati in runtime. I valori di cunfigurazione per questi registri rapprisentanu diversi paràmetri, cum'è u modu DDR, a larghezza PHY, u modu burst è ECC. Per dettagli cumpleti nantu à i registri di cunfigurazione di u controller DDR, fate riferimentu à a Guida d'Usuariu Microsemi IGLOO2
Configurazione di i registri HPMS MDDR
Per specificà i valori di u Registru DDR:
- Aduprate un editore di testu fora di Libero SoC, preparate un testu file chì cuntene i nomi è i valori di u Registru, cum'è in Figura 1-1.
- Da a tabulazione Memoria di System Builder, cliccate Import Register Configuration.
- Navigate à u locu di u testu di Configurazione di Registrazione file avete preparatu in u Passu 1 è selezziunate u file per impurtà.
Figura 1-1 • Register Configuration Data - Format di testu
L'inizializazione di HPMS DDR
I dati di Configurazione di u Registru chì importate per l'HPMS DDR sò caricati in l'eNVM è copiati in i registri di cunfigurazione HPMS DDR nantu à u reset FPGA. Nisuna azione di l'utilizatore hè necessaria per inizializà u DDR HPMS in runtime. Questa inizializazione automatizata hè ancu modellata in simulazione.
Descrizzione di u portu
Interfaccia DDR PHY
Questi porti sò esposti à u livellu superiore di u bloccu generatu di System Builder. Per i dettagli, cunsultate a Guida d'Usuariu IGLOO2 System Builder. Cunnette sti porti à a vostra memoria DDR.
Table 2-1 • Interfaccia DDR PHY
| Nome di u portu | Direzzione | Descrizzione |
| MDDR_CAS_N | OUT | DRAM CASN |
| MDDR_CKE | OUT | DRAM CKE |
| MDDR_CLK | OUT | Clock, latu P |
| MDDR_CLK_N | OUT | Clock, latu N |
| MDDR_CS_N | OUT | DRAM CSN |
| MDDR_ODT | OUT | DRAM ODT |
| MDDR_RAS_N | OUT | DRAM RASN |
| MDDR_RESET_N | OUT | Reset DRAM per DDR3 |
| MDDR_WE_N | OUT | DRAM WEN |
| MDDR_ADDR[15:0] | OUT | Dram Address bits |
| MDDR_BA[2:0] | OUT | Indirizzu di Dram Bank |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | INOUT | Dram Data Mask |
| MDDR_DQS ([3:0]/[1:0]/[0]) | INOUT | Dram Data Strobe Input / Output - P Side |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | INOUT | Dram Data Strobe Input / Output - N Side |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | INOUT | Input / Output di dati DRAM |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO in signale |
| MDDR_DQS_TMATCH_0_OUT | OUT | Segnale FIFO fora |
| MDDR_DQS_TMATCH_1_IN | IN | FIFO in signale (32-bit solu) |
| MDDR_DQS_TMATCH_1_OUT | OUT | Segnale FIFO out (solu 32 bit) |
| MDDR_DM_RDQS_ECC | INOUT | Dram ECC Data Mask |
| MDDR_DQS_ECC | INOUT | Dram ECC Data Strobe Input/Output - P Side |
| MDDR_DQS_ECC_N | INOUT | Dram ECC Data Strobe Input/Output - N Side |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | INOUT | DRAM ECC Data Input/Output |
| MDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO in signale |
| MDDR_DQS_TMATCH_ECC_OUT | OUT | Signal de sortie ECC FIFO (32 bits uniquement) |
L'larghezza di u portu per certi porti cambianu secondu a selezzione di a larghezza PHY. A notazione "[a:0]/[b:0]/[c:0]" hè aduprata per denotà tali porti, induve "[a:0]" si riferisce à a larghezza di u portu quandu una larghezza PHY di 32-bit hè sceltu. , "[b:0]" currisponde à una larghezza PHY di 16-bit, è "[c:0]" currisponde à una larghezza PHY di 8-bit.
Supportu di u produttu
Microsemi SoC Products Group sustene i so prudutti cù diversi servizii di supportu, cumpresu u Serviziu Clienti, u Centru di Supportu Tecnicu di Clienti, un websitu, posta elettronica, è uffizii di vendita in u mondu. Questu appendice cuntene infurmazioni nantu à cuntattà u Gruppu di Prodotti Microsemi SoC è l'usu di sti servizii di supportu.
Serviziu à i clienti
Cuntattate u Serviziu Clienti per un supportu di produttu micca tecnicu, cum'è u prezzu di u produttu, l'aghjurnamenti di u produttu, l'infurmazioni di l'aghjurnamentu, u statu di l'ordine è l'autorizazione.
Da l'America di u Nordu, chjamate 800.262.1060
Da u restu di u mondu, chjamate 650.318.4460 Fax, da ogni locu in u mondu, 408.643.6913
Centru di Assistenza Tecnica di Clienti
Microsemi SoC Products Group furnisce u so Centru di Supportu Tecnicu à i Clienti cù ingegneri altamente qualificati chì ponu aiutà à risponde à e vostre dumande di hardware, software è cuncepimentu nantu à i Prodotti Microsemi SoC. U Centru di Assistenza Tecnica di u Cliente passa assai tempu per creà note d'applicazione, risposte à e dumande cumuni di u ciclu di cuncepimentu, documentazione di prublemi cunnisciuti è diverse FAQ. Allora, prima di cuntattateci, visitate e nostre risorse in linea. Hè assai prubabile chì avemu digià rispostu à e vostre dumande.
Assistenza tecnica
Visita l'Assistenza Clienti websitu (www.microsemi.com/soc/support/search/default.aspx) per più infurmazione è supportu. Parechje risposte dispunibili nantu à u searchable web risorsa include diagrammi, illustrazioni, è ligami à altre risorse nantu à u websitu.
Websitu
Pudete cercà una varietà di infurmazioni tecniche è micca tecniche nantu à a pagina principale di SoC, à www.microsemi.com/soc.
Cuntattate u Centru di Assistenza Tecnica di Clienti
Ingegneri altamente qualificati stanu u Centru di Supportu Tecnicu. U Centru di Supportu Tecnicu pò esse cuntattatu per email o attraversu u Gruppu di Prodotti Microsemi SoC websitu.
E-mail
Pudete cumunicà e vostre dumande tecniche à u nostru indirizzu email è riceve risposte per email, fax, o telefunu. Inoltre, se avete prublemi di disignu, pudete email u vostru disignu files per riceve assistenza. Monitoremu constantemente u contu di email in tuttu u ghjornu. Quandu ci mandendu a vostra dumanda, assicuratevi di includere u vostru nome cumpletu, u nome di a cumpagnia, è a vostra infurmazione di cuntattu per un trattamentu efficace di a vostra dumanda.
L'indirizzu email di supportu tecnicu hè soc_tech@microsemi.com.
I mo casi
I clienti di Microsemi SoC Products Group ponu invià è seguità casi tecnichi in linea andendu à I mo casi.
Fora di i Stati Uniti
I clienti chì necessitanu assistenza fora di i fusi orari di i Stati Uniti ponu cuntattà l'assistenza tecnica per email (soc_tech@microsemi.com) o cuntattate un uffiziu di vendita lucale. L'elenco di l'uffizii di vendita ponu esse truvati à
www.microsemi.com/soc/company/contact/default.aspx.
Assistenza tecnica ITAR
Per supportu tecnicu nantu à i FPGA RH è RT chì sò regulati da u Regolamentu Internaziunale di Traffic in Arms (ITAR), cuntattateci via soc_tech_itar@microsemi.com. In alternativa, in I miei casi, selezziunate Sì in a lista a tendina ITAR. Per una lista completa di Microsemi FPGA regulati da ITAR, visitate l'ITAR web pagina.
Microsemi Corporation (NASDAQ: MSCC) offre una cartera cumpleta di soluzioni di semiconductor per: aerospaziale, difesa è sicurità; impresa è cumunicazioni; è i mercati di l'energia industriale è alternativa. I prudutti includenu apparecchi analogici è RF d'alta affidabilità, signali misti è circuiti integrati RF, SoC persunalizabili, FPGA è sottosistemi cumpleti. Microsemi hà a sede in Aliso Viejo, California. Sapete più à www.microsemi.com.
Microsemi Corporate Headquarters One Enterprise, Aliso Viejo CA 92656 USA Dentro i Stati Uniti: +1 949-380-6100 Vendite: +1 949-380-6136
Fax: +1 949-215-4996
© 2013 Microsemi Corporation. Tutti i diritti riservati. Microsemi è u logo Microsemi sò marchi di Microsemi Corporation. Tutti l'altri marchi è marchi di serviziu sò a pruprietà di i so rispettivi pruprietarii.
Documenti / Risorse
 |
Configurazione di u Controller Microsemi IGLOO2 HPMS DDR [pdfGuida di l'utente IGLOO2 HPMS DDR Controller Configuration, IGLOO2, HPMS DDR Controller Configuration, Configuration Controller DDR, Configurazione |
