DIGILENT Anvyl FPGA Board

Информации за производот

AnvylTM FPGA Board е логичка плоча со високи перформанси оптимизирана за употреба со Spartan-6 LX45 FPGA. Нуди различни функции, вклучувајќи 6,822 парчиња, 2.1 Мбити брз блок RAM меморија, плочки на часовникот со DCM и PLL, парчиња DSP и брзини на часовникот од 500 MHz+. Плочката, исто така, доаѓа со сеопфатна колекција на IP поддршка на табла и референтни дизајни, како и голема колекција на дополнителни табли достапни на Digilent webсајт.

Карактеристиките на AnvylTM FPGA плочата вклучуваат опции за конфигурација на FPGA, барања за напојување и компатибилност со Adept System за лесно програмирање.

FPGA конфигурација:
Плочката Anvyl има скокач за режим на табла (JP2) што ви овозможува да изберете помеѓу JTAG/USB и ROM режими на програмирање. Ако JP2 не е вчитан, FPGA автоматски ќе се конфигурира од ROM-от. Ако JP2 е вчитан, FPGA ќе остане неактивен по вклучувањето додека не се конфигурира од JTAG или Сериски програмски приклучок (USB мемориски стик).

И Digilent и Xilinx обезбедуваат софтвер за програмирање на FPGA и SPI ROM. Програмирање files се складирани во рамките на FPGA во мемориски ќелии базирани на SRAM. Овие податоци ги дефинираат логичките функции и врските на колото на FPGA и остануваат валидни додека не се избришат со отстранување на напојувањето, поставување на влезот PROG_B или препишани со нова конфигурација file.

FPGA може да се програмира и од мемориски стик форматиран FAT прикачен на USB-HID HOST портот (J14) ако стикот содржи една .битна конфигурација file во root директориумот, JP2 е вчитан, а напојувањето на таблата се циклира. FPGA автоматски ќе одбие кој било .bit fileкои не се изградени за соодветна FPGA.

Напојувања:
На Anvyl плочата е потребен надворешен извор на енергија од 5V, 4A или поголем со централен позитивен коаксијален приклучок со внатрешен дијаметар од 2.1 mm. Соодветно напојување е обезбедено како дел од комплетот Anvyl. VoltagРегулаторните кола од аналогните уреди ги создаваат потребните напојувања од 3.3V, 1.8V и 1.2V од главното напојување од 5V. ЛЕД со добра моќност (LD19) покажува дека сите напојувања работат нормално.

Различните шини за напојување на плочката обезбедуваат напојување на различни компоненти како што се USB-HID конектори, TFT контролер со екран осетлив на допир, HDMI, конектор за проширување, SRAM, Ethernet PHY I/O, USB-HID контролери, FPGA I/O, осцилатори, SPI Flash, аудио кодек, TFT дисплеј, OLED дисплеј, GPIO и Pmo.

Адептен систем:
Adept е софтверски систем кој обезбедува поедноставен конфигурациски интерфејс за програмирање на Anvyl плочата. За да ја програмирате плочката Anvyl користејќи Adept, треба да ја поставите плочката и да го иницијализирате софтверот.

Упатство за употреба на производот

1. Проверете дали плочката Anvyl е исклучена.
2. Ако сакате да го конфигурирате FPGA од ROM-от, проверете дали скокачот на режимот на одборот (JP2) не е вчитан. Ако сакате да го конфигурирате FPGA од ЈTAG или USB, вчитајте JP2.
3. Ако сакате да го програмирате FPGA од мемориски стик, проверете дали е форматиран FAT и содржи една .битна конфигурација fileво root директориумот.
4. Поврзете го надворешното напојување со централен позитивен коаксијален приклучок со внатрешен дијаметар од 2.1 мм за да го обезбедите потребниот извор на енергија од 5V, 4A или поголем.
5. Откако ќе се приклучи напојувањето, ЛЕД-то со добра моќност (LD19) треба да покаже дека сите напојувања работат нормално.
6. Ако користите Adept System за програмирање, поставете ја Anvyl плочата и иницијализирајте го софтверот според документацијата Adept.
7. Следете ги специфичните упатства за програмирање обезбедени од Digilent или Xilinx за да го програмирате FPGA користејќи JTAG, USB или ROM методи.
8. Погледнете ја дополнителната документација и ресурси достапни на Дигилент webстраница за дополнителни информации за користење на карактеристиките на таблата и компатибилност со табли за додатоци.

Во текот наview

Развојната платформа Anvyl FPGA е комплетна, подготвена за употреба платформа за развој на дигитални кола базирана на степен на брзина -3 Xilinx Spartan-6 LX45 FPGA. Големиот FPGA, заедно со 100-mbps Ethernet, HDMI видео, 128MB DDR2 меморија, 4.3" LED позадинско осветлување LCD екран на допир, 128×32 пиксели OLED дисплеј, 630 Tie-point breadboard, повеќе USB HID контролери и I2S аудио кодек, ја прави Anvyl идеална станица за учење FP или GA со поддршка за FP или платформа за учење. дизајни базирани на MicroBlaze на Xilinx. Anvyl е компатибилен со сите Xilinx CAD алатки, вклучувајќи ги ChipScope, EDK и бесплатната ISE WebPACK™, така што дизајните може да се завршат без дополнителни трошоци. Димензиите на таблата се 27.5cm x 21cm.

Spartan-6 LX45 е оптимизиран за логика со високи перформанси и нуди:

• 6,822 парчиња, секој содржи четири влезни LUT и осум флип-флопови
• 2.1 Мбити брз блок RAM меморија
• четири плочки за часовници (осум DCM и четири PLL)
• 58 парчиња DSP
• 500MHz+ брзина на часовникот

Сеопфатна колекција на IP и референтни дизајни за поддршка на табли, како и голема колекција на дополнителни табли се достапни на Digilent webсајт. Видете ја страницата Anvyl на www.digilentinc.com за повеќе информации.

Карактеристиките вклучуваат:

• Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
• 128 MB DDR2 SDRAM
• 2 MB SRAM
• 16MB QSPI FLASH за конфигурација и складирање податоци
• 10/100 Етернет PHY
• HDMI видео излез
• 12-битна VGA порта
• 4.3" LCD екран со живописни LED позадинско осветлување со широк формат
• 128×32 пиксели 0.9” WiseChip/Univision UG-23832HSWEG04 OLED графички панел за дисплеј
• три двоцифрени LED дисплеи од седум сегменти
• Аудио кодек I2S со влез, излез, микрофон и слушалки
• Кристален осцилатор од 100 MHz
• вградени USB2 порти за програмирање и USB-HID уреди (за глушец/тастатура)
• Вреден USB-JTAG кола со USB-UART функционалност
• тастатура со 16 означени копчиња (0-F)
• GPIO: 14 LED диоди (10 црвени, 2 жолти, 2 зелени), 8 лизгачки прекинувачи, 8 DIP прекинувачи во 2 групи и 4 копчиња за притискање
• breadboard со 10 дигитални I/O's
• 32 влезови/излез се пренасочени до 40-пински проширен конектор (влезните/излезите се споделени со портите Pmod)
• седум 12-пински Pmod порти со вкупно 56 I/O
• се испорачува со напојување од 20 W и USB кабел

FPGA конфигурација

Откако ќе се вклучи, FPGA на плочката Anvyl мора да се конфигурира (или програмира) пред да може да извршува какви било функции. FPGA може да се конфигурира на три начини: компјутерот може да користи Digilent USB-JTAG кола (порта J12, означена како „PROG“) за програмирање на FPGA секогаш кога е вклучено напојувањето, конфигурација file зачуван во вградениот SPI Flash ROM може автоматски да се префрли на FPGA при вклучување или програмирање file може да се префрли од USB мемориски стик во USB HID портата означена како „Домаќин“ (J14).
Скокач на режим на одборот (JP2) избира помеѓу JTAG/USB и ROM режими на програмирање. Ако JP2 не е вчитан, FPGA автоматски ќе се конфигурира од ROM-от. Ако JP2 е вчитан, FPGA ќе остане неактивен по вклучувањето додека не се конфигурира од JTAG или Сериски програмски приклучок (USB мемориски стик).
И Digilent и Xilinx слободно дистрибуираат софтвер што може да се користи за програмирање на FPGA и SPI ROM. Програмирање files се складирани во рамките на FPGA во мемориски ќелии базирани на SRAM. Овие податоци ги дефинираат логичките функции на FPGA и врските на колото и остануваат валидни додека не се избришат со отстранување на напојувањето, поставување на влезот PROG_B или додека не се препише со нова конфигурација file.
FPGA конфигурација fileе пренесен преку ЈTAG приклучок и од USB стик користете го .bit file тип и програмирање SPI fileи користете го .mcs file тип. ISE на Xilinx WebСофтверот за пакет и EDK може да создаде .bit files од VHDL, Verilog или шематски извор files (EDK се користи за дизајни базирани на MicroBlaze™ вградени процесори). Еднаш по малку file е создаден, Anvyl's FPGA може да се програмира со него преку USB-JTAG кола (порта J12) користејќи или софтверот Digilent's Adept или софтверот iMPACT на Xilinx. За да генерирате .mcs file од .бит file, користете го ПРОМ File Алатка за генерирање во софтверот iMPACT на Xilinx. На .mcs file потоа може да се програмира на SPI Flash со помош на iMPACT.

FPGA може да се програмира и од мемориски стик форматиран FAT прикачен на USB-HID HOST портот (J14) ако стикот содржи една .битна конфигурација file во root директориумот, JP2 е вчитан, а напојувањето на таблата се циклира. FPGA автоматски ќе одбие кој било .bit fileкои не се изградени за соодветна FPGA.

Напојувања

На Anvyl плочата е потребен надворешен извор на енергија од 5V, 4A или поголем со централен позитивен коаксијален приклучок со внатрешен дијаметар од 2.1 mm (соодветно напојување е обезбедено како дел од комплетот Anvyl). VoltagРегулаторните кола од аналогните уреди ги создаваат потребните напојувања од 3.3V, 1.8V и 1.2V од главното напојување од 5V. LED диода со добра моќност (LD19), управувана од жичниот ИЛИ на сите излези со добра моќност на напојувањата, покажува дека сите напојувања работат нормално. Следниве уреди се присутни на секоја шина:

• 5V: USB-HID конектори, TFT контролер со екран на допир, HDMI и проширен конектор
• 3.3V: SRAM, Ethernet PHY I/O, USB-HID контролери, FPGA I/O, осцилатори, SPI Flash, аудио кодек, TFT дисплеј, OLED дисплеј, GPIO, Pmods и проширен конектор
• 1.8V: DDR2, USB-JTAG/USB-UART контролер, FPGA I/O и GPIO
• 1.2V: FPGA јадро и етернет PHY јадро

Адептен систем
Adept има поедноставен интерфејс за конфигурација. За да ја програмирате плочката Anvyl користејќи Adept, прво поставете ја плочката и иницијализирајте го софтверот:

• приклучете го и прикачете го напојувањето
• приклучете го USB-кабелот на компјутерот и на USB PROG-портата на плочката
• стартувајте го софтверот Adept
• вклучете го прекинувачот за напојување на Анвил
• почекајте да се препознае FPGA

Користете ја функцијата прелистување за да го поврзете саканиот .бит file со FPGA и кликнете на копчето Program. Конфигурацијата file ќе биде испратено до FPGA, а полето за дијалог ќе покаже дали програмирањето било успешно. ЛЕД-то за конфигурација „готово“ ќе светне откако FPGA ќе биде успешно конфигуриран. Пред да започне програмската секвенца, Adept гарантира дека секоја избрана конфигурација files го содржи точниот FPGA ID код - ова спречува неточни .bit files од испраќање до FPGA. Покрај лентата за навигација и копчињата за прелистување и програми, конфигурацискиот интерфејс обезбедува копче Initialize Chain, прозорец на конзолата и статусна лента. Копчето Initialize Chain е корисно ако USB-комуникацијата со плочата е прекината. Прозорецот на конзолата го прикажува моменталниот статус, а статусната лента покажува напредок во реално време при преземање на конфигурација file.

DDR2 меморија
Еден мемориски чип од 1 Gbit DDR2 е управуван од блокот на меморискиот контролер во Spartan-6 FGPA. Уредот DDR2, MT47H64M16HR-25E или еквивалент, обезбедува 16-битна магистрала и 64M локации. Плочката Anvyl е тестирана за работа со DDR2 со брзина на податоци до 800 MHz. Интерфејсот DDR2 ги следи упатствата за прикачување и насочување наведени во Упатството за употреба на Xilinx Memory Interface Generator (MIG). Интерфејсот поддржува SSTL18 сигнализација, а сите адреси, податоци, часовници и контролни сигнали се усогласени со доцнење и контролирани со импеданса. Обезбедени се два добро усогласени пара сигнали на часовникот DDR2, така што DDR може да се вози со часовници со ниска искривување од FPGA.

Флеш меморија
Плочката Anvyl користи 128Mbit Numonyx N25Q128 сериска флеш меморија (организирана како 16Mbit на 8) за неиспарливо складирање на FPGA конфигурација fileс. SPI Flash може да се програмира со .mcs file користејќи го софтверот iMPACT. FPGA конфигурација file бара помалку од 12Mbits, оставајќи 116Mbits достапни за кориснички податоци. Податоците може да се пренесат до и од компјутер до/од флеш-уредот преку кориснички апликации или преку објекти вградени во iMPACT PROM file софтвер за генерирање. Корисничките дизајни програмирани во FPGA исто така можат да пренесуваат податоци до и од блицот.
Програма за тестирање/демонстрација на табла е вчитана во SPI Flash за време на производството.

Етернет PHY
Плочката Anvyl вклучува SMSC 10/100 mbps PHY (LAN8720A-CP-TR) поврзан со Halo HFJ11-2450E RJ-45 конектор. PHY е поврзан со FPGA користејќи конфигурација RMII. Конфигуриран е да се подигне во режимот „Сите способни, со овозможено автоматско преговарање“ при вклучување. Листот со податоци за SMSC PHY е достапен од SMSC webсајт.

HDMI излез
Плочката Anvyl содржи една небаферирана излезна порта HDMI. Небаферираната порта користи конектор HDMI тип А. Бидејќи системите HDMI и DVI го користат истиот стандард за сигнализација TMDS, може да се користи едноставен адаптер (достапен во повеќето продавници за електроника) за придвижување на DVI конектор од излезната порта HDMI. HDMI конекторот не вклучува VGA сигнали, така што аналогните дисплеи не може да се вози.
19-пинските HDMI конектори вклучуваат четири диференцијални податочни канали, пет GND конекции, едножична магистрала за контрола на потрошувачката електроника (CEC), двожична магистрала за приказ на податочен канал (DDC) која во суштина е магистрала I2C, сигнал за откривање на топол приклучок (HPD), сигнал од 5V до еден испорачуван (50m). Од нив, каналите за диференцијални податоци, I2C магистралата и CEC се поврзани со FPGA.

VGA
Anvyl обезбедува 12-битен VGA интерфејс кој овозможува до 4096 бои прикажани на стандарден VGA монитор. Петте стандардни VGA сигнали црвено, зелено, сино, хоризонтална синхронизација (HS) и вертикална синхронизација (VS) се насочени директно од FPGA до VGA конекторот. Има четири сигнали насочени од FPGA за секој од стандардните VGA сигнали во боја што резултира со видео систем кој може да произведе 4,096 бои. Секој од овие сигнали има сериски отпорник кој кога ќе се комбинира во колото, формира делител со 75-ом отпор на завршување на VGA дисплејот. Овие едноставни кола осигуруваат дека видеосигналите не можат да ја надминат VGA специфицираната максимална јачинаtage, и резултира со сигнали во боја кои се или целосно вклучени (.7V), целосно исклучени (0V) или некаде помеѓу.

Слика 2. VGA интерфејс.

 

Слика 3. HD DB-15 конектор, шема на дупки за ПХБ, доделување на пиновите и мапирање на сигнали во боја.

Користат VGA дисплеи базирани на CRT ampДвижечки електронски снопови (или катодни зраци) модулирани со литуда за прикажување информации на екран обложен со фосфор. LCD дисплеите користат низа прекинувачи кои можат да наметнат волуменtage преку мала количина течен кристал, со што се менува пропустливоста на светлината низ кристалот на основа пиксел по пиксел. Иако следниов опис е ограничен на CRT дисплеите, LCD дисплеите еволуирале за да ги користат истите тајмингот на сигналот како и CRT дисплеите (така што дискусијата за „сигналите“ подолу се однесува и на CRT и на LCD екрани). Екраните во боја CRT користат три електронски зраци (еден за црвено, еден за сино и еден за зелено) за да го поттикнат фосфорот што ја обложува внатрешната страна на крајот на екранот на катодната цевка (види слика 1). Електронските зраци произлегуваат од „електронски пиштоли“, кои се фино загреани катоди поставени во непосредна близина на позитивно наелектризираната прстенеста плоча наречена „мрежа“. Електростатската сила наметната од решетката ги повлекува зраците на електроните под напон од катодите, а тие зраци се напојуваат од струјата што се влева во катодите. Овие зраци на честички првично се забрзуваат кон мрежата, но тие набрзо потпаѓаат под влијание на многу поголемата електростатска сила што произлегува од целата површина на екранот обложена со фосфор на CRT која се наполнува до 20 kV (или повеќе). Зраците се фокусирани на фин зрак додека минуваат низ центарот на решетките, а потоа се забрзуваат за да удрат на површината на екранот обложена со фосфор. Површината на фосфорот свети силно на местото на удар и продолжува да свети неколку стотици микросекунди откако ќе се отстрани зракот. Колку е поголема струјата што се внесува во катодата, толку посветло ќе свети фосфорот.

Помеѓу решетката и површината на екранот, електронскиот сноп минува низ вратот на CRT каде што две намотки од жица произведуваат ортогонални електромагнетни полиња. Бидејќи катодните зраци се составени од наелектризирани честички
(електрони), тие можат да се оттргнат од овие магнетни полиња. Тековните бранови форми се пренесуваат низ калемите за да се произведат магнетни полиња кои комуницираат со катодните зраци и предизвикуваат нивна трансверзација на површината на екранот во „растерски“ модел, хоризонтално од лево кон десно и вертикално од врвот до дното. Како што катодниот зрак се движи по површината на екранот, струјата испратена до електронските пиштоли може да се зголеми или намали за да се промени осветленоста на екранот на точката на удар на катодниот зрак.

Тајминг на VGA систем
Тајмингот на VGA сигналот е одреден, објавен, заштитен со авторски права и се продава од организацијата VESA (www.vesa.org). Следниве информации за времето на системот VGA се дадени како прampза тоа како може да се вози VGA монитор со резолуција од 640×480. За попрецизни информации или за информации за други VGA фреквенции, погледнете ја документацијата достапна во VESA webсајт.
Информациите се прикажуваат само кога зракот се движи „напред“ (лево надесно и горе надолу), а не за време на времето кога зракот се враќа назад на левиот или горниот раб на екранот. Затоа, голем дел од потенцијалното време на прикажување се губи во периодите на „празни“ кога снопот се ресетира и стабилизира за да започне ново хоризонтално или вертикално поминување на екранот. Големината на зраците, фреквенцијата со која зракот може да се следи низ екранот и фреквенцијата на која може да се модулира електронскиот зрак ја одредуваат резолуцијата на екранот. Современите VGA дисплеи можат да примат различни резолуции, а колото на VGA контролер ја диктира резолуцијата со производство на временски сигнали за контрола на растерските шеми. Контролорот мора да произведува синхронизирачки импулси на 3.3V (или 5V) за да ја постави фреквенцијата на која струјата тече низ намотките за отклонување и мора да осигура дека видео податоците се применуваат на електронските пиштоли во точното време. Растерските видео прикази дефинираат број на „редови“ што одговараат на бројот на хоризонтални премини што ги прави катодата во областа на приказот и број на „колони“ што одговараат на област на секој ред што е доделена на еден „елемент на слика“ или пиксел. Вообичаените прикази користат од 240 до 1200 редови и од 320 до 1600 колони. Целокупната големина на екранот и бројот на редови и колони ја одредуваат големината на секој пиксел.

Податоците за видео обично доаѓаат од меморија за освежување на видео, со еден или повеќе бајти доделени на секоја локација на пиксели (Anvyl користи четири бита по пиксел). Контролерот мора да индексира во видео меморијата додека зраците се движат низ екранот и да ги поврати и примени видео податоци на екранот точно во времето кога електронскиот зрак се движи низ даден пиксел.

Колото на VGA контролер мора да генерира сигнали за тајмингот HS и VS и да ја координира испораката на видео податоци врз основа на часовникот на пиксели. Часовникот со пиксели го дефинира времето достапно за прикажување на еден пиксел информации. Сигналот VS ја дефинира фреквенцијата на „освежување“ на екранот или фреквенцијата на која се прецртуваат сите информации на екранот. Минималната фреквенција на освежување е функција на интензитетот на фосфорот и електронскиот зрак на екранот, при што практичните фреквенции на освежување паѓаат во опсегот од 50 Hz до 120 Hz. Бројот на линии што треба да се прикажат на дадена фреквенција на освежување ја дефинира хоризонталната фреквенција на „повторно следење“. За екран од 640 пиксели со 480 реда со помош на часовник со пиксели од 25 MHz и освежување од 60 +/-1Hz, може да се изведат тајмингот на сигналот прикажан во табелата подолу. Времето за синхронизирање на ширината на пулсот и интервалите на предниот и задниот трем (интервалите на тремот се времето на пулсот пред и после синхронизацијата за време на кои информациите не може да се прикажат) се засноваат на набљудувања преземени од вистинските VGA дисплеи.
Колото на VGA контролер го декодира излезот на хоризонтално-синхронизираниот бројач управуван од часовникот на пиксели за да генерира тајмингот на HS сигналот. Овој бројач може да се користи за лоцирање на која било локација на пиксели на даден ред.

Исто така, излезот од бројач со вертикална синхронизација кој се зголемува со секој HS пулс може да се користи за генерирање на тајмингот на VS сигналот, а овој бројач може да се користи за лоцирање на кој било даден ред. Овие два бројачи кои постојано работат може да се користат за да се формира адреса во видео RAM меморијата. Не е наведена временска врска помеѓу почетокот на пулсот HS и почетокот на пулсот VS, така што дизајнерот може да ги распореди бројачите за лесно да формираат адреси на видео RAM меморијата или да ја минимизира логиката на декодирање за синхронизирање на пулсот.

Аудио (I2S)
Плочката Anvyl вклучува аудио кодек за аналогни уреди SSM2603CPZ (IC5) со четири аудио приклучоци 1/8" за излез (J7), излез за слушалки (J6), влез (J9) и влез за микрофон (J8).
Аудио податоци сampлинг до 24 бита и 96 KHz е поддржан, а аудио во (снимање) и аудио излез (репродукција) сеampстапките на линг може да се постават независно. Приклучокот за микрофон е моно, а сите други приклучоци се стерео. Приклучокот за слушалки е управуван од внатрешната страна на аудио кодекот ampлафикатор. Листот со податоци за аудио кодекот SSM2603CPZ е достапен од аналогните уреди webсајт.

Екран на допир TFT дисплеј
На Anvyl се користи 4.3-инчен LCD екран со живописни LED во боја со позадинско осветлување. Екранот има приказ со природна резолуција 480×272 со длабочина на боја од 24 бита по пиксел. Екран на допир со отпорност со четири жици со слој против отсјај ја покрива целата активна површина на екранот. LCD екранот и екранот на допир може да се користат независно. Читањата на допир се побучни кога е вклучен LCD-екранот, но можете да го филтрирате шумот и сепак да добиете брз sampле стапка. Ако ви треба максимална прецизност и сampСпоред стапките, треба да го исклучите LCD-от за време на екранот на допирampлинг
За да се прикаже слика, LCD-екранот треба постојано да се вози со соодветно темпирани податоци. Овие податоци се состојат од линии и периоди на празнини што формираат видео рамки. Секоја рамка се состои од 272 активни линии и неколку вертикални линии за празнина. Секоја линија се состои од 480 активни периоди на пиксели и неколку хоризонтални периоди на празнување.
За дополнителни информации за користење на TFT дисплејот, погледнете го упатството за референца Vmod-TFT. Anvyl и Vmod-TFT користат ист хардвер за дисплеј и бараат исти контролни сигнали. Референтните дизајни што користат Anvyl екран на допир TFT може да се најдат на страницата на производот Anvyl.

OLED
На Anvyl се користи Inteltronic/Wisechip UG-2832HSWEG04 OLED дисплеј. Ова обезбедува монохроматски дисплеј со пасивна матрица од 128×32 пиксели. Големината на екранот е 30 mm x 11.5 mm x 1.45 mm. Се користи интерфејс SPI за конфигурирање на екранот, како и за испраќање на битмапата податоци на уредот. Anvyl OLED ја прикажува последната слика нацртана на екранот додека не се исклучи или не се нацрта нова слика на екранот. Со освежувањето и ажурирањето се работи внатрешно.
Anvyl го содржи истото OLED коло како и PmodOLED, со исклучок што CS# се спушта ниско, што го овозможува екранот стандардно. За дополнителни информации за возењето на Anvyl OLED, погледнете го упатството за упатување PmodOLED. Референтните дизајни што користат Anvyl OLED дисплеј може да се најдат на страницата со производот Anvyl.

USB-UART мост (сериска порта)
Anvyl вклучува FTDI FT2232HQ USB-UART мост за да им овозможи на компјутерските апликации да комуницираат со плочата користејќи стандардни команди за порта за Windows COM. Бесплатните драјвери за USB-COM порти, достапни на www.ftdichip.com под насловот „Виртуелна компоративна порта“ или VCP, ги претвораат USB-пакетите во податоци за UART/сериска порта. Податоците за сериската порта се разменуваат со FPGA користејќи двожична сериска порта (TXD/RXD) и софтверска контрола на протокот (XON/XOFF). Откако ќе се инсталираат драјверите, командите за влез/излез од компјутерот насочени кон COM-портата ќе произведат сериски сообраќај на податоци на пиновите T19 и T20 FPGA.

FT2232HQ, прикачен на портата J12, исто така се користи како контролер за Digilent USB-JTAG кола, но овие две функции се однесуваат целосно независно една од друга. Програмерите заинтересирани за користење на UART функционалноста на FT2232 во рамките на нивниот дизајн не треба да се грижат за JTAG кола кои се мешаат со нивните податоци и обратно.

USB HID домаќини
Два микрочип PIC24FJ128GB106 микроконтролери му обезбедуваат на Anvyl можност за USB HID домаќин. Фирмверот во микроконтролерите може да вози глушец или тастатура прикачени на USB конектори од типот А на J13 и

J14 означен
„HID“ и „HOST“. Хабовите не се поддржани, па може да се користи само едно глувче или една тастатура на секоја порта.

Слика 9. USB HID интерфејс.

„HOST“ PIC24 внесува четири сигнали во FPGA - два се посветени како приклучок за тастатура/глувче следејќи го протоколот PS/2, а два се поврзани со двожичната сериска порта за програмирање на FPGA, така што FPGA може да се програмира од file складирани на USB мемориски стик. За да го програмирате FPGA, прикачете мемориски стик форматиран FAT кој содржи едно .битно програмирање file во root директориумот, вчитајте го JP2 и напојувањето на таблата за циклуси. Ова ќе предизвика PIC процесорот да ја програмира FPGA и секој неточен бит files автоматски ќе бидат одбиени. Забележете дека PIC24 ги чита пиновите на режимот на FPGA, иницирањето и завршеното, и може да го придвижи PROG пинот како дел од програмската секвенца.

HID контролер
За да пристапите до контролер на USB-домаќин, дизајните на EDK можат да го користат стандардното јадро PS/2 (дизајните што не се EDK можат да користат едноставна машина за состојба).

Глувците и тастатурите што користат протокол PS/2 користат двожична сериска магистрала (часовник и податоци) за да комуницираат со уред-домаќин. И двата користат 1-битни зборови кои вклучуваат бит за почеток, запирање и непарен паритет, но пакетите со податоци се организирани поинаку, а интерфејсот на тастатурата овозможува двонасочни преноси на податоци (така што уредот-домаќин може да ги осветли државните LED диоди на тастатурата). Времето на автобусот е прикажано на сликата. Сигналите за часовникот и податоците се активираат само кога се случуваат преноси на податоци, а во спротивно тие се држат во состојба на мирување на логиката „11“. Тајмингот ги дефинира барањата за сигнал за комуникации од глувчето до домаќин и двонасочните комуникации со тастатура. Коло за интерфејс PS/1 може да се имплементира во FPGA за да се создаде интерфејс за тастатура или глувче.

Тастатура
Тастатурата користи драјвери со отворени колектори, така што тастатурата, или прикачен уред-домаќин, може да ја вози двожичната магистрала (ако уредот-домаќин не испраќа податоци до тастатурата, тогаш домаќинот може да користи порти само за влез).
Тастатурите во стилот PS/2 користат кодови за скенирање за да ги пренесат податоците за притискање на копчињата. На секое копче му е доделен код кој се испраќа секогаш кога ќе се притисне копчето. Ако клучот се држи притиснато, кодот за скенирање ќе се испраќа постојано околу еднаш на секои 100 ms. Кога ќе се ослободи клучот, се испраќа F0 (бинарен „11110000“) код за копче, проследен со кодот за скенирање на ослободениот клуч. Ако копче може да се префрли за да се произведе нов знак (како голема буква), тогаш се испраќа и знак за поместување како додаток на кодот за скенирање, а домаќинот мора да одреди кој ASCII знак да го користи. Некои клучеви, наречени продолжени клучеви, испраќаат E0 (бинарен „11100000“) пред кодот за скенирање (и може да испратат повеќе од еден код за скенирање). Кога ќе се ослободи продолжен клуч, се испраќа код за копче E0 F0, проследен со кодот за скенирање. Кодовите за скенирање за повеќето клучеви се прикажани на сликата. Уредот-домаќин исто така може да испраќа податоци до тастатурата. Подолу е краток список на некои вообичаени команди што може да ги испрати домаќинот.

• ЕД: Поставете Num Lock, Caps Lock и Scroll Lock LED диоди. Тастатурата враќа FA откако ќе прими ED, потоа домаќинот испраќа бајт за да го постави статусот на LED: битот 0 поставува Scroll Lock, бит 1 поставува Num Lock и бит 2 поставува Caps lock. Битови од 3 до 7 се игнорираат.
• ЕЕ: Ехо (тест). Тастатурата враќа EE по примањето EE.
• F3: Поставете стапка на повторување на кодот за скенирање. Тастатурата враќа F3 кога прима FA, потоа домаќинот испраќа втор бајт за да ја постави брзината на повторување.
• FE: Испрати повторно. FE ја насочува тастатурата повторно да го испрати најновиот код за скенирање.
• ФФ: Ресетирај. Ја ресетира тастатурата.

Тастатурата може да испраќа податоци до домаќинот само кога и линиите за податоци и часовникот се високи (или неактивен). Бидејќи домаќинот е господар на автобусот, тастатурата мора да провери дали домаќинот испраќа податоци пред да го вози автобусот. За да се олесни ова, линијата на часовникот се користи како сигнал „јасен за испраќање“. Ако домаќинот ја повлече линијата на часовникот ниско, тастатурата не смее да испраќа никакви податоци додека не се ослободи часовникот. Тастатурата испраќа податоци до домаќинот со 11-битни зборови кои содржат почетен бит „0“, проследен со 8-бита код за скенирање (прво LSB), проследен со бит за непарен паритет и завршува со стоп бит „1“. Тастатурата генерира 11 транзиции на часовникот (на 20 до 30 KHz) кога податоците се испраќаат, а податоците се валидни на работ на часовникот што паѓа.

Не сите производители на тастатури строго се придржуваат до спецификациите PS/2; некои тастатури може да не произведуваат соодветна јачина на сигнализацијаtages или користете ги стандардните протоколи за комуникација. Компатибилноста со USB-домаќинот може да варира помеѓу различни тастатури. 1

Кодовите за скенирање за повеќето копчиња PS/2 се прикажани на сликата подолу.

Глувче
Глувчето дава сигнал за часовник и податочен сигнал кога ќе се премести, инаку, овие сигнали остануваат на логиката „1“. Секој пат кога глувчето се преместува, три 11-битни зборови се испраќаат од глувчето до уредот домаќин. Секој од 11-битните зборови содржи почетен бит „0“, проследен со 8 бита податоци (прво LSB), проследен со бит за непарен паритет и завршува со стоп бит „1“. Така, секој пренос на податоци содржи 33 бита, каде што битовите 0, 11 и 22 се '0' почетни битови, а битовите 11, 21 и 33 се '1' стоп битови. Трите 8-битни полиња за податоци содржат податоци за движење како што е прикажано на сликата погоре. Податоците се валидни на падот на часовникот, а периодот на такт е 20 до 30 KHz.
Глувчето претпоставува релативен координатен систем каде што придвижувањето на глувчето надесно генерира позитивен број во полето X, а движењето налево генерира негативен број. Исто така, поместувањето на глувчето нагоре генерира позитивен број во полето Y, а поместувањето надолу претставува негативен број (битовите XS и YS во статусниот бајт се битови со знакот - '1' означува негативен број). Големината на броевите X и Y ја претставуваат брзината на движење на глувчето - колку е поголем бројот, толку побрзо се движи глувчето (битовите XV и YV во статусниот бајт се индикатори за прелевање на движењето - '1' значи дека се случило прелевање). Ако глувчето се движи постојано, 33-битните преноси се повторуваат на секои 50 ms или така. Полињата L и R во статусниот бајт означуваат притискање на левото и десното копче („1“ означува дека копчето се притиска).

Тастатура
Тастатурата Anvyl има 16 означени копчиња (0-F). Таа е поставена како матрица во која секој ред копчиња од лево кон десно се врзани за игла на ред, а секоја колона од горе до долу е врзана за игла за колона. Ова му дава на корисникот четири иглички за ред и четири пинови за колони за да одговори на притискање на копче. Кога ќе се притисне копче, се поврзуваат пиновите што одговараат на редот и колоната на тоа копче.
За да се прочита состојбата на едно копче, иглата на колоната во која се наоѓа копчето мора да биде ниско придвижена додека другите три пинови на колоните се потиснати високо. Ова ги овозможува сите копчиња во таа колона. Кога ќе се притисне копче во таа колона, соодветниот пин на редот ќе ја чита логиката ниско.
Состојбата на сите 16 копчиња може да се одреди во процес во четири чекори со овозможување на секоја од четирите колони една по една. Ова може да се постигне со ротирање на шема „1110“ низ игличките на колоната. За време на секој чекор, логичките нивоа на пиновите на редови одговараат на состојбата на копчињата во таа колона.

За да дозволите истовремено притискање на копчињата во истиот ред, наместо тоа, конфигурирајте ги пиновите на колоните како двонасочни со внатрешни отпорници за повлекување и одржувајте ги колоните кои моментално не се читаат со висока импеданса.

Осцилатори/Часовници
Плочката Anvyl вклучува единечен кристален осцилатор од 100 MHz поврзан со пинот D11 (D11 е влез GCLK во банката 0). Влезниот часовник може да придвижи која било или сите четири плочки за управување со часовникот во Spartan-6. Секоја плочка вклучува два Менаџери за дигитален часовник (DCM) и една фаза-заклучена јамка (PLL). и два излеза на антифазен часовник кои можат да се помножат со кој било цел број од 0 до 90 и истовремено да се делат со кој било цел број од 180 до 270.

PLL користат Voltagд Контролирани осцилатори (VCOs) кои можат да се програмираат да генерираат фреквенции во опсегот од 400 MHz до 1080 MHz со поставување на три групи програмабилни разделувачи за време на конфигурацијата на FPGA. Излезите на VCO имаат осум излези со еднакво растојание (0º, 45º, 90º, 135º, 180º, 225º, 270º и 315º) кои можат да се поделат со кој било цел број помеѓу 1 и 128.

Основен влез/излез
Плочката Anvyl вклучува четиринаесет LED диоди (десет црвени, две жолти и две зелени), осум лизгачки прекинувачи, осум DIP прекинувачи во две групи, четири копчиња за притискање, три двоцифрени седумсегментни дисплеи и табла со 630 врски со десет дигитални I/O. Копчињата за притискање, лизгачките прекинувачи и DIP прекинувачите се поврзани со FPGA преку сериски отпорници за да се спречи оштетување од ненамерни кратки споеви (може да дојде до краток спој ако FPGA пин доделен на копче или лизгачки прекинувач ненамерно е дефиниран како излез). Копчињата се „моментни“ прекинувачи кои вообичаено генерираат низок излез кога се во мирување, а висок излез само кога се притиснати. Лизгачките прекинувачи и DIP прекинувачите генерираат постојани високи или ниски влезови во зависност од нивната положба. Десетте влезови/излез на дигитална плоча (BB1 – BB10) се поврзани директно со FPGA за да можат лесно да се вградат во сопствени кола.

Притисни копчиња	Слајд прекинувачи	DIP прекинувачи	LED диоди			Даска за леб
BTN0: E6	SW0: V5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	SW2: V3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

Табела 1. Основен влез/излезен пинут.

Приказ со седум сегменти

Плочката Anvyl содржи три 2-цифрени заеднички катодни седумсегментни LED дисплеи. Секоја од двете цифри е составена од седум сегменти распоредени во шема „осум фигури“, со вградена ЛЕД во секој сегмент. Сегментните LED диоди може да се осветлуваат поединечно, така што која било од 128-те обрасци може да се прикаже на цифра со осветлување на одредени LED сегменти и оставање на другите темни. Од овие 128 можни обрасци, најкорисни се десетте што одговараат на децималните цифри.
Заедничките катодни сигнали се достапни како шест влезни сигнали за „овозможување цифри“ на трите 2-цифрени дисплеи. Анодите на слични сегменти на сите шест цифри се поврзани во седум јазли на колото означени со АА преку АГ (така, на пр.ampле, шесте „D“ аноди од шесте цифри се групирани заедно во едно коло јазол наречено „AD“). Овие седум анодни сигнали се достапни како влезови на 2-цифрените дисплеи. Оваа шема за поврзување на сигналот создава мултиплексиран дисплеј, каде што анодните сигнали се заеднички за сите цифри, но тие можат само да ги осветлат сегментите на цифрата чијшто е поставен соодветен катоден сигнал.

Може да се користи коло за контролер на екранот за скенирање за да се прикаже двоцифрен број на секој дисплеј. Ова коло ги придвижува катодните сигнали и соодветните шеми на анодата на секоја цифра во повторлива, континуирана сукцесија, со брзина на ажурирање што е побрза од одговорот на човечкото око. Секоја цифра е осветлена само една шестина од времето, но бидејќи окото не може да го забележи затемнувањето на цифрата пред повторно да се осветли, цифрата се појавува постојано осветлена. Ако стапката на ажурирање (или „освежување“) е забавена до дадена точка (околу 45 херци), тогаш повеќето луѓе ќе почнат да го гледаат треперењето на екранот.
Со цел секоја од шесте цифри да изгледа светло и постојано осветлено, секоја цифра треба да се вози еднаш на секои 1 до 16 ms (за фреквенција на освежување од 1 KHz до 60 Hz). За прampТака, во шемата за освежување од 60 Hz, целиот дисплеј ќе се освежува еднаш на секои 16 ms, а секоја цифра ќе биде осветлена за 1/6 од циклусот на освежување, или 2.67 ms. Контролорот мора да увери дека е присутен точниот шаблон на анодата кога се придвижува соодветниот катоден сигнал. За да се илустрира процесот, ако Cat1 е наведена додека се наметнати AB и AC, тогаш ќе се прикаже „1“ во цифрата позиција 1. Потоа, ако Cat2 е наведена додека се наметнати AA, AB и AC, тогаш ќе се прикаже „7“ во цифрената позиција 2. 1 ms во бескрајно едноподруго, на екранот ќе се прикаже „8“. Еден поранешенampдијаграмот за тајминг за двоцифрен контролер е прикажан подолу.

Бројачи за проширување
Плочката Anvyl има 2×20 пински конектор и седум 12-пински Pmod порти. Pmod портите се женски конектори со правоаголни 2×6, 100 милји кои работат со стандардни заглавија од 2×6 пинови достапни од различни дистрибутери на каталози. Секоја 12-пинска Pmod порта обезбедува два 3.3V VCC сигнали (пинови 6 и 12), два заземјувачки сигнали (пинови 5 и 11) и осум логички сигнали. VCC и заземјувачките пинови можат да испорачаат струја до 1А. Податочните сигнали на Pmod не се совпаднати парови, и тие се насочуваат со користење на најдобро достапни патеки без контрола на импедансата или совпаѓање одложено. Digilent произведува голема колекција на додатоци за Pmod што можат да се прикачат на Pmod портите. Имаме сет на препорачани Pmod за Anvyl наречени „Anvyl Pmod Pack“.

Конекторот за проширување со 40 пинови има 32 влезни/излезни сигнали кои се споделени со Pmods JD, JE, JF и JG. Обезбедува и GND, VCC3V3 и VCC5V0 врски.

Пмод ЈА	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
ЈА1: АА18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
ЈА2: АА16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: V9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	JE3: Y8	JF3: Y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	ЈЕ4: АА8	JF4: AA6	JG4: B18
ЈА7: АБ18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
ЈА8: АБ16	JB8: W14	JC8: Y11	JD8: R11	JE8: W9	JF8: Y6	JG8: A17
ЈА9: АБ15	JB9: T14	JC9: AA10	JD9: V11	JE9: Y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

Табела 2. Pmod pinout.

Авторски права Digilent, Inc. Сите права се задржани.
Другите споменати имиња на производи и компании може да бидат заштитни знаци на нивните соодветни сопственици.

Документи / ресурси

DIGILENT Anvyl FPGA плоча [pdf] Упатство за користење XC6SLX45-CSG484-3, Anvyl FPGA плоча, Anvyl FPGA, плоча

Референци

• Упатство за употреба