ຄູ່ມືຜູ້ໃຊ້ DIGILENT Anvyl FPGA Board

ເນື້ອໃນ ເຊື່ອງ

1 ກະດານ DIGILENT Anvyl FPGA

2 ຂໍ້ມູນຜະລິດຕະພັນ

3 ຄໍາແນະນໍາການນໍາໃຊ້ຜະລິດຕະພັນ

8 ເອກະສານ / ຊັບພະຍາກອນ

8.1 ເອກະສານອ້າງອີງ

9 ກະທູ້ທີ່ກ່ຽວຂ້ອງ

ກະດານ DIGILENT Anvyl FPGA

ຂໍ້ມູນຜະລິດຕະພັນ

ກະດານ AnvylTM FPGA ແມ່ນກະດານເຫດຜົນທີ່ມີປະສິດທິພາບສູງທີ່ຖືກປັບປຸງໃຫ້ເຫມາະສົມສໍາລັບການນໍາໃຊ້ກັບ Spartan-6 LX45 FPGA. ມັນສະຫນອງຄຸນນະສົມບັດຕ່າງໆລວມທັງ 6,822 slices, 2.1Mbits ຂອງ RAM ຕັນໄວ, tiles ໂມງກັບ DCMs ແລະ PLLs, slices DSP, ແລະຄວາມໄວໂມງຂອງ 500MHz+. ກະດານຍັງມາພ້ອມກັບຄໍເລັກຊັນທີ່ສົມບູນຂອງ IP ສະຫນັບສະຫນູນກະດານແລະການອອກແບບການອ້າງອິງ, ເຊັ່ນດຽວກັນກັບການເກັບກໍາຂະຫນາດໃຫຍ່ຂອງກະດານ add-on ທີ່ມີຢູ່ໃນ Digilent. webເວັບໄຊ.

ຄຸນນະສົມບັດຂອງຄະນະກໍາມະ AnvylTM FPGA ປະກອບມີທາງເລືອກໃນການຕັ້ງຄ່າ FPGA, ຄວາມຕ້ອງການການສະຫນອງພະລັງງານ, ແລະຄວາມເຂົ້າກັນໄດ້ກັບລະບົບ Adept ສໍາລັບການຂຽນໂປລແກລມງ່າຍ.

ການຕັ້ງຄ່າ FPGA:
ກະດານ Anvyl ມີ jumper ຮູບແບບ on-board (JP2) ທີ່ອະນຸຍາດໃຫ້ທ່ານເລືອກລະຫວ່າງ JTAGໂຫມດການຂຽນໂປຼແກຼມ / USB ແລະ ROM. ຖ້າ JP2 ບໍ່ໄດ້ຖືກໂຫລດ, FPGA ຈະຕັ້ງຄ່າຕົວມັນເອງໂດຍອັດຕະໂນມັດຈາກ ROM. ຖ້າ JP2 ຖືກໂຫລດ, FPGA ຈະບໍ່ເຮັດວຽກຫຼັງຈາກເປີດເຄື່ອງຈົນກ່ວາການຕັ້ງຄ່າຈາກ J.TAG ຫຼືພອດການຂຽນໂປລແກລມ Serial (USB memory stick).

ທັງ Digilent ແລະ Xilinx ໃຫ້ຊອບແວສໍາລັບການດໍາເນີນໂຄງການ FPGA ແລະ SPI ROM. ການຂຽນໂປລແກລມ files ຖືກເກັບໄວ້ພາຍໃນ FPGA ໃນເຊລຫນ່ວຍຄວາມຈໍາທີ່ອີງໃສ່ SRAM. ຂໍ້ມູນນີ້ກຳນົດຟັງຊັນທາງໂລຈິດຂອງ FPGA ແລະການເຊື່ອມຕໍ່ວົງຈອນ ແລະຍັງຖືກຕ້ອງຈົນກ່ວາຈະລົບລ້າງໂດຍການເອົາໄຟອອກ, ຢືນຢັນການປ້ອນຂໍ້ມູນ PROG_B, ຫຼືຂຽນທັບໂດຍການຕັ້ງຄ່າໃໝ່. file.

FPGA ຍັງສາມາດຖືກຕັ້ງໂປຣແກມຈາກແຜ່ນຄວາມຈຳທີ່ມີຮູບແບບ FAT ຕິດກັບພອດ USB-HID HOST (J14) ຖ້າໄມ້ມີການຕັ້ງຄ່າ .bit ດຽວ. file ໃນໄດເລກະທໍລີຮາກ, JP2 ໄດ້ຖືກໂຫລດ, ແລະພະລັງງານຂອງກະດານແມ່ນຮອບວຽນ. FPGA ຈະປະຕິເສດອັດຕະໂນມັດໃດໆ .bit files ທີ່ບໍ່ໄດ້ສ້າງຂຶ້ນສໍາລັບ FPGA ທີ່ເຫມາະສົມ.

ເຄື່ອງໃຊ້ໄຟຟ້າ:
ກະດານ Anvyl ຕ້ອງການແຫຼ່ງພະລັງງານພາຍນອກ 5V, 4A ຫຼືໃຫຍ່ກວ່າທີ່ມີຈຸດບວກສູນກາງ, ເສັ້ນຜ່າສູນກາງພາຍໃນ 2.1 ມມ. ການສະຫນອງພະລັງງານທີ່ເຫມາະສົມແມ່ນສະຫນອງໃຫ້ເປັນສ່ວນຫນຶ່ງຂອງຊຸດ Anvyl. ສະບັບtage ວົງຈອນຄວບຄຸມຈາກອຸປະກອນ Analog ສ້າງການສະຫນອງ 3.3V, 1.8V, ແລະ 1.2V ທີ່ຕ້ອງການຈາກການສະຫນອງ 5V ຕົ້ນຕໍ. ໄຟ LED ທີ່ກຳລັງດີ (LD19) ຊີ້ບອກວ່າອຸປະກອນທັງໝົດເຮັດວຽກເປັນປົກກະຕິ.

ຮາວໄຟທີ່ແຕກຕ່າງກັນຢູ່ໃນກະດານສະຫນອງພະລັງງານໃຫ້ກັບອົງປະກອບຕ່າງໆເຊັ່ນ: ຕົວເຊື່ອມຕໍ່ USB-HID, TFT touchscreen controller, HDMI, ຕົວເຊື່ອມຕໍ່ການຂະຫຍາຍ, SRAM, Ethernet PHY I/O, USB-HID controllers, FPGA I/O, oscillators, SPI Flash , ຕົວແປງສັນຍານສຽງ, ຈໍສະແດງຜົນ TFT, ຈໍສະແດງຜົນ OLED, GPIO, ແລະ Pmods.

ລະບົບ Adept:
Adept ແມ່ນລະບົບຊອບແວທີ່ສະຫນອງການໂຕ້ຕອບການຕັ້ງຄ່າທີ່ງ່າຍດາຍສໍາລັບການດໍາເນີນໂຄງການກະດານ Anvyl. ເພື່ອດໍາເນີນໂຄງການກະດານ Anvyl ໂດຍໃຊ້ Adept, ທ່ານຈໍາເປັນຕ້ອງຕັ້ງກະດານແລະເລີ່ມຕົ້ນຊອບແວ.

ຄໍາແນະນໍາການນໍາໃຊ້ຜະລິດຕະພັນ

ໃຫ້ແນ່ໃຈວ່າກະດານ Anvyl ຖືກປິດ.
ຖ້າທ່ານຕ້ອງການກໍາຫນົດຄ່າ FPGA ຈາກ ROM, ໃຫ້ແນ່ໃຈວ່າ on-board jumper (JP2) ບໍ່ໄດ້ໂຫລດ. ຖ້າທ່ານຕ້ອງການຕັ້ງຄ່າ FPGA ຈາກ JTAG ຫຼື USB, ໂຫຼດ JP2.

ຖ້າທ່ານຕ້ອງການຂຽນໂປຣແກຣມ FPGA ຈາກ memory stick, ໃຫ້ແນ່ໃຈວ່າມັນຖືກຟໍແມັດ FAT ແລະປະກອບດ້ວຍການຕັ້ງຄ່າ .bit ດຽວ. fileຢູ່ໃນລະບົບຮາກ.
ເຊື່ອມຕໍ່ການສະຫນອງພະລັງງານພາຍນອກທີ່ມີຈຸດບວກສູນກາງ, ເສັ້ນຜ່າສູນກາງ 2.1mminternal plug coax ເພື່ອສະຫນອງແຫຼ່ງພະລັງງານທີ່ຕ້ອງການ 5V, 4A ຫຼືຫຼາຍກວ່ານັ້ນ.

ເມື່ອສາຍໄຟເຊື່ອມຕໍ່ແລ້ວ, ໄຟ LED ທີ່ດີ (LD19) ຄວນຊີ້ບອກວ່າອຸປະກອນທັງໝົດເຮັດວຽກເປັນປົກກະຕິ.
ຖ້າໃຊ້ Adept System ສໍາລັບການຂຽນໂປລແກລມ, ຕັ້ງຄ່າກະດານ Anvyl ແລະເລີ່ມຕົ້ນຊອບແວຕາມເອກະສານ Adept.

ປະຕິບັດຕາມຄໍາແນະນໍາການຂຽນໂປລແກລມສະເພາະໂດຍ Digilent ຫຼື Xilinx ເພື່ອດໍາເນີນໂຄງການ FPGA ໂດຍໃຊ້ JTAG, USB, ຫຼືວິທີການ ROM.
ອ້າງອີງໃສ່ເອກະສານເພີ່ມເຕີມ ແລະຊັບພະຍາກອນທີ່ມີຢູ່ໃນ Digilent webເວັບໄຊສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການນໍາໃຊ້ຄຸນນະສົມບັດຂອງຄະນະກໍາມະການແລະຄວາມເຂົ້າກັນໄດ້ກັບກະດານ add-on.

ເກີນview

ແພລະຕະຟອມການພັດທະນາ Anvyl FPGA ເປັນແພລະຕະຟອມການພັດທະນາວົງຈອນດິຈິຕອນທີ່ສົມບູນ, ພ້ອມທີ່ຈະໃຊ້ໂດຍອີງໃສ່ລະດັບຄວາມໄວ -3 Xilinx Spartan-6 LX45 FPGA. FPGA ຂະຫນາດໃຫຍ່, ພ້ອມກັບ 100-mbps Ethernet, HDMI Video, ຫນ່ວຍຄວາມຈໍາ 128MB DDR2, 4.3 ນິ້ວ LED backlit LCD touchscreen, 128 × 32 pixels OLED display, 630 tie-point breadboard, ຫຼາຍ USB HID controllers, ແລະ I2S audio codec, ເຮັດໃຫ້ Anvyl ເປັນເວທີການຮຽນຮູ້ FP ທີ່ເຫມາະສົມສໍາລັບໂຮງງານຜະລິດ FP ທີ່ເຫມາະສົມ. MicroBlaze ຂອງ Xilinx. Anvyl ແມ່ນເຂົ້າກັນໄດ້ກັບທຸກເຄື່ອງມື Xilinx CAD, ລວມທັງ ChipScope, EDK, ແລະ ISE ຟຣີ. WebPACK™, ດັ່ງນັ້ນການອອກແບບສາມາດສໍາເລັດໂດຍບໍ່ມີຄ່າໃຊ້ຈ່າຍເພີ່ມເຕີມ. ຂະຫນາດກະດານແມ່ນ 27.5cm x 21cm.

Spartan-6 LX45 ຖືກປັບປຸງໃຫ້ເໝາະສົມກັບເຫດຜົນປະສິດທິພາບສູງ ແລະຂໍ້ສະເໜີ:

6,822 ຕ່ອນ, ແຕ່ລະອັນມີສີ່ input LUTs ແລະແປດ flip-flops
2.1Mbits ຂອງ RAM ຕັນໄວ

ກະເບື້ອງສີ່ໂມງ (ແປດ DCMs ແລະສີ່ PLLs)
58 ປ່ຽງ DSP

500MHz+ ຄວາມໄວໂມງ

ຄໍເລັກຊັນທີ່ສົມບູນຂອງ IP ສະຫນັບສະຫນູນກະດານແລະການອອກແບບການອ້າງອິງ, ແລະຊຸດໃຫຍ່ຂອງກະດານ add-on ແມ່ນມີຢູ່ໃນ Digilent webເວັບໄຊ. ເບິ່ງໜ້າ Anvyl ຢູ່ www.digilentinc.com ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ.

ຄຸນນະສົມບັດປະກອບມີ:

Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
128MB DDR2 SDRAM

2MB SRAM
16MB QSPI FLASH ສໍາລັບການຕັ້ງຄ່າແລະການເກັບຮັກສາຂໍ້ມູນ

10/100 ອີເທີເນັດ PHY
HDMI ວິດີໂອອອກ
ພອດ VGA 12-ບິດ
ຈໍ LCD LED backlit ຂະໜາດກວ້າງ 4.3 ນິ້ວ
128×32 pixels 0.9 ນິ້ວ WiseChip/Univision UG-23832HSWEG04 OLED ຈໍສະແດງຜົນກາຟິກ
ຈໍສະແດງຜົນ LED ສາມສອງຕົວເລກ Seven Segment
ຕົວແປງສັນຍານສຽງ I2S ພ້ອມສາຍເຂົ້າ, ສາຍອອກ, ໄມ ແລະຫູຟັງ
100MHz Crystal Oscillator
ຜອດ USB2 ເທິງເຄື່ອງສຳລັບການຂຽນໂປຣແກຣມ ແລະອຸປະກອນ USB-HID (ສຳລັບເມົາສ໌/ຄີບອດ)
Digilent USB-JTAG ວົງຈອນທີ່ມີຟັງຊັນ USB-UART
ປຸ່ມກົດທີ່ມີປ້າຍກຳກັບ 16 ອັນ (0-F)
GPIO: 14 LEDs (10 ສີແດງ, 2 ສີເຫຼືອງ, 2 ສີຂຽວ), 8 ສະຫຼັບສະຫວິດ, 8 ສະວິດ DIP ໃນ 2 ກຸ່ມແລະ 4 ປຸ່ມກົດ.
breadboard ມີ 10 Digital I/O's
32 I/O's routed to 40-pin expansion connector (I/O's are shared with Pmod ports)
ເຈັດພອດ Pmod 12-pin ທີ່ມີ 56 I/O ທັງໝົດ
ຈັດສົ່ງດ້ວຍສາຍໄຟ 20W ແລະສາຍ USB

ການຕັ້ງຄ່າ FPGA

ຫຼັງຈາກເປີດ, FPGA ໃນກະດານ Anvyl ຕ້ອງໄດ້ຮັບການຕັ້ງຄ່າ (ຫຼືຕັ້ງໂຄງການ) ກ່ອນທີ່ມັນຈະປະຕິບັດຫນ້າໃດໆ. FPGA ສາມາດຕັ້ງຄ່າໄດ້ສາມວິທີ: PC ສາມາດໃຊ້ Digilent USB-JTAG ວົງຈອນ (ພອດ J12, ປ້າຍຊື່ “PROG”) ເພື່ອຕັ້ງໂປຣແກຣມ FPGA ເວລາໃດກໍໄດ້ເປີດເຄື່ອງ, ການຕັ້ງຄ່າ file ເກັບຮັກສາໄວ້ໃນ onboard SPI Flash ROM ສາມາດຖືກໂອນອັດຕະໂນມັດໄປຫາ FPGA ໃນເວລາເປີດເຄື່ອງ, ຫຼືການຂຽນໂປຼແກຼມ. file ສາມາດໄດ້ຮັບການໂອນຈາກແຜ່ນຫນ່ວຍຄວາມຈໍາ USB ໄປຫາພອດ USB HID ທີ່ມີປ້າຍຊື່ “Host” (J14).
ຕົວ jumper ໂໝດ on-board (JP2) ເລືອກລະຫວ່າງ JTAGໂຫມດການຂຽນໂປຼແກຼມ / USB ແລະ ROM. ຖ້າ JP2 ບໍ່ໄດ້ຖືກໂຫລດ, FPGA ຈະຕັ້ງຄ່າຕົວມັນເອງໂດຍອັດຕະໂນມັດຈາກ ROM. ຖ້າ JP2 ຖືກໂຫລດ, FPGA ຈະບໍ່ເຮັດວຽກຫຼັງຈາກເປີດເຄື່ອງຈົນກ່ວາການຕັ້ງຄ່າຈາກ J.TAG ຫຼືພອດການຂຽນໂປລແກລມ Serial (USB memory stick).
ທັງ Digilent ແລະ Xilinx ແຈກຢາຍຊອບແວໄດ້ຢ່າງບໍ່ເສຍຄ່າທີ່ສາມາດຖືກນໍາໃຊ້ເພື່ອດໍາເນີນໂຄງການ FPGA ແລະ SPI ROM. ການຂຽນໂປລແກລມ files ຖືກເກັບໄວ້ພາຍໃນ FPGA ໃນເຊລຫນ່ວຍຄວາມຈໍາທີ່ອີງໃສ່ SRAM. ຂໍ້ມູນນີ້ກຳນົດຟັງຊັນທາງເຫດຜົນຂອງ FPGA ແລະການເຊື່ອມຕໍ່ວົງຈອນ, ແລະມັນຍັງຄົງຖືກຕ້ອງຈົນກ່ວາມັນຖືກລຶບໂດຍການຖອດພະລັງງານ, ຢືນຢັນການປ້ອນຂໍ້ມູນ PROG_B, ຫຼືຈົນກ່ວາມັນຖືກຂຽນທັບໂດຍການຕັ້ງຄ່າໃຫມ່. file.
ການຕັ້ງຄ່າ FPGA files ໂອນຜ່ານ JTAG ພອດ ແລະຈາກແຜ່ນ USB ໃຊ້ .bit file ປະເພດ, ແລະການຂຽນໂປລແກລມ SPI fileໃຊ້ .mcs file ປະເພດ. ISE ຂອງ Xilinx Webຊອບແວ Pack ແລະ EDK ສາມາດສ້າງ .bit files ຈາກ VHDL, Verilog, ຫຼືແຫຼ່ງທີ່ອີງໃສ່ schematic files (EDK ແມ່ນໃຊ້ສໍາລັບການອອກແບບທີ່ຝັງຢູ່ໃນໂປເຊດເຊີ MicroBlaze™). ຄັ້ງໜຶ່ງ .bit file ໄດ້ຖືກສ້າງຂື້ນ, FPGA ຂອງ Anvyl ສາມາດຖືກຕັ້ງໂຄງການກັບມັນຜ່ານ USB-JTAG ວົງຈອນ (ພອດ J12) ໂດຍໃຊ້ຊອບແວ Adept ຂອງ Digilent ຫຼືຊອບແວ iMPACT ຂອງ Xilinx. ເພື່ອສ້າງ .mcs file ຈາກ .bit file, ໃຊ້ PROM File ເຄື່ອງມືສ້າງພາຍໃນຊອຟແວ iMPACT ຂອງ Xilinx. The .mcs file ຫຼັງຈາກນັ້ນສາມາດຖືກດໍາເນີນໂຄງການກັບ SPI Flash ໂດຍໃຊ້ iMPACT.

ການສະຫນອງພະລັງງານ

ກະດານ Anvyl ຕ້ອງການແຫຼ່ງພະລັງງານພາຍນອກ 5V, 4A ຫຼືໃຫຍ່ກວ່າທີ່ມີຈຸດສູນກາງບວກ, ເສັ້ນຜ່າສູນກາງພາຍໃນ 2.1 ມມ (ການສະຫນອງທີ່ເຫມາະສົມແມ່ນສະຫນອງໃຫ້ເປັນສ່ວນຫນຶ່ງຂອງຊຸດ Anvyl). ສະບັບtage ວົງຈອນຄວບຄຸມຈາກອຸປະກອນ Analog ສ້າງການສະຫນອງ 3.3V, 1.8V ແລະ 1.2V ທີ່ຕ້ອງການຈາກການສະຫນອງຕົ້ນຕໍ 5V. ໄຟ LED ທີ່ດີ (LD19), ຂັບເຄື່ອນໂດຍສາຍ OR ຂອງຜົນຜະລິດພະລັງງານທີ່ດີທັງຫມົດໃນອຸປະກອນສະຫນອງ, ຊີ້ໃຫ້ເຫັນວ່າອຸປະກອນການສະຫນອງທັງຫມົດເຮັດວຽກເປັນປົກກະຕິ. ອຸປະກອນຕໍ່ໄປນີ້ແມ່ນມີຢູ່ໃນແຕ່ລະລົດໄຟ:

5V: ຕົວເຊື່ອມຕໍ່ USB-HID, TFT touchscreen controller, HDMI, ແລະຕົວເຊື່ອມຕໍ່ການຂະຫຍາຍ

3.3V : SRAM, Ethernet PHY I/O, USB-HID controllers, FPGA I/O, oscillators, SPI Flash, Audio codec, TFT display, OLED display, GPIO, Pmods, and expansion connector
1.8V : DDR2, USB-JTAG/USB-UART controller, FPGA I/O, ແລະ GPIO
1.2V: ຫຼັກ FPGA ແລະ Ethernet PHY core

ລະບົບ Adept
Adept ມີການໂຕ້ຕອບການຕັ້ງຄ່າທີ່ງ່າຍດາຍ. ເພື່ອດໍາເນີນໂຄງການກະດານ Anvyl ໂດຍໃຊ້ Adept, ທໍາອິດຕັ້ງກະດານແລະເລີ່ມຕົ້ນຊອບແວ:

ສຽບໃສ່ແລະຄັດຕິດອຸປະກອນສະຫນອງພະລັງງານ
ສຽບສາຍ USB ໃສ່ PC ແລະໃສ່ພອດ USB PROG ເທິງກະດານ

ເລີ່ມຊອບແວ Adept
ເປີດສະວິດໄຟຂອງ Anvyl
ລໍຖ້າ FPGA ໄດ້ຮັບການຍອມຮັບ

ໃຊ້ຟັງຊັນທ່ອງເວັບເພື່ອເຊື່ອມໂຍງ .bit ທີ່ຕ້ອງການ file ດ້ວຍ FPGA, ແລະຄລິກໃສ່ປຸ່ມໂຄງການ. ການຕັ້ງຄ່າ file ຈະຖືກສົ່ງໄປຫາ FPGA, ແລະກ່ອງໂຕ້ຕອບຈະຊີ້ບອກວ່າການຂຽນໂປຼແກຼມປະສົບຜົນສໍາເລັດຫຼືບໍ່. ການຕັ້ງຄ່າ "ເຮັດແລ້ວ" LED ຈະສະຫວ່າງຂຶ້ນຫຼັງຈາກ FPGA ໄດ້ຖືກຕັ້ງຄ່າຢ່າງສໍາເລັດຜົນ. ກ່ອນທີ່ຈະເລີ່ມຕົ້ນລໍາດັບການຂຽນໂປລແກລມ, Adept ໃຫ້ແນ່ໃຈວ່າການຕັ້ງຄ່າໃດໆທີ່ເລືອກ files ມີລະຫັດ FPGA ID ທີ່ຖືກຕ້ອງ - ນີ້ປ້ອງກັນບໍ່ໃຫ້ .bit ບໍ່ຖືກຕ້ອງ files ຈາກການຖືກສົ່ງໄປຫາ FPGA. ນອກເໜືອໄປຈາກແຖບນຳທາງ ແລະປຸ່ມທ່ອງເວັບ ແລະໂປຣແກມ, ການໂຕ້ຕອບການຕັ້ງຄ່າໃຫ້ປຸ່ມ Initialize Chain, ໜ້າຈໍຄອນໂຊນ ແລະແຖບສະຖານະ. ປຸ່ມ Initialize Chain ແມ່ນເປັນປະໂຫຍດຖ້າການສື່ສານ USB ກັບກະດານຖືກຂັດຈັງຫວະ. ໜ້າຈໍຄອນໂຊນສະແດງສະຖານະປັດຈຸບັນ, ແລະແຖບສະຖານະສະແດງໃຫ້ເຫັນຄວາມຄືບໜ້າໃນເວລາຈິງເມື່ອດາວໂຫຼດການຕັ້ງຄ່າ file.

ຫນ່ວຍຄວາມຈໍາ DDR2
ຊິບໜ່ວຍຄວາມຈຳ 1Gbit DDR2 ອັນດຽວແມ່ນຂັບເຄື່ອນຈາກຕົວຄວບຄຸມຄວາມຊົງຈຳໃນ Spartan-6 FGPA. ອຸປະກອນ DDR2, MT47H64M16HR-25E ຫຼືທຽບເທົ່າ, ສະໜອງລົດເມ 16-ບິດ ແລະ 64 ລ້ານສະຖານທີ່. ກະດານ Anvyl ໄດ້ຖືກທົດສອບສໍາລັບການປະຕິບັດງານ DDR2 ໃນອັດຕາຂໍ້ມູນເຖິງ 800MHz. ການໂຕ້ຕອບ DDR2 ປະຕິບັດຕາມຄໍາແນະນໍາ pin-out ແລະເສັ້ນທາງທີ່ລະບຸໄວ້ໃນຄູ່ມືຜູ້ໃຊ້ Xilinx Memory Interface Generator (MIG). ການໂຕ້ຕອບສະຫນັບສະຫນູນສັນຍານ SSTL18, ແລະທີ່ຢູ່, ຂໍ້ມູນ, ໂມງ, ແລະສັນຍານການຄວບຄຸມທັງຫມົດແມ່ນກົງກັນກັບຄວາມລ່າຊ້າແລະຄວບຄຸມ impedance. ສອງຄູ່ສັນຍານໂມງ DDR2 ທີ່ກົງກັນດີແມ່ນໄດ້ຖືກສະຫນອງໃຫ້ເພື່ອໃຫ້ DDR ສາມາດຖືກຂັບເຄື່ອນດ້ວຍໂມງ skew ຕ່ໍາຈາກ FPGA.

ຫນ່ວຍຄວາມຈໍາ Flash
ກະດານ Anvyl ໃຊ້ອຸປະກອນຫນ່ວຍຄວາມຈໍາ flash 128Mbit Numonyx N25Q128 Serial (ຈັດເປັນ 16Mbit ໂດຍ 8) ສໍາລັບການເກັບຮັກສາທີ່ບໍ່ປ່ຽນແປງຂອງການຕັ້ງຄ່າ FPGA. files. SPI Flash ສາມາດຖືກຕັ້ງໂຄງການດ້ວຍ .mcs file ການນໍາໃຊ້ຊອບແວ iMPACT. ການຕັ້ງຄ່າ FPGA file ຕ້ອງການຫນ້ອຍກວ່າ 12Mbits, ເຊິ່ງເຮັດໃຫ້ 116Mbits ສາມາດໃຊ້ໄດ້ສໍາລັບຂໍ້ມູນຜູ້ໃຊ້. ຂໍ້ມູນສາມາດໄດ້ຮັບການໂອນໄປແລະຈາກ PC ກັບ / ຈາກອຸປະກອນ flash ໄດ້ໂດຍການຄໍາຮ້ອງສະຫມັກຜູ້ໃຊ້, ຫຼືໂດຍອຸປະກອນທີ່ສ້າງຂຶ້ນໃນ iMPACT PROM file ຊອບແວການຜະລິດ. ການອອກແບບຂອງຜູ້ໃຊ້ທີ່ມີໂຄງການເຂົ້າໄປໃນ FPGA ຍັງສາມາດໂອນຂໍ້ມູນໄປຫາແລະຈາກແຟດໄດ້.
ໂຄງການທົດສອບ / ການສາທິດຂອງກະດານຖືກໂຫລດເຂົ້າໄປໃນ SPI Flash ໃນລະຫວ່າງການຜະລິດ.

ອີເທີເນັດ PHY
ກະດານ Anvyl ປະກອບມີ SMSC 10/100 mbps PHY (LAN8720A-CP-TR) ຈັບຄູ່ກັບຕົວເຊື່ອມຕໍ່ Halo HFJ11-2450E RJ-45. PHY ແມ່ນເຊື່ອມຕໍ່ກັບ FPGA ໂດຍໃຊ້ການຕັ້ງຄ່າ RMII. ມັນຖືກຕັ້ງຄ່າໃຫ້ບູດເຂົ້າໄປໃນໂໝດ “All Capable, with Auto Negotiation Enabled” ໃນເວລາເປີດເຄື່ອງ. ແຜ່ນຂໍ້ມູນສໍາລັບ SMSC PHY ແມ່ນມີໃຫ້ຈາກ SMSC webເວັບໄຊ.

HDMI Output
ກະດານ Anvyl ປະກອບມີຊ່ອງສຽບ HDMI ທີ່ບໍ່ຖືກແກ້ໄຂ. ພອດທີ່ບໍ່ມີການບູດໃຊ້ຕົວເຊື່ອມຕໍ່ HDMI ປະເພດ A. ເນື່ອງຈາກລະບົບ HDMI ແລະ DVI ໃຊ້ມາດຕະຖານການສົ່ງສັນຍານ TMDS ດຽວກັນ, ອະແດບເຕີແບບງ່າຍໆ (ມີຢູ່ໃນຮ້ານຂາຍເຄື່ອງເອເລັກໂຕຼນິກສ່ວນໃຫຍ່) ສາມາດໃຊ້ເພື່ອຂັບຕົວເຊື່ອມຕໍ່ DVI ຈາກພອດຜົນຜະລິດ HDMI. ໂຕເຊື່ອມຕໍ່ HDMI ບໍ່ລວມເອົາສັນຍານ VGA, ດັ່ງນັ້ນຈໍສະແດງຜົນອະນາລັອກບໍ່ສາມາດຂັບເຄື່ອນໄດ້.
ຕົວເຊື່ອມຕໍ່ HDMI 19-pin ປະກອບມີສີ່ຊ່ອງຂໍ້ມູນທີ່ແຕກຕ່າງກັນ, ການເຊື່ອມຕໍ່ GND ຫ້າອັນ, ລົດເມສາຍດຽວ Consumer Electronics Control (CEC), ລົດເມສອງສາຍສະແດງຂໍ້ມູນ (DDC) bus ທີ່ຈໍາເປັນເປັນລົດເມ I2C, ກວດຫາປລັກສຽບຮ້ອນ. ສັນຍານ (HPD), ສັນຍານ 5V ທີ່ສາມາດສົ່ງໄດ້ເຖິງ 50mA, ແລະຫນຶ່ງທີ່ສະຫງວນ (RES) pin. ຂອງເຫຼົ່ານີ້, ຊ່ອງທາງຂໍ້ມູນທີ່ແຕກຕ່າງກັນ, ລົດເມ I2C, ແລະ CEC ແມ່ນເຊື່ອມຕໍ່ກັບ FPGA.

VGA
Anvyl ສະຫນອງການໂຕ້ຕອບ VGA 12bit ເຊິ່ງອະນຸຍາດໃຫ້ເຖິງ 4096 ສີທີ່ສະແດງຢູ່ໃນ Monitor VGA ມາດຕະຖານ. ຫ້າສັນຍານ VGA ມາດຕະຖານສີແດງ, ສີຂຽວ, ສີຟ້າ, Horizontal Sync (HS), ແລະ Vertical Sync (VS) ຖືກສົ່ງໂດຍກົງຈາກ FPGA ໄປຫາຕົວເຊື່ອມຕໍ່ VGA. ມີສີ່ສັນຍານທີ່ສົ່ງຈາກ FPGA ສໍາລັບແຕ່ລະສັນຍານສີ VGA ມາດຕະຖານສົ່ງຜົນໃຫ້ລະບົບວິດີໂອທີ່ສາມາດຜະລິດສີ 4,096. ແຕ່ລະສັນຍານເຫຼົ່ານີ້ມີຕົວຕ້ານທານຊຸດທີ່ເມື່ອລວມເຂົ້າກັນໃນວົງຈອນ, ປະກອບເປັນຕົວແບ່ງທີ່ມີຄວາມຕ້ານທານການຢຸດເຊົາ 75-ohm ຂອງຈໍສະແດງຜົນ VGA. ວົງຈອນງ່າຍໆເຫຼົ່ານີ້ຮັບປະກັນວ່າສັນຍານວິດີໂອບໍ່ສາມາດເກີນປະລິມານສູງສຸດທີ່ລະບຸ VGA ໄດ້tage, ແລະສົ່ງຜົນໃຫ້ສັນຍານສີທີ່ທັງຢູ່ໃນ (.7V), ເຕັມປິດ (0V) ຫຼືບາງບ່ອນໃນລະຫວ່າງ.

ຮູບ 2. ການໂຕ້ຕອບ VGA.

ຮູບທີ 3. ຕົວເຊື່ອມຕໍ່ HD DB-15, ຮູບແບບຂຸມ PCB, ການມອບໝາຍເຂັມຂັດ, ແລະການສ້າງແຜນທີ່ສີ-ສັນຍານ.

ຈໍສະແດງຜົນ VGA ທີ່ອີງໃສ່ CRT ampລຳແສງເອເລັກໂຕຣນິກເຄື່ອນທີ່ແບບ litude-modulated (ຫຼື rays cathode) ເພື່ອສະແດງຂໍ້ມູນໃນໜ້າຈໍທີ່ເຄືອບ phosphor. ຈໍສະແດງຜົນ LCD ໃຊ້ array ຂອງ switches ທີ່ສາມາດບັງຄັບ voltage ໃນທົ່ວຈໍານວນຂະຫນາດນ້ອຍຂອງໄປເຊຍກັນຂອງແຫຼວ, ດັ່ງນັ້ນການປ່ຽນແປງການອະນຸຍາດແສງສະຫວ່າງຜ່ານໄປເຊຍກັນບົນພື້ນຖານ pixel-by-pixel. ເຖິງແມ່ນວ່າຄໍາອະທິບາຍຕໍ່ໄປນີ້ຖືກຈໍາກັດຢູ່ໃນຈໍສະແດງຜົນ CRT, ຈໍ LCD ໄດ້ພັດທະນາເພື່ອນໍາໃຊ້ເວລາສັນຍານດຽວກັນກັບການສະແດງ CRT (ດັ່ງນັ້ນການສົນທະນາ "ສັນຍານ" ຂ້າງລຸ່ມນີ້ກ່ຽວຂ້ອງກັບທັງ CRTs ແລະ LCDs). ຈໍສະແດງຜົນ CRT ສີໃຊ້ສາມລໍາເອເລັກໂຕຣນິກ (ຫນຶ່ງສໍາລັບສີແດງ, ຫນຶ່ງສໍາລັບສີຟ້າ, ແລະສີຂຽວ) ເພື່ອ energize phosphor ທີ່ເຄືອບດ້ານໃນຂອງທ້າຍສະແດງຂອງທໍ່ cathode ray (ເບິ່ງຮູບ 1). ລຳແສງເອເລັກໂຕຣນິກອອກມາຈາກ “ປືນເອເລັກໂຕຣນິກ”, ເຊິ່ງແມ່ນ cathodes ທີ່ມີຄວາມຮ້ອນທີ່ມີຈຸດລະອຽດວາງໄວ້ຢູ່ໃກ້ໆກັບແຜ່ນຮູບວົງມົນທີ່ມີຄ່າບວກທີ່ເອີ້ນວ່າ “ຕາຂ່າຍໄຟຟ້າ”. ຜົນບັງຄັບໃຊ້ electrostatic imposed ໂດຍຕາຂ່າຍໄຟຟ້າດຶງຄີຫຼັງຂອງ electrons energized ຈາກ cathodes, ແລະຄີຫຼັງເຫຼົ່ານັ້ນໄດ້ຖືກປ້ອນໂດຍກະແສທີ່ໄຫຼເຂົ້າໄປໃນ cathodes ໄດ້. ຮັງອະນຸພາກເຫຼົ່ານີ້ໃນເບື້ອງຕົ້ນເລັ່ງໄປສູ່ຕາຂ່າຍໄຟຟ້າ, ແຕ່ໃນໄວໆນີ້ພວກມັນຕົກຢູ່ພາຍໃຕ້ອິດທິພົນຂອງຜົນບັງຄັບໃຊ້ໄຟຟ້າສະຖິດທີ່ໃຫຍ່ກວ່າທີ່ເປັນຜົນມາຈາກພື້ນຜິວຈໍສະແດງຜົນທີ່ເຄືອບ phosphor ທັງຫມົດຂອງ CRT ຖືກຄິດຄ່າເປັນ 20kV (ຫຼືຫຼາຍກວ່ານັ້ນ). ຄີຫຼັງແມ່ນໄດ້ສຸມໃສ່ການເປັນ beam ລະອຽດຍ້ອນວ່າເຂົາເຈົ້າຜ່ານສູນກາງຂອງຕາຂ່າຍໄຟຟ້າ, ແລະຫຼັງຈາກນັ້ນພວກເຂົາເຈົ້າເລັ່ງການສົ່ງຜົນກະທົບຕໍ່ຫນ້າດິນທີ່ເຄືອບ phosphor. ພື້ນຜິວ phosphor ສ່ອງສະຫວ່າງຢູ່ໃນຈຸດທີ່ມີຜົນກະທົບ, ແລະມັນຍັງສືບຕໍ່ສ່ອງແສງເປັນເວລາຫຼາຍຮ້ອຍໄມໂຄວິນາທີຫຼັງຈາກ beam ໄດ້ຖືກໂຍກຍ້າຍ. ກະແສໄຟຟ້າທີ່ໃຫຍ່ກວ່າເຂົ້າໄປໃນ cathode, phosphor ຈະສະຫວ່າງຂຶ້ນ.

ລະຫວ່າງຕາຂ່າຍໄຟຟ້າແລະຫນ້າຈໍສະແດງຜົນ, ລໍາອີເລັກໂທຣນິກຜ່ານຄໍຂອງ CRT ບ່ອນທີ່ສອງລວດຂອງລວດຜະລິດພາກສະຫນາມແມ່ເຫຼັກໄຟຟ້າ orthogonal. ເນື່ອງຈາກວ່າຄີຫຼັງ cathode ແມ່ນປະກອບດ້ວຍອະນຸພາກຄິດຄ່າທໍານຽມ
(ເອເລັກໂຕຣນິກ), ພວກເຂົາເຈົ້າສາມາດໄດ້ຮັບການ deflected ໂດຍສະຫນາມແມ່ເຫຼັກເຫຼົ່ານີ້. ຮູບແບບຄື້ນໃນປັດຈຸບັນແມ່ນຜ່ານວົງວຽນເພື່ອຜະລິດສະຫນາມແມ່ເຫຼັກທີ່ພົວພັນກັບຄີຫຼັງ cathode ແລະເຮັດໃຫ້ພວກເຂົາຜ່ານຫນ້າຈໍສະແດງໃນຮູບແບບ "raster", ຢຽດຕາມລວງນອນຈາກຊ້າຍໄປຂວາແລະຕັ້ງຈາກເທິງຫາລຸ່ມສຸດ. ໃນຂະນະທີ່ ray cathode ເຄື່ອນຍ້າຍຜ່ານຫນ້າດິນຂອງຈໍສະແດງຜົນ, ປະຈຸບັນທີ່ຖືກສົ່ງໄປຫາປືນເອເລັກໂຕຣນິກສາມາດເພີ່ມຂຶ້ນຫຼືຫຼຸດລົງເພື່ອປ່ຽນຄວາມສະຫວ່າງຂອງຈໍສະແດງຜົນຢູ່ທີ່ຈຸດຜົນກະທົບຂອງ ray cathode.

ໄລຍະເວລາຂອງລະບົບ VGA
ເວລາສັນຍານ VGA ຖືກລະບຸ, ເຜີຍແຜ່, ສະຫງວນລິຂະສິດ ແລະຂາຍໂດຍອົງການ VESA (www.vesa.org). ຂໍ້ມູນການຕັ້ງເວລາລະບົບ VGA ດັ່ງຕໍ່ໄປນີ້ແມ່ນສະຫນອງໃຫ້ເປັນ exampLe ຂອງວິທີການທີ່ຈໍ VGA ອາດຈະຖືກຂັບເຄື່ອນດ້ວຍຄວາມລະອຽດ 640 × 480. ສໍາລັບຂໍ້ມູນທີ່ຊັດເຈນກວ່າ, ຫຼືສໍາລັບຂໍ້ມູນກ່ຽວກັບຄວາມຖີ່ VGA ອື່ນໆ, ເບິ່ງເອກະສານທີ່ມີຢູ່ໃນ VESA webເວັບໄຊ.
ຂໍ້ມູນຈະຖືກສະແດງພຽງແຕ່ໃນເວລາທີ່ beam ກໍາລັງເຄື່ອນທີ່ "ໄປຂ້າງຫນ້າ" (ຊ້າຍໄປຂວາແລະເທິງລົງລຸ່ມ), ແລະບໍ່ແມ່ນໃນລະຫວ່າງເວລາທີ່ beam ຖືກປັບກັບຄືນໄປບ່ອນຊ້າຍຫຼືເທິງຂອງຈໍສະແດງຜົນ. ດັ່ງນັ້ນ, ເວລາການສະແດງຜົນທີ່ເປັນໄປໄດ້ຫຼາຍແມ່ນສູນເສຍໄປໃນໄລຍະເວລາ "ເປົ່າ" ເມື່ອ beam ຖືກປັບແລະສະຖຽນລະພາບເພື່ອເລີ່ມຕົ້ນການສະແດງຜົນທາງຂວາງຫຼືແນວຕັ້ງໃຫມ່. ຂະຫນາດຂອງ beams, ຄວາມຖີ່ທີ່ beam ສາມາດ traced ໃນທົ່ວຈໍສະແດງຜົນ, ແລະຄວາມຖີ່ຂອງ beam ເອເລັກໂຕຣນິກສາມາດ modulated ກໍານົດຄວາມລະອຽດຂອງຈໍສະແດງຜົນ. ຈໍສະແດງຜົນ VGA ທີ່ທັນສະໄຫມສາມາດຮອງຮັບຄວາມລະອຽດທີ່ແຕກຕ່າງກັນ, ແລະວົງຈອນຄວບຄຸມ VGA ກໍານົດຄວາມລະອຽດໂດຍການຜະລິດສັນຍານກໍານົດເວລາເພື່ອຄວບຄຸມຮູບແບບ raster. ຕົວຄວບຄຸມຕ້ອງຜະລິດ synchronizing pulses ຢູ່ທີ່ 3.3V (ຫຼື 5V) ເພື່ອກໍານົດຄວາມຖີ່ຂອງກະແສໄຟຟ້າທີ່ໄຫຼຜ່ານ coils deflection, ແລະມັນຕ້ອງຮັບປະກັນວ່າຂໍ້ມູນວິດີໂອຖືກນໍາໃຊ້ກັບປືນເອເລັກໂຕຣນິກໃນເວລາທີ່ຖືກຕ້ອງ. ການສະແດງວິດີໂອ raster ກໍານົດຈໍານວນ "ແຖວ" ທີ່ສອດຄ້ອງກັນກັບຈໍານວນການຖ່າຍທອດຕາມລວງນອນທີ່ cathode ເຮັດຜ່ານພື້ນທີ່ສະແດງ, ແລະຈໍານວນ "ຖັນ" ທີ່ສອດຄ້ອງກັບພື້ນທີ່ໃນແຕ່ລະແຖວທີ່ຖືກມອບຫມາຍໃຫ້ຫນຶ່ງ "ອົງປະກອບຮູບພາບ" ຫຼື pixels. ຈໍສະແດງຜົນທົ່ວໄປໃຊ້ຈາກ 240 ຫາ 1200 ແຖວແລະຈາກ 320 ຫາ 1600 ຖັນ. ຂະຫນາດໂດຍລວມຂອງຈໍສະແດງຜົນແລະຈໍານວນແຖວແລະຄໍລໍາກໍານົດຂະຫນາດຂອງແຕ່ລະ pixels ລວງ.

ໂດຍທົ່ວໄປແລ້ວຂໍ້ມູນວິດີໂອແມ່ນມາຈາກໜ່ວຍຄວາມຈຳໃໝ່ຂອງວິດີໂອ, ໂດຍມີໜຶ່ງ ຫຼືຫຼາຍໄບຕ໌ຖືກມອບໝາຍໃຫ້ແຕ່ລະຈຸດທີ່ຕັ້ງ pixels (Anvyl ໃຊ້ສີ່ບິດຕໍ່ pixels). ຕົວຄວບຄຸມຕ້ອງດັດສະນີເຂົ້າໄປໃນຫນ່ວຍຄວາມຈໍາວິດີໂອໃນຂະນະທີ່ beams ເຄື່ອນໄປທົ່ວຈໍສະແດງຜົນ, ແລະດຶງແລະນໍາໃຊ້ຂໍ້ມູນວິດີໂອກັບຈໍສະແດງຜົນທີ່ຊັດເຈນໃນເວລາທີ່ beam ເອເລັກໂຕຣນິກເຄື່ອນຍ້າຍໃນທົ່ວ pixels ລວງ.

ວົງຈອນຄວບຄຸມ VGA ຕ້ອງສ້າງສັນຍານເວລາ HS ແລະ VS ແລະປະສານງານການຈັດສົ່ງຂໍ້ມູນວິດີໂອໂດຍອີງໃສ່ໂມງ pixels ລວງ. ໂມງ pixels ລວງກໍານົດເວລາທີ່ມີຢູ່ເພື່ອສະແດງຂໍ້ມູນຫນຶ່ງ pixels. ສັນຍານ VS ກໍານົດຄວາມຖີ່ "ໂຫຼດຫນ້າຈໍຄືນ" ຂອງຈໍສະແດງຜົນ, ຫຼືຄວາມຖີ່ທີ່ຂໍ້ມູນທັງຫມົດໃນຈໍສະແດງຜົນຖືກແຕ້ມຄືນ. ຄວາມຖີ່ຂອງການໂຫຼດຫນ້າຈໍຄືນຕໍາ່ສຸດແມ່ນເປັນຫນ້າທີ່ຂອງຄວາມເຂັ້ມຂອງ phosphor ແລະ beam ເອເລັກໂຕຣນິກຂອງຈໍສະແດງຜົນ, ດ້ວຍຄວາມຖີ່ຂອງການໂຫຼດຫນ້າຈໍຄືນພາກປະຕິບັດໄດ້ຫຼຸດລົງໃນຂອບເຂດ 50Hz ຫາ 120Hz. ຈໍານວນເສັ້ນທີ່ຈະສະແດງຢູ່ໃນຄວາມຖີ່ຂອງການໂຫຼດຫນ້າຈໍຄືນກໍານົດຄວາມຖີ່ "retrace" ແນວນອນ. ສໍາລັບຈໍສະແດງຜົນ 640-pixel x 480-row ໂດຍໃຊ້ໂມງ 25MHz pixels ແລະການໂຫຼດຫນ້າຈໍຄືນ 60 +/-1Hz, ໄລຍະເວລາສັນຍານທີ່ສະແດງຢູ່ໃນຕາຕະລາງຂ້າງລຸ່ມນີ້ສາມາດໄດ້ຮັບ. ໄລຍະເວລາສໍາລັບຄວາມກວ້າງຂອງກໍາມະຈອນ sync ແລະໄລຍະຫ່າງລະຫວ່າງ porch ດ້ານຫນ້າແລະຫລັງ (ໄລຍະ porch ແມ່ນເວລາຂອງກໍາມະຈອນກ່ອນແລະຫຼັງ synchronize ໃນໄລຍະທີ່ຂໍ້ມູນບໍ່ສາມາດສະແດງໄດ້) ແມ່ນອີງໃສ່ການສັງເກດຈາກການສະແດງ VGA ຕົວຈິງ.
ວົງຈອນຕົວຄວບຄຸມ VGA ຖອດລະຫັດຜົນຜະລິດຂອງເຄື່ອງນັບການຊິ້ງຕາມລວງນອນທີ່ຂັບເຄື່ອນດ້ວຍໂມງ pixels ລວງເພື່ອສ້າງເວລາສັນຍານ HS. ເຄົາເຕີນີ້ສາມາດຖືກນໍາໃຊ້ເພື່ອຊອກຫາສະຖານທີ່ pixels ໃດໆໃນແຖວໃດຫນຶ່ງ.

ເຊັ່ນດຽວກັນ, ຜົນຜະລິດຂອງຕົວນັບການຊິງຄ໌ແນວຕັ້ງທີ່ເພີ່ມຂຶ້ນໃນແຕ່ລະ HS pulse ສາມາດຖືກນໍາໃຊ້ເພື່ອສ້າງເວລາສັນຍານ VS, ແລະເຄື່ອງນັບນີ້ສາມາດຖືກນໍາໃຊ້ເພື່ອຊອກຫາແຖວໃດກໍໄດ້. ສອງຕົວນັບທີ່ເຮັດວຽກຢ່າງຕໍ່ເນື່ອງເຫຼົ່ານີ້ສາມາດຖືກໃຊ້ເພື່ອສ້າງທີ່ຢູ່ເຂົ້າໄປໃນ RAM ວິດີໂອ. ບໍ່ມີການພົວພັນລະຫວ່າງການເລີ່ມຕົ້ນຂອງ HS pulse ແລະການເລີ່ມຕົ້ນຂອງ VS pulse, ດັ່ງນັ້ນຜູ້ອອກແບບສາມາດຈັດແຈງຕົວນັບເພື່ອສ້າງທີ່ຢູ່ RAM ວິດີໂອໄດ້ຢ່າງງ່າຍດາຍ, ຫຼືເພື່ອຫຼຸດຜ່ອນເຫດຜົນການຖອດລະຫັດສໍາລັບການຜະລິດກໍາມະຈອນ sync.

ສຽງ (I2S)
ກະດານ Anvyl ປະກອບມີຕົວແປງສັນຍານສຽງ Analog Devices SSM2603CPZ (IC5) ທີ່ມີສີ່ຊ່ອງສຽບສຽງ 1/8″ ສໍາລັບສາຍອອກ (J7), ຫູຟັງອອກ (J6), ສາຍເຂົ້າ (J9), ແລະໄມໂຄໂຟນໃນ (J8) .
ຂໍ້ມູນສຽງ sampLing ຢູ່ເຖິງ 24 bits ແລະ 96KHz ໄດ້ຮັບການສະຫນັບສະຫນູນ, ແລະສຽງໃນ (ບັນທຶກ) ແລະສຽງອອກ (playback) sampອັດຕາ ling ສາມາດຖືກກໍານົດເປັນເອກະລາດ. Jack microphone ແມ່ນ mono, ແລະ jacks ອື່ນໆທັງຫມົດແມ່ນ stereo. ຊ່ອງສຽບຫູຟັງແມ່ນຂັບເຄື່ອນໂດຍຕົວແປງສັນຍານສຽງພາຍໃນ ampຕົວຊີ້ບອກ. ແຜ່ນຂໍ້ມູນສໍາລັບຕົວແປງສັນຍານສຽງ SSM2603CPZ ແມ່ນມີຢູ່ໃນອຸປະກອນອະນາລັອກ webເວັບໄຊ.

ຈໍສຳຜັດ TFT
ໜ້າຈໍ LCD backlit LED ຂະໜາດກວ້າງ 4.3 ນິ້ວແມ່ນໃຊ້ໃນ Anvyl. ຈໍສະແດງຜົນທີ່ມີຄວາມລະອຽດ 480 × 272 ທີ່ມີຄວາມລະອຽດສີ 24 ບິດຕໍ່ pixels ລວງ. ຫນ້າຈໍສໍາຜັດຕ້ານທານສີ່ສາຍທີ່ມີການເຄືອບ antiglare ກວມເອົາພື້ນທີ່ສະແດງການເຄື່ອນໄຫວທັງຫມົດ. ຫນ້າຈໍ LCD ແລະຫນ້າຈໍສໍາຜັດສາມາດຖືກນໍາໃຊ້ເປັນເອກະລາດ. ການອ່ານແບບສໍາຜັດແມ່ນມີສຽງດັງກວ່າເມື່ອຈໍ LCD ເປີດ, ແຕ່ທ່ານສາມາດກັ່ນຕອງສິ່ງລົບກວນໄດ້ແລະຍັງໄດ້ຮັບຄວາມໄວໄວ.ample ອັດຕາ. ຖ້າຫາກວ່າທ່ານຕ້ອງການຄວາມແມ່ນຍໍາສູງສຸດແລະ sampໃນ ອັດ ຕາ ການ, ທ່ານ ຄວນ ຈະ ປິດ LCD ໃນ ລະ ຫວ່າງ ການ touchscreen sampລິງ.
ເພື່ອສະແດງຮູບພາບ, ຈໍ LCD ຕ້ອງໄດ້ຮັບການຂັບເຄື່ອນຢ່າງຕໍ່ເນື່ອງດ້ວຍຂໍ້ມູນທີ່ຖືກຕ້ອງຕາມເວລາ. ຂໍ້ມູນນີ້ປະກອບດ້ວຍເສັ້ນແລະໄລຍະຫວ່າງເປົ່າທີ່ປະກອບເປັນເຟຣມວິດີໂອ. ແຕ່ລະກອບປະກອບດ້ວຍ 272 ເສັ້ນທີ່ມີການເຄື່ອນໄຫວແລະເສັ້ນເປົ່າຫຼາຍແນວຕັ້ງ. ແຕ່ລະເສັ້ນປະກອບດ້ວຍ 480 ຊ່ວງເວລາ pixels ລວງທີ່ມີການເຄື່ອນໄຫວ ແລະໄລຍະຫວ່າງຕາມລວງນອນຫຼາຍໄລຍະ.
ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການນໍາໃຊ້ຈໍສະແດງຜົນ TFT, ເບິ່ງຄູ່ມືການອ້າງອິງ Vmod-TFT. Anvyl ແລະ Vmod-TFT ໃຊ້ຮາດແວຈໍສະແດງຜົນດຽວກັນແລະຕ້ອງການສັນຍານຄວບຄຸມດຽວກັນ. ການອອກແບບອ້າງອີງທີ່ໃຊ້ຈໍສະແດງຜົນ Anvyl touchscreen TFT ສາມາດພົບເຫັນຢູ່ໃນຫນ້າຜະລິດຕະພັນ Anvyl.

OLED
ຈໍສະແດງຜົນ OLED Inteltronic/Wisechip UG-2832HSWEG04 ຖືກໃຊ້ໃນ Anvyl. ນີ້ສະຫນອງ 128 × 32 pixel, passive-matrix, ຈໍສະແດງຜົນ monochrome. ຂະຫນາດຈໍສະແດງຜົນແມ່ນ 30mm x 11.5mm x 1.45mm. ອິນເຕີເຟດ SPI ຖືກໃຊ້ເພື່ອຕັ້ງຄ່າຈໍສະແດງຜົນ, ເຊັ່ນດຽວກັນກັບການສົ່ງຂໍ້ມູນ bitmap ໄປຫາອຸປະກອນ. Anvyl OLED ສະແດງຮູບພາບສຸດທ້າຍທີ່ຖືກແຕ້ມຢູ່ໃນຫນ້າຈໍຈົນກ່ວາມັນຖືກປິດລົງຫຼືຮູບພາບໃຫມ່ຖືກແຕ້ມໃສ່ຈໍສະແດງຜົນ. ການໂຫຼດຂໍ້ມູນຄືນໃໝ່ ແລະອັບເດດແມ່ນຈັດການພາຍໃນ.
Anvyl ມີວົງຈອນ OLED ດຽວກັນກັບ PmodOLED, ຍົກເວັ້ນວ່າ CS# ຖືກດຶງຕ່ໍາ, ເຮັດໃຫ້ການສະແດງຜົນໂດຍຄ່າເລີ່ມຕົ້ນ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການຂັບລົດ Anvyl OLED, ເບິ່ງຄູ່ມືການອ້າງອີງ PmodOLED. ການອອກແບບອ້າງອີງທີ່ໃຊ້ຈໍສະແດງຜົນ Anvyl OLED ສາມາດພົບເຫັນຢູ່ໃນຫນ້າຜະລິດຕະພັນ Anvyl.

ຂົວ USB-UART (ພອດ Serial)
Anvyl ປະກອບມີຂົວ FTDI FT2232HQ USB-UART ເພື່ອໃຫ້ແອັບພລິເຄຊັນ PC ສາມາດສື່ສານກັບກະດານໂດຍໃຊ້ຄໍາສັ່ງພອດ Windows COM ມາດຕະຖານ. ໄດເວີພອດ USB-COM ຟຣີ, ມີໃຫ້ຈາກ www.ftdichip.com ພາຍໃຕ້ຫົວຂໍ້ “Virtual Com Port” ຫຼື VCP, ປ່ຽນແພັກເກັດ USB ເປັນຂໍ້ມູນພອດ UART/serial. ຂໍ້ມູນພອດ Serial ຖືກແລກປ່ຽນກັບ FPGA ໂດຍໃຊ້ພອດ serial ສອງສາຍ (TXD/RXD) ແລະການຄວບຄຸມການໄຫຼເຂົ້າຂອງຊອບແວ (XON/XOFF). ຫຼັງຈາກໄດເວີຖືກຕິດຕັ້ງ, ຄໍາສັ່ງ I/O ຈາກ PC ທີ່ມຸ້ງໄປຫາພອດ COM ຈະສ້າງການຈະລາຈອນຂໍ້ມູນ serial ໃນ T19 ແລະ T20 FPGA pins.

FT2232HQ, ຕິດກັບພອດ J12, ຍັງຖືກໃຊ້ເປັນຕົວຄວບຄຸມສໍາລັບ Digilent USB-J.TAG ວົງຈອນ, ແຕ່ສອງຫນ້າທີ່ປະຕິບັດຫນ້າທີ່ເປັນເອກະລາດທັງຫມົດຂອງກັນແລະກັນ. ນັກຂຽນໂປລແກລມທີ່ສົນໃຈໃນການນໍາໃຊ້ຫນ້າທີ່ UART ຂອງ FT2232 ພາຍໃນການອອກແບບຂອງພວກເຂົາບໍ່ຈໍາເປັນຕ້ອງກັງວົນກ່ຽວກັບ J.TAG ວົງຈອນແຊກແຊງກັບຂໍ້ມູນຂອງເຂົາເຈົ້າ, ແລະໃນທາງກັບກັນ.

USB HID Hosts
ສອງ Microchip PIC24FJ128GB106 microcontrollers ໃຫ້ Anvyl ທີ່ມີຄວາມສາມາດໃນການໂຮດ USB HID. ເຟີມແວໃນ microcontrollers ສາມາດຂັບເມົາສ໌ຫຼືແປ້ນພິມທີ່ຕິດກັບຕົວເຊື່ອມຕໍ່ USB ປະເພດ A ຢູ່ J13 ແລະ

J14 ຕິດປ້າຍ
"HID" ແລະ "HOST". ບໍ່ຮອງຮັບ Hubs, ສະນັ້ນ ສາມາດໃຊ້ເມົ້າດຽວ ຫຼືແປ້ນພິມດຽວໄດ້ໃນແຕ່ລະພອດ.

ຮູບ 9. ການໂຕ້ຕອບ USB HID.

"HOST" PIC24 ຂັບສີ່ສັນຍານເຂົ້າໄປໃນ FPGA - ສອງແມ່ນອຸທິດຕົນເປັນພອດແປ້ນພິມ / ຫນູປະຕິບັດຕາມໂປໂຕຄອນ PS / 2, ແລະສອງແມ່ນເຊື່ອມຕໍ່ກັບພອດການຂຽນໂປລແກລມ serial ສອງສາຍຂອງ FPGA, ດັ່ງນັ້ນ FPGA ສາມາດຖືກຕັ້ງໂຄງການຈາກ file ເກັບໄວ້ໃນໜ່ວຍຄວາມຈຳ USB. ເພື່ອຂຽນໂປຣແກມ FPGA, ໃຫ້ແນບໜ່ວຍຄວາມຈຳທີ່ມີຮູບແບບ FAT ທີ່ມີໂປຣແກມ .bit ດຽວ file ໃນໄດເລກະທໍລີຮາກ, ໂຫຼດ JP2, ແລະພະລັງງານຂອງກະດານວົງຈອນ. ນີ້ຈະເຮັດໃຫ້ໂປເຊດເຊີ PIC ດໍາເນີນໂຄງການ FPGA, ແລະບາງບິດທີ່ບໍ່ຖືກຕ້ອງ files ຈະຖືກປະຕິເສດໂດຍອັດຕະໂນມັດ. ໃຫ້ສັງເກດວ່າ PIC24 ອ່ານໂຫມດຂອງ FPGA, init, ແລະ done pins, ແລະສາມາດຂັບ PROG pin ເປັນສ່ວນຫນຶ່ງຂອງລໍາດັບການຂຽນໂປຼແກຼມ.

ຕົວຄວບຄຸມ HID
ເພື່ອເຂົ້າເຖິງຕົວຄວບຄຸມໂຮດ USB, ການອອກແບບ EDK ສາມາດໃຊ້ຫຼັກ PS/2 ມາດຕະຖານ (ການອອກແບບທີ່ບໍ່ແມ່ນ EDK ສາມາດໃຊ້ເຄື່ອງລັດແບບງ່າຍດາຍ).

ເມົ້າ ແລະແປ້ນພິມທີ່ໃຊ້ໂປຣໂຕຄໍ PS/2 1 ໃຊ້ລົດເມ serial ສອງສາຍ (ໂມງ ແລະຂໍ້ມູນ) ເພື່ອຕິດຕໍ່ສື່ສານກັບອຸປະກອນແມ່ຂ່າຍ. ທັງສອງໃຊ້ຄໍາສັບ 11-bit ທີ່ປະກອບມີ start, stop, ແລະ odd parity bit, ແຕ່ແພັກເກັດຂໍ້ມູນຖືກຈັດລຽງແຕກຕ່າງກັນ, ແລະການໂຕ້ຕອບຂອງແປ້ນພິມອະນຸຍາດໃຫ້ໂອນຂໍ້ມູນສອງທິດທາງ (ດັ່ງນັ້ນອຸປະກອນເຈົ້າພາບສາມາດເຮັດໃຫ້ມີແສງ LEDs ລັດໃນແປ້ນພິມ). ເວລາລົດເມແມ່ນສະແດງຢູ່ໃນຮູບ. ສັນຍານໂມງແລະຂໍ້ມູນຖືກຂັບເຄື່ອນພຽງແຕ່ເມື່ອການໂອນຂໍ້ມູນເກີດຂຶ້ນ, ແລະຖ້າບໍ່ດັ່ງນັ້ນພວກມັນຈະຖືກຈັດຢູ່ໃນສະຖານະທີ່ບໍ່ມີປະໂຫຍດທີ່ logic '1'. ເວລາກໍານົດຄວາມຕ້ອງການສັນຍານສໍາລັບການສື່ສານຈາກເມົ້າໄປຫາແມ່ຂ່າຍແລະການສື່ສານແປ້ນພິມສອງທິດທາງ. ວົງຈອນການໂຕ້ຕອບ PS/2 ສາມາດຖືກປະຕິບັດຢູ່ໃນ FPGA ເພື່ອສ້າງການໂຕ້ຕອບແປ້ນພິມຫຼືຫນູ.

ແປ້ນພິມ
ແປ້ນພິມໃຊ້ໄດເວີແບບເປີດຕົວສະສົມເພື່ອໃຫ້ແປ້ນພິມ, ຫຼືອຸປະກອນໂຮດທີ່ຕິດຄັດມາ, ສາມາດຂັບລົດເມສອງສາຍໄດ້ (ຖ້າອຸປະກອນແມ່ຂ່າຍຈະບໍ່ສົ່ງຂໍ້ມູນໄປຫາແປ້ນພິມ, ໂຮສສາມາດໃຊ້ພອດປ້ອນເຂົ້າເທົ່ານັ້ນ).
ແປ້ນພິມແບບ PS/2 ໃຊ້ລະຫັດສະແກນເພື່ອສື່ສານຂໍ້ມູນການກົດປຸ່ມ. ແຕ່ລະກະແຈຖືກມອບໝາຍໃຫ້ລະຫັດທີ່ຖືກສົ່ງໄປທຸກຄັ້ງທີ່ກົດຖືກກົດ. ຖ້າກະແຈຖືກຄ້າງໄວ້, ລະຫັດສະແກນຈະຖືກສົ່ງຊ້ຳໆປະມານໜຶ່ງຄັ້ງໃນທຸກໆ 100ms. ເມື່ອລະຫັດຖືກປ່ອຍອອກມາ, ລະຫັດລະຫັດ F0 (binary “11110000”) ຈະຖືກສົ່ງ, ຕິດຕາມດ້ວຍລະຫັດສະແກນຂອງລະຫັດທີ່ປ່ອຍອອກມາ. ຖ້າສາມາດປ່ຽນລະຫັດເພື່ອຜະລິດຕົວອັກສອນໃຫມ່ (ເຊັ່ນ: ຕົວອັກສອນຕົວພິມໃຫຍ່), ຫຼັງຈາກນັ້ນ, ຕົວອັກສອນ shift ຈະຖືກສົ່ງນອກເຫນືອຈາກລະຫັດສະແກນ, ແລະເຈົ້າພາບຕ້ອງກໍານົດຕົວອັກສອນ ASCII ທີ່ຈະໃຊ້. ບາງກະແຈ, ເອີ້ນວ່າກະແຈຂະຫຍາຍ, ສົ່ງ E0 (binary “11100000”) ກ່ອນລະຫັດສະແກນ (ແລະພວກເຂົາອາດຈະສົ່ງຫຼາຍກວ່າຫນຶ່ງລະຫັດສະແກນ). ເມື່ອລະຫັດຂະຫຍາຍອອກ, ລະຫັດຂຶ້ນລະຫັດ E0 F0 ຈະຖືກສົ່ງ, ຕິດຕາມດ້ວຍລະຫັດສະແກນ. ລະຫັດສະແກນສໍາລັບກະແຈສ່ວນຫຼາຍແມ່ນສະແດງຢູ່ໃນຮູບ. ອຸປະກອນແມ່ຂ່າຍສາມາດສົ່ງຂໍ້ມູນໄປຍັງແປ້ນພິມໄດ້. ຂ້າງລຸ່ມນີ້ແມ່ນບັນຊີລາຍຊື່ສັ້ນຂອງບາງຄໍາສັ່ງທົ່ວໄປທີ່ໂຮດອາດຈະສົ່ງ.

ED: ຕັ້ງຄ່າ Num Lock, Caps Lock, ແລະ Scroll Lock LEDs. ແປ້ນພິມສົ່ງຄືນ FA ຫຼັງຈາກໄດ້ຮັບ ED, ຫຼັງຈາກນັ້ນເຈົ້າພາບຈະສົ່ງ byte ເພື່ອກໍານົດສະຖານະ LED: bit 0 ຊຸດ Scroll Lock, bit 1 sets Num Lock, ແລະ bit 2 sets Caps lock. ບິດ 3 ຫາ 7 ຖືກລະເລີຍ.
EE: ສຽງສະທ້ອນ (ທົດສອບ). ແປ້ນພິມສົ່ງຄືນ EE ຫຼັງຈາກໄດ້ຮັບ EE.

F3: ກໍານົດອັດຕາການເຮັດຊ້ໍາລະຫັດສະແກນ. ແປ້ນພິມສົ່ງຄືນ F3 ເມື່ອໄດ້ຮັບ FA, ຫຼັງຈາກນັ້ນເຈົ້າພາບຈະສົ່ງ byte ທີສອງເພື່ອກໍານົດອັດຕາການເຮັດເລື້ມຄືນ.
FE: ສົ່ງຄືນ. FE ຊີ້ທາງແປ້ນພິມເພື່ອສົ່ງລະຫັດສະແກນຫຼ້າສຸດຄືນໃໝ່.
FF: ຣີເຊັດ. ຣີເຊັດແປ້ນພິມ.

ແປ້ນພິມສາມາດສົ່ງຂໍ້ມູນໄປຫາເຈົ້າພາບໄດ້ພຽງແຕ່ເມື່ອທັງຂໍ້ມູນແລະສາຍໂມງສູງ (ຫຼືບໍ່ມີການເຄື່ອນໄຫວ). ເນື່ອງຈາກເຈົ້າພາບແມ່ນແມ່ບົດລົດເມ, ແປ້ນພິມຕ້ອງກວດເບິ່ງວ່າເຈົ້າພາບກໍາລັງສົ່ງຂໍ້ມູນກ່ອນທີ່ຈະຂັບຂີ່ລົດເມ. ເພື່ອຄວາມສະດວກນີ້, ສາຍໂມງຖືກໃຊ້ເປັນສັນຍານ "ຊັດເຈນເພື່ອສົ່ງ". ຖ້າເຈົ້າພາບດຶງສາຍໂມງຕໍ່າລົງ, ແປ້ນພິມຈະຕ້ອງບໍ່ສົ່ງຂໍ້ມູນໃດໆຈົນກ່ວາໂມງຖືກປ່ອຍອອກມາ. ແປ້ນພິມສົ່ງຂໍ້ມູນໄປຫາເຈົ້າພາບໃນຄໍາສັບ 11-bit ທີ່ມີ '0' ບິດເລີ່ມຕົ້ນ, ຕິດຕາມດ້ວຍ 8-bits ຂອງລະຫັດສະແກນ (LSB ທໍາອິດ), ຕາມດ້ວຍບິດ parity ຄີກແລະສິ້ນສຸດດ້ວຍ '1' ຢຸດ bit. ແປ້ນພິມຈະສ້າງການຫັນປ່ຽນ 11 ໂມງ (ຢູ່ທີ່ 20 ຫາ 30KHz) ເມື່ອຂໍ້ມູນຖືກສົ່ງ, ແລະຂໍ້ມູນທີ່ຖືກຕ້ອງຢູ່ໃນຂອບຂອງໂມງ.

ບໍ່ແມ່ນຜູ້ຜະລິດແປ້ນພິມທັງໝົດປະຕິບັດຕາມຂໍ້ສະເພາະຂອງ PS/2 ຢ່າງເຂັ້ມງວດ; ບາງແປ້ນພິມອາດຈະບໍ່ຜະລິດສັນຍານສັນຍານທີ່ຖືກຕ້ອງtages ຫຼືໃຊ້ໂປໂຕຄອນການສື່ສານມາດຕະຖານ. ຄວາມເຂົ້າກັນໄດ້ກັບໂຮສ USB ອາດຈະແຕກຕ່າງກັນລະຫວ່າງແປ້ນພິມທີ່ແຕກຕ່າງກັນ. 1

ລະຫັດສະແກນສໍາລັບກະແຈ PS/2 ສ່ວນຫຼາຍແມ່ນສະແດງຢູ່ໃນຮູບຂ້າງລຸ່ມນີ້.

ຫນູ
ເມົາສ໌ອອກສັນຍານໂມງ ແລະຂໍ້ມູນເມື່ອມັນຖືກຍ້າຍ, ຖ້າບໍ່ດັ່ງນັ້ນ, ສັນຍານເຫຼົ່ານີ້ຍັງຄົງຢູ່ທີ່ '1'. ແຕ່ລະຄັ້ງທີ່ເມົາສ໌ຖືກຍ້າຍ, ສາມຄໍາ 11-bit ຈະຖືກສົ່ງຈາກຫນູໄປຫາອຸປະກອນໂຮດ. ແຕ່ລະຄໍາສັບ 11-bit ປະກອບມີ bit ເລີ່ມຕົ້ນ '0', ຕິດຕາມດ້ວຍ 8 bits ຂອງຂໍ້ມູນ (LSB ທໍາອິດ), ຕາມດ້ວຍ bit parity ຄີກ, ແລະສິ້ນສຸດດ້ວຍ stop bit '1'. ດັ່ງນັ້ນ, ແຕ່ລະການສົ່ງຂໍ້ມູນມີ 33 bits, ບ່ອນທີ່ bits 0, 11, ແລະ 22 ແມ່ນ '0' start bits, ແລະ bits 11, 21, ແລະ 33 ແມ່ນ '1' stop bits. ສາມຊ່ອງຂໍ້ມູນ 8-bit ມີຂໍ້ມູນການເຄື່ອນໄຫວດັ່ງທີ່ສະແດງຢູ່ໃນຮູບຂ້າງເທິງ. ຂໍ້ມູນແມ່ນຖືກຕ້ອງຢູ່ທີ່ຂອບຂອງໂມງ, ແລະໄລຍະເວລາໂມງແມ່ນ 20 ຫາ 30KHz.
ຫນູສົມມຸດວ່າລະບົບປະສານງານພີ່ນ້ອງທີ່ການເຄື່ອນຍ້າຍຫນູໄປທາງຂວາຈະສ້າງຈໍານວນບວກໃນຊ່ອງ X, ແລະການເຄື່ອນຍ້າຍໄປທາງຊ້າຍຈະສ້າງຈໍານວນລົບ. ເຊັ່ນດຽວກັນ, ການເຄື່ອນຍ້າຍຫນູຂຶ້ນຈະສ້າງຕົວເລກບວກຢູ່ໃນພາກສະຫນາມ Y, ແລະການເລື່ອນລົງສະແດງເຖິງຕົວເລກລົບ (ບິດ XS ແລະ YS ໃນສະຖານະພາບ byte ແມ່ນເຄື່ອງຫມາຍ - '1' ສະແດງຕົວເລກລົບ). ຄວາມກວ້າງຂອງຕົວເລກ X ແລະ Y ເປັນຕົວແທນຂອງອັດຕາການເຄື່ອນທີ່ຂອງຫນູ – ຕົວເລກທີ່ໃຫຍ່ກວ່າ, ຫນູເຄື່ອນທີ່ໄວຂຶ້ນ (ຕົວເລກ XV ແລະ YV ໃນ byte ສະຖານະແມ່ນຕົວຊີ້ວັດການເຄື່ອນໄຫວ overflow – '1' ຫມາຍຄວາມວ່າ overflow ໄດ້ເກີດຂຶ້ນ) . ຖ້າເມົາສ໌ເຄື່ອນທີ່ຢ່າງຕໍ່ເນື່ອງ, ການສົ່ງສັນຍານ 33-bit ຈະຖືກເຮັດຊ້ຳທຸກໆ 50ms ຫຼືຫຼາຍກວ່ານັ້ນ. ຊ່ອງ L ແລະ R ໃນ byte ສະຖານະຊີ້ບອກການກົດປຸ່ມຊ້າຍແລະຂວາ (a '1' ຊີ້ບອກວ່າປຸ່ມກໍາລັງຖືກກົດ).

ປຸ່ມກົດ
ປຸ່ມກົດ Anvyl ມີ 16 ກະແຈທີ່ຕິດສະຫຼາກ (0-F). ມັນໄດ້ຖືກຕັ້ງເປັນ matrix ທີ່ແຕ່ລະແຖວຂອງປຸ່ມຈາກຊ້າຍໄປຂວາຖືກຜູກມັດກັບ pin ແຖວ, ແລະແຕ່ລະຖັນຈາກເທິງຫາລຸ່ມແມ່ນ tied ກັບ pin ຖັນ. ນີ້ເຮັດໃຫ້ຜູ້ໃຊ້ສີ່ pins ແຖວແລະສີ່ pins ຖັນເພື່ອແກ້ໄຂການກົດປຸ່ມ. ເມື່ອກົດປຸ່ມໃດໜຶ່ງ, ປັກໝຸດທີ່ສອດຄ້ອງກັບແຖວ ແລະຖັນຂອງປຸ່ມນັ້ນຖືກເຊື່ອມຕໍ່.
ເພື່ອອ່ານສະຖານະຂອງປຸ່ມໃດໜຶ່ງ, ເຂັມປັກໝຸດຖັນທີ່ປຸ່ມຢູ່ນັ້ນຕ້ອງຖືກຂັບເຄື່ອນໃຫ້ຕ່ຳ ໃນຂະນະທີ່ປັກໝຸດຖັນອີກສາມອັນຖືກຂັບເຄື່ອນໃຫ້ສູງ. ອັນນີ້ເຮັດໃຫ້ປຸ່ມທັງໝົດຢູ່ໃນຖັນນັ້ນ. ເມື່ອກົດປຸ່ມໃນຖັນນັ້ນຖືກກົດ, pin ແຖວທີ່ສອດຄ້ອງກັນຈະອ່ານ logic ຕໍ່າ.
ສະຖານະຂອງປຸ່ມທັງໝົດ 16 ປຸ່ມສາມາດກຳນົດໄດ້ໃນຂັ້ນຕອນສີ່ຂັ້ນຕອນໂດຍການເປີດໃຫ້ແຕ່ລະຖັນຂອງສີ່ຖັນເທື່ອລະອັນ. ນີ້ສາມາດເຮັດໄດ້ໂດຍການຫມຸນຮູບແບບ "1110" ຜ່ານ pins ຖັນ. ໃນລະຫວ່າງແຕ່ລະຂັ້ນຕອນ, ລະດັບເຫດຜົນຂອງ pins ແຖວກົງກັນກັບສະຖານະຂອງປຸ່ມໃນຖັນນັ້ນ.

ເພື່ອອະນຸຍາດໃຫ້ກົດປຸ່ມພ້ອມໆກັນຢູ່ໃນແຖວດຽວກັນ, ແທນທີ່ຈະປັບຄ່າ pins ຖັນເປັນສອງທິດທາງທີ່ມີຕົວຕ້ານທານດຶງພາຍໃນແລະຮັກສາຄໍລໍາທີ່ບໍ່ໄດ້ຮັບການອ່ານຢູ່ໃນ impedance ສູງ.

Oscillators/ໂມງ
ກະດານ Anvyl ປະກອບມີ oscillator Crystal 100MHz ດຽວທີ່ເຊື່ອມຕໍ່ກັບ pin D11 (D11 ແມ່ນ GCLK input ໃນທະນາຄານ 0). ໂມງປ້ອນຂໍ້ມູນສາມາດຂັບທຸກໆສີ່ອັນ ຫຼືທັງໝົດຂອງສີ່ໂມງການຈັດການໃນ Spartan-6. ແຕ່ລະແຜ່ນປະກອບມີຕົວຈັດການໂມງດິຈິຕອລ (DCM) 0 ອັນ ແລະໜຶ່ງເຟດລັອກ (PLLs). DCMs ໃຫ້ສີ່ໄລຍະຂອງຄວາມຖີ່ຂອງການປ້ອນຂໍ້ມູນ (90º, 180º, 270º, ແລະ 2º), ໂມງແບ່ງແຍກທີ່ສາມາດເປັນໂມງປ້ອນຂໍ້ມູນໄດ້ແບ່ງອອກໄດ້. ໂດຍຈຳນວນເຕັມຈາກ 16 ຫາ 1.5 ຫຼື 2.5, 3.5, 7.5… 2, ແລະສອງ. ຜົນອອກຂອງໂມງຕ້ານເຟດທີ່ສາມາດຄູນດ້ວຍຈຳນວນເຕັມຈາກ 32 ຫາ 1 ແລະຫານພ້ອມໆກັນດ້ວຍຈຳນວນເຕັມຈາກ 32 ຫາ XNUMX.

PLLs ໃຊ້ Voltage Controlled Oscillators (VCOs) ທີ່ສາມາດຖືກຕັ້ງໂຄງການເພື່ອສ້າງຄວາມຖີ່ໃນຂອບເຂດ 400MHz ຫາ 1080MHz ໂດຍກໍານົດສາມຊຸດຂອງຕົວແບ່ງໂຄງການໃນລະຫວ່າງການຕັ້ງຄ່າ FPGA. ຜົນຜະລິດ VCO ມີແປດຜົນທີ່ມີໄລຍະຫ່າງເທົ່າທຽມກັນ (0º, 45º, 90º, 135º, 180º, 225º, 270º, ແລະ 315º) ທີ່ສາມາດແບ່ງອອກດ້ວຍຈໍານວນເຕັມລະຫວ່າງ 1 ແລະ 128.

ພື້ນຖານ I / O
ກະດານ Anvyl ປະກອບມີສີ່ LEDs (ສິບສີແດງ, ສອງສີເຫຼືອງ, ແລະສີຂຽວສອງອັນ), ປຸ່ມສະຫຼັບແປດ, ແປດປຸ່ມ DIP ໃນສອງກຸ່ມ, ປຸ່ມກົດສີ່ປຸ່ມ, ຈໍສະແດງຜົນສາມຕົວເລກສອງຕົວເລກ, ແລະກະດານເຊື່ອມຕໍ່ 630 ຈຸດທີ່ມີ. ສິບ I/O ດິຈິຕອນ. ປຸ່ມກົດ, ສະຫຼັບສະໄລ້ ແລະສະວິດ DIP ແມ່ນເຊື່ອມຕໍ່ກັບ FPGA ຜ່ານຕົວຕ້ານທານຊຸດເພື່ອປ້ອງກັນຄວາມເສຍຫາຍຈາກວົງຈອນສັ້ນທີ່ບໍ່ຄາດຄິດ (ອາດມີວົງຈອນສັ້ນເກີດຂຶ້ນໄດ້ຖ້າ pin FPGA ທີ່ຖືກມອບໃຫ້ກັບປຸ່ມກົດ ຫຼືສະຫຼັບຖືກກຳນົດໄວ້ໂດຍບໍ່ໄດ້ຕັ້ງໃຈເປັນຜົນຜະລິດ). ປຸ່ມກົດແມ່ນປຸ່ມ "ຊົ່ວຄາວ" ທີ່ປົກກະຕິສ້າງຜົນຜະລິດຕ່ໍາໃນເວລາທີ່ພວກເຂົາພັກຜ່ອນ, ແລະຜົນຜະລິດສູງພຽງແຕ່ເມື່ອພວກເຂົາຖືກກົດ. ສະວິດສະໄລ້ ແລະສະວິດ DIP ສ້າງແຮງດັນສູງ ຫຼືຕໍ່າຄົງທີ່ຂຶ້ນກັບຕຳແໜ່ງຂອງມັນ. ແຜ່ນດິຈີຕອລ I/O 1 ອັນ (BB10 – BBXNUMX) ຖືກເຊື່ອມຕໍ່ໂດຍກົງກັບ FPGA ເພື່ອໃຫ້ພວກມັນສາມາດຖືກລວມເຂົ້າໃນວົງຈອນທີ່ກຳນົດເອງໄດ້ງ່າຍຂຶ້ນ.

ປຸ່ມກົດ	ສະວິດສະໄລ້	DIP Switches	ໄຟ LED			ກະດານເຂົ້າຈີ່
BTN0: E6	SW0: V5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	SW2: V3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

ຕາຕະລາງ 1. I/O pinout ພື້ນຖານ.

ການສະແດງເຈັດສ່ວນ

ກະດານ Anvyl ປະກອບດ້ວຍຈໍສະແດງຜົນ LED ເຈັດສ່ວນ 2 ຕົວເລກທົ່ວໄປ. ແຕ່ລະຕົວເລກຂອງສອງຕົວເລກແມ່ນປະກອບດ້ວຍເຈັດສ່ວນທີ່ຖືກຈັດລຽງຢູ່ໃນຮູບແບບ "ຕົວເລກແປດ", ມີ LED ຝັງຢູ່ໃນແຕ່ລະສ່ວນ. ພາກສ່ວນ LEDs ສາມາດສະຫວ່າງເປັນສ່ວນບຸກຄົນ, ດັ່ງນັ້ນຮູບແບບໃດນຶ່ງໃນ 128 ຮູບແບບສາມາດຖືກສະແດງຢູ່ໃນຕົວເລກໂດຍການສະຫວ່າງບາງສ່ວນ LED ແລະເຮັດໃຫ້ບ່ອນອື່ນມືດ. ໃນຈໍານວນ 128 ຮູບແບບທີ່ເປັນໄປໄດ້ເຫຼົ່ານີ້, ສິບທີ່ກົງກັນກັບຕົວເລກທົດສະນິຍົມແມ່ນເປັນປະໂຫຍດທີ່ສຸດ.
ສັນຍານ cathode ທົ່ວໄປແມ່ນມີຢູ່ໃນຫົກຕົວເລກ "ເປີດໃຊ້ງານ" ສັນຍານເຂົ້າກັບຈໍສະແດງຜົນ 2 ຕົວເລກສາມ. anodes ຂອງພາກສ່ວນທີ່ຄ້າຍຄືກັນຢູ່ໃນຫົກຕົວເລກແມ່ນເຊື່ອມຕໍ່ເຂົ້າໄປໃນເຈັດວົງຈອນທີ່ມີປ້າຍຊື່ AA ຜ່ານ AG (ດັ່ງນັ້ນ, ສໍາລັບ ex.ample, ຫົກ "D" anodes ຈາກຫົກຕົວເລກຖືກຈັດກຸ່ມເຂົ້າກັນເປັນໂຫນດວົງຈອນດຽວທີ່ເອີ້ນວ່າ "AD"). ເຫຼົ່ານີ້ເຈັດສັນຍານ anode ແມ່ນມີຢູ່ໃນ inputs ກັບການສະແດງ 2 ຕົວເລກ. ໂຄງການເຊື່ອມຕໍ່ສັນຍານນີ້ສ້າງການສະແດງຜົນແບບ multiplexed, ບ່ອນທີ່ສັນຍານ anode ແມ່ນທົ່ວໄປກັບຕົວເລກທັງຫມົດ, ແຕ່ພວກເຂົາພຽງແຕ່ສາມາດສະຫວ່າງສ່ວນຂອງຕົວເລກທີ່ມີສັນຍານ cathode ທີ່ສອດຄ້ອງກັນຖືກຢືນຢັນ.

ວົງຈອນຄວບຄຸມຈໍສະແດງຜົນສະແກນສາມາດຖືກນໍາໃຊ້ເພື່ອສະແດງຕົວເລກສອງຕົວເລກໃນແຕ່ລະຈໍສະແດງຜົນ. ວົງຈອນນີ້ຂັບເຄື່ອນສັນຍານ cathode ແລະຮູບແບບ anode ທີ່ສອດຄ້ອງກັນຂອງແຕ່ລະຕົວເລກໃນຊ້ໍາກັນ, ຢ່າງຕໍ່ເນື່ອງ, ໃນອັດຕາການປັບປຸງທີ່ໄວກວ່າການຕອບສະຫນອງຕາຂອງມະນຸດ. ແຕ່ລະຕົວເລກຖືກສະຫວ່າງພຽງແຕ່ຫນຶ່ງສ່ວນຫົກຂອງເວລາ, ແຕ່ຍ້ອນວ່າຕາບໍ່ສາມາດຮັບຮູ້ຄວາມມືດຂອງຕົວເລກກ່ອນທີ່ມັນຈະສະຫວ່າງອີກເທື່ອຫນຶ່ງ, ຕົວເລກຈະສະຫວ່າງຢ່າງຕໍ່ເນື່ອງ. ຖ້າອັດຕາການອັບເດດ (ຫຼື "ໂຫຼດຫນ້າຈໍຄືນ") ຊ້າລົງໄປຫາຈຸດໃດຫນຶ່ງ (ປະມານ 45 hertz), ຄົນສ່ວນໃຫຍ່ຈະເລີ່ມເຫັນການສະແດງຜົນ flicker.
ເພື່ອໃຫ້ແຕ່ລະຕົວເລກຂອງຫົກຕົວເລກປະກົດວ່າມີຄວາມສະຫວ່າງແລະສະຫວ່າງຢ່າງຕໍ່ເນື່ອງ, ແຕ່ລະຕົວເລກຄວນຈະຖືກຂັບເຄື່ອນທຸກໆ 1 ຫາ 16ms (ສໍາລັບຄວາມຖີ່ຂອງການໂຫຼດຫນ້າຈໍຄືນຂອງ 1KHz ຫາ 60Hz). ຕົວຢ່າງample, ໃນຮູບແບບການໂຫຼດຫນ້າຈໍຄືນ 60Hz, ຈໍສະແດງຜົນທັງຫມົດຈະຖືກໂຫຼດຫນ້າຈໍຄືນທຸກໆ 16ms, ແລະແຕ່ລະຕົວເລກຈະຖືກສະຫວ່າງສໍາລັບ 1/6 ຂອງວົງຈອນການໂຫຼດຫນ້າຈໍຄືນ, ຫຼື 2.67ms. ຕົວຄວບຄຸມຕ້ອງຮັບປະກັນວ່າຮູບແບບ anode ທີ່ຖືກຕ້ອງມີຢູ່ໃນເວລາທີ່ສັນຍານ cathode ທີ່ສອດຄ້ອງກັນຖືກຂັບເຄື່ອນ. ເພື່ອສະແດງໃຫ້ເຫັນຂະບວນການ, ຖ້າ Cat1 ຖືກຢືນຢັນໃນຂະນະທີ່ AB ແລະ AC ຖືກຢືນຢັນ, ຫຼັງຈາກນັ້ນ "1" ຈະຖືກສະແດງຢູ່ໃນຕໍາແຫນ່ງຕົວເລກ 1. ຫຼັງຈາກນັ້ນ, ຖ້າ Cat2 ຖືກຢືນຢັນໃນຂະນະທີ່ AA, AB ແລະ AC ຖືກຢືນຢັນ, ຫຼັງຈາກນັ້ນ "7" ຈະ. ຈະຖືກສະແດງຢູ່ໃນຕໍາແຫນ່ງຕົວເລກ 2. ຖ້າ Cat1 ແລະ AB, AC ຖືກຂັບເຄື່ອນສໍາລັບ 8ms, ແລະຫຼັງຈາກນັ້ນ Cat2 ແລະ AA, AB, AC ຖືກຂັບເຄື່ອນສໍາລັບ 8ms ຢ່າງຕໍ່ເນື່ອງ, ຈໍສະແດງຜົນຈະສະແດງ "17". ອະດີດample ແຜນວາດເວລາສໍາລັບຕົວຄວບຄຸມສອງຕົວເລກແມ່ນສະແດງຢູ່ຂ້າງລຸ່ມນີ້.

ເຄົາເຕີຂະຫຍາຍ
ກະດານ Anvyl ມີຕົວເຊື່ອມຕໍ່ 2 × 20 pin ແລະເຈັດພອດ Pmod 12-pin. ພອດ Pmod ແມ່ນ 2×6 ມຸມຂວາ, ເຊື່ອມຕໍ່ເພດຍິງ 100-mil ທີ່ເຮັດວຽກກັບ headers ມາດຕະຖານ 2 × 6 pin ທີ່ມີຢູ່ໃນຕົວແທນຈໍາຫນ່າຍລາຍການຕ່າງໆ. ແຕ່ລະພອດ Pmod 12-pin ສະຫນອງສອງສັນຍານ 3.3V VCC (pins 6 ແລະ 12), ສອງສັນຍານ Ground (pins 5 ແລະ 11), ແລະແປດສັນຍານເຫດຜົນ. VCC ແລະ pins ດິນສາມາດສົ່ງເຖິງ 1A ຂອງປະຈຸບັນ. ສັນຍານຂໍ້ມູນ Pmod ບໍ່ແມ່ນຄູ່ທີ່ຈັບຄູ່, ແລະພວກມັນຖືກນໍາທາງໂດຍໃຊ້ແທຣັກທີ່ດີທີ່ສຸດໂດຍບໍ່ມີການຄວບຄຸມ impedance ຫຼືການຈັບຄູ່ຄວາມລ່າຊ້າ. Digilent ຜະລິດຊຸດໃຫຍ່ຂອງກະດານອຸປະກອນເສີມ Pmod ທີ່ສາມາດຕິດກັບພອດ Pmod. ພວກເຮົາມີຊຸດຂອງ Pmods ທີ່ແນະນໍາສໍາລັບ Anvyl ທີ່ເອີ້ນວ່າ "Anvyl Pmod Pack".

ຕົວເຊື່ອມຕໍ່ຂະຫຍາຍ 40-pin ມີ 32 I/O ສັນຍານທີ່ແບ່ງປັນກັບ Pmods JD, JE, JF ແລະ JG. ມັນຍັງສະຫນອງການເຊື່ອມຕໍ່ GND, VCC3V3, ແລະ VCC5V0.

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
JA1: AA18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
JA2: AA16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: V9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	JE3: Y8	JF3: Y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	JE4: AA8	JF4: AA6	JG4: B18
JA7: AB18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
JA8: AB16	JB8: W14	JC8: Y11	JD8: R11	JE8: W9	JF8: Y6	JG8: A17
JA9: AB15	JB9: T14	JC9: AA10	JD9: V11	JE9: Y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

ຕາຕະລາງ 2. Pmod pinout.

ລິຂະສິດ Digilent, Inc. ສະຫງວນລິຂະສິດທັງໝົດ.
ຜະລິດຕະພັນແລະຊື່ບໍລິສັດອື່ນໆທີ່ໄດ້ກ່າວມາອາດຈະເປັນເຄື່ອງຫມາຍການຄ້າຂອງເຈົ້າຂອງຂອງພວກເຂົາ.

ເອກະສານ / ຊັບພະຍາກອນ

ກະດານ DIGILENT Anvyl FPGA [pdf] ຄູ່ມືຜູ້ໃຊ້
XC6SLX45-CSG484-3, ກະດານ Anvyl FPGA, Anvyl FPGA, ກະດານ

ເອກະສານອ້າງອີງ

ຄູ່ມືຜູ້ໃຊ້