DIGILENT Anvyl FPGA Board

Impormasyon sa Produkto

Ang AnvylTM FPGA Board usa ka high-performance logic board nga gi-optimize para magamit sa Spartan-6 LX45 FPGA. Nagtanyag kini og lainlaing mga bahin lakip ang 6,822 nga mga hiwa, 2.1Mbits nga paspas nga block RAM, mga tile sa orasan nga adunay mga DCM ug PLL, mga hiwa sa DSP, ug katulin sa orasan nga 500MHz +. Ang board nag-uban usab sa usa ka komprehensibo nga koleksyon sa suporta sa board nga IP ug mga laraw sa pakisayran, ingon man usa ka dako nga koleksyon sa mga add-on nga tabla nga magamit sa Digilent. website.

Ang mga bahin sa AnvylTM FPGA Board naglakip sa FPGA configuration options, power supply requirements, ug compatibility sa Adept System para sa sayon ​​nga pagprograma.

Configuration sa FPGA:
Ang Anvyl board adunay on-board mode jumper (JP2) nga nagtugot kanimo sa pagpili tali sa JTAG/ USB ug ROM programming modes. Kung ang JP2 wala ma-load, ang FPGA awtomatikong mag-configure sa kaugalingon gikan sa ROM. Kung ang JP2 gikarga, ang FPGA magpabilin nga walay pulos pagkahuman sa power-on hangtod ma-configure gikan sa JTAG o Serial programming port (USB memory stick).

Ang Digilent ug Xilinx naghatag ug software para sa pagprograma sa FPGA ug sa SPI ROM. Pagprograma files gitipigan sulod sa FPGA sa SRAM-based memory cells. Kini nga datos naghubit sa logic function sa FPGA ug mga koneksyon sa sirkito ug nagpabiling balido hangtod mapapas pinaagi sa pagtangtang sa gahum, pagpahayag sa PROG_B input, o gisapawan sa bag-ong configuration file.

Ang FPGA mahimo usab nga maprograma gikan sa usa ka FAT formatted memory stick nga gilakip sa USB-HID HOST port (J14) kon ang stick adunay usa ka .bit configuration. file sa root directory, ang JP2 gikarga, ug ang board power gi-cycled. Ang FPGA awtomatik nga mosalikway sa bisan unsang .bit files nga wala gitukod alang sa tukma nga FPGA.

Mga suplay sa kuryente:
Ang Anvyl board nanginahanglan usa ka eksternal nga 5V, 4A o labi pa nga gigikanan sa kuryente nga adunay sentro nga positibo, 2.1mm internal nga diameter nga coax plug. Ang usa ka angay nga suplay sa kuryente gihatag isip bahin sa Anvyl kit. Voltage regulator circuits gikan sa Analog Devices naghimo sa gikinahanglan nga 3.3V, 1.8V, ug 1.2V suplay gikan sa nag-unang 5V suplay. Ang usa ka power-good LED (LD19) nagpakita nga ang tanan nga mga suplay normal nga naglihok.

Ang lainlaing mga riles sa kuryente sa board naghatag gahum sa lainlaing mga sangkap sama sa USB-HID connectors, TFT touchscreen controller, HDMI, expansion connector, SRAM, Ethernet PHY I/O, USB-HID controllers, FPGA I/O, oscillators, SPI Flash , Audio codec, TFT display, OLED display, GPIO, ug Pmods.

Adept nga Sistema:
Ang Adept usa ka sistema sa software nga naghatag usa ka gipasimple nga interface sa pag-configure alang sa pagprograma sa Anvyl board. Aron maprograma ang Anvyl board gamit ang Adept, kinahanglan nimo nga i-set up ang board ug sugdan ang software.

Mga Instruksyon sa Paggamit sa Produkto

1. Siguroha nga ang Anvyl board gipalong.
2. Kung gusto nimo i-configure ang FPGA gikan sa ROM, siguroha nga ang on-board mode jumper (JP2) wala makarga. Kung gusto nimo i-configure ang FPGA gikan sa JTAG o USB, ikarga ang JP2.
3. Kung gusto nimo nga iprograma ang FPGA gikan sa usa ka memory stick, siguroha nga kini FAT formatted ug adunay usa ka .bit configuration. filesa root directory.
4. Ikonektar ang eksternal nga suplay sa kuryente gamit ang sentro nga positibo, 2.1mminternal diameter nga coax plug aron mahatagan ang gikinahanglan nga 5V, 4A o mas dako nga tinubdan sa kuryente.
5. Kung konektado na ang suplay sa kuryente, ang power-good LED (LD19) kinahanglan magpakita nga ang tanan nga mga suplay normal nga naglihok.
6. Kung gigamit ang Adept System alang sa pagprograma, i-set up ang Anvyl board ug unahon ang software sumala sa dokumentasyon sa Adept.
7. Sunda ang piho nga mga instruksyon sa programming nga gihatag sa Digilent o Xilinx aron maprograma ang FPGA gamit ang JTAG, USB, o ROM nga mga pamaagi.
8. Tan-awa ang dugang nga dokumentasyon ug mga kapanguhaan nga anaa sa Digilent website alang sa dugang nga impormasyon sa paggamit sa mga bahin sa board ug pagkaangay sa mga add-on nga tabla.

Tapos naview

Ang Anvyl FPGA development platform usa ka kompleto, andam-gamiton nga digital circuit development platform base sa speed grade -3 Xilinx Spartan-6 LX45 FPGA. Ang dako nga FPGA, uban sa 100-mbps Ethernet, HDMI Video, 128MB DDR2 memory, 4.3″ LED backlit LCD touchscreen, 128×32 pixel OLED display, 630 tie-point breadboard, multiple USB HID controllers, ug I2S audio codec, naghimo ang Anvyl usa ka sulundon nga plataporma alang sa usa ka estasyon sa pagkat-on sa FPGA nga makahimo sa pagsuporta sa mga disenyo sa naka-embed nga processor base sa MicroBlaze sa Xilinx. Ang Anvyl nahiuyon sa tanan nga Xilinx CAD nga mga himan, lakip ang ChipScope, EDK, ug ang libre nga ISE WebPACK™, aron makompleto ang mga disenyo nga walay dugang gasto. Ang mga sukod sa board mao ang 27.5cm x 21cm.

Ang Spartan-6 LX45 gi-optimize alang sa taas nga performance logic ug nagtanyag:

• 6,822 ka hiwa, ang matag usa adunay upat ka input LUT ug walo ka flip-flops
• 2.1Mbits sa paspas nga block RAM
• upat ka mga tile sa orasan (walo ka DCM ug upat ka PLL)
• 58 mga hiwa sa DSP
• 500MHz+ katulin sa orasan

Usa ka komprehensibo nga koleksyon sa board support IP ug reference nga mga disenyo, ug usa ka dako nga koleksyon sa mga add-on nga mga tabla anaa sa Digilent website. Tan-awa ang panid sa Anvyl sa www.digilentinc.com para sa dugang impormasyon.

Ang mga bahin naglakip sa:

• Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
• 128MB DDR2 SDRAM
• 2MB SRAM
• 16MB QSPI FLASH alang sa pagsumpo ug pagtipig sa datos
• 10/100 Ethernet PHY
• HDMI Video Output
• 12-bit nga VGA port
• 4.3 ″ halapad nga format tin-aw nga kolor nga LED backlit LCD screen
• 128×32 pixel 0.9” WiseChip/Univision UG-23832HSWEG04 OLED graphic display panel
• tulo ka duha ka digit nga Seven Segment LED display
• I2S Audio codec nga adunay line-in, line-out, mic, ug headphone
• 100MHz Crystal Oscillator
• on-board USB2 ports para sa programming ug USB-HID device (para sa mouse/keyboard)
• Digilent USB-JTAG circuitry nga adunay function sa USB-UART
• keypad nga adunay 16 nga gimarkahan nga mga yawe (0-F)
• GPIO: 14 LEDs (10 pula, 2 yellow, 2 green), 8 slide switch, 8 DIP switch sa 2 ka grupo ug 4 push button
• breadboard nga adunay 10 Digital I/O's
• 32 I/O's rotated ngadto sa 40-pin expansion connector (I/O's gipaambit sa Pmod ports)
• pito ka 12-pin Pmod port nga adunay total nga 56 I/O
• mga barko nga adunay 20W power supply ug USB cable

Pag-configure sa FPGA

Human ma-on, ang FPGA sa Anvyl board kinahanglang ma-configure (o maprogram) sa dili pa kini makahimo sa bisan unsang mga gimbuhaton. Ang FPGA mahimong ma-configure sa tulo ka paagi: ang usa ka PC makagamit sa Digilent USB-JTAG circuitry (port J12, gimarkahan nga "PROG") aron maprograma ang FPGA bisan unsang oras nga ang kuryente, usa ka pag-configure file nga gitipigan sa onboard SPI Flash ROM mahimong awtomatikong ibalhin sa FPGA sa power-on, o sa usa ka programming file mahimong ibalhin gikan sa USB memory stick ngadto sa USB HID port nga gimarkahan og "Host" (J14).
Ang on-board mode jumper (JP2) mopili tali sa JTAG/ USB ug ROM programming modes. Kung ang JP2 wala ma-load, ang FPGA awtomatikong mag-configure sa kaugalingon gikan sa ROM. Kung ang JP2 gikarga, ang FPGA magpabilin nga walay pulos pagkahuman sa power-on hangtod ma-configure gikan sa JTAG o Serial programming port (USB memory stick).
Ang Digilent ug Xilinx libre nga nag-apod-apod sa software nga magamit sa pagprograma sa FPGA ug sa SPI ROM. Pagprograma files gitipigan sulod sa FPGA sa SRAM-based memory cells. Kini nga datos naghubit sa logic function sa FPGA ug mga koneksyon sa sirkito, ug kini nagpabilin nga balido hangtud nga kini mapapas pinaagi sa pagtangtang sa gahum, pagpahayag sa PROG_B input, o hangtud nga kini ma-overwrite sa usa ka bag-ong configuration file.
Pag-configure sa FPGA files gibalhin pinaagi sa JTAG port ug gikan sa USB stick gamita ang .bit file tipo, ug SPI programming files gamiton ang .mcs file matang. ISE ni Xilinx WebAng Pack ug EDK software makahimo og .bit filegikan sa VHDL, Verilog, o tinubdan nga gibase sa eskematiko files (Ang EDK gigamit alang sa MicroBlaze ™ nga naka-embed nga mga disenyo base sa processor). Sa usa ka .bit file nahimo, ang FPGA sa Anvyl mahimong maprograma niini sa USB-JTAG circuitry (port J12) gamit ang Digilent's Adept software o Xilinx's iMPACT software. Aron makamugna og .mcs file gikan sa usa ka .bit file, gamita ang PROM File Tool sa generator sulod sa iMPACT software sa Xilinx. Ang .mcs file mahimo dayon nga maprograma sa SPI Flash gamit ang iMPACT.

Ang FPGA mahimo usab nga maprograma gikan sa usa ka FAT formatted memory stick nga gilakip sa USB-HID HOST port (J14) kon ang stick adunay usa ka .bit configuration. file sa root directory, ang JP2 gikarga, ug ang board power gi-cycled. Ang FPGA awtomatik nga mosalikway sa bisan unsang .bit files nga wala gitukod alang sa tukma nga FPGA.

Mga suplay sa kuryente

Ang Anvyl board nanginahanglan usa ka eksternal nga 5V, 4A o mas dako nga gigikanan sa kuryente nga adunay sentro nga positibo, 2.1mm internal nga diameter nga coax plug (usa ka angay nga suplay ang gihatag ingon bahin sa Anvyl kit). Voltage regulator circuits gikan sa Analog Devices naghimo sa gikinahanglan nga 3.3V, 1.8V ug 1.2V suplay gikan sa nag-unang 5V suplay. Ang usa ka power-good LED (LD19), nga gimaneho sa wired OR sa tanan nga power-good nga mga output sa mga suplay, nagpakita nga ang tanan nga mga suplay normal nga naglihok. Ang mosunod nga mga himan anaa sa matag riles:

• 5V : USB-HID connectors, TFT touchscreen controller, HDMI, ug expansion connector
• 3.3V : SRAM, Ethernet PHY I/O, USB-HID controllers, FPGA I/O, oscillators, SPI Flash, Audio codec, TFT display, OLED display, GPIO, Pmods, ug expansion connector
• 1.8V : DDR2, USB-JTAG/ USB-UART controller, FPGA I/O, ug GPIO
• 1.2V: FPGA core ug Ethernet PHY core

Adept nga Sistema
Ang Adept adunay gipasimple nga interface sa pag-configure. Aron maprograma ang Anvyl board gamit ang Adept, una nga i-set up ang board ug unahon ang software:

• i-plug ug i-attach ang power supply
• isaksak ang USB cable sa PC ug sa USB PROG port sa board
• pagsugod sa Adept software
• i-ON ang switch sa kuryente ni Anvyl
• maghulat alang sa FPGA nga mailhan

Gamita ang browse function aron i-associate ang gusto nga .bit file uban sa FPGA, ug i-klik ang Program button. Ang configuration file ipadala ngadto sa FPGA, ug ang usa ka kahon sa diyalogo magpaila kung malampuson ba ang pagprograma. Ang configuration "nahuman" nga LED modan-ag human ang FPGA malampuson nga ma-configure. Sa wala pa magsugod ang pagkasunod-sunod sa pagprograma, gisiguro sa Adept nga ang bisan unsang napili nga pagsumpo files naglangkob sa husto nga FPGA ID code – kini nagpugong sa sayop nga .bit files gikan sa pagpadala sa FPGA. Dugang pa sa navigation bar ug browse ug mga buton sa programa, ang configuration interface naghatag og Initialize Chain button, console window, ug status bar. Ang buton sa Initialize Chain mapuslanon kung ang mga komunikasyon sa USB sa board nabalda. Ang console window nagpakita sa kasamtangan nga status, ug ang status bar nagpakita sa real-time nga pag-uswag sa dihang nag-download sa usa ka configuration file.

Memorya sa DDR2
Ang usa ka 1Gbit DDR2 memory chip gimaneho gikan sa memory controller block sa Spartan-6 FGPA. Ang DDR2 device, usa ka MT47H64M16HR-25E o katumbas, naghatag og 16-bit bus ug 64M nga mga lokasyon. Ang Anvyl board gisulayan alang sa DDR2 nga operasyon hangtod sa 800MHz data rate. Ang DDR2 interface nagsunod sa pin-out ug routing guidelines nga gitakda sa Xilinx Memory Interface Generator (MIG) User Guide. Gisuportahan sa interface ang SSTL18 nga pagsenyas, ug ang tanan nga adres, data, orasan, ug mga signal sa pagkontrol kay delay-matched ug kontrolado sa impedance. Duha ka maayong pagkaparehas nga DDR2 nga mga pares sa signal sa orasan ang gihatag aron ang DDR mahimong mamaneho gamit ang mga low-skew nga orasan gikan sa FPGA.

Flash Memory
Ang Anvyl board naggamit sa usa ka 128Mbit Numonyx N25Q128 Serial flash memory device (organisado isip 16Mbit sa 8) alang sa non-volatile storage sa FPGA configuration files. Ang SPI Flash mahimong maprograma gamit ang .mcs file gamit ang iMPACT software. Usa ka FPGA configuration file nanginahanglan ug ubos sa 12Mbits, nagbilin ug 116Mbits nga magamit alang sa datos sa tiggamit. Ang datos mahimong mabalhin ngadto ug gikan sa usa ka PC ngadto/gikan sa flash device pinaagi sa mga aplikasyon sa user, o pinaagi sa mga pasilidad nga gitukod sa iMPACT PROM file henerasyon nga software. Ang mga disenyo sa user nga giprograma sa FPGA mahimo usab nga magbalhin sa datos ngadto ug gikan sa flash.
Usa ka board test/demonstration program ang gikarga sa SPI Flash atol sa manufacturing.

Ethernet PHY
Ang Anvyl board naglakip sa SMSC 10/100 mbps PHY (LAN8720A-CP-TR) nga gipares sa Halo HFJ11-2450E RJ-45 connector. Ang PHY konektado sa FPGA gamit ang RMII configuration. Gi-configure kini aron ma-boot sa "All Capable, with Auto Negotiation Enabled" mode sa power-on. Ang data sheet para sa SMSC PHY anaa sa SMSC website.

HDMI Output
Ang Anvyl board naglangkob sa usa ka wala ma-buffer nga HDMI output port. Ang unbuffered port naggamit ug HDMI type A connector. Tungod kay ang mga sistema sa HDMI ug DVI naggamit sa parehas nga TMDS signaling standard, usa ka yano nga adapter (anaa sa kadaghanan sa mga tindahan sa elektroniko) mahimong magamit aron magmaneho sa usa ka DVI connector gikan sa HDMI output port. Ang HDMI connector wala maglakip sa mga signal sa VGA, mao nga ang mga analog nga display dili madala.
Ang 19-pin HDMI connectors naglakip sa upat ka differential data channels, lima ka GND connections, usa ka one-wire Consumer Electronics Control (CEC) bus, usa ka two-wire Display Data Channel (DDC) bus nga usa ka I2C bus, usa ka Hot Plug Detect (HPD) signal, usa ka 5V nga signal nga makahimo sa paghatud hangtod sa 50mA, ug usa nga gireserba (RES) pin. Niini, ang differential data channels, I2C bus, ug CEC konektado sa FPGA.

VGA
Ang Anvyl naghatag ug 12bit nga VGA interface nga nagtugot hangtod sa 4096 ka kolor nga gipakita sa usa ka standard nga VGA Monitor. Ang lima ka standard nga mga signal sa VGA nga Pula, Berde, Asul, Horizontal Sync (HS), ug Vertical Sync (VS) direktang gipaagi gikan sa FPGA ngadto sa VGA connector. Adunay upat ka mga signal nga gi-ruta gikan sa FPGA alang sa matag usa sa standard nga mga signal sa kolor sa VGA nga moresulta sa usa ka sistema sa video nga makahimo og 4,096 ka mga kolor. Ang matag usa niini nga mga signal adunay usa ka serye nga resistor nga kung gihiusa sa sirkito, mahimong usa ka divider nga adunay 75-ohm termination resistance sa VGA display. Kining yano nga mga sirkito nagsiguro nga ang mga signal sa video dili molapas sa gitino sa VGA nga maximum voltage, ug moresulta sa kolor nga mga signal nga bug-os nga on (.7V), hingpit nga off (0V) o bisan asa sa taliwala.

Hulagway 2. VGA interface.

 

Figure 3. HD DB-15 connector, PCB hole pattern, pin assignment, ug color-signal mapping.

CRT-based nga VGA displays gigamit amplitude-modulated moving electron beams (o cathode rays) aron ipakita ang impormasyon sa phosphor-coated screen. Ang mga display sa LCD naggamit sa usa ka han-ay sa mga switch nga mahimong magpahamtang ug voltage sa usa ka gamay nga kantidad sa likido nga kristal, sa ingon nagbag-o sa pagtugot sa kahayag pinaagi sa kristal sa usa ka pixel-by-pixel nga basehan. Bisan tuod ang mosunod nga deskripsyon limitado ngadto sa CRT display, LCD displays milambo sa paggamit sa sama nga signal timing sama sa CRT display (busa ang "mga signal" nga diskusyon sa ubos may kalabotan sa CRTs ug LCDs). Ang color CRT nga mga display naggamit ug tulo ka electron beam (usa para sa pula, usa para sa asul, ug usa para sa berde) aron sa pagpakusog sa phosphor nga nagsapot sa sulod nga bahin sa display end sa usa ka cathode ray tube (tan-awa ang Fig. 1). Ang mga electron beam nagagikan sa "electron guns", nga pino nga gipunting nga gipainit nga mga cathode nga gibutang sa duol sa usa ka positibo nga gikargahan nga annular plate nga gitawag nga "grid". Ang electrostatic nga puwersa nga gipahamtang sa grid nagbira sa mga silaw sa kusog nga mga electron gikan sa mga cathodes, ug ang mga silaw gipakaon sa kasamtangan nga nag-agos ngadto sa mga cathodes. Kini nga mga partikulo nga silaw sa sinugdan gipadali padulong sa grid, apan kini sa wala madugay nahulog sa impluwensya sa labi ka dako nga electrostatic nga puwersa nga resulta gikan sa tibuuk nga adunay sapaw nga phosphor nga gipakita nga nawong sa CRT nga gikargahan sa 20kV (o labaw pa). Ang mga silaw naka-focus sa usa ka maayo nga sagbayan samtang sila moagi sa sentro sa mga grids, ug dayon kini mopaspas sa epekto sa phosphor-coated display surface. Ang nawong sa phosphor nagdan-ag nga hayag sa epekto nga punto, ug kini nagpadayon sa pagdan-ag sulod sa pipila ka gatus ka microseconds human makuha ang sinag. Ang mas dako nga kasamtangan nga gipakaon ngadto sa cathode, ang mas hayag nga phosphor modan-ag.

Sa tunga-tunga sa grid ug sa display surface, ang electron beam moagi sa liog sa CRT diin ang duha ka coils sa wire nagpatunghag orthogonal electromagnetic fields. Tungod kay ang mga cathode ray gilangkuban sa mga gikargahan nga mga partikulo
(mga electron), mahimo silang mapasipad niining mga magnetic field. Ang kasamtangan nga mga waveform gipaagi sa mga coil aron makagama og mga magnetic field nga makig-interact sa mga cathode rays ug maoy hinungdan nga ilang mabalhin ang display surface sa usa ka "raster" pattern, horizontally gikan sa wala ngadto sa tuo ug vertically gikan sa ibabaw ngadto sa ubos. Samtang ang cathode ray naglihok sa ibabaw sa display, ang kasamtangan nga gipadala ngadto sa mga electron guns mahimong madugangan o mokunhod aron mausab ang kahayag sa display sa cathode ray impact point.

VGA System Timing
Ang mga timing sa signal sa VGA gipiho, gipatik, gi-copyright ug gibaligya sa organisasyon sa VESA (www.vesa.org). Ang mosunod nga impormasyon sa timing sa VGA system gihatag isip exampkung giunsa ang usa ka VGA monitor mahimo’g mamaneho nga adunay resolusyon nga 640 × 480. Para sa mas tukma nga impormasyon, o para sa impormasyon sa ubang mga frequency sa VGA, tan-awa ang dokumentasyon nga anaa sa VESA website.
Ang impormasyon gipakita lamang kung ang sagbayan molihok "pasulong" (wala ngadto sa tuo ug ibabaw ngadto sa ubos), ug dili sa panahon nga ang sagbayan i-reset balik sa wala o ibabaw nga ngilit sa display. Kadaghanan sa potensyal nga oras sa pagpakita nawala sa "blanking" nga mga panahon kung ang beam gi-reset ug gi-stabilize aron magsugod usa ka bag-ong pinahigda o bertikal nga pagpasa sa pagpakita. Ang gidak-on sa mga beam, ang frequency diin ang beam masubay sa display, ug ang frequency diin ang electron beam mahimong modulated nagtino sa display resolution. Ang modernong mga display sa VGA maka-accommodate sa lain-laing mga resolusyon, ug ang usa ka VGA controller circuit nagdiktar sa resolusyon pinaagi sa paghimo og timing signal aron makontrol ang mga pattern sa raster. Ang controller kinahanglan nga makahimo og synchronizing pulses sa 3.3V (o 5V) aron itakda ang frequency diin ang kasamtangan nga pag-agos pinaagi sa mga deflection coils, ug kini kinahanglan nga masiguro nga ang data sa video magamit sa mga electron gun sa husto nga panahon. Ang mga pagpakita sa raster nga video naghubit sa usa ka gidaghanon sa "mga laray" nga katumbas sa gidaghanon sa mga pinahigda nga agianan nga gihimo sa cathode sa ibabaw sa lugar nga gipakita, ug usa ka gidaghanon sa mga "kolum" nga katumbas sa usa ka lugar sa matag laray nga gi-assign sa usa ka "elemento sa litrato" o pixel. Ang kasagarang mga display naggamit gikan sa 240 ngadto sa 1200 ka laray ug gikan sa 320 ngadto sa 1600 ka mga kolum. Ang kinatibuk-ang gidak-on sa usa ka display ug ang gidaghanon sa mga laray ug mga kolum nagtino sa gidak-on sa matag pixel.

Ang data sa video kasagarang gikan sa usa ka panumduman sa pag-refresh sa video, nga adunay usa o daghan pang byte nga gi-assign sa matag lokasyon sa pixel (ang Anvyl naggamit ug upat ka bits kada pixel). Kinahanglang i-index sa controller ang memorya sa video samtang ang mga sagbayan mobalhin sa display, ug kuhaon ug i-apply ang video data sa display sa tukma nga panahon nga ang electron beam mobalhin sa usa ka pixel.

Ang usa ka VGA controller circuit kinahanglan nga makamugna sa HS ug VS timings signal ug coordinate sa paghatod sa video data base sa pixel clock. Ang orasan sa pixel naghubit sa oras nga magamit aron ipakita ang usa ka pixel sa impormasyon. Ang signal sa VS naghubit sa frequency sa "refresh" sa display, o ang frequency diin ang tanang impormasyon sa display gi-redrawn. Ang minimum nga frequency sa pag-refresh usa ka function sa phosphor ug electron beam intensity sa display, nga adunay praktikal nga refresh frequency nga nahulog sa 50Hz hangtod 120Hz range. Ang gidaghanon sa mga linya nga ipakita sa usa ka gihatag nga refresh frequency naghubit sa pinahigda nga "retrace" frequency. Para sa 640-pixel by 480-row display gamit ang 25MHz pixel clock ug 60 +/-1Hz refresh, ang signal timing nga gipakita sa table sa ubos mahimong makuha. Ang mga timing alang sa pag-sync sa gilapdon sa pulso ug sa atubangan ug sa likod nga mga agwat sa balkonahe (ang mga agwat sa balkonahe mao ang mga pre-ug post-sync nga mga oras sa pulso diin ang impormasyon dili mapakita) gibase sa mga obserbasyon nga gikuha gikan sa aktwal nga mga VGA display.
Ang VGA controller circuit nagdecode sa output sa horizontal-sync nga counter nga gimaneho sa pixel clock aron makamugna og HS signal timing. Kini nga counter mahimong magamit aron makit-an ang bisan unsang lokasyon sa pixel sa usa ka gihatag nga linya.

Ingon usab, ang output sa usa ka vertical-sync nga counter nga nagdugang sa matag HS pulse mahimong magamit aron makamugna ang mga timing sa signal sa VS, ug kini nga counter mahimong magamit aron makit-an ang bisan unsang gihatag nga linya. Kining duha ka padayong nagdagan nga mga counter mahimong gamiton sa pagporma og adres ngadto sa video RAM. Walay panahon nga relasyon tali sa pagsugod sa HS pulse ug sa pagsugod sa VS pulse ang gipiho, mao nga ang tigdesinyo makahimo sa paghan-ay sa mga counter aron dali nga maporma ang mga adres sa video RAM, o aron mapamenos ang decoding logic alang sa pag-sync sa pulse generation.

Audio (I2S)
Ang Anvyl board naglakip sa Analog Devices audio codec SSM2603CPZ (IC5) nga adunay upat ka 1/8 ″ audio jacks para sa line-out (J7), headphone-out (J6), line-in (J9), ug microphone-in (J8) .
Audio data sampling hangtod sa 24 bits ug 96KHz gisuportahan, ug ang audio in (record) ug audio out (playback) sampling rates mahimong itakda nga independente. Ang microphone jack kay mono, ug ang tanang ubang jack kay stereo. Ang headphone jack gimaneho sa internal nga audio codec amptigpanalipod. Ang datasheet alang sa SSM2603CPZ audio codec anaa sa Analog Devices website.

Touchscreen TFT Display
Usa ka 4.3 ″ halapad nga format nga tin-aw nga kolor nga LED backlit LCD screen gigamit sa Anvyl. Ang screen adunay 480 × 272 nga lumad nga resolusyon nga display nga adunay giladmon nga kolor nga 24 bits matag pixel. Ang upat ka wire nga resistive touchscreen nga adunay antiglare coating naglangkob sa tibuok nga aktibong display area. Ang LCD screen ug ang touchscreen mahimong gamiton nga independente. Ang mga pagbasa sa paghikap mas saba kung ang LCD naka-on, apan mahimo nimong masala ang kasaba ug makakuha gihapon usa ka paspas nga sampang rate. Kung kinahanglan nimo ang labing kataas nga katukma ug sampAng mga rate, kinahanglan nimo nga i-off ang LCD sa panahon sa touchscreenampling
Aron ipakita ang usa ka imahe, ang LCD kinahanglan nga padayon nga gimaneho gamit ang tukma nga oras nga datos. Kini nga datos naglangkob sa mga linya ug mga blangko nga panahon nga nagporma og mga video frame. Ang matag bayanan naglangkob sa 272 ka aktibo nga mga linya ug pipila ka bertikal blangko nga mga linya. Ang matag linya naglangkob sa 480 ka aktibo nga mga yugto sa pixel ug daghang mga pinahigda nga mga yugto sa pagblangko.
Para sa dugang nga impormasyon sa paggamit sa TFT Display, tan-awa ang Vmod-TFT reference manual. Ang Anvyl ug ang Vmod-TFT naggamit sa parehas nga hardware sa display ug nanginahanglan parehas nga mga signal sa pagkontrol. Ang mga disenyo sa pakisayran nga naggamit sa Anvyl touchscreen TFT display makita sa panid sa produkto sa Anvyl.

OLED
Usa ka Inteltronic/Wisechip UG-2832HSWEG04 OLED Display gigamit sa Anvyl. Naghatag kini og 128 × 32 pixel, passive-matrix, monochrome display. Ang gidak-on sa display mao ang 30mm x 11.5mm x 1.45mm. Usa ka SPI interface ang gigamit sa pag-configure sa display, ingon man sa pagpadala sa bitmap data ngadto sa device. Ang Anvyl OLED mopakita sa kataposang hulagway nga gidrowing sa screen hangtod nga kini mapalong o ang bag-ong hulagway madala sa display. Ang pag-refresh ug pag-update gidumala sa sulod.
Ang Anvyl naglangkob sa parehas nga OLED nga sirkito sama sa PmodOLED, gawas nga ang CS # gibira nga ubos, nga makapahimo sa display pinaagi sa default. Para sa dugang nga impormasyon sa pagmaneho sa Anvyl OLED, tan-awa ang PmodOLED reference manual. Ang mga disenyo sa pakisayran nga naggamit sa Anvyl OLED display makita sa panid sa produkto sa Anvyl.

USB-UART Bridge (Serial Port)
Ang Anvyl naglakip sa FTDI FT2232HQ USB-UART bridge aron tugotan ang mga aplikasyon sa PC nga makigkomunikar sa board gamit ang standard Windows COM port commands. Libre nga USB-COM port drivers, available gikan sa www.ftdichip.com ubos sa “Virtual Com Port” o VCP heading, i-convert ang USB packets ngadto sa UART/serial port data. Ang data sa serial port ibaylo sa FPGA gamit ang two-wire serial port (TXD/RXD) ug software flow control (XON/XOFF). Human ma-install ang mga drayber, ang mga I/O commands gikan sa PC nga gitumong sa COM port mogama og serial data traffic sa T19 ug T20 FPGA pins.

Ang FT2232HQ, nga gilakip sa port J12, gigamit usab isip controller alang sa Digilent USB-JTAG circuitry, apan kining duha ka mga gimbuhaton hingpit nga independente sa usag usa. Ang mga programmer nga interesado sa paggamit sa UART functionality sa FT2232 sulod sa ilang disenyo dili kinahanglan nga mabalaka mahitungod sa JTAG circuitry nga nanghilabot sa ilang datos, ug vice-versa.

USB HID Hosts
Duha ka Microchip PIC24FJ128GB106 microcontrollers ang naghatag sa Anvyl og USB HID host capability. Ang firmware sa mga microcontroller mahimong magmaneho sa usa ka mouse o usa ka keyboard nga gilakip sa tipo nga A USB konektor sa J13 ug

J14 nga gimarkahan
"HID" ug "HOST". Ang mga hub dili suportado, busa usa ra ka mouse o usa ka keyboard ang magamit sa matag pantalan.

Figure 9. USB HID interface.

Ang "HOST" PIC24 nagduso sa upat ka mga signal ngadto sa FPGA - ang duha gipahinungod isip keyboard/mouse port nga nagsunod sa PS/2 protocol, ug duha ang konektado sa FPGA's two-wire serial programming port, aron ang FPGA mahimong maprograma gikan sa usa ka file gitipigan sa usa ka USB memory stick. Para maprograma ang FPGA, i-attach ang FAT formatted memory stick nga adunay usa ka .bit programming file sa root directory, load JP2, ug cycle board power. Kini ang hinungdan sa PIC processor nga magprograma sa FPGA, ug bisan unsang sayup nga gamay files awtomatik nga isalikway. Timan-i nga ang PIC24 nagbasa sa mode sa FPGA, init, ug nahimo nga mga pin, ug mahimo nga magmaneho sa PROG pin isip bahin sa han-ay sa programming.

HID Controller
Aron ma-access ang USB host controller, ang mga disenyo sa EDK mahimong mogamit sa standard nga PS/2 core (ang dili-EDK nga mga disenyo mahimong mogamit ug simple nga state machine).

Ang mga ilaga ug mga keyboard nga naggamit sa PS/2 protocol1 naggamit ug two-wire serial bus (orasan ug data) aron makigkomunikar sa usa ka host device. Ang duha naggamit sa 11-bit nga mga pulong nga naglakip sa pagsugod, paghunong, ug katingad-an nga parity bit, apan ang mga data packets giorganisar sa lahi nga paagi, ug ang keyboard interface nagtugot sa bi-directional data transfers (aron ang host device makadan-ag sa state LEDs sa keyboard). Ang mga timing sa bus gipakita sa numero. Ang orasan ug ang mga signal sa datos gipadagan lamang kung ang mga pagbalhin sa datos mahitabo, ug kung dili kini gihuptan sa idle state sa logic '1'. Ang mga timing naghubit sa mga kinahanglanon sa signal alang sa mouse-to-host nga komunikasyon ug bi-directional nga mga komunikasyon sa keyboard. Ang PS/2 interface circuit mahimong ipatuman sa FPGA aron makamugna ug keyboard o mouse interface.

Keyboard
Ang keyboard naggamit ug open-collector nga mga drayber aron ang keyboard, o usa ka attached host device, makamaneho sa two-wire bus (kon ang host device dili magpadala ug data sa keyboard, nan ang host makagamit sa input-only ports).
Ang PS/2-style nga mga keyboard naggamit ug mga scan code aron ipahibalo ang key press data. Ang matag yawe gihatagan og usa ka code nga ipadala sa matag higayon nga ang yawe gipugos. Kung ang yawe gipugngan, ang scan code ipadala nga balik-balik mga kausa sa matag 100ms. Kung ang usa ka yawe ipagawas, usa ka F0 (binary "11110000") nga key-up code ipadala, gisundan sa scan code sa gipagawas nga yawe. Kung ang usa ka yawe mahimong ibalhin aron makahimo usa ka bag-ong karakter (sama sa usa ka kapital nga letra), unya usa ka pagbalhin nga karakter ang ipadala dugang sa scan code, ug ang host kinahanglan magtino kung unsang karakter nga ASCII ang gamiton. Ang ubang mga yawe, nga gitawag ug mga extended keys, magpadala ug E0 (binary “11100000”) una pa sa scan code (ug sila mahimong magpadala ug labaw sa usa ka scan code). Kung ang usa ka gipalawig nga yawe ipagawas, usa ka E0 F0 key-up code ang ipadala, gisundan sa scan code. Ang mga scan code alang sa kadaghanan nga mga yawe gipakita sa numero. Ang usa ka host device mahimo usab nga magpadala og data sa keyboard. Sa ubos usa ka mubo nga lista sa pipila ka sagad nga mga mando nga mahimo ipadala sa usa ka host.

• ED: Ibutang ang Num Lock, Caps Lock, ug Scroll Lock LEDs. Gibalik sa keyboard ang FA human madawat ang ED, dayon ang host magpadala ug byte aron itakda ang status sa LED: bit 0 sets Scroll Lock, bit 1 sets Num Lock, ug bit 2 sets Caps lock. Ang mga bit 3 hangtod 7 wala tagda.
• EE: Echo (pagsulay). Gibalik sa keyboard ang EE pagkahuman nadawat ang EE.
• F3: Itakda ang scan code repeat rate. Gibalik sa keyboard ang F3 sa pagdawat sa FA, dayon ang host nagpadala sa ikaduhang byte aron itakda ang repeat rate.
• FE: Ipadala pag-usab. Gisugo sa FE ang keyboard nga ipadala pag-usab ang pinakabag-o nga scan code.
• FF: I-reset. I-reset ang keyboard.

Ang keyboard makapadala ug data sa host lamang kung ang data ug mga linya sa orasan taas (o walay trabaho). Tungod kay ang host mao ang bus master, ang keyboard kinahanglan nga susihon aron makita kung ang host nagpadala ug data sa dili pa magmaneho sa bus. Aron mapadali kini, ang linya sa orasan gigamit ingon usa ka "klaro nga ipadala" nga signal. Kung gibira sa host ang linya sa orasan sa ubos, ang keyboard kinahanglan nga dili magpadala bisan unsang datos hangtod nga mapagawas ang orasan. Ang keyboard nagpadala og data ngadto sa host sa 11-bit nga mga pulong nga adunay '0' start bit, gisundan sa 8-bits sa scan code (LSB first), gisundan sa odd parity bit ug gitapos sa '1' stop bit. Ang keyboard makamugna og 11 ka mga transisyon sa orasan (sa 20 ngadto sa 30KHz) kung ang data ipadala, ug ang data balido sa nahulog nga ngilit sa orasan.

Dili tanan nga mga tiggama sa keyboard hugot nga nagsunod sa mga detalye sa PS / 2; pipila ka mga keyboard mahimong dili makahimo sa husto nga signaling voltages o gamiton ang standard nga mga protocol sa komunikasyon. Ang pagkaangay sa USB host mahimong magkalainlain tali sa lainlaing mga keyboard. 1

Ang mga scan code alang sa kadaghanan sa PS/2 nga mga yawe gipakita sa hulagway sa ubos.

Ilaga
Ang mouse mopagawas ug orasan ug data signal kung kini ibalhin, kung dili, kini nga mga signal magpabilin sa logic '1'. Matag higayon nga ang mouse ibalhin, tulo ka 11-bit nga mga pulong ang ipadala gikan sa mouse ngadto sa host device. Ang matag usa sa 11-bit nga mga pulong adunay usa ka '0' start bit, gisundan sa 8 bits sa data (LSB una), gisundan sa usa ka odd parity bit, ug gitapos sa usa ka '1' stop bit. Busa, ang matag data transmission adunay 33 ka bit, diin ang bits 0, 11, ug 22 mao ang '0' start bits, ug ang bits 11, 21, ug 33 mao ang '1' stop bits. Ang tulo ka 8-bit data field naglangkob sa data sa paglihok sama sa gipakita sa hulagway sa ibabaw. Ang datos balido sa nahulog nga ngilit sa orasan, ug ang panahon sa orasan 20 hangtod 30KHz.
Ang mouse nag-angkon sa usa ka relatibong coordinate system diin ang paglihok sa mouse sa tuo makamugna og positibo nga numero sa X field, ug ang paglihok sa wala makamugna og negatibong numero. Ingon usab, ang paglihok sa mouse pataas makamugna og positibo nga numero sa Y field, ug ang paglihok sa ubos nagrepresentar sa negatibo nga numero (ang XS ug YS bits sa status byte mao ang sign bits - ang '1' nagpakita sa negatibo nga numero). Ang gidak-on sa X ug Y nga mga numero nagrepresentar sa gikusgon sa paglihok sa mouse – mas dako ang numero, mas paspas ang paglihok sa mouse (ang XV ug YV bits sa status byte mao ang movement overflow indicators – ang '1' nagpasabot nga overflow ang nahitabo) . Kung ang mouse nagpadayon sa paglihok, ang 33-bit nga mga transmission gisubli matag 50ms o labaw pa. Ang L ug R nga mga natad sa status byte nagpaila sa Left ug Right button presses (usa ka '1' nagpakita nga ang buton gipugos).

Keypad
Ang Anvyl keypad adunay 16 nga gimarkahan nga mga yawe (0-F). Gipahimutang kini isip usa ka matrix diin ang matag laray sa mga buton gikan sa wala ngadto sa tuo gihigot sa usa ka laray nga pin, ug ang matag kolum gikan sa ibabaw ngadto sa ubos gihigot sa usa ka column pin. Naghatag kini sa tiggamit og upat ka row pin ug upat ka column pins aron matubag ang usa ka button push. Kung ang usa ka buton gipugos, ang mga pin nga katumbas sa linya ug kolum sa buton konektado.
Aron mabasa ang kahimtang sa usa ka butones, ang kolum nga pin diin ang butones nagpuyo kinahanglan nga gipamubu nga ubos samtang ang ubang tulo nga mga pin sa kolum gimaneho nga taas. Gitugotan niini ang tanan nga mga buton sa kana nga kolum. Kung ang usa ka buton sa kana nga kolum giduso, ang katugbang nga row pin magbasa sa logic nga ubos.
Ang kahimtang sa tanang 16 ka butones mahimong matino sa upat ka lakang nga proseso pinaagi sa pagpagana sa matag usa sa upat ka kolum sa tagsa-tagsa. Mahimo kini pinaagi sa pag-rotate sa usa ka pattern nga "1110" pinaagi sa mga pin sa kolum. Sa matag lakang, ang lebel sa lohika sa mga row pin katumbas sa kahimtang sa mga buton sa kana nga kolum.

Aron tugutan ang dungan nga pagpindot sa buton sa parehas nga laray, i-configure ang mga pin sa kolum ingon bi-direksyon nga adunay mga internal nga pull-up resistors ug ipadayon ang mga kolum nga wala karon gibasa sa taas nga impedance.

Mga Oscillator/Orasan
Ang Anvyl board naglakip sa usa ka 100MHz Crystal oscillator nga konektado sa pin D11 (D11 usa ka GCLK input sa bangko 0). Ang input nga orasan mahimong magmaneho sa bisan unsa o sa tanan nga upat nga mga tile sa pagdumala sa orasan sa Spartan-6. Ang matag tile naglakip sa duha ka Digital Clock Managers (DCMs) ug usa ka Phase-Locked Loop (PLLs). Ang DCMs naghatag sa upat ka hugna sa input frequency (0º, 90º, 180º, ug 270º), usa ka nabahin nga orasan nga mahimong input clock nga gibahin. pinaagi sa bisan unsang integer gikan sa 2 hangtod 16 o 1.5, 2.5, 3.5… 7.5, ug duha ka antiphase nga orasan nga mga output nga mahimong i-multiply sa bisan unsang integer gikan sa 2 hangtod 32 ug dungan nga bahinon sa bisan unsang integer gikan sa 1 hangtod 32.

Gigamit sa mga PLL ang Voltage Controlled Oscillators (VCOs) nga mahimong maprograma aron makamugna og mga frequency sa 400MHz ngadto sa 1080MHz range pinaagi sa pagbutang og tulo ka set sa programmable divider atol sa FPGA configuration. Ang mga output sa VCO adunay walo ka parehas nga gilay-on nga mga output (0º, 45º, 90º, 135º, 180º, 225º, 270º, ug 315º) nga mahimong bahinon sa bisan unsang integer tali sa 1 ug 128.

Panguna nga I/O
Ang Anvyl board naglakip sa napulo ug upat ka mga LED (napulo ka pula, duha ka yellow, ug duha ka berde), walo ka slide switch, walo ka DIP switch sa duha ka grupo, upat ka push button, tulo ka duha ka digit nga pito ka segment nga display, ug usa ka 630 tie-point breadboard nga adunay napulo ka digital I/O's. Ang mga push button, slide switch ug DIP switch konektado sa FPGA pinaagi sa series resistors aron malikayan ang kadaot gikan sa wala tuyoa nga short circuits (mahimo mahitabo ang short circuit kung ang FPGA pin nga gi-assign sa pushbutton o slide switch wala tuyoa nga gihubit isip output). Ang mga pushbutton kay "makadiyot" nga mga switch nga kasagarang makamugna og ubos nga output kon sila anaa sa pahulay, ug usa ka taas nga output lamang kung kini gipugos. Ang mga slide switch ug DIP switch makamugna og kanunay nga taas o ubos nga mga input depende sa ilang posisyon. Ang napulo ka digital breadboard I/O's (BB1 – BB10) direktang konektado sa FPGA aron kini daling maapil sa custom circuits.

Push Buttons	Slide Switch	DIP switch	Mga LED			Breadboard
BTN0: E6	SW0: V5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	SW2: V3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

Talaan 1. Basic I/O pinout.

Pito ka Segment nga Display

Ang Anvyl board adunay tulo ka 2-digit nga komon nga cathode nga pito ka-segment nga LED display. Ang matag usa sa duha ka mga numero gilangkuban sa pito ka mga bahin nga gihan-ay sa usa ka "numero walo" nga sumbanan, nga adunay usa ka LED nga naka-embed sa matag bahin. Ang mga segment nga LED mahimong tagsa-tagsa nga lamdag, mao nga ang bisan unsa sa 128 nga mga pattern mahimong ipakita sa usa ka digit pinaagi sa pagdan-ag sa pipila ka mga bahin sa LED ug gibiyaan ang uban nga ngitngit. Niini nga 128 ka posible nga mga sumbanan, ang napulo nga katumbas sa mga decimal nga numero mao ang labing mapuslanon.
Ang komon nga mga signal sa cathode anaa isip unom ka "digit enable" nga input signal sa tulo ka 2-digit nga mga display. Ang mga anod sa parehas nga mga bahin sa tanan nga unom ka numero konektado sa pito ka mga node sa sirkito nga gimarkahan nga AA hangtod sa AG (busa, alang sa example, ang unom ka "D" anodes gikan sa unom ka digit gigrupo ngadto sa usa ka circuit node nga gitawag ug "AD"). Kining pito ka mga signal sa anode anaa isip mga input sa 2-digit nga mga display. Kini nga signal connection scheme nagmugna og multiplexed display, diin ang anode signal kay komon sa tanang digit pero mahimo ra nila nga madan-agan ang mga bahin sa digit kansang katugbang nga signal sa cathode gipahayag.

Usa ka scanning display controller circuit mahimong gamiton sa pagpakita og duha ka digit nga numero sa matag display. Kini nga sirkito nagduso sa mga signal sa cathode ug katugbang nga mga pattern sa anode sa matag digit sa usa ka balik-balik, padayon nga sunodsunod, sa usa ka update rate nga mas paspas kay sa tubag sa mata sa tawo. Ang matag digit madan-agan lang sa ikaunom nga bahin sa panahon, apan tungod kay ang mata dili makamatikod sa pagngitngit sa usa ka digit sa dili pa kini madan-agan pag-usab, ang digit makita nga padayon nga nagdan-ag. Kung ang rate sa pag-update (o "pag-refresh") gipahinay sa usa ka gihatag nga punto (mga 45 hertz), nan kadaghanan sa mga tawo magsugod sa pagtan-aw sa pagkidlap sa display.
Aron ang matag usa sa unom ka mga numero makita nga hayag ug padayon nga nagdan-ag, ang matag digit kinahanglan nga ipadagan kausa matag 1 ngadto sa 16ms (alang sa usa ka refresh frequency sa 1KHz ngadto sa 60Hz). Kay exampUg, sa usa ka 60Hz refresh scheme, ang tibuok nga display ma-refresh kausa sa matag 16ms, ug ang matag digit madan-agan sa 1/6 sa refresh cycle, o 2.67ms. Ang controller kinahanglan nga mopasalig nga ang husto nga anode pattern anaa sa diha nga ang katugbang nga cathode signal gimaneho. Sa pag-ilustrar sa proseso, kung ang Cat1 gipahayag samtang ang AB ug AC gipahayag, nan ang usa ka "1" ipakita sa digit nga posisyon 1. Unya, kung ang Cat2 gipahayag samtang ang AA, AB ug AC gipahayag, nan ang usa ka "7" ipakita sa digit nga posisyon 2. Kung ang Cat1 ug AB, AC gipadagan sa 8ms, ug unya ang Cat2 ug AA, AB, AC gimaneho sa 8ms sa walay katapusan nga sunodsunod, ang display magpakita sa "17". Usa ka exampAng timing diagram alang sa duha ka digit nga controller gipakita sa ubos.

Mga Counter sa Pagpalapad
Ang Anvyl board adunay 2 × 20 pin connector ug pito ka 12-pin Pmod ports. Ang mga pantalan sa Pmod mao ang 2 × 6 nga tuo nga anggulo, 100-mil nga babaye nga mga konektor nga nagtrabaho kauban ang standard nga 2 × 6 nga mga header sa pin nga magamit gikan sa lainlaing mga distributor sa katalogo. Ang matag 12-pin Pmod port naghatag og duha ka 3.3V VCC signal (pin 6 ug 12), duha ka Ground signal (pin 5 ug 11), ug walo ka logic signal. Ang VCC ug Ground nga mga pin makahatag hangtod sa 1A sa kasamtangan. Ang mga signal sa data sa Pmod dili magkapares nga mga pares, ug kini gi-ruta gamit ang labing maayo nga magamit nga mga track nga wala’y kontrol sa impedance o pagkapares sa paglangan. Ang Digilent naghimo og usa ka dako nga koleksyon sa Pmod accessory boards nga mahimong maglakip sa Pmod ports. Kami adunay usa ka hugpong sa girekomenda nga Pmods alang sa Anvyl nga gitawag nga "Anvyl Pmod Pack".

Ang 40-pin expansion connector adunay 32 I/O signal nga gipaambit sa Pmods JD, JE, JF ug JG. Naghatag usab kini og koneksyon sa GND, VCC3V3, ug VCC5V0.

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
JA1: AA18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
JA2: AA16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: V9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	JE3: Y8	JF3: Y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	JE4: AA8	JF4: AA6	JG4: B18
JA7: AB18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
JA8: AB16	JB8: W14	JC8: Y11	JD8: R11	JE8: W9	JF8: Y6	JG8: A17
JA9: AB15	JB9: T14	JC9: AA10	JD9: V11	JE9: Y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

Talaan 2. Pmod pinout.

Copyright Digilent, Inc. Tanang katungod gigahin.
Ang ubang mga ngalan sa produkto ug kompanya nga gihisgutan mahimong mga marka sa pamatigayon sa ilang tagsa-tagsa ka tag-iya.

Mga Dokumento / Mga Kapanguhaan

DIGILENT Anvyl FPGA Board [pdf] Manwal sa Gumagamit XC6SLX45-CSG484-3, Anvyl FPGA Board, Anvyl FPGA, Board

Mga pakisayran

• Manwal sa Gumagamit