DIGILENT Anvyl FPGA Bodi

Taarifa ya Bidhaa

Bodi ya FPGA ya AnvylTM ni bodi ya mantiki ya utendakazi wa juu iliyoboreshwa kwa matumizi na Spartan-6 LX45 FPGA. Inatoa vipengele mbalimbali ikiwa ni pamoja na vipande 6,822, Mbits 2.1 za RAM ya kuzuia haraka, vigae vya saa vilivyo na DCM na PLL, vipande vya DSP, na kasi ya saa ya 500MHz+. Bodi pia inakuja na mkusanyiko wa kina wa IP ya usaidizi wa bodi na miundo ya kumbukumbu, pamoja na mkusanyiko mkubwa wa bodi za kuongeza zinazopatikana kwenye Digilent. webtovuti.

Vipengele vya Bodi ya FPGA ya AnvylTM ni pamoja na chaguo za usanidi wa FPGA, mahitaji ya usambazaji wa nishati, na uoanifu na Mfumo wa Adept kwa uwekaji programu rahisi.

Usanidi wa FPGA:
Ubao wa Anvyl una kirukaji cha hali ya ubaoni (JP2) ambacho hukuruhusu kuchagua kati ya JTAG/ USB na njia za programu za ROM. Ikiwa JP2 haijapakiwa, FPGA itajisanidi yenyewe kutoka kwa ROM. Ikiwa JP2 itapakiwa, FPGA itasalia bila kufanya kitu baada ya kuwasha hadi isanidiwe kutoka kwa J.TAG au bandari ya programu ya serial (fimbo ya kumbukumbu ya USB).

Digilent na Xilinx hutoa programu kwa ajili ya kutayarisha FPGA na SPI ROM. Kupanga programu files huhifadhiwa ndani ya FPGA katika seli za kumbukumbu za SRAM. Data hii inafafanua utendakazi wa mantiki wa FPGA na miunganisho ya saketi na inasalia kuwa halali hadi ifutwe kwa kuondoa nishati, kusisitiza uingizaji wa PROG_B, au kufutwa kwa usanidi mpya. file.

FPGA pia inaweza kuratibiwa kutoka kwa kumbukumbu iliyoumbizwa na FAT iliyoambatishwa kwenye mlango wa USB-HID HOST (J14) ikiwa fimbo ina usanidi mmoja wa .bit. file kwenye saraka ya mizizi, JP2 imepakiwa, na nguvu ya bodi inazungushwa. FPGA itakataa kiotomatiki .bit yoyote fileambazo hazijajengwa kwa FPGA ifaayo.

Ugavi wa Nguvu:
Ubao wa Anvyl unahitaji chanzo cha nje cha 5V, 4A au kikubwa zaidi chenye plagi ya coax ya kipenyo cha ndani cha 2.1mm. Ugavi wa umeme unaofaa hutolewa kama sehemu ya vifaa vya Anvyl. Voltagsaketi za kidhibiti kutoka kwa Vifaa vya Analogi huunda vifaa vinavyohitajika vya 3.3V, 1.8V, na 1.2V kutoka kwa usambazaji mkuu wa 5V. LED nzuri ya umeme (LD19) inaonyesha kuwa vifaa vyote vinafanya kazi kawaida.

Reli tofauti za umeme kwenye ubao hutoa nguvu kwa vipengele mbalimbali kama vile viunganishi vya USB-HID, kidhibiti cha skrini ya kugusa TFT, HDMI, kiunganishi cha upanuzi, SRAM, Ethernet PHY I/O, vidhibiti vya USB-HID, FPGA I/O, oscillators, SPI Flash. , Kodeki ya sauti, onyesho la TFT, onyesho la OLED, GPIO, na Pmods.

Mfumo Mahiri:
Adept ni mfumo wa programu ambao hutoa kiolesura kilichorahisishwa cha kusanidi bodi ya Anvyl. Ili kupanga bodi ya Anvyl kwa kutumia Adept, unahitaji kusanidi bodi na kuanzisha programu.

Maagizo ya Matumizi ya Bidhaa

1. Hakikisha bodi ya Anvyl imezimwa.
2. Ikiwa unataka kusanidi FPGA kutoka kwa ROM, hakikisha kuwa kirukaji cha hali ya ubaoni (JP2) hakijapakiwa. Ikiwa unataka kusanidi FPGA kutoka kwa JTAG au USB, pakia JP2.
3. Ikiwa unataka kupanga FPGA kutoka kwa kumbukumbu, hakikisha kuwa imeumbizwa FAT na ina usanidi mmoja wa .bit. filekwenye saraka ya mizizi.
4. Unganisha usambazaji wa nishati ya nje na plagi chanya ya kituo, yenye kipenyo cha 2.1mminternal ili kutoa 5V, 4A au chanzo kikubwa cha nishati kinachohitajika.
5. Mara tu usambazaji wa umeme unapounganishwa, LED-good LED (LD19) inapaswa kuonyesha kwamba vifaa vyote vinafanya kazi kwa kawaida.
6. Ikiwa unatumia Adept System kwa upangaji, sanidi ubao wa Anvyl na uanzishe programu kulingana na hati ya Adept.
7. Fuata maagizo mahususi ya upangaji yaliyotolewa na Digilent au Xilinx ili kupanga FPGA kwa kutumia JTAG, USB, au mbinu za ROM.
8. Rejelea nyaraka za ziada na rasilimali zinazopatikana kwenye Digilent webtovuti kwa maelezo zaidi juu ya kutumia vipengele vya bodi na utangamano na vibao vya kuongeza.

Zaidiview

Jukwaa la ukuzaji la Anvyl FPGA ni jukwaa kamili, lililo tayari kutumia la ukuzaji wa saketi za kidijitali kulingana na daraja la kasi -3 Xilinx Spartan-6 LX45 FPGA. FPGA kubwa, pamoja na Ethernet ya 100-mbps, Video ya HDMI, kumbukumbu ya 128MB DDR2, skrini ya kugusa ya LCD yenye mwanga wa 4.3″, onyesho la OLED la pixel 128×32, ubao wa kuunganisha 630, vidhibiti vingi vya USB HID, na codec ya sauti ya I2S, hutengeneza. Anvyl jukwaa bora kwa kituo cha kujifunzia cha FPGA chenye uwezo wa kusaidia miundo ya kichakata iliyopachikwa kulingana na MicroBlaze ya Xilinx. Anvyl inaoana na zana zote za Xilinx CAD, pamoja na ChipScope, EDK, na ISE ya bure. WebPACK™, kwa hivyo miundo inaweza kukamilika bila gharama ya ziada. Vipimo vya bodi ni 27.5cm x 21cm.

Spartan-6 LX45 imeboreshwa kwa mantiki ya utendaji wa juu na matoleo:

• Vipande 6,822, kila kimoja kikiwa na pembejeo nne za LUT na flip-flops nane
• 2.1Mbits ya RAM ya kuzuia haraka
• vigae vya saa nne (DCM nane na PLL nne)
• Vipande 58 vya DSP
• 500MHz+ kasi ya saa

Mkusanyiko wa kina wa IP ya usaidizi wa bodi na miundo ya marejeleo, na mkusanyiko mkubwa wa bodi za kuongeza zinapatikana kwenye Digilent. webtovuti. Tazama ukurasa wa Anvyl kwa www.digilentinc.com kwa taarifa zaidi.

Vipengele ni pamoja na:

• Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
• 128MB DDR2 SDRAM
• 2MB SRAM
• 16MB QSPI FLASH kwa usanidi na kuhifadhi data
• 10/100 Ethaneti PHY
• Pato la Video ya HDMI
• 12-bit VGA bandari
• 4.3″ skrini ya LCD yenye umbizo pana ya rangi inayong'aa
• 128×32 pixel 0.9” WiseChip/Univision UG-23832HSWEG04 OLED paneli ya onyesho la picha
• maonyesho matatu ya tarakimu mbili ya Sehemu ya Saba ya LED
• Kodeki ya Sauti ya I2S iliyo na laini ndani, nje ya mstari, maikrofoni na vipokea sauti vinavyobanwa kichwani
• Oscillator ya kioo 100MHz
• bandari za USB2 za ubaoni kwa programu na vifaa vya USB-HID (kwa kipanya/kibodi)
• Digilent USB-JTAG mzunguko na utendaji wa USB-UART
• vitufe vyenye funguo 16 (0-F)
• GPIO: Taa 14 za LED (10 nyekundu, 2 njano, 2 kijani), swichi 8 za slaidi, swichi 8 za DIP katika vikundi 2 na vifungo 4 vya kushinikiza
• ubao wa mkate wenye I/O 10 za Dijiti
• 32 I/O zimeelekezwa kwenye kiunganishi cha upanuzi cha pini 40 (I/O zinashirikiwa na bandari za Pmod)
• bandari saba za Pmod za pini 12 zenye jumla ya I/O 56
• meli zilizo na usambazaji wa nguvu wa 20W na kebo ya USB

Usanidi wa FPGA

Baada ya kuwashwa, FPGA kwenye ubao wa Anvyl lazima isanidiwe (au kuratibiwa) kabla ya kufanya kazi zozote. FPGA inaweza kusanidiwa kwa njia tatu: Kompyuta inaweza kutumia Digilent USB-JTAG sakiti (bandari J12, iliyoandikwa “PROG”) ili kupanga FPGA wakati wowote nguvu imewashwa, usanidi file iliyohifadhiwa kwenye ubao wa SPI Flash ROM inaweza kuhamishwa kiotomatiki hadi kwa FPGA ikiwa imewashwa, au programu. file inaweza kuhamishwa kutoka kwa fimbo ya kumbukumbu ya USB hadi mlango wa USB HID unaoitwa "Host" (J14).
Kirukaji cha hali ya ubaoni (JP2) huchagua kati ya JTAG/ USB na njia za programu za ROM. Ikiwa JP2 haijapakiwa, FPGA itajisanidi yenyewe kutoka kwa ROM. Ikiwa JP2 itapakiwa, FPGA itasalia bila kufanya kitu baada ya kuwasha hadi isanidiwe kutoka kwa J.TAG au bandari ya programu ya serial (fimbo ya kumbukumbu ya USB).
Digilent na Xilinx husambaza programu kwa hiari inayoweza kutumika kupanga FPGA na SPI ROM. Kupanga programu files huhifadhiwa ndani ya FPGA katika seli za kumbukumbu za SRAM. Data hii inafafanua utendakazi wa mantiki za FPGA na miunganisho ya saketi, na inasalia kuwa halali hadi ifutwe kwa kuondoa nishati, kusisitiza uingizaji wa PROG_B, au hadi itakapobatilishwa na usanidi mpya. file.
Mpangilio wa FPGA filekuhamishwa kupitia JTAG bandari na kutoka kwa fimbo ya USB tumia .bit file aina, na programu ya SPI files tumia .mcs file aina. ISE ya Xilinx WebPakiti na programu ya EDK inaweza kuunda .bit files kutoka VHDL, Verilog, au chanzo cha msingi wa kimpango files (EDK inatumika kwa miundo iliyopachikwa ya kichakataji cha MicroBlaze™). Mara .kidogo file imeundwa, FPGA ya Anvyl inaweza kuratibiwa nayo juu ya USB-JTAG circuitry (bandari J12) kwa kutumia programu ya Digilent's Adept au programu ya Xilinx's iMPACT. Ili kutengeneza .mcs file kutoka kwa .bit file, tumia PROM File Zana ya jenereta ndani ya programu ya iMPACT ya Xilinx. .mcs file basi inaweza kuratibiwa kwa SPI Flash kwa kutumia iMPACT.

FPGA pia inaweza kuratibiwa kutoka kwa kumbukumbu iliyoumbizwa na FAT iliyoambatishwa kwenye mlango wa USB-HID HOST (J14) ikiwa fimbo ina usanidi mmoja wa .bit. file kwenye saraka ya mizizi, JP2 imepakiwa, na nguvu ya bodi inazungushwa. FPGA itakataa kiotomatiki .bit yoyote fileambazo hazijajengwa kwa FPGA ifaayo.

Ugavi wa Nguvu

Ubao wa Anvyl unahitaji chanzo cha nje cha 5V, 4A au kikubwa zaidi chenye plagi chanya ya katikati, yenye kipenyo cha ndani cha 2.1mm (ugavi unaofaa hutolewa kama sehemu ya kifaa cha Anvyl). Voltagsaketi za kidhibiti kutoka kwa Vifaa vya Analogi huunda vifaa vinavyohitajika vya 3.3V, 1.8V na 1.2V kutoka kwa usambazaji mkuu wa 5V. LED nzuri ya umeme (LD19), inayoendeshwa na waya AU ya matokeo yote ya nishati kwenye vifaa, inaonyesha kuwa vifaa vyote vinafanya kazi kawaida. Vifaa vifuatavyo vipo kwenye kila reli:

• 5V : Viunganishi vya USB-HID, kidhibiti cha skrini ya kugusa TFT, HDMI, na kiunganishi cha upanuzi
• 3.3V : SRAM, Ethernet PHY I/O, vidhibiti vya USB-HID, FPGA I/O, oscillators, SPI Flash, Codec ya sauti, onyesho la TFT, onyesho la OLED, GPIO, Pmods, na kiunganishi cha upanuzi
• 1.8V : DDR2, USB-JTAG/USB-UART kidhibiti, FPGA I/O, na GPIO
• 1.2V : Msingi wa FPGA na msingi wa Ethaneti PHY

Mfumo Mahiri
Adept ina kiolesura kilichorahisishwa cha usanidi. Ili kupanga bodi ya Anvyl kwa kutumia Adept, kwanza sanidi ubao na uanzishe programu:

• unganisha na ambatisha usambazaji wa umeme
• chomeka kebo ya USB kwa Kompyuta na kwa bandari ya USB PROG ubaoni
• anzisha programu ya Adept
• WASHA swichi ya umeme ya Anvyl
• subiri FPGA itambuliwe

Tumia kipengele cha kuvinjari ili kuhusisha .bit inayohitajika file na FPGA, na ubonyeze kitufe cha Programu. Usanidi file itatumwa kwa FPGA, na kisanduku cha mazungumzo kitaonyesha kama upangaji programu ulifanikiwa. Usanidi "umefanyika" LED itawaka baada ya FPGA kusanidiwa kwa ufanisi. Kabla ya kuanza mlolongo wa programu, Adept huhakikisha kwamba usanidi wowote uliochaguliwa files zina msimbo sahihi wa kitambulisho cha FPGA - hii inazuia .bit isiyo sahihi files kutoka kutumwa kwa FPGA. Mbali na upau wa kusogeza na kuvinjari na vitufe vya programu, kiolesura cha usanidi hutoa kitufe cha Anzisha Chain, dirisha la kiweko, na upau wa hali. Kitufe cha Anzisha Chain ni muhimu ikiwa mawasiliano ya USB na ubao yamekatizwa. Dirisha la kiweko linaonyesha hali ya sasa, na upau wa hali unaonyesha maendeleo ya wakati halisi wakati wa kupakua usanidi file.

Kumbukumbu ya DDR2
Chip moja ya kumbukumbu ya 1Gbit DDR2 inaendeshwa kutoka kwa kizuizi cha kidhibiti cha kumbukumbu katika Spartan-6 FGPA. Kifaa cha DDR2, MT47H64M16HR-25E au sawia, hutoa basi la 16-bit na maeneo ya 64M. Bodi ya Anvyl imejaribiwa kwa uendeshaji wa DDR2 hadi kiwango cha data cha 800MHz. Kiolesura cha DDR2 kinafuata miongozo ya kubandika na kuelekeza iliyobainishwa katika Mwongozo wa Mtumiaji wa Kiolesura cha Kumbukumbu cha Xilinx (MIG). Kiolesura kinaauni uwekaji saini wa SSTL18, na anwani, data, saa, na mawimbi yote ya udhibiti yanawiana na kuchelewa kudhibitiwa. Jozi mbili za mawimbi ya saa ya DDR2 zinazolingana vizuri hutolewa ili DDR iweze kuendeshwa na saa za mikendo ya chini kutoka kwa FPGA.

Kumbukumbu ya Flash
Bodi ya Anvyl hutumia kifaa cha kumbukumbu cha 128Mbit Numonyx N25Q128 Serial (kilichopangwa kama 16Mbit kwa 8) kwa hifadhi isiyo tete ya usanidi wa FPGA. files. SPI Flash inaweza kuratibiwa na .mcs file kwa kutumia programu ya iMPACT. Mpangilio wa FPGA file inahitaji chini ya 12Mbits, na kuacha 116Mbits inapatikana kwa data ya mtumiaji. Data inaweza kuhamishwa hadi na kutoka kwa Kompyuta kwenda/kutoka kwa kifaa chenye kumweka kwa kutumia programu za mtumiaji, au kwa vifaa vilivyojengwa ndani ya iMPACT PROM. file programu ya kizazi. Miundo ya mtumiaji iliyowekwa kwenye FPGA inaweza pia kuhamisha data hadi na kutoka kwa flash.
Mpango wa majaribio/maonyesho ya ubao hupakiwa kwenye SPI Flash wakati wa utengenezaji.

Ethernet PHY
Ubao wa Anvyl unajumuisha SMSC 10/100 mbps PHY (LAN8720A-CP-TR) iliyooanishwa na kiunganishi cha Halo HFJ11-2450E RJ-45. PHY imeunganishwa kwa FPGA kwa kutumia usanidi wa RMII. Imesanidiwa ili kuwasha modi ya "Zote Zinazoweza, na Majadiliano ya Kiotomatiki Yamewezeshwa" kwenye kuwasha. Laha ya data ya SMSC PHY inapatikana kutoka kwa SMSC webtovuti.

Pato la HDMI
Ubao wa Anvyl una mlango mmoja wa pato wa HDMI usio na buffer. Lango ambalo halina buffered hutumia kiunganishi cha aina ya HDMI A. Kwa kuwa mifumo ya HDMI na DVI hutumia kiwango sawa cha kuashiria TMDS, adapta rahisi (inapatikana katika duka nyingi za vifaa vya elektroniki) inaweza kutumika kuendesha kiunganishi cha DVI kutoka kwa bandari ya pato la HDMI. Kiunganishi cha HDMI hakijumuishi ishara za VGA, kwa hivyo maonyesho ya analog hayawezi kuendeshwa.
Viunganishi vya HDMI vya pini 19 ni pamoja na chaneli nne tofauti za data, viunganishi vitano vya GND, basi la waya moja la Consumer Electronics Control (CEC), basi la waya mbili la Display Data Channel (DDC) ambalo kimsingi ni basi la I2C, Kigunduzi cha Hot Plug. (HPD), mawimbi ya 5V yenye uwezo wa kutoa hadi 50mA, na pini moja iliyohifadhiwa (RES). Kati ya hizi, njia tofauti za data, basi la I2C, na CEC zimeunganishwa kwenye FPGA.

VGA
Anvyl hutoa kiolesura cha 12bit VGA ambacho kinaruhusu hadi rangi 4096 kuonyeshwa kwenye Kifuatiliaji cha kawaida cha VGA. Ishara tano za kawaida za VGA Nyekundu, Kijani, Bluu, Usawazishaji Mlalo (HS), na Usawazishaji Wima (VS) hupitishwa moja kwa moja kutoka kwa FPGA hadi kwenye kiunganishi cha VGA. Kuna mawimbi manne yaliyoelekezwa kutoka kwa FPGA kwa kila mawimbi ya kawaida ya rangi ya VGA na kusababisha mfumo wa video ambao unaweza kutoa rangi 4,096. Kila moja ya ishara hizi ina kipingamizi cha mfululizo ambacho kinapojumuishwa katika mzunguko, tengeneza kigawanyiko na upinzani wa kusitisha 75-ohm wa onyesho la VGA. Mizunguko hii rahisi huhakikisha kuwa mawimbi ya video hayawezi kuzidi ujazo wa juu uliobainishwa wa VGAtage, na kusababisha ishara za rangi ambazo zimewashwa kikamilifu (.7V), zimezimwa kabisa (0V) au mahali fulani kati.

Kielelezo 2. VGA interface.

 

Mchoro 3. Kiunganishi cha HD DB-15, muundo wa shimo wa PCB, kazi za pini, na ramani ya mawimbi ya rangi.

Utumiaji wa maonyesho ya VGA ya msingi wa CRT ampmihimili ya elektroni inayosogezwa iliyorekebishwa litude (au miale ya cathode) ili kuonyesha maelezo kwenye skrini iliyofunikwa na fosforasi. Maonyesho ya LCD hutumia safu ya swichi ambazo zinaweza kulazimisha ujazotage kwa kiasi kidogo cha kioo kioevu, na hivyo kubadilisha idhini ya mwanga kupitia fuwele kwa misingi ya pikseli-kwa-pixel. Ingawa maelezo yafuatayo yana ukomo wa maonyesho ya CRT, maonyesho ya LCD yamebadilika ili kutumia muda wa mawimbi sawa na maonyesho ya CRT (kwa hivyo majadiliano ya "ishara" hapa chini yanahusu CRT na LCD zote mbili). Maonyesho ya rangi ya CRT hutumia mihimili mitatu ya elektroni (moja kwa nyekundu, moja kwa bluu, na moja ya kijani) ili kutia nguvu fosforasi inayopaka upande wa ndani wa mwisho wa onyesho la bomba la mionzi ya cathode (ona Mchoro 1). Mihimili ya elektroni hutoka kwa "bunduki za elektroni", ambazo ni cathode zilizochomwa vyema zilizowekwa kwenye ukaribu wa sahani ya annular iliyo na chaji chanya inayoitwa "gridi". Nguvu ya kielektroniki inayowekwa na gridi ya taifa huchota miale ya elektroni zenye nishati kutoka kwenye kathodi, na miale hiyo inalishwa na mkondo unaotiririka ndani ya kathodi. Miale hii ya chembe huharakishwa mwanzoni kuelekea gridi ya taifa, lakini hivi karibuni huanguka chini ya ushawishi wa nguvu kubwa zaidi ya kielektroniki inayotokana na uso mzima wa onyesho ulio na fosforasi wa CRT kuchajiwa hadi 20kV (au zaidi). Mionzi inalenga kwenye boriti nzuri inapopita katikati ya gridi, na kisha huharakisha athari kwenye uso wa maonyesho uliofunikwa na phosphor. Uso wa fosforasi huangaza kwa uangavu kwenye hatua ya athari, na inaendelea kuangaza kwa microseconds mia kadhaa baada ya boriti kuondolewa. Kubwa ya sasa ya kulishwa ndani ya cathode, mkali zaidi wa fosforasi itawaka.

Kati ya gridi ya taifa na uso wa kuonyesha, boriti ya elektroni hupita kwenye shingo ya CRT ambapo mizinga miwili ya waya hutoa sehemu za sumakuumeme za orthogonal. Kwa sababu miale ya cathode inaundwa na chembe za kushtakiwa
(elektroni), zinaweza kupotoshwa na nyanja hizi za sumaku. Mifumo ya sasa ya mawimbi hupitishwa kwenye koili ili kutoa sehemu za sumaku zinazoingiliana na miale ya cathode na kuzifanya zipitishe uso wa onyesho katika muundo wa "rasta", mlalo kutoka kushoto kwenda kulia na wima kutoka juu hadi chini. Mwale wa cathode unaposogea juu ya uso wa onyesho, mkondo unaotumwa kwa bunduki za elektroni unaweza kuongezwa au kupunguzwa ili kubadilisha mwangaza wa onyesho kwenye sehemu ya athari ya miale ya cathode.

Muda wa Mfumo wa VGA
Muda wa mawimbi ya VGA hubainishwa, kuchapishwa, kunakili hakimiliki na kuuzwa na shirika la VESA (www.vesa.org). Taarifa ifuatayo ya wakati wa mfumo wa VGA imetolewa kama mfanoample ya jinsi kifuatiliaji cha VGA kinaweza kuendeshwa na azimio la 640×480. Kwa habari sahihi zaidi, au kwa habari juu ya masafa mengine ya VGA, rejelea hati zinazopatikana kwenye VESA. webtovuti.
Taarifa huonyeshwa tu wakati boriti inasonga "mbele" (kushoto kwenda kulia na juu hadi chini), na si wakati boriti inarejeshwa kwenye ukingo wa kushoto au wa juu wa onyesho. Kwa hivyo, muda mwingi unaowezekana wa kuonyesha hupotea katika vipindi vya "kutoweka" wakati boriti inawekwa upya na kuimarishwa ili kuanza pasi mpya ya kuonyesha mlalo au wima. Ukubwa wa mihimili, mzunguko ambapo boriti inaweza kufuatiliwa kwenye onyesho, na marudio ambayo boriti ya elektroni inaweza kurekebishwa huamua azimio la onyesho. Maonyesho ya kisasa ya VGA yanaweza kushughulikia maazimio tofauti, na mzunguko wa kidhibiti cha VGA huamuru azimio kwa kutoa mawimbi ya saa ili kudhibiti mifumo mibaya zaidi. Kidhibiti lazima kitoe mipigo ya kusawazisha kwa 3.3V (au 5V) ili kuweka mzunguko ambapo mkondo wa maji unapita kupitia koili za mkengeuko, na ni lazima kuhakikisha kuwa data ya video inatumika kwa bunduki za elektroni kwa wakati ufaao. Maonyesho ya video hafifu hufafanua idadi ya "safu" ambazo zinalingana na idadi ya kupita mlalo ambayo cathode hufanya juu ya eneo la onyesho, na idadi ya "safu" ambazo zinalingana na eneo kwenye kila safu ambalo limepewa "kipengele cha picha" kimoja. au pixel. Maonyesho ya kawaida hutumia kutoka safu mlalo 240 hadi 1200 na kutoka safu wima 320 hadi 1600. Ukubwa wa jumla wa onyesho na idadi ya safu mlalo na safu wima huamua ukubwa wa kila pikseli.

Data ya video kwa kawaida hutoka kwenye kumbukumbu ya kuonyesha upya video, iliyo na baiti moja au zaidi zilizowekwa kwa kila eneo la pikseli (Anvyl hutumia biti nne kwa pikseli). Ni lazima kidhibiti kielekeze kwenye kumbukumbu ya video mihimili inaposonga kwenye onyesho, na kurejesha na kutumia data ya video kwenye onyesho kwa wakati ufaao ambapo boriti ya elektroni inasonga kwenye pikseli fulani.

Saketi ya kidhibiti cha VGA lazima itengeneze mawimbi ya saa ya HS na VS na kuratibu uwasilishaji wa data ya video kulingana na saa ya pikseli. Saa ya pikseli hufafanua muda unaopatikana ili kuonyesha pikseli moja ya maelezo. Ishara ya VS inafafanua mzunguko wa "kuonyesha upya" wa onyesho, au mzunguko ambapo taarifa zote kwenye onyesho hutolewa upya. Masafa ya chini ya kuonyesha upya ni utendakazi wa nguvu ya fosforasi na boriti ya elektroni ya onyesho, huku masafa ya kuonyesha upya kivitendo yakishuka katika masafa ya 50Hz hadi 120Hz. Idadi ya mistari itakayoonyeshwa kwa marudio fulani ya kuonyesha upya hufafanua masafa ya "retrace" ya mlalo. Kwa onyesho la safu mlalo 640 kwa 480 kwa kutumia saa ya pikseli 25MHz na kuonyesha upya 60 +/-1Hz, muda wa mawimbi ulioonyeshwa kwenye jedwali lililo hapa chini unaweza kutolewa. Muda wa kusawazisha upana wa mapigo na vipindi vya ukumbi wa mbele na nyuma (vipindi vya ukumbi ni nyakati za kabla na baada ya kusawazisha mapigo wakati ambapo taarifa haiwezi kuonyeshwa) zinatokana na uchunguzi unaochukuliwa kutoka kwa maonyesho halisi ya VGA.
Saketi ya kidhibiti cha VGA husimbua matokeo ya kihesabu cha usawazishaji-mlalo kinachoendeshwa na saa ya pikseli ili kutoa muda wa mawimbi ya HS. Kaunta hii inaweza kutumika kupata eneo la pikseli yoyote kwenye safu mlalo fulani.

Vilevile, matokeo ya kihesabu kiwima cha kusawazisha ambacho nyongeza kwa kila mpigo wa HS kinaweza kutumika kutengeneza muda wa mawimbi ya VS, na kihesabu hiki kinaweza kutumika kutafuta safu mlalo yoyote. Kaunta hizi mbili zinazoendelea kutumika zinaweza kutumika kutengeneza anwani kuwa RAM ya video. Hakuna uhusiano wa wakati kati ya kuanza kwa mpigo wa HS na kuanza kwa mpigo wa VS umebainishwa, kwa hivyo mbunifu anaweza kupanga vihesabio ili kuunda kwa urahisi anwani za RAM za video, au kupunguza mantiki ya kusimbua kwa ajili ya kusawazisha mapigo ya kizazi.

Sauti (I2S)
Ubao wa Anvyl unajumuisha kodeki ya sauti ya Vifaa vya Analog SSM2603CPZ (IC5) iliyo na jaketi nne za sauti za 1/8″ za laini-out (J7), headphone-out (J6), line-in (J9), na maikrofoni-in (J8) .
Data ya sauti sampkuongea hadi biti 24 na 96KHz inaauniwa, na sauti katika (rekodi) na sauti nje (kucheza) s.ampviwango vya ling vinaweza kuwekwa kwa kujitegemea. Jack ya kipaza sauti ni mono, na jacks nyingine zote ni stereo. Jeki ya kipaza sauti inaendeshwa na mfumo wa ndani wa kodeki ya sauti ampmsafishaji. Hifadhidata ya kodeki ya sauti ya SSM2603CPZ inapatikana kutoka kwa Vifaa vya Analogi webtovuti.

Onyesho la TFT la skrini ya kugusa
Skrini ya LCD yenye umbizo pana ya inchi 4.3 inatumika kwenye Anvyl. Skrini ina onyesho la mwonekano asili la 480×272 na kina cha rangi ya biti 24 kwa pikseli. Skrini ya kugusa yenye uwezo wa kustahimili miwani minne yenye mipako ya kuzuia kung'aa hufunika eneo zima la onyesho linalotumika. Skrini ya LCD na skrini ya kugusa inaweza kutumika kwa kujitegemea. Visomo vya mguso huwa na kelele zaidi wakati LCD imewashwa, lakini unaweza kuchuja kelele na bado kupata s haraka.ampkiwango cha. Ikiwa unahitaji usahihi wa juu na sampkwa viwango, unapaswa kuzima LCD wakati wa skrini ya kugusaampling.
Ili kuonyesha picha, LCD inahitaji kuendeshwa kila mara kwa data iliyopangwa ipasavyo. Data hii inajumuisha mistari na muda wa kutoweka ambao huunda fremu za video. Kila fremu ina mistari 272 amilifu na mistari kadhaa ya wima isiyo na kitu. Kila mstari una vipindi vya pikseli 480 amilifu na vipindi kadhaa vya kutoweka kwa mlalo.
Kwa maelezo ya ziada kuhusu kutumia Onyesho la TFT, rejelea mwongozo wa marejeleo wa Vmod-TFT. Anvyl na Vmod-TFT hutumia maunzi sawa ya kuonyesha na yanahitaji mawimbi sawa ya udhibiti. Miundo ya marejeleo inayotumia skrini ya kugusa ya TFT ya Anvyl inaweza kupatikana kwenye ukurasa wa bidhaa wa Anvyl.

OLED
Onyesho la Inteltronic/Wisechip UG-2832HSWEG04 OLED linatumika kwenye Anvyl. Hii hutoa pikseli 128×32, matrix ya passiv, onyesho la monochrome. Ukubwa wa kuonyesha ni 30mm x 11.5mm x 1.45mm. Kiolesura cha SPI kinatumika kusanidi onyesho, na pia kutuma data ya bitmap kwenye kifaa. Anvyl OLED huonyesha picha ya mwisho inayochorwa kwenye skrini hadi iwashwe chini au picha mpya itolewe kwenye onyesho. Kuonyesha upya na kusasisha kunashughulikiwa ndani.
Anvyl ina mzunguko wa OLED sawa na PmodOLED, isipokuwa CS# hutolewa chini, kuwezesha onyesho kwa chaguomsingi. Kwa maelezo ya ziada kuhusu kuendesha Anvyl OLED, rejelea mwongozo wa marejeleo wa PmodOLED. Miundo ya marejeleo inayotumia onyesho la Anvyl OLED inaweza kupatikana kwenye ukurasa wa bidhaa wa Anvyl.

USB-UART Bridge (Serial Port)
Anvyl inajumuisha daraja la FTDI FT2232HQ USB-UART ili kuruhusu programu za Kompyuta kuwasiliana na bodi kwa kutumia amri za kawaida za bandari za Windows COM. Viendeshi vya bandari vya USB-COM visivyolipishwa, vinavyopatikana kutoka www.ftdichip.com chini ya "Virtual Com Port" au kichwa cha VCP, kubadilisha pakiti za USB hadi UART/data ya serial ya bandari. Data ya bandari dhabiti inabadilishwa na FPGA kwa kutumia mlango wa serial wa waya mbili (TXD/RXD) na udhibiti wa mtiririko wa programu (XON/XOFF). Baada ya viendeshi kusakinishwa, amri za I/O kutoka kwa Kompyuta iliyoelekezwa kwenye bandari ya COM zitatoa trafiki ya data ya serial kwenye pini za T19 na T20 FPGA.

FT2232HQ, iliyoambatishwa kwenye bandari J12, pia inatumika kama kidhibiti cha Digilent USB-J.TAG mzunguko, lakini kazi hizi mbili zinajitegemea kabisa. Watayarishaji programu wanaopenda kutumia utendaji wa UART wa FT2232 ndani ya muundo wao hawana haja ya kuwa na wasiwasi kuhusu J.TAG mzunguko unaoingilia data zao, na kinyume chake.

Vipangishi vya USB HID
Vidhibiti vidogo viwili vya Microchip PIC24FJ128GB106 huipa Anvyl uwezo wa kupangisha USB HID. Firmware katika vidhibiti vidogo vinaweza kuendesha kipanya au kibodi iliyoambatanishwa na aina ya viunganishi vya USB kwenye J13 na

J14 iliyoandikwa
"HID" na "HOST". Hubs hazitumiki, kwa hivyo ni kipanya kimoja tu au kibodi moja inaweza kutumika kwenye kila mlango.

Kielelezo 9. Kiolesura cha USB HID.

“HOST” PIC24 huingiza mawimbi manne kwenye FPGA – mbili zimetolewa kama kibodi/kipanya kinachofuata itifaki ya PS/2, na mbili zimeunganishwa kwenye lango la programu ya serial ya waya mbili ya FPGA, ili FPGA iweze kuratibiwa kutoka kwa file kuhifadhiwa kwenye kijiti cha kumbukumbu cha USB. Ili kupanga FPGA, ambatisha fimbo ya kumbukumbu iliyoumbizwa FAT iliyo na programu moja ya .bit file kwenye saraka ya mizizi, pakia JP2, na nguvu ya bodi ya mzunguko. Hii itasababisha kichakataji cha PIC kupanga FPGA, na sehemu yoyote isiyo sahihi files itakataliwa kiotomatiki. Kumbuka PIC24 inasoma modi ya FPGA, init, na pini zilizokamilika, na inaweza kuendesha pin ya PROG kama sehemu ya mlolongo wa programu.

Mdhibiti wa HID
Ili kufikia kidhibiti kipangishi cha USB, miundo ya EDK inaweza kutumia msingi wa kawaida wa PS/2 (miundo isiyo ya EDK inaweza kutumia mashine rahisi ya hali).

Panya na kibodi zinazotumia itifaki ya PS/2 hutumia basi ya serial ya waya mbili (saa na data) kuwasiliana na kifaa mwenyeji. Zote mbili hutumia maneno ya biti 1 ambayo yanajumuisha sehemu ya kuanza, kusitisha na usawazishaji isiyo ya kawaida, lakini pakiti za data zimepangwa kwa njia tofauti, na kiolesura cha kibodi huruhusu uhamishaji wa data wa pande mbili (ili kifaa cha mwenyeji kinaweza kuangazia LED za hali kwenye kibodi). Muda wa basi unaonyeshwa kwenye takwimu. Saa na ishara za data huendeshwa tu wakati uhamishaji wa data unatokea, na vinginevyo huwekwa katika hali ya kutofanya kitu kwa mantiki '11'. Muda hufafanua mahitaji ya mawimbi kwa mawasiliano kutoka kwa kipanya hadi mwenyeji na mawasiliano ya kibodi yenye mwelekeo mbili. Sakiti ya kiolesura cha PS/1 inaweza kutekelezwa katika FPGA ili kuunda kiolesura cha kibodi au kipanya.

Kibodi
Kibodi hutumia viendeshi vya kitoleo huria ili kibodi, au kifaa mwenyeji kilichoambatishwa, kiweze kuendesha basi la waya mbili (ikiwa kifaa cha seva pangishi hakitatuma data kwenye kibodi, basi seva pangishi inaweza kutumia milango ya kuingiza pekee).
Kibodi za mtindo wa PS/2 hutumia misimbo ya kuchanganua ili kuwasiliana na data ya ubonyezo wa vitufe. Kila ufunguo hupewa msimbo unaotumwa wakati wowote ufunguo unapobonyezwa. Ufunguo ukishikiliwa, msimbo wa kuchanganua utatumwa mara kwa mara karibu mara moja kila 100ms. Wakati ufunguo unapotolewa, msimbo wa ufunguo wa F0 (binary "11110000") hutumwa, ikifuatiwa na msimbo wa scan wa ufunguo uliotolewa. Ikiwa ufunguo unaweza kubadilishwa ili kutoa herufi mpya (kama herufi kubwa), basi herufi ya shift inatumwa pamoja na msimbo wa kuchanganua, na mpangishaji lazima abainishe ni herufi gani ya ASCII ya kutumia. Baadhi ya funguo, zinazoitwa funguo zilizopanuliwa, hutuma E0 (binary “11100000”) kabla ya msimbo wa kuchanganua (na zinaweza kutuma zaidi ya msimbo mmoja wa kutambaza). Ufunguo uliopanuliwa unapotolewa, msimbo wa ufunguo wa E0 F0 hutumwa, ikifuatiwa na msimbo wa tambazo. Nambari za kuchanganua kwa funguo nyingi zinaonyeshwa kwenye mchoro. Kifaa kipangishi kinaweza pia kutuma data kwenye kibodi. Ifuatayo ni orodha fupi ya amri za kawaida ambazo mwenyeji anaweza kutuma.

• ED: Weka Num Lock, Caps Lock, na LED za Kufuli za Kusogeza. Kibodi hurejesha FA baada ya kupokea ED, kisha mpangishi hutuma baiti kuweka hali ya LED: biti 0 seti Kufuli ya Kusogeza, biti 1 seti Nambari ya Kufuli, na Seti 2 za Caps lock. Bits 3 hadi 7 hupuuzwa.
• EE: Echo (mtihani). Kibodi hurejesha EE baada ya kupokea EE.
• F3: Weka kasi ya marudio ya msimbo wa scan. Kibodi hurejesha F3 inapopokea FA, kisha mpangishi hutuma baiti ya pili ili kuweka kasi ya kurudia.
• FE: Tuma tena. FE inaelekeza kibodi kutuma tena msimbo wa hivi majuzi wa kuchanganua.
• FF: Weka upya. Huweka upya kibodi.

Kibodi inaweza kutuma data kwa seva pangishi tu wakati data na laini za saa ziko juu (au hazifanyi kitu). Kwa kuwa mwenyeji ndiye mkuu wa basi, kibodi lazima iangalie ili kuona kama mwenyeji anatuma data kabla ya kuendesha basi. Ili kuwezesha hili, mstari wa saa hutumiwa kama ishara "wazi kutuma". Ikiwa seva pangishi itapunguza laini ya saa, kibodi lazima isitume data yoyote hadi saa itolewe. Kibodi hutuma data kwa seva pangishi kwa maneno ya biti 11 ambayo yana kipengee cha kuanzia '0', ikifuatiwa na biti 8 za msimbo wa kuchanganua (LSB kwanza), ikifuatiwa na kipengee cha usawazishaji usio wa kawaida na kusitishwa kwa kisimamishaji cha '1'. Kibodi hutoa mabadiliko ya saa 11 (saa 20 hadi 30KHz) wakati data inatumwa, na data ni halali kwenye ukingo wa saa inayoanguka.

Sio watengenezaji wote wa kibodi wanaofuata kikamilifu vipimo vya PS/2; baadhi ya kibodi huenda zisitoe sauti sahihi ya kuashiriatages au tumia itifaki za kawaida za mawasiliano. Utangamano na seva pangishi ya USB unaweza kutofautiana kati ya kibodi tofauti. 1

Misimbo ya kuchanganua kwa funguo nyingi za PS/2 zinaonyeshwa kwenye mchoro ulio hapa chini.

Kipanya
Kipanya hutoa ishara ya saa na data inaposogezwa, vinginevyo, mawimbi haya husalia katika mantiki '1'. Kila wakati panya inapohamishwa, maneno matatu ya 11-bit hutumwa kutoka kwa panya hadi kwenye kifaa cha mwenyeji. Kila moja ya maneno ya biti 11 ina sehemu ya kuanza ya '0', ikifuatiwa na biti 8 za data (LSB kwanza), ikifuatiwa na biti isiyo ya kawaida ya usawa, na kumalizwa na biti ya '1'. Kwa hivyo, kila upitishaji wa data una biti 33, ambapo biti 0, 11, na 22 ni biti za kuanza '0', na biti 11, 21, na 33 ni biti za '1'. Sehemu tatu za data za 8-bit zina data ya harakati kama inavyoonyeshwa kwenye kielelezo hapo juu. Data ni halali kwenye ukingo wa saa inayoanguka, na muda wa saa ni 20 hadi 30KHz.
Panya inachukua mfumo wa kuratibu wa jamaa ambapo kusogeza panya kwenda kulia hutoa nambari chanya kwenye uwanja wa X, na kuhamia kushoto hutoa nambari hasi. Vivyo hivyo, kusonga kipanya juu huzalisha nambari chanya katika uga wa Y, na kusogea chini kunawakilisha nambari hasi (biti za XS na YS katika baiti ya hali ni biti za ishara - '1' inaonyesha nambari hasi). Ukubwa wa nambari za X na Y huwakilisha kasi ya mwendo wa kipanya - kadiri nambari inavyokuwa kubwa, ndivyo kipanya kinavyosonga (biti za XV na YV katika hali byte ni viashirio vya kufurika - '1' inamaanisha kufurika kumetokea) . Ikiwa panya inasonga kila wakati, upitishaji wa 33-bit unarudiwa kila 50ms au hivyo. Sehemu za L na R katika baiti ya hali zinaonyesha mibonyezo ya kitufe cha Kushoto na Kulia ('1' inaonyesha kitufe kinabonyezwa).

Kibodi
Kitufe cha Anvyl kina vitufe 16 vilivyo na lebo (0-F). Imewekwa kama matrix ambayo kila safu mlalo ya vitufe kutoka kushoto kwenda kulia hufungwa kwa pini ya safu mlalo, na kila safu kutoka juu hadi chini hufungwa kwa pini ya safu wima. Hii humpa mtumiaji pini nne za safu mlalo na pini nne za safu wima kushughulikia kushinikiza kitufe. Kitufe kikibonyezwa, pini zinazolingana na safu mlalo na safu wima ya kitufe hicho huunganishwa.
Ili kusoma hali ya kitufe, pini ya safu wima ambamo kitufe kipo lazima isomwe chini huku pini nyingine tatu za safu wima zikisukumwa juu. Hii huwezesha vitufe vyote kwenye safu wima hiyo. Kitufe katika safu wima hiyo kinaposukumwa, pini ya safu mlalo inayolingana itasoma mantiki kuwa chini.
Hali ya vitufe vyote 16 inaweza kuamuliwa katika mchakato wa hatua nne kwa kuwezesha kila safu wima nne moja kwa wakati. Hili linaweza kukamilishwa kwa kuzungusha muundo wa "1110" kupitia pini za safu wima. Wakati wa kila hatua, viwango vya mantiki vya pini za safu mlalo vinalingana na hali ya vitufe kwenye safu hiyo.

Ili kuruhusu mibofyo ya vitufe kwa wakati mmoja katika safu mlalo, badala yake sanidi pini za safu wima ziwe zenye mwelekeo mbili na vipingamizi vya ndani vya kuvuta na uweke safu wima zisisomwe kwa sasa katika kizuizi cha juu.

Oscillators / Saa
Bodi ya Anvyl inajumuisha oscillator moja ya Crystal 100MHz iliyounganishwa kwenye pini ya D11 (D11 ni pembejeo ya GCLK katika benki 0). Saa ya kuingiza inaweza kuendesha vigae vyovyote au vyote vya usimamizi wa saa nne katika Spartan-6. Kila kigae kinajumuisha Visimamizi viwili vya Saa Dijitali (DCM) na Kitanzi Kilichofungwa Awamu kimoja (PLLs). DCM hutoa awamu nne za marudio ya ingizo (0º, 90º, 180º, na 270º), saa iliyogawanywa ambayo inaweza kugawanywa saa ingizo. kwa nambari yoyote kutoka 2 hadi 16 au 1.5, 2.5, 3.5… 7.5, na matokeo ya saa mbili za antiphase ambazo zinaweza kuzidishwa na nambari yoyote kutoka 2 hadi 32 na kugawanywa kwa wakati mmoja na nambari yoyote kutoka 1 hadi 32.

PLL hutumia Voltage Violeza Vinavyodhibitiwa (VCOs) ambavyo vinaweza kuratibiwa kuzalisha masafa katika masafa ya 400MHz hadi 1080MHz kwa kuweka seti tatu za vigawanyaji vinavyoweza kupangwa wakati wa usanidi wa FPGA. Matokeo ya VCO yana matokeo manane yaliyo katika nafasi sawa (0º, 45º, 90º, 135º, 180º, 225º, 270º na 315º) ambayo yanaweza kugawanywa na nambari yoyote kati ya 1 na 128.

Msingi I / O
Ubao wa Anvyl unajumuisha LED kumi na nne (kumi nyekundu, mbili za njano, na mbili za kijani), swichi nane za slaidi, swichi nane za DIP katika vikundi viwili, vifungo vinne vya kushinikiza, maonyesho matatu ya tarakimu mbili ya sehemu saba, na ubao wa kuunganisha wa 630 wenye I/O kumi za kidijitali. Vibonye vya kushinikiza, swichi za slaidi na swichi za DIP zimeunganishwa kwenye FPGA kupitia vipingamizi mfululizo ili kuzuia uharibifu kutoka kwa saketi fupi fupi zisizotarajiwa (saketi fupi inaweza kutokea ikiwa pini ya FPGA iliyopewa kitufe cha kushinikiza au swichi ya slaidi ilifafanuliwa bila kukusudia kuwa pato). Vibonye ni swichi za "muda mfupi" ambazo kwa kawaida hutoa pato la chini wakati zimepumzika, na pato la juu tu zinapobonyezwa. Swichi za slaidi na swichi za DIP hutoa pembejeo za juu au za chini mara kwa mara kulingana na nafasi yao. Ubao kumi wa kidijitali wa I/O (BB1 – BB10) umeunganishwa moja kwa moja kwenye FPGA ili ziweze kujumuishwa kwa urahisi katika saketi maalum.

Vifungo vya Kushinikiza	Swichi za Slaidi	Swichi za DIP	LEDs			Ubao wa mkate
BTN0: E6	SW0: V5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	SW2: V3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

Jedwali 1. Msingi wa I/O pinout.

Onyesho la Sehemu Saba

Ubao wa Anvyl una maonyesho matatu ya LED yenye tarakimu 2 ya cathode ya sehemu saba. Kila moja ya tarakimu mbili inaundwa na sehemu saba zilizopangwa katika muundo wa "takwimu ya nane", na LED iliyoingizwa katika kila sehemu. Taa za sehemu za LED zinaweza kuangazwa kila moja, kwa hivyo muundo wowote kati ya 128 unaweza kuonyeshwa kwenye tarakimu kwa kuangazia sehemu fulani za LED na kuacha zingine zikiwa na giza. Kati ya mifumo hii 128 inayowezekana, kumi zinazolingana na nambari za desimali ndizo zinazofaa zaidi.
Ishara za kawaida za cathode zinapatikana kama ishara sita za "tarakimu kuwezesha" kwenye maonyesho matatu ya tarakimu 2. Anodi za sehemu zinazofanana kwenye tarakimu zote sita zimeunganishwa kwenye nodi saba za mzunguko zilizoandikwa AA kupitia AG (kwa hivyo, kwa ex.ample, anodi sita za "D" kutoka kwa tarakimu sita zimeunganishwa katika nodi moja ya mzunguko inayoitwa "AD"). Ishara hizi saba za anodi zinapatikana kama pembejeo kwa maonyesho ya tarakimu 2. Mpango huu wa uunganisho wa mawimbi huunda onyesho la kuzidisha, ambapo ishara za anode ni za kawaida kwa tarakimu zote lakini zinaweza tu kuangazia sehemu za tarakimu ambazo ishara ya cathode inayolingana inathibitishwa.

Saketi ya kidhibiti cha onyesho cha kutambaza inaweza kutumika kuonyesha nambari ya tarakimu mbili kwenye kila onyesho. Mzunguko huu huendesha mawimbi ya kathodi na mifumo inayolingana ya anodi ya kila tarakimu katika mfuatano unaorudiwa, unaoendelea, kwa kasi ya usasishaji ambayo ni ya haraka zaidi kuliko mwitikio wa jicho la mwanadamu. Kila tarakimu huangaziwa moja tu ya sita ya wakati huo, lakini kwa sababu jicho haliwezi kuona giza la tarakimu kabla ya kuangazwa tena, tarakimu hiyo inaonekana ikiwa imeangazwa mfululizo. Ikiwa kiwango cha sasisho (au "kuonyesha upya") kitapunguzwa hadi hatua fulani (takriban hertz 45), basi watu wengi wataanza kuona onyesho likiwaka.
Ili kila moja ya tarakimu sita ionekane angavu na kuangaziwa kila mara, kila tarakimu inapaswa kuendeshwa mara moja kwa kila milisekunde 1 hadi 16 (kwa marudio ya kuonyesha upya kutoka 1KHz hadi 60Hz). Kwa mfanoample, katika mpango wa kuonyesha upya wa 60Hz, onyesho lote lingeonyeshwa upya mara moja kila milisekunde 16, na kila tarakimu itaangaziwa kwa 1/6 ya mzunguko wa kuonyesha upya, au 2.67ms. Mdhibiti lazima ahakikishe kuwa muundo sahihi wa anode upo wakati ishara ya cathode inayolingana inaendeshwa. Ili kufafanua mchakato huu, ikiwa Cat1 inadaiwa wakati AB na AC zinadaiwa, basi "1" itaonyeshwa katika nafasi ya tarakimu 1. Kisha, ikiwa Cat2 inadaiwa huku AA, AB na AC ikidaiwa, basi "7" itaonyeshwa. itaonyeshwa katika nafasi ya tarakimu 2. Ikiwa Cat1 na AB, AC zinaendeshwa kwa 8ms, na kisha Cat2 na AA, AB, AC zinaendeshwa kwa 8ms kwa mfululizo usio na mwisho, onyesho litaonyesha "17". Exampmchoro wa muda wa kidhibiti cha tarakimu mbili umeonyeshwa hapa chini.

Vihesabu vya Upanuzi
Ubao wa Anvyl una kiunganishi cha pini 2×20 na bandari saba za Pmod za pini 12. Milango ya Pmod ina pembe ya kulia ya 2×6, viunganishi vya wanawake 100-mil vinavyofanya kazi na vichwa vya kawaida vya pini 2x6 vinavyopatikana kutoka kwa wasambazaji mbalimbali wa katalogi. Kila mlango wa Pmod wa pini 12 hutoa mawimbi mawili ya 3.3V VCC (pini 6 na 12), mawimbi mawili ya Ground (pini 5 na 11), na ishara nane za mantiki. VCC na pini za Ground zinaweza kutoa hadi 1A ya sasa. Mawimbi ya data ya Pmod hayalingani jozi, na huelekezwa kwa kutumia nyimbo zinazopatikana vyema bila udhibiti wa kizuizi au kuchelewesha kulinganisha. Digilent hutoa mkusanyiko mkubwa wa bodi za nyongeza za Pmod ambazo zinaweza kushikamana na bandari za Pmod. Tuna seti ya Pmods zinazopendekezwa kwa Anvyl inayoitwa "Anvyl Pmod Pack".

Kiunganishi cha upanuzi cha pini 40 kina mawimbi 32 ya I/O ambayo yanashirikiwa na Pmods JD, JE, JF na JG. Pia hutoa miunganisho ya GND, VCC3V3, na VCC5V0.

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Mkuu wa JF	Pmod JG
JA1: AA18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
JA2: AA16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: V9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	JE3: Y8	JF3: Y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	JE4: AA8	JF4: AA6	JG4: B18
JA7: AB18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
JA8: AB16	JB8: W14	JC8: Y11	JD8: R11	JE8: W9	JF8: Y6	JG8: A17
JA9: AB15	JB9: T14	JC9: AA10	JD9: V11	JE9: Y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

Jedwali 2. Pmod pinout.

Hakimiliki Digilent, Inc. Haki zote zimehifadhiwa.
Majina mengine ya bidhaa na kampuni yaliyotajwa yanaweza kuwa alama za biashara za wamiliki husika.

Nyaraka / Rasilimali

DIGILENT Anvyl FPGA Bodi [pdf] Mwongozo wa Mtumiaji XC6SLX45-CSG484-3, Bodi ya Anvyl FPGA, Anvyl FPGA, Bodi

Marejeleo

• Mwongozo wa Mtumiaji