DIGILENT Papan FPGA Anvyl

Informasi produk

Papan FPGA AnvylTM minangka papan logika kinerja dhuwur sing dioptimalake kanggo nggunakake Spartan-6 LX45 FPGA. Nawakake macem-macem fitur kalebu 6,822 irisan, 2.1Mbit RAM blok cepet, kothak jam kanthi DCM lan PLL, irisan DSP, lan kecepatan jam 500MHz +. Papan kasebut uga dilengkapi koleksi lengkap IP dhukungan papan lan desain referensi, uga koleksi papan tambahan sing kasedhiya ing Digilent. websitus.

Fitur Papan FPGA AnvylTM kalebu opsi konfigurasi FPGA, syarat sumber daya, lan kompatibilitas karo Sistem Adept kanggo program sing gampang.

Konfigurasi FPGA:
Papan Anvyl duwe jumper mode on-board (JP2) sing ngidini sampeyan milih antarane JTAG/ Mode pemrograman USB lan ROM. Yen JP2 ora dimuat, FPGA bakal kanthi otomatis ngatur dhewe saka ROM. Yen JP2 dimuat, FPGA bakal tetep nganggur sawise diuripake nganti dikonfigurasi saka JTAG utawa port pemrograman Serial (stik memori USB).

Loro-lorone Digilent lan Xilinx nyedhiyakake piranti lunak kanggo program FPGA lan ROM SPI. Pemrograman files disimpen ing FPGA ing sel memori basis SRAM. Data iki nemtokake fungsi logika lan sambungan sirkuit FPGA lan tetep valid nganti dibusak kanthi ngilangi daya, negesake input PROG_B, utawa ditindih nganggo konfigurasi anyar. file.

FPGA uga bisa diprogram saka kelet memori format FAT sing dipasang ing port USB-HID HOST (J14) yen kelet ngemot konfigurasi .bit siji. file ing direktori ROOT, JP2 dimuat, lan daya Papan wis cycled. FPGA bakal kanthi otomatis nolak sembarang .bit files sing ora dibangun kanggo FPGA tepat.

Sumber Daya:
Papan Anvyl mbutuhake 5V external, 4A utawa sumber daya luwih karo tengah positif, 2.1mm diameteripun coax plug. Pasokan listrik sing cocog diwenehake minangka bagean saka kit Anvyl. Voltagsirkuit regulator saka Piranti Analog nggawe pasokan 3.3V, 1.8V, lan 1.2V sing dibutuhake saka sumber 5V utama. LED sing apik daya (LD19) nuduhake yen kabeh pasokan beroperasi kanthi normal.

Rel daya sing beda-beda ing papan nyedhiyakake daya kanggo macem-macem komponen kayata konektor USB-HID, pengontrol layar demek TFT, HDMI, konektor ekspansi, SRAM, Ethernet PHY I/O, pengontrol USB-HID, FPGA I/O, osilator, SPI Flash , Codec audio, tampilan TFT, tampilan OLED, GPIO, lan Pmods.

Sistem Adept:
Adept minangka sistem piranti lunak sing nyedhiyakake antarmuka konfigurasi sing disederhanakake kanggo program papan Anvyl. Kanggo program Papan Anvyl nggunakake Adept, sampeyan kudu nyiyapake Papan lan initialize piranti lunak.

Pandhuan Panggunaan Produk

1. Priksa manawa papan Anvyl dipateni.
2. Yen sampeyan pengin ngatur FPGA saka ROM, priksa manawa jumper mode on-board (JP2) ora dimuat. Yen sampeyan pengin ngatur FPGA saka JTAG utawa USB, mbukak JP2.
3. Yen sampeyan pengin program FPGA saka kelet memori, priksa manawa format FAT lan ngemot konfigurasi .bit siji. fileing direktori root.
4. Sambungake sumber daya external karo tengah positif, 2.1mminternal diameteripun coax plug kanggo nyedhiyani dibutuhake 5V, 4A utawa sumber daya luwih.
5. Sawise sumber daya disambungake, LED apik daya (LD19) kudu nuduhake yen kabeh pasokan beroperasi kanthi normal.
6. Yen nggunakake Sistem Adept kanggo program, atur papan Anvyl lan miwiti piranti lunak miturut dokumentasi Adept.
7. Tindakake instruksi pemrograman khusus sing diwenehake dening Digilent utawa Xilinx kanggo program FPGA nggunakake JTAG, USB, utawa cara ROM.
8. Deleng dokumentasi lan sumber daya tambahan sing kasedhiya ing Digilent websitus kanggo informasi luwih lengkap babagan nggunakake fitur Papan lan kompatibilitas karo Papan tambahan.

Swaraview

Platform pangembangan Anvyl FPGA minangka platform pangembangan sirkuit digital lengkap, siap digunakake adhedhasar kelas kacepetan -3 Xilinx Spartan-6 LX45 FPGA. FPGA gedhe, bebarengan karo Ethernet 100-mbps, Video HDMI, memori 128MB DDR2, 4.3″ layar demek LCD backlit LED, tampilan OLED 128 × 32 piksel, papan roti 630 tie-point, sawetara pengontrol USB HID, lan codec audio I2S, ndadekake ing Anvyl platform becik kanggo stasiun learning FPGA saged ndhukung desain prosesor ditempelake adhedhasar MicroBlaze Xilinx kang. Anvyl kompatibel karo kabeh alat Xilinx CAD, kalebu ChipScope, EDK, lan ISE gratis. WebPACK™, supaya desain bisa rampung tanpa biaya tambahan. Ukuran papan 27.5cm x 21cm.

Spartan-6 LX45 dioptimalake kanggo logika kinerja dhuwur lan nawakake:

• 6,822 irisan, saben ngemot papat LUT input lan wolung flip-flop
• 2.1Mbits saka RAM pamblokiran cepet
• papat jam kothak (wolung DCM & papat PLLs)
• 58 irisan DSP
• 500MHz + kacepetan jam

Koleksi lengkap desain dhukungan IP lan referensi papan, lan koleksi papan tambahan sing akeh kasedhiya ing Digilent websitus. Waca kaca Anvyl ing www.digilentinc.com kanggo informasi luwih lengkap.

Fitur kalebu:

• Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
• 128 MB DDR2 SDRAM
• 2 MB SRAM
• 16MB QSPI FLASH kanggo konfigurasi lan panyimpenan data
• 10/100 Ethernet PHY
• Output Video HDMI
• Port VGA 12-bit
• 4.3″ layar LCD backlit LED kanthi format sudhut amba
• 128×32 piksel 0.9” WiseChip/Univision UG-23832HSWEG04 panel tampilan grafis OLED
• telung digit Seven Segment LED tampilan
• Codec Audio I2S kanthi line-in, line-out, mic, lan headphone
• Osilator Kristal 100MHz
• port USB2 on-board kanggo program lan piranti USB-HID (kanggo mouse/keyboard)
• Digilent USB-JTAG sirkuit karo fungsi USB-UART
• keypad kanthi 16 tombol berlabel (0-F)
• GPIO: 14 LED (10 abang, 2 kuning, 2 ijo), 8 saklar geser, 8 saklar DIP ing 2 grup lan 4 tombol push
• breadboard karo 10 Digital I / O kang
• 32 I / O diterusake menyang konektor ekspansi 40-pin (I / O dienggo bareng karo port Pmod)
• pitu 12-pin bandar Pmod karo 56 aku / total
• kapal karo sumber daya 20W lan kabel USB

Konfigurasi FPGA

Sawise diaktifake, FPGA ing papan Anvyl kudu dikonfigurasi (utawa diprogram) sadurunge bisa nindakake fungsi apa wae. FPGA bisa dikonfigurasi kanthi telung cara: PC bisa nggunakake Digilent USB-JTAG sirkuit (port J12, labeled "PROG") kanggo program FPGA nalika daya urip, konfigurasi file sing disimpen ing SPI Flash ROM onboard bisa ditransfer kanthi otomatis menyang FPGA kanthi power-on, utawa program file bisa ditransfer saka kelet memori USB menyang port USB HID labeled "Host" (J14).
Jumper mode on-board (JP2) milih antarane JTAG/ Mode pemrograman USB lan ROM. Yen JP2 ora dimuat, FPGA bakal kanthi otomatis ngatur dhewe saka ROM. Yen JP2 dimuat, FPGA bakal tetep nganggur sawise diuripake nganti dikonfigurasi saka JTAG utawa port pemrograman Serial (stik memori USB).
Loro-lorone Digilent lan Xilinx bebas nyebarake piranti lunak sing bisa digunakake kanggo program FPGA lan SPI ROM. Pemrograman files disimpen ing FPGA ing sel memori basis SRAM. Data iki nemtokake fungsi logika lan sambungan sirkuit FPGA, lan tetep valid nganti dibusak kanthi ngilangi daya, negesake input PROG_B, utawa nganti ditimpa konfigurasi anyar. file.
konfigurasi FPGA files ditransfer liwat JTAG port lan saka USB kelet nggunakake .bit file tipe, dan pemrograman SPI files nggunakake .mcs file jinis. Xilinx kang ISE WebPiranti lunak Pack lan EDK bisa nggawe .bit files saka VHDL, Verilog, utawa sumber basis skematis files (EDK digunakake kanggo desain adhedhasar prosesor sing dipasang ing MicroBlaze ™). Sawise .bit file wis digawe, FPGA Anvyl bisa diprogram karo liwat USB-JTAG circuitry (port J12) nggunakake piranti lunak Adept Digilent utawa piranti lunak iMPACT Xilinx. Kanggo ngasilake .mcs file saka .bit file, gunakake PROM File Alat generator ing piranti lunak iMPACT Xilinx. Ing .mcs file banjur bisa diprogram menyang SPI Flash nggunakake iMPACT.

FPGA uga bisa diprogram saka kelet memori format FAT sing dipasang ing port USB-HID HOST (J14) yen kelet ngemot konfigurasi .bit siji. file ing direktori ROOT, JP2 dimuat, lan daya Papan wis cycled. FPGA bakal kanthi otomatis nolak sembarang .bit files sing ora dibangun kanggo FPGA tepat.

Power Supplies

Papan Anvyl mbutuhake 5V external, 4A utawa sumber daya luwih karo tengah positif, 2.1mm diameteripun coax plug (supply cocok kasedhiya minangka bagéan saka Anvyl kit). Voltagsirkuit regulator saka Piranti Analog nggawe 3.3V, 1.8V lan 1.2V sing dibutuhake saka sumber 5V utama. A LED apik daya (LD19), mimpin dening kabel UTAWA kabeh output daya apik ing Penyetor, nuduhake yen kabeh Penyetor beroperasi normal. Piranti ing ngisor iki ana ing saben rel:

• 5V : Konektor USB-HID, pengontrol layar demek TFT, HDMI, lan konektor ekspansi
• 3.3V: SRAM, Ethernet PHY I/O, pengontrol USB-HID, FPGA I/O, osilator, SPI Flash, Audio codec, tampilan TFT, tampilan OLED, GPIO, Pmods, lan konektor ekspansi
• 1.8V: DDR2, USB-JTAG/ pengontrol USB-UART, FPGA I/O, lan GPIO
• 1.2V: inti FPGA lan inti PHY Ethernet

Sistem Adept
Adept nduweni antarmuka konfigurasi sing disederhanakake. Kanggo program papan Anvyl nggunakake Adept, nyiyapake papan dhisik lan miwiti piranti lunak:

• plug lan masang sumber daya
• plug ing kabel USB kanggo PC lan port USB PROG ing Papan
• miwiti piranti lunak Adept
• nguripake ngalih daya Anvyl kang
• ngenteni FPGA dikenali

Gunakake fungsi browsing kanggo nggandhengake .bit sing dikarepake file karo FPGA, lan klik ing tombol Program. Konfigurasi file bakal dikirim menyang FPGA, lan kothak dialog bakal nuduhake apa program wis sukses. Konfigurasi "rampung" LED bakal murup sawise FPGA wis kasil diatur. Sadurunge miwiti urutan pemrograman, Adept njamin manawa konfigurasi sing dipilih files ngemot kode ID FPGA bener - iki nyegah .bit salah files saka dikirim menyang FPGA. Saliyane ing garis navigasi lan tombol telusuran lan program, antarmuka konfigurasi nyedhiyakake tombol Initialize Chain, jendela konsol, lan garis status. Tombol Initialize Chain migunani yen komunikasi USB karo papan wis diselani. Jendhela console nampilake status saiki, lan garis status nuduhake kemajuan wektu nyata nalika ndownload konfigurasi file.

Memori DDR2
A chip memori 1Gbit DDR2 siji mimpin saka pamblokiran controller memori ing Spartan-6 FGPA. Piranti DDR2, MT47H64M16HR-25E utawa sing padha, nyedhiyakake bis 16-bit lan lokasi 64M. Papan Anvyl wis diuji kanggo operasi DDR2 nganti tingkat data 800MHz. Antarmuka DDR2 nderek pedoman pin-out lan nuntun kasebut ing Xilinx Memory Interface Generator (MIG) Pandhuan pangguna. Antarmuka ndhukung SSTL18 signaling, lan kabeh alamat, data, jam, lan sinyal kontrol sing wektu tundha-cocog lan impedansi-kontrol. Loro pasangan sinyal jam DDR2 sing cocog disedhiyakake supaya DDR bisa didorong nganggo jam skew kurang saka FPGA.

Flash Memory
Papan Anvyl nggunakake piranti memori flash Serial 128Mbit Numonyx N25Q128 (diatur minangka 16Mbit dening 8) kanggo panyimpenan non-molah malih konfigurasi FPGA files. SPI Flash bisa diprogram nganggo .mcs file nggunakake piranti lunak iMPACT. Konfigurasi FPGA file mbutuhake kurang saka 12Mbits, ninggalake 116Mbits kasedhiya kanggo data pangguna. Data bisa ditransfer menyang lan saka PC menyang/saka piranti lampu kilat dening aplikasi pangguna, utawa kanthi fasilitas sing dibangun ing IMPACT PROM file piranti lunak generasi. Desain pangguna sing diprogram menyang FPGA uga bisa nransfer data menyang lan saka lampu kilat.
Program test / demonstrasi papan dimuat menyang SPI Flash sajrone manufaktur.

Ethernet PHY
Papan Anvyl kalebu SMSC 10/100 mbps PHY (LAN8720A-CP-TR) dipasangake karo konektor Halo HFJ11-2450E RJ-45. PHY disambungake menyang FPGA nggunakake konfigurasi RMII. Dikonfigurasi kanggo boot menyang mode "All Capable, karo Auto Rembugan Aktif" ing daya-on. Lembar data kanggo SMSC PHY kasedhiya saka SMSC websitus.

Output HDMI
Papan Anvyl ngemot siji port output HDMI tanpa buffer. Port unbuffered nggunakake konektor HDMI jinis A. Wiwit sistem HDMI lan DVI nggunakake standar sinyal TMDS padha, adaptor prasaja (kasedhiya ing paling toko elektronik) bisa digunakake kanggo drive konektor DVI saka port output HDMI. Konektor HDMI ora kalebu sinyal VGA, supaya tampilan analog ora bisa mimpin.
Konektor HDMI 19-pin kalebu papat saluran data diferensial, limang sambungan GND, bus Consumer Electronics Control (CEC) siji-kabel, bus Display Data Channel (DDC) loro-kabel sing ateges bis I2C, Hot Plug Detect (HPD), sinyal 5V sing bisa ngirim nganti 50mA, lan siji pin reserved (RES). Saka jumlah kasebut, saluran data diferensial, bis I2C, lan CEC disambungake menyang FPGA.

VGA
Anvyl nyedhiyakake antarmuka VGA 12bit sing ngidini nganti 4096 warna ditampilake ing Monitor VGA standar. Limang sinyal VGA standar Red, Green, Blue, Horizontal Sync (HS), lan Vertical Sync (VS) rute langsung saka FPGA menyang konektor VGA. Ana papat sinyal routed saka FPGA kanggo saben sinyal werna VGA standar asil ing sistem video sing bisa gawé 4,096 werna. Saben sinyal kasebut nduweni resistor seri sing nalika digabungake ing sirkuit kasebut, mbentuk pembagi kanthi resistensi terminasi 75-ohm tampilan VGA. Iki sirkuit prasaja mesthekake yen sinyal video ora bisa ngluwihi vol maksimum sing ditemtokake VGAtage, lan asil ing sinyal werna sing salah siji kebak ing (.7V), kanthi mati (0V) utawa nang endi wae ing antarane.

Gambar 2. Antarmuka VGA.

 

Gambar 3. Konektor HD DB-15, pola bolongan PCB, tugas pin, lan pemetaan sinyal warna.

CRT basis tampilan VGA nggunakake ampsinar elektron (utawa sinar katoda) modulasi litude kanggo nampilake informasi ing layar sing dilapisi fosfor. Tampilan LCD nggunakake Uploaded ngalih sing bisa nemtokke voltage liwat jumlah cilik saka kristal Cairan, mangkono ngganti permittivity cahya liwat kristal ing basis piksel-by-piksel. Sanajan katrangan ing ngisor iki diwatesi kanggo tampilan CRT, tampilan LCD wis ngalami évolusi kanggo nggunakake wektu sinyal sing padha karo tampilan CRT (supaya diskusi "sinyal" ing ngisor iki ana hubungane karo CRT lan LCD). Tampilan CRT werna nggunakake telung sinar elektron (siji kanggo abang, siji kanggo biru, lan siji kanggo ijo) kanggo energize phosphor sing jas sisih njero mburi tampilan tabung sinar katoda (ndeleng Fig. 1). Balok elektron asale saka "senjata elektron", yaiku katoda sing dipanasake kanthi apik sing diselehake ing cedhak karo piring annular sing diisi positif sing diarani "grid". Gaya elektrostatik sing dileksanakake dening kothak narik sinar elektron energized saka katoda, lan sinar kasebut dipakani dening arus sing mili menyang katoda. Sinar partikel iki wiwitane dicepetake menyang kothak, nanging ora suwe kena pengaruh gaya elektrostatik sing luwih gedhe amarga kabeh permukaan tampilan CRT sing dilapisi fosfor diisi nganti 20kV (utawa luwih). Sinar kasebut fokus ing sinar sing apik nalika ngliwati tengah jaringan, lan banjur nyepetake impact ing permukaan tampilan sing dilapisi fosfor. Lumahing phosphor cemlorot padhang ing titik impact, lan terus cemlorot kanggo sawetara atus microseconds sawise balok dibusak. Sing luwih gedhe saiki dipakani menyang katoda, sing luwih padhang fosfor bakal cemlorot.

Antarane kothak lan permukaan tampilan, sinar elektron ngliwati gulu CRT ing ngendi rong gulungan kawat ngasilake medan elektromagnetik ortogonal. Amarga sinar katoda dumadi saka partikel sing diisi
(elektron), padha bisa deflected dening iki kothak Magnetik. Bentuk gelombang saiki dilewati ing gulungan kanggo ngasilake medan magnet sing sesambungan karo sinar katoda lan nyebabake permukaan tampilan transversal kanthi pola "raster", kanthi horisontal saka kiwa menyang tengen lan vertikal saka ndhuwur menyang ngisor. Nalika sinar katoda obah ing permukaan layar, arus sing dikirim menyang bedhil elektron bisa ditambah utawa dikurangi kanggo ngganti padhange tampilan ing titik impact sinar katoda.

VGA System Timing
Wektu sinyal VGA ditemtokake, diterbitake, duwe hak cipta lan didol dening organisasi VESA (www.vesa.org). Informasi wektu sistem VGA ing ngisor iki diwenehake minangka exampbabagan carane monitor VGA bisa didorong kanthi resolusi 640 × 480. Kanggo informasi sing luwih tepat, utawa kanggo informasi babagan frekuensi VGA liyane, deleng dokumentasi sing kasedhiya ing VESA. websitus.
Informasi mung ditampilake nalika balok obah "maju" (kiwa menyang tengen lan ndhuwur kanggo ngisor), lan ora sak wektu balok direset bali menyang sisih kiwa utawa ndhuwur layar. Mulane akeh wektu tampilan potensial ilang ing "blanking" suwé nalika balok direset lan stabil kanggo miwiti pass tampilan horisontal utawa vertikal anyar. Ukuran balok, frekuensi sinar bisa dilacak ing layar, lan frekuensi sinar elektron bisa dimodulasi nemtokake resolusi tampilan. Tampilan VGA modern bisa nampung resolusi sing beda-beda, lan sirkuit pengontrol VGA ndhikte resolusi kasebut kanthi ngasilake sinyal wektu kanggo ngontrol pola raster. Controller kudu gawé pulsa sinkronisasi ing 3.3V (utawa 5V) kanggo nyetel frekuensi ing kang saiki mili liwat kumparan deflection, lan iku kudu mesthekake yen data video wis Applied kanggo bedhil elektron ing wektu sing bener. Tampilan video raster nemtokake sawetara "baris" sing cocog karo jumlah pass horisontal sing ditindakake katoda ing area tampilan, lan sawetara "kolom" sing cocog karo area ing saben baris sing ditugasake kanggo siji "elemen gambar" utawa piksel. Tampilan khas nggunakake saka 240 nganti 1200 larik lan saka 320 nganti 1600 kolom. Ukuran sakabèhé tampilan lan jumlah baris lan kolom nemtokake ukuran saben piksel.

Data video biasane asale saka memori refresh video, kanthi siji utawa luwih bita ditugasake kanggo saben lokasi piksel (Anvyl nggunakake patang bit saben piksel). Kontroler kudu ngindeks menyang memori video nalika balok pindhah ing layar, lan njupuk lan aplikasi data video menyang tampilan ing wektu sing sinar elektron obah ing piksel tartamtu.

Sirkuit pengontrol VGA kudu ngasilake sinyal timing HS lan VS lan koordinasi pangiriman data video adhedhasar jam piksel. Jam piksel nemtokake wektu sing kasedhiya kanggo nampilake siji piksel informasi. Sinyal VS nemtokake frekuensi "refresh" tampilan, utawa frekuensi sing kabeh informasi ing tampilan digambar maneh. Frekuensi refresh minimal minangka fungsi saka intensitas sinar fosfor lan elektron tampilan, kanthi frekuensi refresh praktis mudhun ing kisaran 50Hz nganti 120Hz. Jumlah garis sing bakal ditampilake ing frekuensi refresh tartamtu nemtokake frekuensi "retrace" horisontal. Kanggo tampilan 640-piksel nganti 480-baris nggunakake jam piksel 25MHz lan refresh 60 +/-1Hz, wektu sinyal sing ditampilake ing tabel ing ngisor iki bisa ditemokake. Wektu kanggo lebar pulsa sink lan interval teras ngarep lan mburi (interval emper minangka wektu pulsa sadurunge lan pasca sinkronisasi nalika informasi ora bisa ditampilake) adhedhasar pengamatan sing dijupuk saka tampilan VGA sing nyata.
Sirkuit VGA controller decodes output saka counter sink horisontal mimpin dening jam piksel kanggo generate timing sinyal HS. Counter iki bisa digunakake kanggo nemokake lokasi piksel ing baris tartamtu.

Kajaba iku, output saka counter sink vertikal sing nambah saben pulsa HS bisa digunakake kanggo ngasilake wektu sinyal VS, lan counter iki bisa digunakake kanggo nemokake baris tartamtu. Iki loro counter terus mlaku bisa digunakake kanggo mbentuk alamat menyang video RAM. Ora ana hubungan wektu antarane wiwitan pulsa HS lan wiwitan pulsa VS sing ditemtokake, supaya desainer bisa ngatur counter supaya gampang mbentuk alamat RAM video, utawa nyilikake logika dekoding kanggo generasi pulsa sinkronisasi.

Audio (I2S)
Papan Anvyl kalebu codec audio Analog Devices SSM2603CPZ (IC5) kanthi papat jack audio 1/8″ kanggo line-out (J7), headphone-out (J6), line-in (J9), lan mikropon-in (J8). .
Data audio sampling nganti 24 bit lan 96KHz didhukung, lan audio ing (rekam) lan audio metu (puter maneh) s.amptarif ling bisa disetel independen. Jack mikropon mono, lan kabeh jacks liyane stereo. Jack headphone didhukung dening internal codec audio amppengangkat. Lembar data kanggo codec audio SSM2603CPZ kasedhiya saka Piranti Analog websitus.

Layar tutul TFT Display
Layar LCD backlit LED kanthi format amba format amba 4.3″ digunakake ing Anvyl. Layar kasebut nduweni tampilan resolusi asli 480 × 272 kanthi ambane warna 24 bit saben piksel. Layar demek resistif papat kabel kanthi lapisan antiglare nutupi kabeh area tampilan aktif. Layar LCD lan layar demek bisa digunakake kanthi mandiri. Tutul maca rame nalika LCD urip, nanging sampeyan bisa nyaring gangguan lan isih entuk s cepetampregane. Yen sampeyan mbutuhake tliti maksimum lan samptarif le, sampeyan kudu mateni LCD sak layar demek sampling
Kanggo nampilake gambar, LCD kudu terus-terusan didorong nganggo data sing tepat wektu. Data iki kasusun saka garis lan periode blanking sing mbentuk pigura video. Saben pigura kasusun saka 272 garis aktif lan sawetara garis blanking vertikal. Saben baris kasusun saka 480 periode piksel aktif lan sawetara wektu blanking horisontal.
Kanggo informasi tambahan babagan nggunakake Tampilan TFT, waca manual referensi Vmod-TFT. Anvyl lan Vmod-TFT nggunakake hardware tampilan sing padha lan mbutuhake sinyal kontrol sing padha. Desain referensi sing nggunakake tampilan TFT layar demek Anvyl bisa ditemokake ing kaca produk Anvyl.

OLED
Tampilan OLED Inteltronic/Wisechip UG-2832HSWEG04 digunakake ing Anvyl. Iki nyedhiyakake 128 × 32 piksel, matriks pasif, tampilan monokrom. Ukuran layar 30mm x 11.5mm x 1.45mm. Antarmuka SPI digunakake kanggo ngatur tampilan, uga kanggo ngirim data bitmap menyang piranti. Anvyl OLED nampilake gambar pungkasan sing digambar ing layar nganti dipateni utawa gambar anyar digambar menyang tampilan. Refresh lan nganyari ditangani sacara internal.
Anvyl ngemot sirkuit OLED sing padha karo PmodOLED, kajaba CS # ditarik mudhun, mbisakake tampilan kanthi standar. Kanggo informasi tambahan babagan nyopir Anvyl OLED, waca manual referensi PmodOLED. Desain referensi sing nggunakake tampilan Anvyl OLED bisa ditemokake ing kaca produk Anvyl.

Jembatan USB-UART (Port Serial)
Anvyl kalebu jembatan FTDI FT2232HQ USB-UART kanggo ngidini aplikasi PC bisa komunikasi karo papan nggunakake printah port Windows COM standar. Driver port USB-COM gratis, kasedhiya saka www.ftdichip.com ing "Virtual Com Port" utawa judhul VCP, ngowahi paket USB menyang data port UART/seri. Data port serial diijolke karo FPGA nggunakake port serial loro-kabel (TXD / RXD) lan kontrol aliran lunak (XON / XOFF). Sawise driver diinstal, I / O printah saka PC diarahake menyang port COM bakal gawé lalu lintas data serial ing pin T19 lan T20 FPGA.

FT2232HQ, sing dipasang ing port J12, uga digunakake minangka pengontrol kanggo Digilent USB-JTAG sirkuit, nanging loro fungsi iki tumindak tanggung independen siji liyane. Programer sing kasengsem nggunakake fungsi UART saka FT2232 ing desaine ora perlu kuwatir babagan JTAG sirkuit ngganggu data, lan kosok balene.

USB HID Hosts
Loro mikrokontroler Microchip PIC24FJ128GB106 nyedhiyakake Anvyl kanthi kemampuan host USB HID. Firmware ing mikrokontroler bisa nyopir mouse utawa keyboard sing dipasang ing konektor USB tipe A ing J13 lan

J14 labeled
"HID" lan "HOST". Hub ora didhukung, dadi mung mouse siji utawa keyboard siji sing bisa digunakake ing saben port.

Gambar 9. Antarmuka USB HID.

"HOST" PIC24 drive papat sinyal menyang FPGA - loro darmabakti minangka port keyboard/mouse ing ngisor iki protokol PS/2, lan loro disambungake menyang port program serial loro-kabel FPGA kang, supaya FPGA bisa diprogram saka a file disimpen ing kelet memori USB. Kanggo program FPGA, masang kelet memori format FAT ngemot program .bit siji file ing direktori root, muat JP2, lan daya papan siklus. Iki bakal nimbulaké prosesor PIC kanggo program FPGA, lan dicokot salah files bakal kanthi otomatis ditolak. Wigati PIC24 maca mode FPGA, init, lan pin rampung, lan bisa drive pin PROG minangka bagéan saka urutan program.

Kontroler HID
Kanggo ngakses pengontrol host USB, desain EDK bisa nggunakake inti PS / 2 standar (desain non-EDK bisa nggunakake mesin negara sing prasaja).

Mouse lan keyboard sing nggunakake PS / 2 protocol1 nggunakake bus serial loro-kabel (jam lan data) kanggo komunikasi karo piranti inang. Loro-lorone nggunakake tembung 11-dicokot sing kalebu wiwitan, mungkasi, lan bit paritas aneh, nanging paket data diatur beda, lan antarmuka keyboard ngidini transfer data loro-arah (supaya piranti host bisa madhangi LED negara ing keyboard). Timing bus ditampilake ing gambar. Sinyal jam lan data mung didorong nalika transfer data kelakon, lan yen ora ana ing kahanan nganggur ing logika '1'. Timing nemtokake syarat sinyal kanggo komunikasi mouse-kanggo-host lan komunikasi keyboard loro-arah. Sirkuit antarmuka PS / 2 bisa dileksanakake ing FPGA kanggo nggawe antarmuka keyboard utawa mouse.

Papan ketik
Papan tombol nggunakake driver open-collector supaya keyboard, utawa piranti inang sing dipasang, bisa nyopir bis rong kabel (yen piranti host ora ngirim data menyang keyboard, banjur host bisa nggunakake port mung input).
Papan tombol gaya PS/2 nggunakake kode pindai kanggo komunikasi data penet tombol. Saben tombol diwenehi kode sing dikirim nalika tombol ditekan. Yen tombol ditahan, kode pindai bakal dikirim bola-bali kira-kira sapisan saben 100ms. Nalika tombol diluncurake, kode kunci F0 (biner "11110000") dikirim, diikuti kode pindai kunci sing dirilis. Yen tombol bisa dipindhah kanggo ngasilake karakter anyar (kaya huruf kapital), banjur karakter shift dikirim saliyane kode scan, lan host kudu nemtokake karakter ASCII sing bakal digunakake. Sawetara tombol, sing diarani tombol lengkap, ngirim E0 (biner "11100000") sadurunge kode pindai (lan bisa uga ngirim luwih saka siji kode pindai). Nalika tombol lengkap dirilis, kode E0 F0 key-up dikirim, ngiring dening kode scan. Kode scan kanggo paling tombol ditampilake ing tokoh. Piranti host uga bisa ngirim data menyang keyboard. Ing ngisor iki dhaptar sawetara perintah umum sing bisa dikirim dening host.

• ED: Setel LED Num Lock, Caps Lock, lan Scroll Lock. Keyboard bali FA sawise nampa ED, banjur inang ngirim byte kanggo nyetel status LED: dicokot 0 set Gulung Kunci, dicokot 1 set Num Lock, lan dicokot 2 set Caps kunci. Bit 3 nganti 7 ora digatekake.
• EE: Echo (tes). Keyboard ngasilake EE sawise nampa EE.
• F3: Setel tingkat ulang kode pindai. Keyboard bali F3 ing FA nampa, banjur inang ngirim byte kapindho kanggo nyetel tingkat baleni.
• FE: Kirim maneh. FE ngarahake keyboard kanggo ngirim maneh kode pindai paling anyar.
• FF: Reset. Ngreset keyboard.

Papan tombol bisa ngirim data menyang host mung nalika data lan garis jam dhuwur (utawa nganggur). Wiwit host iku master bis, keyboard kudu mriksa kanggo ndeleng apa host ngirim data sadurunge nyopir bis. Kanggo nggampangake iki, baris jam digunakake minangka sinyal "jelas kanggo ngirim". Yen host narik garis jam mudhun, keyboard ora ngirim data nganti jam dirilis. Papan tombol ngirim data menyang host ing tembung 11-bit sing ngemot bit wiwitan '0', disusul kode pindai 8-bit (LSB pisanan), disusul bit paritas ganjil lan diakhiri karo bit mandeg '1'. Keyboard ngasilake 11 transisi jam (ing 20 kanggo 30KHz) nalika data dikirim, lan data bener ing pinggiran tiba jam.

Ora kabeh produsen keyboard strictly netepi PS / 2 specifications; sawetara keyboard bisa uga ora gawé vol signaling tepattagutawa nggunakake protokol komunikasi standar. Kompatibilitas karo host USB bisa beda-beda ing antarane keyboard beda. 1

Kode Scan kanggo paling PS / 2 tombol kapacak ing tokoh ngisor.

Tikus
Mouse ngasilake sinyal jam lan data nalika dipindhah, yen ora, sinyal kasebut tetep ing logika '1'. Saben mouse dipindhah, telung tembung 11-bit dikirim saka mouse menyang piranti host. Saben tembung 11-bit ngemot bit wiwitan '0', banjur 8 bit data (LSB pisanan), disusul bit paritas ganjil, lan dipungkasi karo bit mandeg '1'. Dadi, saben transmisi data ngemot 33 bit, ing ngendi bit 0, 11, lan 22 minangka bit wiwitan '0', lan bit 11, 21, lan 33 minangka bit stop '1'. Telu kolom data 8-bit ngemot data gerakan kaya sing ditampilake ing gambar ing ndhuwur. Data bener ing pinggiran jam sing tiba, lan wektu jam 20 nganti 30KHz.
Mouse nganggep sistem koordinat relatif sing ngobahake mouse ing sisih tengen ngasilake angka positif ing kolom X, lan pindhah menyang ngiwa ngasilake angka negatif. Mangkono uga, mindhah mouse munggah ngasilake angka positif ing kolom Y, lan obah mudhun nuduhake angka negatif (bit XS lan YS ing byte status minangka bit tandha - '1' nuduhake angka negatif). Gedhene angka X lan Y nuduhake tingkat gerakan mouse - sing luwih gedhe nomer kasebut, luwih cepet mouse kasebut obah (bit XV lan YV ing status byte minangka indikator overflow gerakan - '1' tegese overflow wis kedadeyan) . Yen mouse obah terus-terusan, transmisi 33-bit bakal diulang saben 50ms utawa luwih. Kolom L lan R ing bait status nuduhake tombol Kiri lan Tengen ('1' nuduhake tombol lagi dipencet).

Papan tombol
Papan tombol Anvyl nduweni 16 tombol berlabel (0-F). Iki disetel minangka matriks sing saben baris tombol saka kiwa menyang tengen disambungake menyang pin baris, lan saben kolom saka ndhuwur nganti ngisor diikat menyang pin kolom. Iki menehi pangguna papat baris pin lan papat kolom pin kanggo alamat push tombol. Nalika tombol ditekan, lencana sing cocog karo baris lan kolom tombol kasebut disambungake.
Kanggo maca negara tombol, pin kolom ing ngendi tombol kasebut kudu didorong mudhun nalika telung kolom liyane didorong dhuwur. Iki mbisakake kabeh tombol ing kolom kasebut. Nalika tombol ing kolom kasebut di-push, pin baris sing cocog bakal maca logika kurang.
Kahanan kabeh 16 tombol bisa ditemtokake ing proses papat langkah kanthi ngaktifake saben papat kolom siji-sijine. Iki bisa ditindakake kanthi muter pola "1110" liwat pin kolom. Sajrone saben langkah, tingkat logika pin baris cocog karo negara tombol ing kolom kasebut.

Kanggo ngidini tombol simultaneous mekso ing baris padha, tinimbang ngatur lencana kolom minangka loro-arah karo resistor narik-munggah internal lan supaya kolom saiki ora diwaca ing impedansi dhuwur.

Osilator / Jam
Papan Anvyl kalebu siji 100MHz Crystal osilator disambungake menyang pin D11 (D11 punika input GCLK ing bank 0). Jam input bisa drive sembarang utawa kabeh papat kothak Manajemen jam ing Spartan-6. Saben kothak kalebu loro Manajer Jam Digital (DCM) lan siji Loop Phase-Locked (PLLs). dening sembarang integer saka 0 kanggo 90 utawa 180, 270, 2… 16, lan loro output jam antiphase sing bisa pingan dening sembarang integer saka 1.5 kanggo 2.5 lan bebarengan dibagi dening sembarang integer saka 3.5 kanggo 7.5.

PLL nggunakake Voltage Controlled Oscillators (VCOs) sing bisa diprogram kanggo ngasilake frekuensi ing kisaran 400MHz nganti 1080MHz kanthi nyetel telung set pembagi sing bisa diprogram sajrone konfigurasi FPGA. Output VCO duwe wolung output sing padha-spasi (0º, 45º, 90º, 135º, 180º, 225º, 270º, lan 315º) sing bisa dipérang karo sembarang integer antarane 1 lan 128.

Dhasar I / O
Papan Anvyl kalebu patbelas LED (sepuluh abang, loro kuning, lan loro ijo), wolung saklar geser, wolung saklar DIP ing rong klompok, papat tombol push, telung layar pitung segmen rong digit, lan papan roti titik dasi 630 kanthi sepuluh I/O digital. Tombol push, ngalih geser lan ngalih DIP disambungake menyang FPGA liwat resistor seri kanggo nyegah karusakan saka sirkuit cendhak sing ora disengaja (korslet bisa kedadeyan yen pin FPGA sing ditugasake menyang tombol push utawa switch geser ora sengaja ditetepake minangka output). Pushbuttons minangka switch "sedhela" sing biasane ngasilake output sing kurang nalika lagi ngaso, lan output sing dhuwur mung nalika dipencet. Ngalih geser lan ngalih DIP ngasilake input dhuwur utawa sithik gumantung saka posisine. Sepuluh papan roti digital I / O (BB1 - BB10) disambungake langsung menyang FPGA supaya bisa gampang digabung menyang sirkuit khusus.

Tombol Push	Ngalih Geser	DIP Ngalih	LED			Papan roti
BTN0: E6	sw0:v5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	sw2:v3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

Tabel 1. I / O pinout dhasar.

Tampilan Pitu-Segmen

Papan Anvyl ngandhut telung 2 digit katoda umum pitu-segmen tampilan LED. Saben rong digit kasebut dumadi saka pitung segmen sing disusun kanthi pola "tokoh wolung", kanthi LED ditempelake ing saben segmen. Segmen LED bisa dipadhangi siji-siji, saengga salah siji saka 128 pola bisa ditampilake ing digit kanthi madhangi segmen LED tartamtu lan ninggalake liyane peteng. Saka 128 pola kasebut, sepuluh sing cocog karo digit desimal sing paling migunani.
Sinyal katoda umum kasedhiya minangka enem "digit ngaktifake" sinyal input menyang telung tampilan 2 digit. Anod saka segmen sing padha ing kabeh enem digit disambungake menyang pitung simpul sirkuit kanthi label AA liwat AG (dadi, kanggo example, enem anode "D" saka enem digit diklompokaké dadi siji simpul sirkuit disebut "AD"). Sinyal anoda pitu iki kasedhiya minangka input menyang tampilan 2 digit. Skema sambungan sinyal iki nggawe tampilan multiplexed, ing ngendi sinyal anoda umum kanggo kabeh digit nanging mung bisa madhangi segmen digit sing sinyal katoda sing cocog ditegesake.

Sirkuit pengontrol tampilan mindhai bisa digunakake kanggo nuduhake nomer rong digit ing saben tampilan. Sirkuit iki nyurung sinyal katoda lan pola anoda sing cocog kanggo saben digit kanthi urutan sing terus-terusan, kanthi tingkat nganyari sing luwih cepet tinimbang respon mata manungsa. Saben digit dipadhangi mung siji-enem wektu, nanging amarga mripat ora bisa ndeleng peteng digit sadurunge dipadhangi maneh, digit katon terus-terusan murup. Yen tingkat nganyari (utawa "refresh") kalem nganti titik tartamtu (udakara 45 hertz), mula umume wong bakal mulai ndeleng tampilan kerlip.
Supaya saben enem digit katon padhang lan sumunar terus-terusan, saben digit kudu didorong saben 1 nganti 16ms (kanggo frekuensi refresh saka 1KHz nganti 60Hz). Kanggo exampNanging, ing skema refresh 60Hz, kabeh tampilan bakal dianyari saben 16ms, lan saben digit bakal padhang kanggo 1/6 siklus refresh, utawa 2.67ms. Kontroler kudu njamin yen pola anoda sing bener ana nalika sinyal katoda sing cocog didorong. Kanggo nggambarake proses kasebut, yen Cat1 ditegesake nalika AB lan AC ditegesake, banjur "1" bakal ditampilake ing posisi digit 1. Banjur, yen Cat2 ditegesake nalika AA, AB lan AC ditegesake, banjur "7" bakal ditampilake ing posisi digit 2. Yen Cat1 lan AB, AC mimpin kanggo 8ms, banjur Cat2 lan AA, AB, AC mimpin kanggo 8ms ing kasuksesan telas, tampilan bakal nuduhake "17". Mantanample diagram wektu kanggo controller rong digit kapacak ing ngisor iki.

Expansion Counter
Papan Anvyl nduweni konektor 2 × 20 pin lan pitung port Pmod 12-pin. bandar Pmod punika 2 × 6 tengen- amba, 100-mil konektor wadon sing bisa karo standar 2 × 6 pin header kasedhiya saka macem-macem distributor katalog. Saben port Pmod 12-pin menehi loro sinyal VCC 3.3V (pin 6 lan 12), loro sinyal Ground (pin 5 lan 11), lan wolung sinyal logika. Pin VCC lan Ground bisa ngirim nganti 1A saiki. Sinyal data Pmod ora cocog pasangan, lan lagi routed nggunakake trek paling kasedhiya tanpa kontrol impedansi utawa wektu tundha cocog. Digilent ngasilake akeh papan aksesoris Pmod sing bisa dipasang ing port Pmod. We duwe pesawat saka Pmods dianjurake kanggo Anvyl disebut "Anvyl Pmod Pack".

40-pin konektor expansion wis 32 I / O sinyal sing dienggo bareng karo Pmods JD, JE, JF lan JG. Uga nyedhiyakake sambungan GND, VCC3V3, lan VCC5V0.

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
JA1: AA18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
JA2: AA16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: v9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	3:y8	JF3: y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	JE4: AA8	JF4: AA6	JG4: B18
JA7: AB18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
JA8: AB16	JB8: W14	JC8: Y11	JD8: R11	wuh 8:w9	JF8: y6	JG8: A17
JA9: AB15	JB9: T14	JC9: AA10	JD9: V11	9:y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

Tabel 2. Pmod pinout.

Hak Cipta Digilent, Inc. Kabeh hak dilindhungi undhang-undhang.
Jeneng produk lan perusahaan liyane sing kasebut bisa uga merek dagang saka sing nduweni.

Dokumen / Sumber Daya

DIGILENT Papan FPGA Anvyl [pdf] Manual pangguna XC6SLX45-CSG484-3, Papan FPGA Anvyl, Papan FPGA Anvyl, Papan

Referensi

• Manual pangguna