DIGILENT Anvyl FPGA Komisyon Konsèy

Enfòmasyon sou pwodwi

AnvylTM FPGA Komisyon Konsèy la se yon tablo lojik pèfòmans-wo optimize pou itilize ak Spartan-6 LX45 FPGA. Li ofri divès kalite karakteristik ki gen ladan 6,822 tranch, 2.1Mbits nan RAM blòk vit, mozayik revèy ak DCMs ak PLLs, tranch DSP, ak vitès revèy nan 500MHz +. Komisyon Konsèy la tou vini ak yon koleksyon konplè nan IP sipò tablo ak desen referans, osi byen ke yon gwo koleksyon tablo ajoute ki disponib sou Digilent la. websit.

Karakteristik AnvylTM FPGA Komisyon Konsèy la gen ladan opsyon konfigirasyon FPGA, kondisyon ekipman pou pouvwa, ak konpatibilite ak Adept System pou pwogramasyon fasil.

Konfigirasyon FPGA:
Anvyl tablo a gen yon kavalye mòd sou tablo (JP2) ki pèmèt ou chwazi ant JTAG/USB ak mòd pwogramasyon ROM. Si JP2 pa chaje, FPGA a pral otomatikman konfigirasyon tèt li nan ROM la. Si JP2 chaje, FPGA a ap rete san fè anyen konsa apre pouvwa-sou jiskaske konfigirasyon soti nan JTAG oswa pò pwogramasyon seri (baton memwa USB).

Tou de Digilent ak Xilinx bay lojisyèl pou pwograme FPGA ak SPI ROM la. Pwogramasyon fileyo estoke nan FPGA a nan selil memwa ki baze sou SRAM. Done sa yo defini fonksyon lojik FPGA ak koneksyon sikwi yo epi yo rete valab jiskaske yo efase lè yo retire pouvwa a, revandike D 'PROG_B la, oswa remplacé pa yon nouvo konfigirasyon. file.

FPGA a ka pwograme tou nan yon baton memwa FAT fòma tache ak pò USB-HID HOST (J14) si baton an gen yon sèl konfigirasyon .bit. file nan anyè rasin lan, JP2 chaje, epi pouvwa tablo a sikile. FPGA a pral otomatikman rejte nenpòt .bit files ki pa bati pou FPGA apwopriye a.

Pwovizyon pou pouvwa:
Anvyl tablo a mande pou yon ekstèn 5V, 4A oswa pi gwo sous pouvwa ak yon sant pozitif, 2.1mm entèn dyamèt ploge coax. Yo bay yon ekipman pou pouvwa apwopriye kòm yon pati nan twous la Anvyl. VoltagSikui regilatè ki soti nan Aparèy Analog kreye 3.3V, 1.8V, ak 1.2V founiti ki nesesè nan rezèv prensipal 5V. Yon LED pouvwa-bon (LD19) endike ke tout pwovizyon yo ap fonksyone nòmalman.

Rail pouvwa diferan sou tablo a bay pouvwa a divès konpozan tankou USB-HID konektè, TFT tactile kontwolè, HDMI, konektè ekspansyon, SRAM, Ethernet PHY I/O, USB-HID contrôleur, FPGA I/O, osilateur, SPI Flash , Codec odyo, ekspozisyon TFT, ekspozisyon OLED, GPIO, ak Pmods.

Sistèm Adepte:
Adept se yon sistèm lojisyèl ki bay yon koòdone konfigirasyon senplifye pou pwograme tablo Anvyl la. Pou pwogram Anvyl tablo a lè l sèvi avèk Adept, ou bezwen mete kanpe tablo a ak inisyalize lojisyèl an.

Enstriksyon Itilizasyon Pwodwi

1. Asire w ke tablo Anvyl la etenn.
2. Si ou vle konfigirasyon FPGA ki soti nan ROM la, asire w ke kavalye mòd sou tablo a (JP2) pa chaje. Si ou vle konfigirasyon FPGA soti nan JTAG oswa USB, chaje JP2.
3. Si ou vle pwograme FPGA nan yon baton memwa, asire w ke li gen fòma FAT epi li gen yon sèl konfigirasyon .bit. filenan anyè rasin lan.
4. Konekte ekipman pou pouvwa ekstèn lan ak yon sant pozitif, 2.1mminternal dyamèt ploge coax pou bay 5V, 4A oswa pi gwo sous pouvwa.
5. Yon fwa yo konekte ekipman pou pouvwa a, ki ap dirije pouvwa-bon (LD19) ta dwe endike ke tout founiti yo ap fonksyone nòmalman.
6. Si w ap itilize Adept System pou pwogramasyon, mete kanpe tablo Anvyl la epi inisyalize lojisyèl an dapre dokiman Adept la.
7. Swiv enstriksyon espesifik pwogram Digilent oswa Xilinx bay pou pwograme FPGA lè l sèvi avèk JTAG, USB, oswa metòd ROM.
8. Gade lòt dokiman ak resous ki disponib sou Digilent la websit pou plis enfòmasyon sou itilizasyon karakteristik tablo a ak konpatibilite ak tablo ajoute.

Plis paseview

Platfòm devlòpman Anvyl FPGA a se yon platfòm devlopman sikwi dijital konplè, ki pare pou itilize ki baze sou yon klas vitès -3 Xilinx Spartan-6 LX45 FPGA. Gwo FPGA a, ansanm ak Ethernet 100-mbps, HDMI Videyo, 128MB DDR2 memwa, 4.3″ ki ap dirije ekran tactile LCD retroeklere, 128 × 32 piksèl OLED ekspozisyon, 630 pwen mare breadboard, plizyè contrôleur USB HID, ak kodèk odyo I2S, fè Anvyl la se yon platfòm ideyal pou yon estasyon aprantisaj FPGA ki kapab sipòte konsepsyon processeur entegre ki baze sou MicroBlaze Xilinx a. Anvyl la konpatib ak tout zouti CAD Xilinx, tankou ChipScope, EDK, ak ISE gratis. WebPACK™, konsa desen yo ka ranpli san yo pa koute anplis. Dimansyon tablo yo se 27.5cm x 21cm.

Spartan-6 LX45 optimize pou lojik pèfòmans segondè epi li ofri:

• 6,822 tranch, chak gen kat LUT antre ak uit baskil.
• 2.1Mbits nan RAM blòk vit
• kat mozayik revèy (uit DCM ak kat PLL)
• 58 DSP tranch
• 500MHz + vitès revèy

Yon koleksyon konplè sou IP sipò tablo ak konsepsyon referans, ak yon gwo koleksyon tablo adisyonèl ki disponib sou Digilent la. websit. Gade paj Anvyl nan www.digilentinc.com pou plis enfòmasyon.

Karakteristik yo enkli:

• Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
• 128MB DDR2 SDRAM
• 2MB SRAM
• 16MB QSPI FLASH pou konfigirasyon ak depo done
• 10/100 Ethernet PHY
• Sòti videyo HDMI
• 12-bit pò VGA
• 4.3″ lajè-fòma koulè vivan ki ap dirije ekran LCD retroeklere
• 128 × 32 pixel 0.9" WiseChip/Univision UG-23832HSWEG04 OLED grafik ekspozisyon panèl
• twa de chif sèt segman ki ap dirije ekspozisyon
• Codec Audio I2S ak liy-in, liy-soti, mikwofòn, ak kas ekoutè
• 100MHz Crystal osilator
• pò USB2 sou tablo pou pwogramasyon ak aparèy USB-HID (pou sourit/klavye)
• Digilent USB-JTAG sikwi ak USB-UART fonksyonalite
• klavye ak 16 kle ki make (0-F)
• GPIO: 14 LED (10 wouj, 2 jòn, 2 vèt), 8 switch glise, 8 switch DIP nan 2 gwoup ak 4 bouton pouse
• breadboard ak 10 I/O dijital
• 32 I/O yo abòde nan konektè ekspansyon 40-pin (I/O yo pataje ak pò Pmod)
• sèt pò Pmod 12-pin ak 56 I/O total
• bato ak yon ekipman pou pouvwa 20W ak kab USB

Konfigirasyon FPGA

Apre yo te vire sou, FPGA a sou tablo Anvyl la dwe configuré (oswa pwograme) anvan li ka fè nenpòt fonksyon. FPGA a ka configuré nan twa fason: yon PC ka itilize Digilent USB-J laTAG sikwi (pò J12, ki make "PROG") pou pwograme FPGA a nenpòt ki lè pouvwa a limen, yon konfigirasyon file ki estoke nan bor SPI Flash ROM la ka otomatikman transfere nan FPGA a nan pouvwa-sou, oswa yon pwogramasyon. file ka transfere soti nan yon baton memwa USB nan pò USB HID ki make "Lame" (J14).
Yon kavalye mòd sou tablo (JP2) chwazi ant JTAG/USB ak mòd pwogramasyon ROM. Si JP2 pa chaje, FPGA a pral otomatikman konfigirasyon tèt li nan ROM la. Si JP2 chaje, FPGA a ap rete san fè anyen konsa apre pouvwa-sou jiskaske konfigirasyon soti nan JTAG oswa pò pwogramasyon seri (baton memwa USB).
Tou de Digilent ak Xilinx lib distribye lojisyèl ki ka itilize pou pwogram FPGA ak SPI ROM la. Pwogramasyon fileyo estoke nan FPGA a nan selil memwa ki baze sou SRAM. Done sa yo defini fonksyon lojik FPGA a ak koneksyon sikwi yo, epi li rete valab jiskaske li efase lè yo retire pouvwa a, revandike D 'PROG_B la, oswa jiskaske li ranplase pa yon nouvo konfigirasyon. file.
FPGA konfigirasyon fileyo transfere atravè JTAG pò ak nan yon baton USB sèvi ak .bit la file kalite, ak pwogram SPI files sèvi ak .mcs la file kalite. ISE Xilinx a WebPake ak lojisyèl EDK ka kreye .bit files soti nan VHDL, Verilog, oswa sous ki baze sou schematic files (EDK yo itilize pou konsepsyon ki baze sou processeur entegre MicroBlaze™). Yon fwa yon .bit file te kreye, FPGA Anvyl la ka pwograme ak li sou USB-J laTAG sikwi (pò J12) lè l sèvi avèk swa lojisyèl Adept Digilent a oswa lojisyèl iMPACT Xilinx la. Pou jenere yon .mcs file soti nan yon .bit file, sèvi ak PROM la File Zouti dèlko nan lojisyèl iMPACT Xilinx la. .mcs la file Lè sa a, ka pwograme nan SPI Flash lè l sèvi avèk iMPACT.

FPGA a ka pwograme tou nan yon baton memwa FAT fòma tache ak pò USB-HID HOST (J14) si baton an gen yon sèl konfigirasyon .bit. file nan anyè rasin lan, JP2 chaje, epi pouvwa tablo a sikile. FPGA a pral otomatikman rejte nenpòt .bit files ki pa bati pou FPGA apwopriye a.

Pwovizyon pou pouvwa

Anvyl tablo a mande pou yon ekstèn 5V, 4A oswa pi gwo sous pouvwa ak yon sant pozitif, 2.1mm entèn dyamèt ploge coax (yon ekipman apwopriye yo bay kòm yon pati nan twous la Anvyl). VoltagSikui regilatè ki soti nan Aparèy Analog yo kreye pwovizyon 3.3V, 1.8V ak 1.2V ki nesesè nan rezèv prensipal 5V la. Yon pouvwa-bon dirije (LD19), kondwi pa filaire OSWA nan tout pwodiksyon pouvwa-bon sou pwovizyon yo, endike ke tout founiti yo ap fonksyone nòmalman. Aparèy sa yo prezan sou chak tren:

• 5V: konektè USB-HID, kontwolè TFT tactile, HDMI, ak konektè ekspansyon
• 3.3V: SRAM, Ethernet PHY I/O, USB-HID contrôleur, FPGA I/O, osilateur, SPI Flash, Codec Audio, ekspozisyon TFT, ekspozisyon OLED, GPIO, Pmods, ak konektè ekspansyon.
• 1.8V: DDR2, USB-JTAG/USB-UART kontwolè, FPGA I/O, ak GPIO
• 1.2V: nwayo FPGA ak nwayo Ethernet PHY

Sistèm Adepte
Adept gen yon koòdone konfigirasyon senplifye. Pou pwograme tablo Anvyl la lè l sèvi avèk Adept, premye mete tablo a epi inisyalize lojisyèl an:

• ploge epi tache ekipman pou pouvwa a
• ploge kab USB a nan PC a ak nan pò USB PROG sou tablo a
• kòmanse lojisyèl Adept la
• limen switch pouvwa Anvyl la
• tann pou FPGA yo dwe rekonèt

Sèvi ak fonksyon browse pou asosye .bit la vle file ak FPGA a, epi klike sou bouton Pwogram nan. Konfigirasyon an file yo pral voye bay FPGA a, epi yon bwat dyalòg pral endike si pwogramasyon te reyisi. Konfigirasyon "fè" ki ap dirije a pral limen apre FPGA la te avèk siksè configuré. Anvan yo kòmanse sekans pwogramasyon an, Adept asire ke nenpòt konfigirasyon chwazi fileyo genyen kòd idantite FPGA kòrèk la - sa a anpeche kòrèk .bit files soti nan yo te voye nan FPGA la. Anplis ba navigasyon ak bouton browse ak pwogram, koòdone konfigirasyon an bay yon bouton Inisyalize Chain, fenèt konsole ak ba estati. Bouton Inisyalize Chain la itil si kominikasyon USB ak tablo a te koupe. Fenèt konsole a montre estati aktyèl la, epi ba estati a montre pwogrè an tan reyèl lè w ap telechaje yon konfigirasyon file.

DDR2 memwa
Yon sèl chip memwa 1Gbit DDR2 kondwi soti nan blòk kontwolè memwa nan Spartan-6 FGPA la. Aparèy DDR2 a, yon MT47H64M16HR-25E oswa ekivalan, bay yon otobis 16-bit ak 64M kote. Anvyl tablo a te teste pou operasyon DDR2 jiska yon pousantaj done 800MHz. Koòdone DDR2 a swiv direktiv pou pin-soti ak routage ki espesifye nan Gid itilizatè Xilinx Memory Interface Generator (MIG). Koòdone a sipòte siyal SSTL18, ak tout adrès, done, revèy, ak siyal kontwòl yo reta-matche ak enpedans-kontwole. Yo bay de pè siyal revèy DDR2 ki byen matche pou DDR a ka kondwi ak revèy ki ba-skew soti nan FPGA la.

Flash memwa
Anvyl tablo a sèvi ak yon aparèy memwa flash seri 128Mbit Numonyx N25Q128 (òganize kòm 16Mbit pa 8) pou depo ki pa temèt nan konfigirasyon FPGA. files. SPI Flash ka pwograme ak yon .mcs file lè l sèvi avèk lojisyèl iMPACT la. Yon konfigirasyon FPGA file mande mwens pase 12Mbits, kite 116Mbits disponib pou done itilizatè yo. Done yo ka transfere nan ak soti nan yon PC nan / soti nan aparèy la flash pa aplikasyon itilizatè yo, oswa pa enstalasyon ki bati nan iMPACT PROM la. file lojisyèl jenerasyon. Desen itilizatè yo pwograme nan FPGA a kapab tou transfere done nan ak soti nan flash la.
Yon pwogram tès/demonstrasyon tablo chaje nan SPI Flash pandan fabrikasyon an.

Ethernet PHY
Anvyl tablo a gen ladann yon SMSC 10/100 mbps PHY (LAN8720A-CP-TR) asosye ak yon konektè Halo HFJ11-2450E RJ-45. PHY a konekte ak FPGA lè l sèvi avèk yon konfigirasyon RMII. Li se configuré pou bòt nan "Tout Kapab, ak Auto Negosyasyon Pèmèt" mòd sou pouvwa-sou. Fèy done pou SMSC PHY a disponib nan SMSC la websit.

Sòti HDMI
Anvyl tablo a gen yon sèl pò pwodiksyon HDMI san tampon. Pò a san tampon itilize yon konektè HDMI kalite A. Depi sistèm HDMI ak DVI yo itilize menm estanda siyal TMDS la, yo ka itilize yon adaptè senp (ki disponib nan pifò magazen elektwonik) pou kondwi yon konektè DVI soti nan pò pwodiksyon HDMI. Konektè HDMI a pa gen ladan siyal VGA, kidonk ekspozisyon analòg pa ka kondwi.
Konektè HDMI 19-pin yo gen ladan kat chanèl done diferans, senk koneksyon GND, yon bis yon sèl-fil Kontwòl Elektwonik Konsomatè (CEC), yon otobis Display Data Channel (DDC) de-fil ki esansyèlman yon otobis I2C, yon Hot Plug Detect. (HPD), yon siyal 5V ki kapab bay jiska 50mA, ak yon pin rezève (RES). Nan sa yo, chanèl done diferansye yo, otobis I2C, ak CEC yo konekte ak FPGA la.

VGA
Anvyl a bay yon koòdone VGA 12bit ki pèmèt jiska 4096 koulè parèt sou yon monitè VGA estanda. Senk siyal VGA estanda Wouj, Green, Blue, Orizontal Sync (HS), ak Vètikal Sync (VS) yo ap dirije dirèkteman nan FPGA nan konektè VGA la. Gen kat siyal ki soti nan FPGA pou chak siyal koulè VGA estanda ki lakòz yon sistèm videyo ki ka pwodwi 4,096 koulè. Chak nan siyal sa yo gen yon rezistans seri ki lè yo konbine nan kous la, fòme yon divizyon ak rezistans nan revokasyon 75-ohm nan ekspozisyon an VGA. Sikui senp sa yo asire ke siyal videyo yo pa ka depase VGA ki espesifye maksimòm voltage, ak rezilta nan siyal koulè ki swa konplètman sou (.7V), konplètman koupe (0V) oswa yon kote nan mitan.

Figi 2. VGA koòdone.

 

Figi 3. Konektè HD DB-15, modèl twou PCB, devwa PIN, ak kat siyal koulè.

CRT ki baze sou montre VGA itilize ampreyon elèktron k ap deplase (oswa reyon katòd) ki module ak lititid pou montre enfòmasyon sou yon ekran ki kouvri ak fosfò. Montre LCD yo sèvi ak yon seri switch ki ka enpoze yon voltage atravè yon ti kantite kristal likid, kidonk chanje permittivite limyè atravè kristal la sou yon baz pixel-pa-pixel. Malgre ke deskripsyon sa a limite a ekspozisyon CRT, ekspozisyon LCD yo te evolye pou itilize menm tan siyal ak ekspozisyon CRT (konsa diskisyon "siyal" anba a konsène tou de CRT ak LCD). Montre CRT koulè yo sèvi ak twa travès elèktron (yonn pou wouj, youn pou ble, ak youn pou vèt) pou dinamize fosfò a ki kouvri bò enteryè nan fen ekspozisyon yon tib reyon katod (gade Fig. 1). Travès elèktron soti nan "zam elèktron", ki se katòd chofe byen pwente yo mete nan tou pre yon plak anile ki chaje pozitivman yo rele yon "gri". Fòs elektwostatik enpoze pa kadriyaj la rale reyon elektwon kouran soti nan katod yo, ak reyon sa yo manje pa kouran ki koule nan katod yo. Reyon patikil sa yo okòmansman akselere nan direksyon pou kadriyaj la, men yo byento tonbe anba enfliyans fòs elektwostatik ki pi gwo ki soti nan sifas ekspozisyon tout fosfò kouvwi CRT a ke yo te chaje a 20kV (oswa plis). Reyon yo konsantre sou yon gwo bout bwa amann pandan y ap pase nan sant la nan griy yo, ak Lè sa a, yo akselere nan enpak sou sifas la ekspozisyon fosfò-kouvwi. Sifas fosfò a klere byen klere nan pwen enpak la, epi li kontinye klere pandan plizyè santèn mikrosgond apre yo fin retire gwo bout bwa a. Plis aktyèl la antre nan katod la, se plis fosfò a pral klere.

Ant kadriyaj la ak sifas ekspozisyon an, gwo bout bwa elektwon an pase nan kou CRT a kote de bobin fil pwodui jaden elektwomayetik orthogonal. Paske reyon katod yo konpoze de patikil chaje
(elektron), yo ka devye pa chan mayetik sa yo. Ond aktyèl yo pase nan bobin yo pou pwodui chan mayetik ki kominike avèk reyon katod yo epi ki lakòz yo transverse sifas ekspozisyon an nan yon modèl "mastrik", orizontal de goch a dwat ak vètikal soti anwo jouk anba. Kòm reyon katod la deplase sou sifas ekspozisyon an, aktyèl la voye nan zam elèktron yo ka ogmante oswa diminye pou chanje klète ekspozisyon an nan pwen enpak reyon katod la.

Distribisyon sistèm VGA
Oganizasyon VESA a (www.vesa.org) espesifye, pibliye, bay dwadotè epi vann tan siyal VGA yo. Enfòmasyon sou distribisyon sistèm VGA sa yo bay kòm yon ansyenampli sou fason yon monitè VGA ta ka kondwi ak yon rezolisyon 640 × 480. Pou plis enfòmasyon presi, oswa pou enfòmasyon sou lòt frekans VGA, al gade nan dokiman ki disponib nan VESA websit.
Enfòmasyon yo parèt sèlman lè gwo bout bwa a ap deplase "pi devan" (agòch a dwat ak anwo jouk anba), epi yo pa pandan tan gwo bout bwa a reset tounen nan kwen gòch oswa anwo nan ekspozisyon an. Se poutèt sa, anpil nan tan ekspozisyon potansyèl la pèdi nan peryòd "blanking" lè gwo bout bwa a reset ak estabilize yo kòmanse yon nouvo pas ekspozisyon orizontal oswa vètikal. Gwosè a nan travès yo, frekans nan ki gwo bout bwa a ka trase atravè ekspozisyon an, ak frekans nan ki gwo bout bwa a elèktron ka modulation detèmine rezolisyon an. Modèn ekspozisyon VGA ka akomode rezolisyon diferan, ak yon sikwi kontwolè VGA dikte rezolisyon an lè li pwodui siyal distribisyon pou kontwole modèl yo raster. Kontwolè a dwe pwodwi senkronize pulsasyon nan 3.3V (oswa 5V) pou mete frekans nan ki kouran koule nan bobin yo devyasyon, epi li dwe asire ke done videyo yo aplike nan zam elèktron yo nan moman ki kòrèk la. Ekspozisyon videyo raster defini yon kantite "ranje" ki koresponn ak kantite pas orizontal katod la fè sou zòn ekspozisyon an, ak yon kantite "kolòn" ki koresponn ak yon zòn sou chak ranje ki asiyen nan yon "eleman foto" oswa pixel. Montre tipik yo itilize soti nan 240 a 1200 ranje ak soti nan 320 a 1600 kolòn. Gwosè an jeneral nan yon ekspozisyon ak kantite ranje ak kolòn detèmine gwosè a nan chak pixel.

Done videyo tipikman soti nan yon memwa rafrechir videyo, ak youn oswa plis byte asiyen nan chak kote pixel (Anvyl la itilize kat Bits pou chak pixel). Kontwolè a dwe endèks nan memwa videyo kòm travès yo deplase atravè ekspozisyon an, epi rekipere epi aplike done videyo nan ekspozisyon an nan jisteman moman sa a gwo bout bwa elèktron ap deplase atravè yon pixel bay yo.

Yon sikwi kontwolè VGA dwe jenere siyal tan HS ak VS epi kowòdone livrezon done videyo ki baze sou revèy pixel la. Revèy pixel la defini tan ki disponib pou montre yon pixel enfòmasyon. Siyal VS la defini frekans "refresh" ekspozisyon an, oswa frekans kote tout enfòmasyon sou ekspozisyon an rdesine. Frekans rafrechi minimòm lan se yon fonksyon nan entansite fosfò ak elektwon ekspozisyon an, ak frekans rafrechi pratik ki tonbe nan seri 50Hz a 120Hz. Nimewo a nan liy yo dwe parèt nan yon frekans rafrechi bay defini frekans orizontal "retrace" la. Pou yon ekspozisyon 640-piksèl pa 480-ranje lè l sèvi avèk yon revèy piksèl 25MHz ak 60 +/-1Hz rafrechi, tan siyal yo montre nan tablo ki anba a ka sòti. Distribisyon pou senkronize batman lajè ak entèval devan ak dèyè galri (entèval galri yo se tan pre-ak apre senkronizasyon batman kè yo pandan enfòmasyon yo pa ka parèt) yo baze sou obsèvasyon yo pran nan ekspozisyon VGA aktyèl.
Yon sikwi kontwolè VGA dekode pwodiksyon yon kontwa orizontal-sync kondwi pa revèy pixel pou jenere tan siyal HS. Yo ka itilize kontwa sa a pou jwenn nenpòt kote pixel sou yon ranje bay yo.

Menm jan an tou, pwodiksyon an nan yon kontwa senkronizasyon vètikal ki enkreman ak chak batman HS ka itilize pou jenere tan siyal VS, epi yo ka itilize kontwa sa a pou lokalize nenpòt ranje bay yo. De kontinè ki kontinye ap kouri sa yo ka itilize pou fòme yon adrès nan RAM videyo. Pa gen okenn relasyon tan ant aparisyon batman HS la ak aparisyon batman VS la espesifye, kidonk designer a ka fè aranjman pou kontè yo fasil fòme adrès RAM videyo, oswa pou misyon pou minimize lojik dekodaj pou jenerasyon batman senkronize.

Odyo (I2S)
Tablo Anvyl la gen ladan yon kodèk odyo Analog Devices SSM2603CPZ (IC5) ak kat jack odyo 1/8″ pou liy-soti (J7), kas ekoutè-soti (J6), liy-in (J9), ak mikwofòn-an (J8) .
Done odyo sampLi sipòte jiska 24 bit ak 96KHz, epi antre odyo a (dosye) ak soti odyo (lektur) s.amppousantaj ling yo ka mete poukont yo. Jack mikwofòn la se mono, ak tout lòt jack yo stereo. Jack kas ekoutè a kondwi pa entèn codec odyo a amplifier. Fèy done pou kodèk odyo SSM2603CPZ disponib nan Analog Devices websit.

Touchscreen TFT Display
Yon 4.3″ lajè-fòma koulè vivan ki ap dirije ekran LCD retroeklere yo itilize sou Anvyl la. Ekran an gen yon ekspozisyon rezolisyon natif natal 480 × 272 ak yon pwofondè koulè 24 bit pou chak pixel. Yon ekran tactile rezistan kat fil ak kouch antireflet kouvri tout zòn ekspozisyon aktif la. Ekran LCD a ak ekran tactile ka itilize poukont yo. Lekti manyen yo pi bwi lè LCD a limen, men ou ka filtre bri a epi toujou jwenn yon s rapid.ample rate. Si ou bezwen maksimòm presizyon ak sample taux, ou ta dwe fèmen LCD a pandan tactile sampling.
Pou montre yon imaj, LCD a bezwen kontinyèlman kondwi ak done byen kwonometre. Done sa yo konsiste de liy ak peryòd vid ki fòme ankadreman videyo. Chak ankadreman konsiste de 272 liy aktif ak plizyè liy vid vètikal. Chak liy konsiste de 480 peryòd pixel aktif ak plizyè peryòd vid orizontal.
Pou plis enfòmasyon sou itilizasyon TFT Display, al gade nan manyèl referans Vmod-TFT. Anvyl la ak Vmod-TFT la itilize menm pyès ki nan konpitè ekspozisyon epi yo mande pou menm siyal kontwòl yo. Ou ka jwenn konsepsyon referans ki sèvi ak ekran TFT tactile Anvyl sou paj pwodwi Anvyl.

OLED
Yon Inteltronic/Wisechip UG-2832HSWEG04 OLED Display yo itilize sou Anvyl la. Sa a bay yon 128 × 32 pixel, pasif-matris, ekspozisyon kamayeu. Gwosè ekspozisyon an se 30mm x 11.5mm x 1.45mm. Yo itilize yon koòdone SPI pou konfigirasyon ekspozisyon an, osi byen ke pou voye done bitmap yo nan aparèy la. Anvyl OLED a montre dènye imaj ki trase sou ekran an jiskaske li koupe oswa yon nouvo imaj trase nan ekspozisyon an. Rafrechi ak ajou se okipe anndan an.
Anvyl la gen menm kous OLED ak PmodOLED a, ak eksepsyon ke CS # rale ba, sa ki pèmèt ekspozisyon an pa default. Pou plis enfòmasyon sou kondwi Anvyl OLED, al gade nan manyèl referans PmodOLED. Ou ka jwenn desen referans ki sèvi ak ekspozisyon Anvyl OLED sou paj pwodwi Anvyl.

USB-UART pon (pò seri)
Anvyl a gen ladann yon pon FTDI FT2232HQ USB-UART pou pèmèt aplikasyon pou PC yo kominike ak tablo a lè l sèvi avèk kòmandman pò Windows COM estanda. Chofè pò USB-COM gratis, ki disponib nan www.ftdichip.com anba tit "Virtual Com Port" oswa VCP, konvèti pake USB nan done UART/pò seri. Done pò seri yo echanje ak FPGA lè l sèvi avèk yon pò seri de fil (TXD / RXD) ak kontwòl koule lojisyèl (XON / XOFF). Apre yo fin enstale chofè yo, kòmandman I/O ki soti nan PC a ki dirije nan pò COM yo pral pwodwi trafik done seri sou broch FPGA T19 ak T20.

FT2232HQ a, ki tache ak pò J12, yo itilize tou kòm kontwolè pou Digilent USB-J la.TAG sikwi, men de fonksyon sa yo konpòte totalman endepandan youn ak lòt. Pwogramasyon ki enterese nan sèvi ak fonksyonalite UART nan FT2232 nan konsepsyon yo pa bezwen enkyete sou J la.TAG sikwi entèfere ak done yo, ak vis-vèrsa.

USB HID Hosts
De Microchip PIC24FJ128GB106 mikrokontwolè bay Anvyl la ak USB HID kapasite lame. Firmware nan mikrokontroleur yo ka kondwi yon sourit oswa yon klavye tache ak konektè USB tip A nan J13 ak

J14 make
"HID" ak "HOST". Hubs yo pa sipòte, kidonk sèlman yon sèl sourit oswa yon sèl klavye ka itilize nan chak pò.

Figi 9. USB HID entèfas.

"HOST" PIC24 la kondui kat siyal nan FPGA a - de yo dedye kòm yon pò klavye / sourit swiv pwotokòl PS / 2 la, ak de yo konekte ak pò pwogramasyon seri de fil FPGA a, kidonk FPGA a ka pwograme soti nan yon. file ki estoke sou yon baton memwa USB. Pou pwograme FPGA a, tache yon baton memwa ki gen fòma FAT ki gen yon sèl pwogramasyon .bit file nan anyè rasin lan, chaje JP2, ak pouvwa tablo sik. Sa a pral lakòz processeur PIC la pwograme FPGA a, ak nenpòt ki pa kòrèk files pral otomatikman rejte. Remake byen PIC24 li mòd FPGA a, init, ak fè broch, epi li ka kondwi PIN PROG la kòm yon pati nan sekans pwogramasyon an.

HID Kontwolè
Pou jwenn aksè nan yon kontwolè lame USB, desen EDK ka itilize nwayo PS/2 estanda (desen ki pa EDK ka itilize yon machin leta senp).

Sourit ak klavye ki sèvi ak pwotokòl PS/2 sèvi ak yon bis seri de fil (revèy ak done) pou kominike avèk yon aparèy lame. Tou de itilize mo 1-bit ki gen ladann yon kòmanse, sispann, ak enpè égalité ti, men pake done yo òganize yon fason diferan, ak koòdone nan klavye pèmèt transfè done bi-direksyon (konsa aparèy lame a ka limen LED leta sou klavye a). Otobis yo montre nan figi a. Revèy la ak siyal done yo sèlman kondwi lè transfè done rive, epi otreman yo kenbe nan eta a san fè anyen konsa nan lojik '11'. Tan yo defini kondisyon siyal pou kominikasyon sourit-a-lame ak kominikasyon klavye bi-direksyon. Yon kous koòdone PS/1 ka aplike nan FPGA a pou kreye yon koòdone klavye oswa sourit.

Klavye
Klavye a sèvi ak chofè louvri-pèseptè pou klavye a, oswa yon aparèy lame tache, ka kondwi otobis la de-fil (si aparèy lame a pa pral voye done nan klavye a, Lè sa a, lame a ka itilize pò D 'sèlman).
Klavye PS/2-style itilize kòd eskanè pou kominike done laprès kle yo. Chak kle yo bay yon kòd ki voye chak fwa yo peze kle a. Si yo kenbe kle a desann, yo pral voye kòd eskanè a repete apeprè yon fwa chak 100ms. Lè yo lage yon kle, yo voye yon kòd F0 (binè "11110000") kle-up, ki te swiv pa kòd eskanè kle lage a. Si yon kle ka deplase pou pwodwi yon nouvo karaktè (tankou yon lèt majiskil), Lè sa a, yon karaktè chanjman yo voye anplis nan kòd la eskanè, epi lame a dwe detèmine ki karaktè ASCII yo itilize. Gen kèk kle, yo rele kle pwolonje, voye yon E0 (binè "11100000") devan kòd eskanè a (epi yo ka voye plis pase yon kòd eskanè). Lè yo lage yon kle pwolonje, yo voye yon kòd E0 F0 kle-up, ki te swiv pa kòd eskanè a. Eskane kòd pou pifò kle yo montre nan figi a. Yon aparèy lame kapab tou voye done sou klavye a. Anba a se yon lis kout kèk kòmandman komen yon lame ta ka voye.

• ED: Mete Num Lock, Caps Lock, ak Scroll Lock LED. Klavye retounen FA apre li fin resevwa ED, Lè sa a, lame voye yon byte pou mete estati LED: ti jan 0 mete Scroll Lock, ti ​​jan 1 mete Num Lock, ak ti jan 2 mete lock maj. Bits 3 a 7 yo inyore.
• EE: Eko (tès). Klavye retounen EE apre li fin resevwa EE.
• F3: Mete pousantaj repete kòd eskanè. Klavye retounen F3 sou resevwa FA, Lè sa a, lame voye dezyèm byte yo mete pousantaj la repete.
• FE: Revoye. FE dirije klavye pou re-voye dènye kòd eskanè.
• FF: Reyajiste. Reyajiste klavye a.

Klavye a ka voye done bay lame a sèlman lè tou de done yo ak liy revèy yo wo (oswa san fè anyen konsa). Piske lame a se mèt otobis la, klavye a dwe tcheke pou wè si lame a ap voye done anvan li kondui otobis la. Pou fasilite sa, yo itilize liy revèy la kòm yon siyal "klè voye". Si lame a rale liy revèy la ba, klavye a pa dwe voye okenn done jiskaske revèy la lage. Klavye a voye done bay lame a nan mo 11-bit ki gen yon '0' kòmanse bit, ki te swiv pa 8-bit nan kòd eskanè (LSB an premye), ki te swiv pa yon ti jan parite enpè epi ki te fini ak yon ti jan '1' sispann. Klavye a jenere 11 tranzisyon revèy (nan 20 a 30KHz) lè done yo voye, ak done yo valab sou kwen an tonbe nan revèy la.

Se pa tout manifaktirè klavye estrikteman respekte espesifikasyon PS/2 yo; kèk klavye ka pa pwodwi bon siyal voltages oswa itilize pwotokòl kominikasyon estanda yo. Konpatibilite ak lame USB a ka varye ant diferan klavye. 1

Eskane kòd pou pifò kle PS/2 yo montre nan figi ki anba a.

Sourit
Sourit la soti yon revèy ak siyal done lè li deplase, otreman, siyal sa yo rete nan lojik '1'. Chak fwa yo deplase sourit la, twa mo 11-bit yo voye soti nan sourit la nan aparèy lame a. Chak nan mo 11-bit yo gen yon '0' kòmanse bit, ki te swiv pa 8 Bits nan done (LSB an premye), ki te swiv pa yon ti jan parite enpè, ak fini ak yon ti jan '1' sispann. Kidonk, chak transmisyon done gen 33 bit, kote bit 0, 11, ak 22 se '0' Bits kòmanse, ak Bits 11, 21, ak 33 se '1' Bits sispann. Twa jaden done 8-bit yo gen done mouvman jan yo montre nan figi ki anwo a. Done yo valab nan kwen ki tonbe nan revèy la, ak peryòd revèy la se 20 a 30KHz.
Sourit la sipoze yon sistèm kowòdone relatif kote deplase sourit la sou bò dwat la jenere yon nimewo pozitif nan jaden X la, epi deplase sou bò gòch la jenere yon nimewo negatif. Menm jan an tou, deplase sourit la moute jenere yon nimewo pozitif nan jaden Y a, epi deplase desann reprezante yon nimewo negatif (bit yo XS ak YS nan byte estati a se bit yo siy - yon '1' endike yon nimewo negatif). Gwosè nimewo X ak Y yo reprezante vitès mouvman sourit la - pi gwo nimewo a, se pi vit sourit la ap deplase (bit XV ak YV nan byte estati a se endikatè mouvman debòde - yon '1' vle di debòde ki te fèt) . Si sourit la deplase kontinyèlman, transmisyon 33-bit yo repete chak 50ms oswa konsa. Jaden L ak R ki nan byte estati a endike peze bouton Goch ak Dwa (yon '1' endike bouton an ap peze).

Klavye
Klavye Anvyl la gen 16 kle ki make (0-F). Li tabli kòm yon matris kote chak ranje bouton de goch a dwat yo mare nan yon peny ranje, epi chak kolòn soti anwo jouk anba mare nan yon peny kolòn. Sa a bay itilizatè a kat broch ranje ak kat broch kolòn pou adrese yon bouton pouse. Lè yo peze yon bouton, broch ki koresponn ak ranje bouton sa a ak kolòn yo konekte.
Pou li eta yon bouton, pin kolòn nan kote bouton an abite dwe kondwi ba pandan twa lòt pin kolòn yo kondwi wo. Sa a pèmèt tout bouton ki nan kolòn sa a. Lè yon bouton nan kolòn sa a pouse, peny ranje korespondan an ap li lojik ba.
Eta tout 16 bouton yo ka detèmine nan yon pwosesis kat etap pa pèmèt chak nan kat kolòn yo youn nan yon tan. Sa a ka akonpli lè w vire yon modèl "1110" atravè broch kolòn yo. Pandan chak etap, nivo lojik broch ranje yo koresponn ak eta bouton yo nan kolòn sa a.

Pou pèmèt peze bouton similtane nan menm ranje a, olye konfigirasyon broch kolòn yo kòm bi-direksyon ak rezistans entèn rale-up epi kenbe kolòn yo pa kounye a ke yo te li nan gwo enpedans.

Osilateur/revèy
Anvyl tablo a gen ladann yon sèl osilator Crystal 100MHz ki konekte ak PIN D11 (D11 se yon opinyon GCLK nan bank 0). Revèy opinyon an ka kondwi nenpòt oswa tout kat mozayik jesyon revèy nan Spartan-6 la. Chak mozayik gen ladan de manadjè revèy dijital (DCMs) ak yon sèl bouk ki fèmen faz (PLLs). pa nenpòt nonb antye relatif soti nan 0 a 90 oswa 180, 270, 2... 16, ak de rezilta revèy antifaz ki ka miltipliye pa nenpòt nonb antye relatif soti nan 1.5 a 2.5 epi ansanm divize pa nenpòt nonb antye relatif soti nan 3.5 a 7.5.

PLL yo itilize Voltage Osilateur Kontwole (VCOs) ki ka pwograme pou jenere frekans nan ranje 400MHz a 1080MHz lè yo mete twa seri divizeur pwogramasyon pandan konfigirasyon FPGA. Sòti VCO yo gen uit pwodiksyon egalman (0º, 45º, 90º, 135º, 180º, 225º, 270º, ak 315º) ki ka divize pa nenpòt nonb antye relatif ant 1 ak 128.

Debaz I / O
Anvyl tablo a gen ladann katòz LED (dis wouj, de jòn, ak de vèt), uit switch glise, uit switch DIP nan de gwoup, kat bouton pouse, twa de chif ekspozisyon sèt-segman, ak yon breadboard 630 pwen mare ak dis I/O dijital. Bouton pouse yo, switch glise ak switch DIP yo konekte ak FPGA a atravè rezistans seri pou anpeche domaj nan sikui kout inadvèrtans (yon kous kout ka rive si yon PIN FPGA asiyen nan yon bouton pouse oswa switch glise yo te defini inadvèrtan kòm yon pwodiksyon). Bouton pouse yo se switch "momantan" ki nòmalman jenere yon pwodiksyon ba lè yo nan repo, ak yon pwodiksyon segondè sèlman lè yo peze. Glise switch ak switch DIP jenere konstan segondè oswa ba entrain depann sou pozisyon yo. Dis dijital breadboard I/O yo (BB1 – BB10) yo konekte dirèkteman nan FPGA a pou yo ka fasilman enkòpore nan sikui koutim.

Pouse bouton	Glise switch	DIP switch	dirije			Breadboard
BTN0: E6	SW0: V5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	SW2: V3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

Tablo 1. Debaz I/O pinout.

Ekspozisyon sèt-segman

Anvyl tablo a gen twa 2-chif katod komen sèt-segman ki ap dirije ekspozisyon. Chak nan de chif yo konpoze de sèt segman ranje nan yon modèl "figi uit", ak yon LED entegre nan chak segman. Segman LED yo ka eklere endividyèlman, kidonk nenpòt nan 128 modèl yo ka parèt sou yon chif lè yo eklere sèten segman ki ap dirije epi kite lòt yo fè nwa. Nan 128 modèl posib sa yo, dis ki koresponn ak chif desimal yo se pi itil.
Siyal katod komen yo disponib kòm sis siyal siyal antre "chif pèmèt" nan twa ekspozisyon 2 chif yo. Anòd segman ki sanble sou tout sis chif yo konekte nan sèt nœuds sikwi ki make AA jiska AG (konsa, pou egzanpample, sis "D" anod ki soti nan sis chif yo gwoupe ansanm nan yon sèl sikwi ne ki rele "AD"). Sèt siyal anod sa yo disponib kòm antre nan ekspozisyon 2 chif yo. Konplo koneksyon siyal sa a kreye yon ekspozisyon multiplexed, kote siyal anod yo komen nan tout chif men yo ka sèlman eklere segman yo nan chif ki gen siyal katod korespondan afime.

Yon sikwi kontwolè ekspozisyon eskanè ka itilize pou montre yon nimewo de chif sou chak ekspozisyon. Sikwi sa a kondui siyal katod yo ak modèl anod korespondan chak chif nan yon siksesyon kontinyèl ak repete, nan yon vitès aktyalizasyon ki pi vit pase repons je imen an. Chak chif eklere jis yon sizyèm nan tan an, men paske je a pa ka wè nwa a nan yon chif anvan li eklere ankò, chif la parèt kontinyèlman eklere. Si pousantaj aktyalizasyon (oswa "rafrechi") ralanti nan yon pwen yo bay (apeprè 45 hertz), Lè sa a, pifò moun ap kòmanse wè flicker nan ekspozisyon.
Pou chak nan sis chif yo parèt klere ak kontinyèlman eklere, yo ta dwe kondwi chak chif yon fwa chak 1 a 16ms (pou yon frekans rafrechisman 1KHz a 60Hz). Pou egzanpample, nan yon konplo rafrechisman 60Hz, ekspozisyon an antye ta dwe rafrechi yon fwa chak 16ms, ak chak chif ta dwe eklere pou 1/6 nan sik la rafrechisman, oswa 2.67ms. Kontwolè a dwe asire ke modèl anod ki kòrèk la prezan lè siyal katod korespondan an kondwi. Pou ilistre pwosesis la, si Cat1 afime pandan AB ak AC yo afime, Lè sa a, yon "1" ap parèt nan pozisyon chif 1. Lè sa a, si Cat2 afime pandan y ap afime AA, AB ak AC, Lè sa a, yon "7" pral. dwe parèt nan pozisyon chif 2. Si Cat1 ak AB, AC yo kondwi pou 8ms, ak Lè sa a, Cat2 ak AA, AB, AC yo kondwi pou 8ms nan yon siksesyon kontinuèl, ekspozisyon an ap montre "17". Yon ansyenampYo montre dyagram tan pou yon kontwolè de chif anba a.

Kontwa ekspansyon
Anvyl tablo a gen yon konektè 2 × 20 PIN ak sèt pò Pmod 12-pin. Pò Pmod yo se 2 × 6 ang dwat, 100-mil konektè fi ki travay ak estanda 2 × 6 pin headers ki disponib nan yon varyete distribitè katalòg. Chak pò Pmod 12-pin bay de siyal 3.3V VCC (pin 6 ak 12), de siyal Ground (pin 5 ak 11), ak uit siyal lojik. VCC ak broch Ground ka delivre jiska 1A nan aktyèl. Pmod done siyal yo pa matche pè, epi yo ap dirije yo lè l sèvi avèk pi bon tren ki disponib san kontwòl enpedans oswa matche reta. Digilent pwodui yon gwo koleksyon ankadreman akseswar Pmod ki ka tache ak pò Pmod yo. Nou gen yon seri Pmods rekòmande pou Anvyl ki rele "Anvyl Pmod Pack".

Konektè ekspansyon 40-pin gen 32 siyal I/O ki pataje ak Pmods JD, JE, JF ak JG. Li bay tou GND, VCC3V3, ak VCC5V0 koneksyon.

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
JA1: AA18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
JA2: AA16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: V9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	JE3: Y8	JF3: Y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	JE4: AA8	JF4: AA6	JG4: B18
JA7: AB18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
JA8: AB16	JB8: W14	JC8: Y11	JD8: R11	JE8: W9	JF8: Y6	JG8: A17
JA9: AB15	JB9: T14	JC9: AA10	JD9: V11	JE9: Y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

Tablo 2. Pmod pinout.

Copyright Digilent, Inc. Tout dwa rezève.
Lòt pwodwi ak non konpayi yo mansyone yo ka mak pwopriyetè respektif yo.

Dokiman / Resous

DIGILENT Anvyl FPGA Komisyon Konsèy [pdfManyèl Itilizatè XC6SLX45-CSG484-3, Anvyl FPGA Komisyon Konsèy, Anvyl FPGA, Komisyon Konsèy

Referans

• Manyèl itilizatè