DIGILENT Anvyl FPGA borð notendahandbók

Innihald fela sig

1 DIGILENT Anvyl FPGA borð

2 Upplýsingar um vöru

3 Notkunarleiðbeiningar fyrir vöru

DIGILENT Anvyl FPGA borð

Upplýsingar um vöru

AnvylTM FPGA borðið er afkastamikið rökfræðiborð sem er fínstillt til notkunar með Spartan-6 LX45 FPGA. Það býður upp á ýmsa eiginleika þar á meðal 6,822 sneiðar, 2.1Mbita af hröðu blokkarvinnsluminni, klukkuflísar með DCM og PLL, DSP sneiðar og klukkuhraða upp á 500MHz+. Stjórnin kemur einnig með yfirgripsmikið safn af stuðningi IP og tilvísunarhönnun, auk stórs safns af viðbótartöflum sem eru fáanlegar á Digilent websíða.

Eiginleikar AnvylTM FPGA borðsins eru FPGA stillingarvalkostir, kröfur um aflgjafa og samhæfni við Adept System til að auðvelda forritun.

FPGA stillingar:
Anvyl borðið er með innbyggðum hamstökkva (JP2) sem gerir þér kleift að velja á milli JTAG/USB og ROM forritunarhamur. Ef JP2 er ekki hlaðið mun FPGA sjálfkrafa stilla sig frá ROM. Ef JP2 er hlaðinn mun FPGA vera óvirkt eftir að kveikt er á henni þar til það er stillt frá JTAG eða raðforritunartengi (USB minnislykill).

Bæði Digilent og Xilinx bjóða upp á hugbúnað til að forrita FPGA og SPI ROM. Forritun files eru geymdar innan FPGA í SRAM-undirstaða minnisfrumum. Þessi gögn skilgreina rökfræðilegar aðgerðir og hringrásartengingar FPGA og halda gildi sínu þar til þeim er eytt með því að fjarlægja rafmagn, fullyrða um PROG_B inntakið eða skrifa yfir af nýrri uppsetningu file.

Einnig er hægt að forrita FPGA frá FAT-sniðnum minnislykli sem er tengdur við USB-HID HOST tengið (J14) ef stafurinn inniheldur eina .bit stillingu file í rótarskránni er JP2 hlaðinn og straumur á borð er hringt. FPGA mun sjálfkrafa hafna öllum .bita files sem eru ekki smíðuð fyrir rétta FPGA.

Aflgjafar:
Anvyl borðið krefst ytri 5V, 4A eða meiri aflgjafa með 2.1 mm innri þvermál coax tengi fyrir miðju. Hentugur aflgjafi fylgir sem hluti af Anvyl settinu. Voltage eftirlitsrásir frá Analog Devices búa til nauðsynlegar 3.3V, 1.8V og 1.2V birgðir frá aðal 5V framboðinu. Rafmagns LED (LD19) gefur til kynna að allar birgðir virki eðlilega.

Mismunandi rafmagnstengi á borðinu veita afl til ýmissa íhluta eins og USB-HID tengi, TFT snertiskjástýringu, HDMI, stækkunartengi, SRAM, Ethernet PHY I/O, USB-HID stýringar, FPGA I/O, oscillators, SPI Flash , Hljóðmerkjamál, TFT skjár, OLED skjár, GPIO og Pmods.

Adept kerfi:
Adept er hugbúnaðarkerfi sem býður upp á einfaldað stillingarviðmót til að forrita Anvyl borðið. Til að forrita Anvyl borðið með Adept þarftu að setja upp borðið og frumstilla hugbúnaðinn.

Notkunarleiðbeiningar fyrir vöru

Gakktu úr skugga um að slökkt sé á Anvyl borðinu.
Ef þú vilt stilla FPGA frá ROM skaltu ganga úr skugga um að innbyggða hamstökkvarinn (JP2) sé ekki hlaðinn. Ef þú vilt stilla FPGA frá JTAG eða USB, hlaðið JP2.

Ef þú vilt forrita FPGA frá minnislykli, vertu viss um að það sé FAT sniðið og innihaldi eina .bit stillingu fileí rótarskránni.
Tengdu ytri aflgjafann með jákvæðu miðju, 2.1 mm innri þvermál coax tengi til að veita nauðsynlegan 5V, 4A eða meiri aflgjafa.

Þegar aflgjafinn hefur verið tengdur ætti ljósdíóða (LD19) að gefa til kynna að allar rafveitur virki eðlilega.
Ef þú notar Adept System fyrir forritun skaltu setja upp Anvyl borðið og frumstilla hugbúnaðinn í samræmi við Adept skjölin.

Fylgdu sérstökum forritunarleiðbeiningum frá Digilent eða Xilinx til að forrita FPGA með JTAG, USB eða ROM aðferðir.
Sjá viðbótarskjöl og úrræði sem eru tiltæk á Digilent websíða til að fá frekari upplýsingar um að nýta eiginleika borðsins og samhæfni við viðbótartöflur.

Yfirview

Anvyl FPGA þróunarvettvangurinn er fullkominn, tilbúinn til notkunar þróunarvettvangur fyrir stafræna hringrás byggður á hraðastigi -3 Xilinx Spartan-6 LX45 FPGA. Stóri FPGA, ásamt 100 Mbps Ethernet, HDMI Video, 128MB DDR2 minni, 4.3" LED baklýstum LCD snertiskjá, 128×32 pixla OLED skjá, 630 tengipunkta breiðborð, margar USB HID stýringar og I2S hljóðmerkjamál. Anvyl er kjörinn vettvangur fyrir FPGA námsstöð sem getur stutt innbyggða örgjörvahönnun byggða á MicroBlaze frá Xilinx. Anvyl er samhæft við öll Xilinx CAD verkfæri, þar á meðal ChipScope, EDK og ókeypis ISE WebPACK™, þannig að hægt er að klára hönnun án aukakostnaðar. Stærð borðsins er 27.5 cm x 21 cm.

Spartan-6 LX45 er fínstillt fyrir hágæða rökfræði og býður upp á:

6,822 sneiðar, sem hver inniheldur fjórar inntaks LUT og átta flip-flops
2.1Mbits af hröðu blokkarvinnsluminni

fjórar klukkuflísar (átta DCM og fjögur PLL)
58 DSP sneiðar

500MHz+ klukkuhraði

Alhliða safn af stuðningi við IP og tilvísunarhönnun, og mikið safn af viðbótartöflum er fáanlegt á Digilent websíða. Sjá Anvyl síðu á www.digilentinc.com fyrir frekari upplýsingar.

Eiginleikar fela í sér:

Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
128MB DDR2 SDRAM

2MB SRAM
16MB QSPI FLASH fyrir stillingar og gagnageymslu

10/100 Ethernet PHY
HDMI myndbandsúttak
12 bita VGA tengi
4.3 tommu breitt snið skær lita LED baklýst LCD skjár
128×32 pixlar 0.9” WiseChip/Univision UG-23832HSWEG04 OLED grafískt skjáborð
þrír tveggja stafa Seven Segment LED skjáir
I2S hljóðmerkjamál með línuinngangi, línuútgangi, hljóðnema og heyrnartólum
100MHz kristalsveifla
Innbyggð USB2 tengi fyrir forritun og USB-HID tæki (fyrir mús/lyklaborð)
Digilent USB-JTAG rafrásir með USB-UART virkni
takkaborð með 16 merktum tökkum (0-F)
GPIO: 14 LED (10 rauðir, 2 gulir, 2 grænir), 8 renna rofar, 8 DIP rofar í 2 hópum og 4 þrýstihnappar
breadboard með 10 stafrænum inn/út
32 I/O er flutt í 40 pinna stækkunartengi (I/O er deilt með Pmod tengi)
sjö 12-pinna Pmod tengi með 56 I/O alls
kemur með 20W aflgjafa og USB snúru

FPGA stillingar

Eftir að hafa verið kveikt á FPGA á Anvyl borðinu verður að stilla (eða forrita) áður en það getur framkvæmt neinar aðgerðir. FPGA er hægt að stilla á þrjá vegu: PC getur notað Digilent USB-JTAG rafrás (port J12, merkt „PROG“) til að forrita FPGA hvenær sem kveikt er á straumi, stillingar file geymt í innbyggðu SPI Flash ROM er hægt að flytja sjálfkrafa yfir á FPGA við ræsingu, eða forritunar file hægt að flytja úr USB minnislykli yfir í USB HID tengið merkt „Host“ (J14).
Stökkvari um borð (JP2) velur á milli JTAG/USB og ROM forritunarhamur. Ef JP2 er ekki hlaðið mun FPGA sjálfkrafa stilla sig frá ROM. Ef JP2 er hlaðinn mun FPGA vera óvirkt eftir að kveikt er á henni þar til það er stillt frá JTAG eða raðforritunartengi (USB minnislykill).
Bæði Digilent og Xilinx dreifa frjálslega hugbúnaði sem hægt er að nota til að forrita FPGA og SPI ROM. Forritun files eru geymdar innan FPGA í SRAM-undirstaða minnisfrumum. Þessi gögn skilgreina rökfræðilegar aðgerðir og hringrásartengingar FPGA og þau haldast í gildi þar til þeim er eytt með því að fjarlægja rafmagn, fullyrða um PROG_B inntakið eða þar til það er skrifað yfir af nýrri uppsetningu file.
FPGA stillingar files flutt í gegnum JTAG tengi og frá USB-lykli notaðu .bit file gerð og SPI forritun files nota .mcs file gerð. ISE frá Xilinx WebPakki og EDK hugbúnaður getur búið til .bit files frá VHDL, Verilog eða uppsprettu sem byggir á skýringarmynd files (EDK er notað fyrir MicroBlaze™ innbyggða örgjörva byggða hönnun). Einu sinni .bit file hefur verið búið til er hægt að forrita FPGA Anvyl með því yfir USB-JTAG rafrásir (port J12) með því að nota annað hvort Digilent's Adept hugbúnað eða Xilinx's iMPACT hugbúnað. Til að búa til .mcs file frá .bit file, notaðu PROM File Rafallartól í iMPACT hugbúnaði Xilinx. .mcs file er síðan hægt að forrita á SPI Flash með iMPACT.

Aflgjafar

Anvyl borðið krefst utanaðkomandi 5V, 4A eða meiri aflgjafa með miðju jákvæðu, 2.1 mm innri þvermál coax tengi (hentugt framboð fylgir sem hluti af Anvyl settinu). Voltage eftirlitsrásir frá Analog Devices búa til nauðsynlegar 3.3V, 1.8V og 1.2V birgðir frá aðal 5V framboðinu. Afl-góður ljósdíóða (LD19), knúin áfram af hlerunarbúnaði OR allra afl-góður úttakanna á birgðum, gefur til kynna að allar birgðir virki eðlilega. Eftirfarandi tæki eru til staðar á hverri braut:

5V : USB-HID tengi, TFT snertiskjástýring, HDMI og stækkunartengi

3.3V: SRAM, Ethernet PHY I/O, USB-HID stýringar, FPGA I/O, sveiflur, SPI Flash, Audio merkjamál, TFT skjár, OLED skjár, GPIO, Pmods og stækkunartengi
1.8V: DDR2, USB-JTAG/USB-UART stjórnandi, FPGA I/O og GPIO
1.2V: FPGA kjarna og Ethernet PHY kjarna

Duglegt kerfi
Adept er með einfaldað stillingarviðmót. Til að forrita Anvyl töfluna með Adept skaltu fyrst setja töfluna upp og frumstilla hugbúnaðinn:

stingdu í samband og tengdu aflgjafanum
stingdu USB snúrunni í tölvuna og í USB PROG tengið á borðinu

ræstu Adept hugbúnaðinn
kveiktu á rofanum Anvyl
bíða eftir að FPGA verði viðurkennt

Notaðu vafraaðgerðina til að tengja .bita sem þú vilt file með FPGA og smelltu á Program hnappinn. Stillingin file verður sent til FPGA og svargluggi gefur til kynna hvort forritun hafi tekist. Stillingar „lokið“ LED kviknar eftir að FPGA hefur verið stillt. Áður en forritunarröð er hafin, tryggir Adept að allar valdar stillingar files innihalda réttan FPGA auðkenniskóða - þetta kemur í veg fyrir rangan .bit files frá því að vera sendur til FPGA. Til viðbótar við siglingastikuna og vafra- og forritunarhnappa, býður stillingarviðmótið upp á frumstilla keðjuhnapp, stjórnborðsglugga og stöðustiku. Frumstilla keðjuhnappurinn er gagnlegur ef USB-samskipti við stjórnborðið hafa verið rofin. Stjórnborðsglugginn sýnir núverandi stöðu og stöðustikan sýnir framfarir í rauntíma þegar stillingum er hlaðið niður file.

DDR2 minni
Einn 1Gbit DDR2 minniskubbur er ekinn frá minnisstýringarblokkinni í Spartan-6 FGPA. DDR2 tækið, MT47H64M16HR-25E eða sambærilegt, býður upp á 16 bita rútu og 64M staðsetningar. Anvyl borðið hefur verið prófað fyrir DDR2 notkun á allt að 800MHz gagnahraða. DDR2 viðmótið fylgir leiðbeiningum um pin-out og leið sem tilgreindar eru í Xilinx Memory Interface Generator (MIG) notendahandbókinni. Viðmótið styður SSTL18 merkjasendingar og öll heimilisfang, gögn, klukkur og stjórnmerki eru tafasamsvörun og viðnámsstýrð. Tvö samsvörun DDR2 klukkumerkjapör eru til staðar svo hægt sé að keyra DDR með litlum skekktum klukkum frá FPGA.

Flash minni
Anvyl borðið notar 128Mbit Numonyx N25Q128 Serial flash minni tæki (skipulögð sem 16Mbit með 8) fyrir óstöðug geymslu FPGA stillingar files. SPI Flash er hægt að forrita með .mcs file með því að nota iMPACT hugbúnaðinn. FPGA stillingar file krefst minna en 12Mbits, þannig að 116Mbits eru tiltæk fyrir notendagögn. Hægt er að flytja gögn til og frá tölvu til/frá flasstækinu með notendaforritum eða með aðstöðu sem er innbyggð í iMPACT PROM file kynslóð hugbúnaðar. Notendahönnun forrituð í FPGA getur einnig flutt gögn til og frá flassinu.
Borðpróf/sýningarforrit er hlaðið inn í SPI Flash meðan á framleiðslu stendur.

Ethernet PHY
Anvyl borðið inniheldur SMSC 10/100 mbps PHY (LAN8720A-CP-TR) parað við Halo HFJ11-2450E RJ-45 tengi. PHY er tengt við FPGA með RMII stillingu. Það er stillt til að ræsa í „All Capable, with Auto Negotiation Enabled“ ham þegar kveikt er á henni. Gagnablaðið fyrir SMSC PHY er fáanlegt frá SMSC websíða.

HDMI útgangur
Anvyl borðið inniheldur eina óbuffaða HDMI úttakstengi. Óbuffaða tengið notar HDMI tegund A tengi. Þar sem HDMI og DVI kerfin nota sama TMDS merkjastaðal er hægt að nota einfaldan millistykki (fáanlegur í flestum raftækjaverslunum) til að keyra DVI tengi frá HDMI úttakstengi. HDMI tengið inniheldur ekki VGA merki, þannig að ekki er hægt að keyra hliðræna skjái.
19 pinna HDMI tengin innihalda fjórar mismunadrifsgagnarásir, fimm GND tengingar, eins víra Consumer Electronics Control (CEC) strætó, tveggja víra Display Data Channel (DDC) strætó sem er í rauninni I2C strætó, Hot Plug Detect (HPD) merki, 5V merki sem getur gefið allt að 50mA, og einn frátekinn (RES) pinna. Þar af eru mismunagagnarásir, I2C strætó og CEC tengd við FPGA.

VGA
Anvyl býður upp á 12 bita VGA viðmót sem gerir allt að 4096 liti birta á venjulegum VGA skjá. Stöðluðu VGA-merkin fimm, rauð, græn, blá, lárétt samstilling (HS) og lóðrétt samstilling (VS) eru send beint frá FPGA til VGA tengisins. Það eru fjögur merki flutt frá FPGA fyrir hvert staðlaða VGA litamerkið sem leiðir til myndbandskerfis sem getur framleitt 4,096 liti. Hvert þessara merkja hefur raðviðnám sem þegar það er sameinað í hringrásinni myndar deili með 75 ohm stöðvunarviðnám VGA skjásins. Þessar einföldu hringrásir tryggja að myndbandsmerkin geti ekki farið yfir VGA-tilgreint hámarksrúmmáltage, og leiða til litamerkja sem eru annað hvort alveg á (.7V), alveg slökkt (0V) eða einhvers staðar þar á milli.

Mynd 2. VGA tengi.

Mynd 3. HD DB-15 tengi, PCB gatamynstur, pinnaúthlutun og litmerkjakortlagning.

Notkun CRT-undirstaða VGA skjáa ampLitude-modulated hreyfanlegur rafeindageislar (eða bakskautsgeislar) til að birta upplýsingar á fosfórhúðuðum skjá. LCD skjáir nota fjölda rofa sem geta lagt á voltage yfir lítið magn af fljótandi kristal og breytir þar með ljósleyft í gegnum kristalinn pixla fyrir pixla. Þrátt fyrir að eftirfarandi lýsing sé takmörkuð við CRT skjái, hafa LCD skjáir þróast til að nota sömu merkjatíma og CRT skjái (svo að umræðan um „merki“ hér að neðan á við bæði CRT og LCD skjái). CRT-litaskjáir nota þrjá rafeindageisla (einn fyrir rauðan, einn fyrir bláan og einn fyrir grænan) til að virkja fosfórinn sem hjúpar innri hlið skjáenda bakskautsgeislarörs (sjá mynd 1). Rafeindageislar koma frá „rafeindabyssum“, sem eru fínstillt upphituð bakskaut sem komið er fyrir í nálægð við jákvætt hlaðna hringlaga plötu sem kallast „rist“. Rafstöðukrafturinn sem myndast af ristinni dregur geisla orkuvirkra rafeinda frá bakskautunum og þeir geislar eru fóðraðir með straumnum sem streymir inn í bakskautin. Þessum agnageislum er upphaflega hraðað í átt að ristinni, en þeir falla fljótlega undir áhrifum mun meiri rafstöðuaflsins sem verður til þess að allt fosfórhúðað skjáflöt CRT er hlaðið upp í 20kV (eða meira). Geislarnir eru fókusaðir að fínum geisla þegar þeir fara í gegnum miðju ristanna og síðan flýta þeir fyrir áhrifum á fosfórhúðaða skjáflötinn. Fosfóryfirborðið glóir skært við höggpunktinn og heldur áfram að ljóma í nokkur hundruð míkrósekúndur eftir að geislinn er fjarlægður. Því stærri sem straumurinn er færður inn í bakskautið, því bjartari mun fosfórinn glóa.

Milli ristarinnar og skjáyfirborðsins fer rafeindageislinn í gegnum hálsinn á CRT þar sem tveir vírspólur framleiða hornrétt rafsegulsvið. Vegna þess að bakskautsgeislar eru samsettir úr hlaðnum ögnum
(rafeindir), þær geta sveigst af þessum segulsviðum. Straumbylgjuform eru látin fara í gegnum spólurnar til að framleiða segulsvið sem hafa samskipti við bakskautsgeislana og valda því að þeir þvera skjáflötinn í „raster“ mynstri, lárétt frá vinstri til hægri og lóðrétt frá toppi til botns. Þegar bakskautsgeislinn færist yfir yfirborð skjásins er hægt að auka eða minnka strauminn sem sendur er til rafeindabyssanna til að breyta birtustigi skjásins við höggpunkt bakskautsgeislans.

VGA kerfistímasetning
Tímasetningar VGA merkja eru tilgreindar, birtar, höfundarréttarvarðar og seldar af VESA samtökunum (www.vesa.org). Eftirfarandi VGA kerfi tímasetningarupplýsingar eru veittar sem tdampLeiðsögn um hvernig hægt er að keyra VGA skjá með upplausninni 640×480. Fyrir nákvæmari upplýsingar, eða fyrir upplýsingar um aðrar VGA tíðnir, sjá skjöl sem eru fáanleg hjá VESA websíða.
Upplýsingar birtast aðeins þegar geislinn er að færast „áfram“ (vinstri til hægri og efst til botns), og ekki á þeim tíma sem geislinn er endurstilltur til vinstri eða efstu brúnar skjásins. Mikið af mögulegum skjátíma tapast því á „eyðingartímabilum“ þegar geislinn er endurstilltur og stöðugur til að hefja nýja lárétta eða lóðrétta skjárás. Stærð geislanna, tíðnin sem hægt er að rekja geislann á yfir skjáinn og tíðnin sem hægt er að stilla rafeindageislann á ákvarða skjáupplausnina. Nútíma VGA skjáir geta tekið við mismunandi upplausnum og VGA stjórnandi hringrás ræður upplausninni með því að framleiða tímasetningarmerki til að stjórna rastermynstrinu. Stýringin verður að framleiða samstillingarpúlsa við 3.3V (eða 5V) til að stilla tíðnina sem straumur flæðir í gegnum sveigjuspólurnar og hann verður að tryggja að myndbandsgögnum sé beitt á rafeindabyssurnar á réttum tíma. Raster myndbandsskjáir skilgreina fjölda „raða“ sem samsvarar fjölda láréttra flutninga sem bakskautið gerir yfir skjásvæðið, og fjölda „dálka“ sem samsvarar svæði í hverri röð sem er úthlutað einum „myndahluta“ eða pixla. Dæmigerðir skjáir nota frá 240 til 1200 línur og frá 320 til 1600 dálka. Heildarstærð skjás og fjöldi raða og dálka ákvarðar stærð hvers pixla.

Myndbandsgögn koma venjulega frá myndbandsuppfærsluminni, með einu eða fleiri bætum úthlutað á hvern pixlastað (Anvyl notar fjóra bita á pixla). Stýringin verður að skrá sig inn í myndminni þegar geislarnir fara yfir skjáinn og sækja og beita myndbandsgögnum á skjáinn á nákvæmlega þeim tíma sem rafeindageislinn hreyfist yfir tiltekinn pixla.

VGA stjórnandi hringrás verður að búa til HS og VS tímasetningarmerki og samræma afhendingu myndbandsgagna út frá pixlaklukkunni. Dílaklukkan skilgreinir þann tíma sem er tiltækur til að sýna einn pixla af upplýsingum. VS merkið skilgreinir „hressa“ tíðni skjásins, eða tíðnina sem allar upplýsingar á skjánum eru endurteiknaðar á. Lágmarks endurnýjunartíðni er fall af fosfór- og rafeindageislastyrk skjásins, þar sem hagnýtar endurnýjunartíðnir falla á bilinu 50Hz til 120Hz. Fjöldi lína sem á að birta á tiltekinni endurnýjunartíðni skilgreinir lárétta „retrace“ tíðnina. Fyrir 640 pixla x 480 raða skjá með 25MHz pixla klukku og 60 +/-1Hz endurnýjun er hægt að fá merkjatímana sem sýndar eru í töflunni hér að neðan. Tímasetningar fyrir breidd samstillingarpúls og millibil að framan og aftan (svalabil eru púlstímar fyrir og eftir samstillingu þar sem ekki er hægt að birta upplýsingar) eru byggðar á athugunum sem teknar eru af raunverulegum VGA skjám.
VGA stjórnandi hringrás afkóðar úttak lárétts samstillingarteljara sem knúin er af pixlaklukkunni til að mynda HS merkja tímasetningar. Hægt er að nota þennan teljara til að finna hvaða pixla staðsetningu sem er í tiltekinni röð.

Sömuleiðis er hægt að nota úttak lóðrétts samstillingarteljara sem hækkar með hverjum HS púls til að búa til VS merkja tímasetningar, og þennan teljara er hægt að nota til að staðsetja hvaða röð sem er. Hægt er að nota þessa tvo stöðugt hlaupandi teljara til að mynda heimilisfang í myndbandsvinnsluminni. Ekkert tímasamband á milli upphafs HS púls og upphafs VS púls er tilgreint, þannig að hönnuðurinn getur raðað teljaranum þannig að þeir myndi auðveldlega myndvinnsluminni vistföng, eða til að lágmarka afkóðun rökfræði fyrir samstillingarpúlsmyndun.

Hljóð (I2S)
Anvyl borðið inniheldur Analog Devices hljóðmerkjamál SSM2603CPZ (IC5) með fjórum 1/8″ hljóðtengi fyrir línuútgang (J7), heyrnartólaútgang (J6), línuinngang (J9) og hljóðnemainngang (J8) .
Hljóðgögn sampling á allt að 24 bita og 96KHz er studd, og hljóð inn (upptaka) og hljóð út (spilun) sampHægt er að stilla lengjuvexti sjálfstætt. Hljóðnemanstengið er mónó og öll önnur tengi eru hljómtæki. Heyrnartólstengið er knúið áfram af innri hljóðmerkjamálinu amplifier. Gagnablaðið fyrir SSM2603CPZ hljóðmerkjamálið er fáanlegt frá Analog Devices websíða.

Snertiskjár TFT skjár
4.3 tommu breitt snið ljóslifandi lita LED baklýst LCD skjár er notaður á Anvyl. Skjárinn er með 480×272 skjá með upprunalegri upplausn með 24 bita litadýpt á pixla. Fjögurra víra viðnámssnertiskjár með glampandi húðun nær yfir allt virka skjásvæðið. Hægt er að nota LCD skjáinn og snertiskjáinn sjálfstætt. Snertimælingar eru háværari þegar kveikt er á LCD-skjánum, en þú getur síað hávaðann og samt fengið hraðvirka sample gengi. Ef þú krefst hámarks nákvæmni og sampEf þú ert með verð, ættir þú að slökkva á LCD-skjánum meðan á snertiskjá stenduramplanga.
Til að sýna mynd þarf LCD-skjárinn að vera stöðugt keyrður með rétt tímasettum gögnum. Þessi gögn samanstanda af línum og eyðingartímabilum sem mynda myndbandsramma. Hver rammi samanstendur af 272 virkum línum og nokkrum lóðréttum eyðulínum. Hver lína samanstendur af 480 virkum pixlatímabilum og nokkrum láréttum eyðingartímabilum.
Fyrir frekari upplýsingar um notkun TFT skjásins, sjá Vmod-TFT tilvísunarhandbókina. Anvyl og Vmod-TFT nota sama skjábúnað og þurfa sömu stýrimerki. Tilvísunarhönnun sem notar Anvyl snertiskjá TFT skjáinn er að finna á Anvyl vörusíðunni.

OLED
Inteltronic/Wisechip UG-2832HSWEG04 OLED skjár er notaður á Anvyl. Þetta veitir 128×32 pixla, óvirkan fylki, einlita skjá. Skjárstærð er 30 mm x 11.5 mm x 1.45 mm. SPI tengi er notað til að stilla skjáinn, sem og til að senda bitmap gögnin í tækið. Anvyl OLED sýnir síðustu myndina sem teiknuð var á skjánum þar til slökkt er á honum eða ný mynd er dregin á skjáinn. Hressingu og uppfærslu er sinnt innbyrðis.
Anvyl inniheldur sömu OLED hringrás og PmodOLED, með þeirri undantekningu að CS# er dregið lágt, sem gerir skjáinn sjálfgefið kleift. Fyrir frekari upplýsingar um akstur Anvyl OLED, sjá PmodOLED tilvísunarhandbókina. Tilvísunarhönnun sem notar Anvyl OLED skjáinn er að finna á Anvyl vörusíðunni.

USB-UART brú (raðtengi)
Anvyl inniheldur FTDI FT2232HQ USB-UART brú til að leyfa tölvuforritum að eiga samskipti við borðið með því að nota venjulegar Windows COM tengiskipanir. Ókeypis USB-COM tengi reklar, fáanlegir frá www.ftdichip.com undir „Virtual Com Port“ eða VCP fyrirsögninni, umbreyta USB pakka í UART/raðtengisgögn. Raðtengisgögnum er skipt út fyrir FPGA með því að nota tveggja víra raðtengi (TXD/RXD) og hugbúnaðarflæðisstýringu (XON/XOFF). Eftir að reklarnir hafa verið settir upp munu I/O skipanir frá tölvunni beint á COM tengið framleiða raðgagnaumferð á T19 og T20 FPGA pinnana.

FT2232HQ, festur við tengi J12, er einnig notaður sem stjórnandi fyrir Digilent USB-JTAG rafrásir, en þessar tvær aðgerðir hegða sér algjörlega óháð hver annarri. Forritarar sem hafa áhuga á að nota UART virkni FT2232 í hönnun sinni þurfa ekki að hafa áhyggjur af JTAG rafrásir sem trufla gögn þeirra og öfugt.

USB HID vélar
Tveir Microchip PIC24FJ128GB106 örstýringar veita Anvyl USB HID hýsingargetu. Fastbúnaður í örstýringum getur keyrt mús eða lyklaborð sem er tengt við USB-tengi af gerð A við J13 og

J14 merkt
„HID“ og „HOST“. Hubs eru ekki studdir, þannig að aðeins er hægt að nota eina mús eða eitt lyklaborð við hverja tengi.

Mynd 9. USB HID tengi.

„HOST“ PIC24 keyrir fjögur merki inn í FPGA – tvö eru tileinkuð sem lyklaborðs-/músartengi eftir PS/2 samskiptareglunum og tvö eru tengd við tveggja víra raðforritunartengi FPGA, þannig að hægt er að forrita FPGA frá a file geymt á USB minnislykli. Til að forrita FPGA skaltu festa FAT sniðinn minnislykli sem inniheldur eina .bita forritun file í rótarskránni skaltu hlaða JP2 og ræsa rafmagnstöfluna. Þetta mun valda því að PIC örgjörvinn forritar FPGA og hvaða ranga bita sem er files verður sjálfkrafa hafnað. Athugaðu að PIC24 les stillingu FPGA, upphafs- og klárapinna, og getur keyrt PROG pinna sem hluti af forritunarröðinni.

HID stjórnandi
Til að fá aðgang að USB hýsingarstýringu getur EDK hönnun notað staðlaða PS/2 kjarna (hönnun sem ekki er EDK getur notað einfalda ástandsvél).

Mýs og lyklaborð sem nota PS/2 samskiptareglur1 nota tveggja víra raðrútu (klukka og gögn) til að eiga samskipti við hýsingartæki. Báðir nota 11 bita orð sem innihalda byrjun, stopp og stakan jöfnunarbita, en gagnapakkarnir eru skipulagðir á annan hátt og lyklaborðsviðmótið gerir tvíátta gagnaflutninga kleift (þannig að hýsingartækið getur lýst upp stöðuljósum á lyklaborðinu). Tímasetningar strætó eru sýndar á myndinni. Klukkan og gagnamerkin eru aðeins knúin þegar gagnaflutningur á sér stað og að öðru leyti er þeim haldið í aðgerðalausu ástandi við rökfræði '1'. Tímasetningar skilgreina merkjakröfur fyrir samskipti mús til gestgjafa og tvíátta lyklaborðssamskipti. Hægt er að útfæra PS/2 tengirás í FPGA til að búa til lyklaborð eða músarviðmót.

Lyklaborð
Lyklaborðið notar opna safnara rekla þannig að lyklaborðið, eða meðfylgjandi hýsingartæki, getur keyrt tveggja víra rútuna (ef hýsingartækið mun ekki senda gögn á lyklaborðið, þá getur hýsillinn notað inntakstengingar).
PS/2-lyklaborð nota skannakóða til að miðla gögnum um takkapressu. Hver takki fær úthlutað kóða sem er sendur í hvert skipti sem ýtt er á takkann. Ef takkanum er haldið niðri verður skannakóðinn sendur endurtekið um það bil einu sinni á 100 ms fresti. Þegar lykill er sleppt er F0 (tvíundir „11110000“) lykilkóði sendur, fylgt eftir með skannakóða losaða lykilsins. Ef hægt er að færa takka til að búa til nýjan staf (eins og stóran staf), þá er vaktstafur sendur til viðbótar við skannakóðann og gestgjafinn verður að ákveða hvaða ASCII staf á að nota. Sumir lyklar, kallaðir útvíkkaðir lyklar, senda E0 (tvíundir „11100000“) á undan skannakóðann (og þeir geta sent fleiri en einn skannakóða). Þegar útvíkkuðum lykli er sleppt er E0 F0 lykilkóði sendur og síðan skannakóði. Skannakóðar fyrir flesta lykla eru sýndir á myndinni. Hýsingartæki getur einnig sent gögn á lyklaborðið. Hér að neðan er stuttur listi yfir nokkrar algengar skipanir sem gestgjafi gæti sent.

ED: Stilltu Num Lock, Caps Lock og Scroll Lock LED. Lyklaborð skilar FA eftir að hafa fengið ED, þá sendir gestgjafi bæti til að stilla LED stöðu: biti 0 setur Scroll Lock, biti 1 setur Num Lock og biti 2 stillir Caps Lock. Bitar 3 til 7 eru hunsaðir.
EE: Bergmál (próf). Lyklaborð skilar EE eftir að hafa fengið EE.

F3: Stilltu endurtekningartíðni skannakóða. Lyklaborð skilar F3 við móttöku FA, síðan sendir gestgjafi annað bæti til að stilla endurtekningarhraðann.
FE: Senda aftur. FE beinir lyklaborðinu til að endursenda nýjasta skannakóðann.
FF: Endurstilla. Endurstillir lyklaborðið.

Lyklaborðið getur aðeins sent gögn til gestgjafans þegar bæði gagna- og klukkulínurnar eru háar (eða aðgerðalausar). Þar sem gestgjafinn er strætóstjóri verður lyklaborðið að athuga hvort gestgjafinn sé að senda gögn áður en hann ekur strætó. Til að auðvelda þetta er klukkulínan notuð sem „hreint að senda“ merki. Ef gestgjafinn dregur klukkulínuna niður má lyklaborðið ekki senda nein gögn fyrr en klukkunni er sleppt. Lyklaborðið sendir gögn til hýsilsins í 11 bita orðum sem innihalda '0' byrjunarbita, fylgt eftir með 8 bita af skannakóða (LSB fyrst), fylgt eftir með stakri jöfnunarbita og lýkur með '1' stöðvunarbita. Lyklaborðið býr til 11 klukkuskipti (við 20 til 30KHz) þegar gögnin eru send og gögn gilda á fallbrún klukkunnar.

Ekki eru allir lyklaborðsframleiðendur að fylgja nákvæmlega PS/2 forskriftunum; sum lyklaborð gefa kannski ekki rétta merkjastyrktages eða notaðu staðlaðar samskiptareglur. Samhæfni við USB-hýsilinn getur verið mismunandi milli mismunandi lyklaborða. 1

Skannakóðar fyrir flesta PS/2 lykla eru sýndir á myndinni hér að neðan.

Mús
Músin gefur frá sér klukku og gagnamerki þegar hún er færð, annars eru þessi merki áfram á rökfræði '1'. Í hvert skipti sem músin er færð eru þrjú 11 bita orð send frá músinni til hýsilbúnaðarins. Hvert 11-bita orðanna inniheldur „0“ upphafsbita, fylgt eftir af 8 bita af gögnum (LSB fyrst), fylgt eftir af stakri jöfnunarbita og lýkur með „1“ stöðvunarbita. Þannig inniheldur hver gagnasending 33 bita, þar sem bitar 0, 11 og 22 eru „0“ upphafsbitar og bitar 11, 21 og 33 eru „1“ stöðvunarbitar. Þrír 8-bita gagnareitirnir innihalda hreyfigögn eins og sýnt er á myndinni hér að ofan. Gögnin gilda á fallbrún klukkunnar og klukkutímabilið er 20 til 30KHz.
Músin gerir ráð fyrir hlutfallslegu hnitakerfi þar sem að færa músina til hægri myndar jákvæða tölu í X-reitnum og að færa til vinstri myndar neikvæða tölu. Sömuleiðis, að færa músina upp myndar jákvæða tölu í Y reitnum og að færa niður táknar neikvæða tölu (XS og YS bitarnir í stöðubætinu eru táknbitarnir - '1' gefur til kynna neikvæða tölu). Stærð X og Y talna táknar hraða hreyfingar músar – því stærri sem talan er, því hraðar hreyfist músin (XV og YV bitarnir í stöðubætinu eru vísbendingar um yfirflæði hreyfingar – „1“ þýðir að flæði hefur átt sér stað) . Ef músin hreyfist stöðugt eru 33 bita sendingar endurteknar á 50 ms fresti eða svo. L og R reitirnir í stöðubætinu gefa til kynna að ýtt sé á vinstri og hægri takka ('1' gefur til kynna að verið sé að ýta á hnappinn).

Takkaborð
Anvyl lyklaborðið hefur 16 merkta lykla (0-F). Það er sett upp sem fylki þar sem hver röð af hnöppum frá vinstri til hægri er bundin við línupinna og hver dálkur frá toppi til botns er bundinn við dálkapinna. Þetta gefur notandanum fjóra röð pinna og fjóra dálka pinna til að takast á við hnappa ýtt. Þegar ýtt er á hnapp eru pinnar sem samsvara röð og dálki þess hnapps tengdir.
Til að lesa stöðu hnapps þarf að keyra dálkspinnann sem hnappurinn er í lágt á meðan hinir þrír dálkpinnar eru keyrðir hátt. Þetta virkjar alla hnappa í þeim dálki. Þegar ýtt er á hnapp í þeim dálki mun samsvarandi röð pinna lesa rökfræði lágt.
Hægt er að ákvarða stöðu allra 16 hnappanna í fjögurra þrepa ferli með því að virkja hvern af fjórum dálkunum einn í einu. Þetta er hægt að ná með því að snúa „1110“ mynstri í gegnum dálkpinnana. Í hverju skrefi samsvara rökfræðistig línupinna stöðu hnappanna í þeim dálki.

Til að leyfa samtímis ýtt á hnappa í sömu röð, stilltu í staðinn dálkapinnana sem tvíátta með innri uppdráttarviðnámum og haltu dálkunum sem ekki er lesið með mikilli viðnám.

Oscillators/klukkur
Anvyl borðið inniheldur einn 100MHz kristalsveiflu sem er tengdur við pinna D11 (D11 er GCLK inntak í banka 0). Inntaksklukkan getur keyrt hvaða eða allar fjórar klukkustjórnunarflísarnar í Spartan-6. Hver flís inniheldur tvo Digital Clock Managers (DCM) og eina Phase-Locked Loop (PLL). DCMs veita fjóra fasa inntakstíðninnar (0º, 90º, 180º og 270º), tvískipt klukka sem hægt er að deila inntaksklukkunni með hvaða heiltölu sem er frá 2 til 16 eða 1.5, 2.5, 3.5… 7.5, og tveimur mótfasa klukkuúttakum sem hægt er að margfalda með hvaða heiltölu sem er frá 2 til 32 og deila samtímis með hvaða heiltölu sem er frá 1 til 32.

PLLs nota Voltage Controlled Oscillators (VCOs) sem hægt er að forrita til að búa til tíðni á bilinu 400MHz til 1080MHz með því að stilla þrjú sett af forritanlegum deilum við FPGA uppsetningu. VCO úttak er með átta úttak með jöfnum millibili (0º, 45º, 90º, 135º, 180º, 225º, 270º og 315º) sem hægt er að deila með hvaða heiltölu sem er á milli 1 og 128.

Grunn I / O
Anvyl borðið inniheldur fjórtán ljósdíóður (tíu rauðar, tveir gulir og tveir grænir), átta rennibrautarrofar, átta DIP rofa í tveimur hópum, fjórir þrýstihnappar, þrír tveggja stafa sjö-hluta skjáir og 630 tengipunkta breadboard með tíu stafræn inn/út. Þrýstihnappar, rennirofar og DIP-rofar eru tengdir við FPGA í gegnum röð viðnám til að koma í veg fyrir skemmdir frá óviljandi skammhlaupi (skammhlaup gæti orðið ef FPGA pinna sem er úthlutað á þrýstihnapp eða rennarofa var óvart skilgreindur sem útgangur). Þrýstihnapparnir eru „stundar“ rofar sem venjulega gefa af sér lágt úttak þegar þeir eru í hvíld, og háa útgangi aðeins þegar ýtt er á þá. Rennirofar og DIP rofar mynda stöðugt hátt eða lágt inntak eftir staðsetningu þeirra. Tíu stafrænu breadboard I/O (BB1 – BB10) eru tengd beint við FPGA þannig að auðvelt er að setja þau inn í sérsniðnar hringrásir.

Þrýstihnappar	Rennirofar	DIP rofar	LED			Brauðbretti
BTN0: E6	SW0: V5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	SW2: V3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

Tafla 1. Basic I/O pinout.

Sjö hluta skjár

Anvyl borðið inniheldur þrjá tveggja stafa sameiginlega bakskaut sjö-hluta LED skjái. Hver af tveimur tölustöfum er samsettur úr sjö hlutum sem raðað er í „mynd átta“ mynstur, með LED innbyggðri í hverjum hluta. Hægt er að lýsa upp ljósdíóða með hluta fyrir sig, þannig að hægt er að birta hvert af 2 mynstrum á tölustaf með því að lýsa upp ákveðna LED hluta og skilja hina eftir dökka. Af þessum 128 mögulegu mynstrum eru tíu sem samsvara tugastafnum gagnlegust.
Algeng bakskautsmerki eru fáanleg sem sex „stafa virkja“ inntaksmerki á þriggja 2 stafa skjái. Forskaut svipaðra hluta á öllum sex tölustöfunum eru tengdir í sjö hringrásarhnúta merkta AA í gegnum AG (svo td.ample, sex „D“ forskautin úr sex tölustöfum eru flokkuð saman í einn hringrásarhnút sem kallast „AD“). Þessi sjö rafskautamerki eru fáanleg sem inntak á tveggja stafa skjái. Þetta merkjatengingarkerfi skapar margfaldaðan skjá, þar sem rafskautamerkin eru sameiginleg öllum tölustöfum en þau geta aðeins lýst upp hluta talsins sem samsvarandi bakskautsmerki er fullyrt.

Hægt er að nota skannaskjástýringarrás til að sýna tveggja stafa tölu á hverjum skjá. Þessi hringrás knýr bakskautsmerkin og samsvarandi rafskautamynstur hvers tölustafs í endurtekinni, samfelldri röð, á uppfærsluhraða sem er hraðari en viðbrögð mannsauga. Hver tölustafur er upplýstur aðeins sjötta hluta tímans, en vegna þess að augað getur ekki skynjað dökknun tölustafs áður en hann er upplýstur aftur, virðist talan stöðugt upplýst. Ef uppfærsluhraðinn (eða „endurnýjunar“) er hægur á tiltekinn punkt (um 45 hertz), þá munu flestir byrja að sjá skjáinn flökta.
Til þess að hver af tölunum sex virðist björt og stöðugt upplýst, ætti að keyra hvern tölustaf einu sinni á 1 til 16 ms fresti (fyrir endurnýjunartíðni 1KHz til 60Hz). Til dæmisample, í 60Hz endurnýjunarkerfi yrði allur skjárinn endurnýjaður einu sinni á 16 ms fresti og hver stafur væri upplýstur í 1/6 af endurnýjunarlotunni, eða 2.67 ms. Stýringin verður að tryggja að rétt rafskautamynstur sé til staðar þegar samsvarandi bakskautsmerki er ekið. Til að sýna ferlið, ef Cat1 er fullyrt á meðan AB og AC eru fullyrt, þá mun „1“ birtast í tölustafastöðu 1. Síðan, ef Cat2 er fullyrt á meðan AA, AB og AC eru fullyrt, þá mun „7“ birtast birtast í tölustafastöðu 2. Ef Cat1 og AB, AC eru keyrðir í 8ms, og síðan Cat2 og AA, AB, AC keyrðir í 8ms í endalausum röð, mun skjárinn sýna „17“. FyrrverandiampLe tímasetningarmynd fyrir tveggja stafa stjórnandi er sýnd hér að neðan.

Stækkunarteljarar
Anvyl borðið er með 2×20 pinna tengi og sjö 12 pinna Pmod tengi. Pmod tengi eru 2×6 rétthyrnd, 100-mil kventengi sem vinna með venjulegum 2×6 pinnahausum sem fáanlegir eru frá ýmsum vörulistadreifendum. Hver 12-pinna Pmod tengi gefur tvö 3.3V VCC merki (pinna 6 og 12), tvö jarðmerki (pinna 5 og 11) og átta rökfræðileg merki. VCC og Ground pinnar geta skilað allt að 1A af straumi. Pmod gagnamerki eru ekki samsvörun pör og þeim er beint með því að nota bestu fáanlegu lögin án viðnámsstýringar eða tafarsamsvörunar. Digilent framleiðir mikið safn af Pmod aukabúnaðarborðum sem hægt er að festa við Pmod tengin. Við höfum sett af ráðlögðum Pmods fyrir Anvyl sem kallast „Anvyl Pmod Pack“.

40-pinna stækkunartengið hefur 32 I/O merki sem er deilt með Pmods JD, JE, JF og JG. Það veitir einnig GND, VCC3V3 og VCC5V0 tengingar.

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
JA1: AA18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
JA2: AA16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: V9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	JE3: Y8	JF3: Y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	JE4: AA8	JF4: AA6	JG4: B18
JA7: AB18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
JA8: AB16	JB8: W14	JC8: Y11	JD8: R11	JE8: W9	JF8: Y6	JG8: A17
JA9: AB15	JB9: T14	JC9: AA10	JD9: V11	JE9: Y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

Tafla 2. Pmod pinout.

Höfundarréttur Digilent, Inc. Allur réttur áskilinn.
Önnur vöru- og fyrirtækjanöfn sem nefnd eru kunna að vera vörumerki viðkomandi eigenda.

Skjöl / auðlindir

DIGILENT Anvyl FPGA borð [pdfNotendahandbók
XC6SLX45-CSG484-3, Anvyl FPGA borð, Anvyl FPGA, borð

Heimildir

Notendahandbók