DIGILENT Anvyl FPGA بورډ کارونکي لارښود

منځپانګې پټول

1 DIGILENT Anvyl FPGA بورډ

2 د محصول معلومات

3 د محصول کارولو لارښوونې

DIGILENT Anvyl FPGA بورډ

د محصول معلومات

د AnvylTM FPGA بورډ د لوړ فعالیت منطق بورډ دی چې د سپارتان-6 LX45 FPGA سره کارولو لپاره غوره شوی. دا مختلف ځانګړتیاوې وړاندې کوي پشمول د 6,822 سلائسونه، د 2.1Mbits چټک بلاک رام، د DCMs او PLLs سره د ساعت ټایلونه، د DSP سلائسونه، او د 500MHz + د ساعت سرعت. بورډ د بورډ ملاتړ IP او حوالې ډیزاینونو پراخه ټولګه سره هم راځي ، په بیله بیا د ډیجیلنټ کې د اضافې بورډونو لوی ټولګه شتون لري. webسایټ

د AnvylTM FPGA بورډ ځانګړتیاوې د FPGA ترتیب کولو اختیارونه، د بریښنا رسولو اړتیاوې، او د اسانه پروګرام کولو لپاره د اډپټ سیسټم سره مطابقت لري.

د FPGA ترتیب:
د انوییل بورډ د آن بورډ حالت جمپر (JP2) لري چې تاسو ته اجازه درکوي د J تر مینځ غوره کړئTAG/USB او ROM پروګرام کولو طریقې. که JP2 نه وي پورته شوی، FPGA به په اتوماتيک ډول د ROM څخه ځان تنظیم کړي. که چیرې JP2 بار شوی وي، FPGA به د بریښنا له پیل وروسته بې کاره پاتې شي تر هغه چې د J څخه ترتیب شوی نه ويTAG یا د سیریل پروګرامینګ بندر (USB حافظه سټیک).

Digilent او Xilinx دواړه د FPGA او SPI ROM پروګرام کولو لپاره سافټویر چمتو کوي. برنامه کول files د FPGA دننه د SRAM پر بنسټ د حافظې حجرو کې زیرمه شوي. دا ډاټا د FPGA منطقي دندې او د سرکټ اتصالونه تعریفوي او تر هغه وخته پورې د اعتبار وړ پاتې کیږي چې د بریښنا لیرې کولو، د PROG_B انپټ ټینګار کولو، یا د نوي ترتیب لخوا بیا لیکل شوي وي file.

FPGA د FAT فارمیټ شوي حافظې سټیک څخه هم برنامه کیدی شي چې د USB-HID HOST پورټ (J14) سره وصل وي که چیرې سټیک یو واحد .bit ترتیب ولري. file په روټ ډایرکټر کې، JP2 بار شوی، او د بورډ ځواک سایکل شوی دی. FPGA به په اتوماتيک ډول هر .bit رد کړي files چې د مناسب FPGA لپاره ندي جوړ شوي.

د بریښنا تجهیزات:
Anvyl تخته بهرنۍ 5V، 4A یا لوی بریښنا سرچینې ته اړتیا لري چې مرکز مثبت، 2.1mm داخلي قطر کوکس پلګ سره. د انوییل کټ د یوې برخې په توګه د بریښنا مناسب تجهیز چمتو شوی. والیtagد انلاګ وسیلو څخه د تنظیم کونکي سرکټونه د اصلي 3.3V اکمالاتو څخه اړین 1.8V، 1.2V، او 5V اکمالات رامینځته کوي. د بریښنا ښه LED (LD19) په ګوته کوي چې ټول اکمالات په نورمال ډول کار کوي.

په بورډ کې د بریښنا بیلابیل ریلونه مختلف برخو ته بریښنا چمتو کوي لکه د USB-HID نښلونکي، TFT ټچ سکرین کنټرولر، HDMI، توسیع نښلونکی، SRAM، ایترنیټ PHY I/O، USB-HID کنټرولر، FPGA I/O، oscillators، SPI فلش ، آډیو کوډیک، TFT نندارې، OLED نندارې، GPIO، او Pmods.

تکړه سیسټم:
اډیپټ د سافټویر سیسټم دی چې د انوییل بورډ برنامه کولو لپاره ساده ترتیب شوي انٹرفیس چمتو کوي. د اډیپټ په کارولو سره د انوییل بورډ برنامه کولو لپاره ، تاسو اړتیا لرئ بورډ تنظیم کړئ او سافټویر پیل کړئ.

د محصول کارولو لارښوونې

ډاډ ترلاسه کړئ چې د انوییل تخته بنده ده.
که تاسو غواړئ د ROM څخه FPGA تنظیم کړئ، ډاډ ترلاسه کړئ چې د بورډ حالت جمپر (JP2) نه پورته شوی. که تاسو غواړئ FPGA له J څخه تنظیم کړئTAG یا USB، JP2 بار کړئ.

که تاسو غواړئ FPGA د حافظې سټیک څخه برنامه کړئ ، ډاډ ترلاسه کړئ چې دا د FAT فارمیټ شوی او یو واحد .bit ترتیب لري fileد روټ لارښود کې.
د بهرنۍ بریښنا رسولو مرکز مثبت، 2.1 دقیقې د داخلي قطر کوکس پلګ سره وصل کړئ ترڅو د اړتیا وړ 5V، 4A یا لوی بریښنا سرچینه چمتو کړي.

یوځل چې د بریښنا رسولو سره وصل شي ، د بریښنا ښه LED (LD19) باید په ګوته کړي چې ټول اکمالات په نورمال ډول کار کوي.
که د برنامه کولو لپاره د اډیپټ سیسټم کاروئ ، د انوییل بورډ تنظیم کړئ او د اډپټ اسنادو سره سم سافټویر پیل کړئ.

د J. په کارولو سره د FPGA پروګرام کولو لپاره د Digilent یا Xilinx لخوا چمتو شوي ځانګړي پروګرام لارښوونې تعقیب کړئTAG، USB، یا ROM میتودونه.
په ډیجیلنټ کې موجود اضافي اسنادو او سرچینو ته مراجعه وکړئ webد بورډ د ځانګړتیاوو کارولو او د اضافې بورډونو سره مطابقت په اړه د نورو معلوماتو لپاره سایټ.

اوورview

د Anvyl FPGA پراختیایی پلیټ فارم د سرعت درجې -3 Xilinx Spartan-6 LX45 FPGA پراساس یو بشپړ ، کارولو ته چمتو ډیجیټل سرکټ پرمختیا پلیټ فارم دی. لوی FPGA، د 100-mbps ایترنیټ سره، HDMI ویډیو، 128MB DDR2 حافظه، 4.3″ د LED بیک لیټ LCD ټچ سکرین، 128 × 32 پکسل OLED ډسپلین، 630 ټای پوائنټ برډبورډ، ډیری USB HID کنټرولرونه، او I2S آډیو کوډیک، جوړوي. Anvyl د FPGA زده کړې سټیشن لپاره یو مثالی پلیټ فارم دی چې د Xilinx MicroBlaze پراساس د سرایت شوي پروسیسر ډیزاینونو ملاتړ کولو وړ دی. Anvyl د ټولو Xilinx CAD وسیلو سره مطابقت لري، پشمول د چپسکوپ، EDK، او وړیا ISE WebPACK™، نو ډیزاینونه پرته له کوم اضافي لګښت بشپړ کیدی شي. د بورډ ابعاد 27.5cm x 21cm دي.

Spartan-6 LX45 د لوړ فعالیت منطق او وړاندیزونو لپاره مطلوب دی:

6,822 ټوټې، هر یو څلور ان پټ LUTs او اته فلیپ فلاپ لري
د چټک بلاک RAM 2.1Mbits

څلور ساعت ټایلونه (اته DCMs او څلور PLLs)
58 د DSP ټوټې

500MHz+ د ساعت سرعت

د بورډ ملاتړ IP او حوالې ډیزاینونو پراخه ټولګه ، او د اضافې بورډونو لوی ټولګه په ډیجیلنټ کې شتون لري webسایټ د Anvyl پاڼه وګورئ www.digilentinc.com د نورو معلوماتو لپاره.

ځانګړتیاوې عبارت دي له:

Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
128MB DDR2 SDRAM

2MB SRAM
د ترتیب او ډیټا ذخیره کولو لپاره 16MB QSPI فلش

10/100 ایترنیټ PHY
د HDMI ویډیو محصول
12-bit VGA بندر
4.3″ پراخه بڼه روښانه رنګ LED backlit LCD سکرین
128×32 پکسل 0.9” WiseChip/Univision UG-23832HSWEG04 OLED ګرافیک ډسپلې پینل
درې دوه عدده اوه برخې LED نندارې
I2S آډیو کوډیک د لاین ان ، لاین آوټ ، مایک او هیډفون سره
100MHz کرسټال اوسیلیټر
د پروګرام کولو او USB-HID وسیلو لپاره په بورډ کې USB2 بندرونه (د موږک/کیبورډ لپاره)
Digilent USB-JTAG د USB-UART فعالیت سره circuitry
کیپډ د 16 لیبل شوي کیلي سره (0-F)
GPIO: 14 LEDs (10 سور، 2 ژیړ، 2 شنه)، 8 سلایډ سویچونه، 8 DIP سویچونه په 2 ګروپونو او 4 پش بټن
د 10 ډیجیټل I/O سره د ډوډۍ تخته
32 I/O د 40-pin توسیع نښلونکي ته لیږدول شوي (I/O د Pmod بندرونو سره شریک شوي)
اوه 12-pin Pmod بندرونه د 56 I/O ټول سره
د 20W بریښنا رسولو او USB کیبل سره کښتۍ

د FPGA ترتیب

د فعال کیدو وروسته، د انوییل بورډ FPGA باید تنظیم شي (یا پروګرام شوی) مخکې له دې چې دا هر ډول دندې ترسره کړي. FPGA په دریو لارو تنظیم کیدی شي: یو کمپیوټر کولی شي Digilent USB-J وکارويTAG سرکټري (پورټ J12، د "PROG" لیبل شوی) د FPGA پروګرام کولو لپاره هرکله چې بریښنا روانه وي، یو ترتیب file په آنبورډ کې ذخیره شوی SPI فلش ROM په اتوماتيک ډول په بریښنا کې FPGA ته لیږدول کیدی شي ، یا یو برنامه file د USB حافظې سټیک څخه د USB HID پورټ ته لیږدول کیدی شي چې لیبل شوي "میزبان" (J14).
د آن بورډ حالت جمپر (JP2) د J تر مینځ غوره کويTAG/USB او ROM پروګرام کولو طریقې. که JP2 نه وي پورته شوی، FPGA به په اتوماتيک ډول د ROM څخه ځان تنظیم کړي. که چیرې JP2 بار شوی وي، FPGA به د بریښنا له پیل وروسته بې کاره پاتې شي تر هغه چې د J څخه ترتیب شوی نه ويTAG یا د سیریل پروګرامینګ بندر (USB حافظه سټیک).
Digilent او Xilinx دواړه په وړیا توګه سافټویر توزیع کوي چې د FPGA او SPI ROM پروګرام کولو لپاره کارول کیدی شي. برنامه کول files د FPGA دننه د SRAM پر بنسټ د حافظې حجرو کې زیرمه شوي. دا ډاټا د FPGA منطقي دندې او د سرکټ اړیکې تعریفوي، او دا د اعتبار وړ پاتې کیږي تر هغه چې دا د بریښنا په لرې کولو، د PROG_B ان پټ په ټینګار سره له مینځه وړل کیږي، یا تر هغه چې دا د نوي ترتیب لخوا بیا لیکل شوی نه وي. file.
د FPGA ترتیب fileد J له لارې لیږدول کیږيTAG پورټ او د USB سټیک څخه .bit وکاروئ file ډول، او د SPI پروګرامونه fileد .mcs کارول file ډول د Xilinx د ISE Webپیک او EDK سافټویر کولی شي .bit رامینځته کړي fileد VHDL، Verilog، یا د سکیمیک پر بنسټ سرچینې څخه files (EDK د مایکرو بلیز ™ سرایت شوي پروسیسر پراساس ډیزاینونو لپاره کارول کیږي). یو ځل .bit file رامینځته شوی ، د انوییل FPGA د دې سره د USB-J له لارې برنامه کیدی شيTAG circuitry (پورټ J12) د Digilent's Adept سافټویر یا Xilinx د IMPACT سافټویر په کارولو سره. د .mcs د تولید لپاره file له یو .bit څخه file، PROM وکاروئ File د Xilinx IMPACT سافټویر کې د جنراتور وسیله. د .mcs file بیا د IMPACT په کارولو سره SPI فلش ته پروګرام کیدی شي.

د بریښنا تجهیزات

Anvyl تخته بهرنۍ 5V، 4A یا لوی بریښنا سرچینې ته اړتیا لري چې مرکز مثبت، د 2.1mm داخلي قطر کوکس پلګ سره (یو مناسب عرضه د Anvyl کټ برخې په توګه چمتو کیږي). ټوکtagد انلاګ وسیلو څخه د تنظیم کونکي سرکټونه د اصلي 3.3V اکمالاتو څخه اړین 1.8V، 1.2V او 5V اکمالات رامینځته کوي. د بریښنا ښه LED (LD19) چې په اکمالاتو کې د بریښنا د ټولو ښه محصولاتو د تار یا د بریښنا له لارې پرمخ وړل کیږي، دا په ګوته کوي چې ټول اکمالات په نورمال ډول کار کوي. لاندې وسایل په هر ریل کې شتون لري:

5V: د USB-HID نښلونکي، د TFT ټچ سکرین کنټرولر، HDMI، او پراختیا نښلونکی

3.3V: SRAM، ایترنیټ PHY I/O، USB-HID کنټرولرونه، FPGA I/O، oscillators، SPI فلش، آډیو کوډیک، TFT نندارې، OLED نندارې، GPIO، Pmods، او د توسع کولو نښلونکی
1.8V: DDR2، USB-JTAG/USB-UART کنټرولر، FPGA I/O، او GPIO
1.2V: د FPGA کور او ایترنیټ PHY کور

تکړه سیسټم
اډیپټ د تنظیم کولو ساده انٹرفیس لري. د اډیپټ په کارولو سره د انوییل بورډ برنامه کولو لپاره ، لومړی بورډ تنظیم کړئ او سافټویر پیل کړئ:

د بریښنا رسولو سره وصل کړئ او وصل کړئ
USB کیبل کمپیوټر ته او په تخته کې د USB پروګ پورټ ته وصل کړئ

د اډپټ سافټویر پیل کړئ
د انویل بریښنا سویچ چالان کړئ
د FPGA پیژندلو ته انتظار وکړئ

د مطلوب .bit شریکولو لپاره د لټون فنکشن وکاروئ file د FPGA سره، او د پروګرام تڼۍ کلیک وکړئ. تشکیلات file FPGA ته به واستول شي، او د ډیالوګ بکس به په ګوته کړي چې ایا برنامه بریالۍ وه. ترتیب "بشپړ شوی" LED به د FPGA په بریالیتوب سره تنظیم کولو وروسته روښانه شي. د برنامه کولو لړۍ پیل کولو دمخه ، اډیپټ ډاډ ورکوي چې کوم ټاکل شوی ترتیب files د درست FPGA ID کوډ لري - دا د غلط .bit مخه نیسي fileد FPGA ته لیږل کیږي. د نیویګیشن بار او د براؤز او برنامه بټونو سربیره ، د ترتیب کولو انٹرفیس د پیل کولو زنځیر تڼۍ ، کنسول کړکۍ ، او حالت بار چمتو کوي. د پیل کولو زنځیر تڼۍ ګټوره ده که چیرې د بورډ سره د USB اړیکې مداخله شوې وي. د کنسول کړکۍ اوسنی حالت ښیې، او د وضعیت بار د ریښتیني وخت پرمختګ ښیې کله چې د ترتیب ډاونلوډ کول file.

د DDR2 حافظه
یو واحد 1Gbit DDR2 حافظه چپ د Spartan-6 FGPA کې د حافظې کنټرولر بلاک څخه چلیږي. د DDR2 وسیله، یو MT47H64M16HR-25E یا مساوي، د 16-bit بس او 64M ځایونه چمتو کوي. د انوییل بورډ د DDR2 عملیاتو لپاره تر 800MHz ډیټا نرخ پورې ازمول شوی. د DDR2 انٹرفیس د Xilinx حافظې انٹرفیس جنریټر (MIG) کارن لارښود کې مشخص شوي د pin-out او روټینګ لارښوونې تعقیبوي. انٹرفیس د SSTL18 سیګنال ملاتړ کوي، او ټول پته، ډاټا، ساعتونه، او د کنټرول سیګنالونه د ځنډ سره سمون لري او د خنډ کنټرول شوي. دوه ښه میچ شوي DDR2 ساعت سیګنال جوړه چمتو شوي نو DDR د FPGA څخه د ټیټ سکیو ساعتونو سره پرمخ وړل کیدی شي.

فلش حافظه
Anvyl بورډ د FPGA ترتیب غیر بې ثباته ذخیره کولو لپاره د 128Mbit Numonyx N25Q128 سیریل فلش حافظې وسیله کاروي (د 16 لخوا د 8Mbit په توګه تنظیم شوی) files. د SPI فلش د .mcs سره پروګرام کیدی شي file د IMPACT سافټویر کارول. د FPGA ترتیب file د 12Mbits څخه لږ ته اړتیا لري، د کاروونکي ډیټا لپاره 116Mbits شتون لري. ډیټا د کارونکي غوښتنلیکونو یا د IMPACT PROM کې جوړ شوي تاسیساتو لخوا له فلش وسیلې څخه کمپیوټر ته او له فلش وسیلې څخه لیږدول کیدی شي file د نسل سافټویر. د کارونکي ډیزاینونه چې په FPGA کې برنامه شوي هم کولی شي ډیټا له فلش څخه لیږدوي.
د بورډ ټیسټ / مظاهرې برنامه د تولید پرمهال په SPI فلش کې بار کیږي.

ایترنیټ PHY
Anvyl بورډ کې یو SMSC 10/100 mbps PHY (LAN8720A-CP-TR) شامل دی چې د Halo HFJ11-2450E RJ-45 نښلونکي سره جوړه شوې. PHY د RMII ترتیب په کارولو سره د FPGA سره وصل دی. دا په بریښنا کې د "ټول وړ وړ ، د اتومات خبرو اترو فعال شوي" حالت کې د بوټ کولو لپاره تنظیم شوی. د SMSC PHY ډیټاشیټ د SMSC څخه شتون لري webسایټ

د HDMI محصول
د انوییل بورډ یو غیر بفر شوی HDMI محصول بندر لري. نابفر شوی بندر د HDMI ډول A نښلونکی کاروي. څرنګه چې د HDMI او DVI سیسټمونه د ورته TMDS سیګنال معیار کاروي، یو ساده اډاپټر (په ډیری بریښنایی پلورنځیو کې شتون لري) د HDMI محصول پورټ څخه د DVI نښلونکي چلولو لپاره کارول کیدی شي. د HDMI نښلونکی د VGA سیګنالونه نه لري، نو د انلاګ ښودنې نشي چلیدلی.
د 19-pin HDMI نښلونکو کې څلور توپیر لرونکي ډیټا چینلونه، پنځه GND اتصالونه، د یو تار مصرف کونکي بریښنایی کنټرول (CEC) بس، دوه تار ډیټا ډیټا چینل (DDC) بس چې په اصل کې د I2C بس دی، د ګرم پلګ کشف. (HPD) سیګنال، یو 5V سیګنال چې تر 50mA پورې رسولو توان لري، او یو خوندي (RES) پن. له دې څخه، د توپیر ډیټا چینلونه، I2C بس، او CEC د FPGA سره وصل دي.

VGA
Anvyl د 12bit VGA انٹرفیس چمتو کوي کوم چې تر 4096 پورې رنګونو ته اجازه ورکوي په معیاري VGA مانیټر کې ښودل شوي. د VGA پنځه معیاري سیګنالونه سور ، شنه ، نیلي ، افقی ترکیب (HS) ، او عمودی ترکیب (VS) مستقیم له FPGA څخه د VGA نښلونکي ته لیږدول کیږي. د هر یو معیاري VGA رنګ سیګنالونو لپاره د FPGA څخه څلور سیګنالونه لیږدول کیږي چې پایله یې د ویډیو سیسټم رامینځته کیږي چې کولی شي 4,096 رنګونه تولید کړي. د دې سیګنالونو څخه هر یو سلسله مقاومت لري چې کله په سرکټ کې یوځای شي ، د VGA نندارې د 75-ohm پای ته رسیدو مقاومت سره ویشونکی رامینځته کوي. دا ساده سرکیټونه ډاډ ورکوي چې د ویډیو سیګنالونه نشي کولی د VGA ټاکل شوي اعظمي حجم څخه ډیر شيtage، او د رنګ سیګنالونو په پایله کې چې یا په بشپړه توګه (.7V)، په بشپړه توګه بند (0V) یا په منځ کې کوم ځای کې وي.

شکل 2. د VGA انٹرفیس.

شکل 3. HD DB-15 نښلونکی، د PCB سوراخ نمونه، د پن دنده، او د رنګ سیګنل نقشه کول.

د CRT پر بنسټ د VGA ښودلو کارول ampد لیټیوډ انډول شوي حرکت کونکي بریښنایی بیمونه (یا کیتوډ شعاعونه) د فاسفور لیپت شوي سکرین کې د معلوماتو ښودلو لپاره. د LCD نندارې د سویچونو لړۍ کاروي کوم چې کولی شي حجم تطبیق کړيtagد لږ مقدار مایع کرسټال په اوږدو کې، په دې توګه د کرسټال له لارې د پکسل په واسطه د پکسل په اساس د رڼا اجازه بدلوي. که څه هم لاندې توضیحات د CRT نندارې پورې محدود دي، د LCD نندارې د ورته سیګنال وختونو کارولو لپاره رامینځته شوي چې د CRT ښودنې په څیر دي (نو لاندې "سګنالونه" بحث دواړه CRTs او LCDs پورې اړه لري). د رنګ CRT نمایشونه د فاسفور د ځواکمنولو لپاره درې الکترون بیمونه کاروي (یو د سور لپاره، یو نیلي لپاره او بل د شین لپاره) چې د کیتوډ رې ټیوب د نندارې پای داخلي اړخ پوښي (1 انځور وګورئ). د الکترون بیمونه د "الیکټرون ټوپک" څخه راوتلي دي، کوم چې په ښه توګه په نښه شوي تودوخې کاتوډونه دي چې د مثبت چارج شوي کنډک پلیټ سره نږدې ځای پرځای شوي چې د "ګریډ" په نوم یادیږي. الیکټروسټاټیک ځواک چې د ګریډ لخوا وضع شوی د کاتوډونو څخه د انرژي لرونکي الکترون وړانګې راوباسي او دا وړانګې د هغه جریان لخوا تغذیه کیږي چې کاتوډونو ته تیریږي. دا ذرې وړانګې په پیل کې د ګریډ په لور ګړندۍ کیږي، مګر دوی ډیر ژر د خورا لوی الیکټروسټاټیک ځواک تر اغیز لاندې راځي چې پایله یې د CRT ټول فاسفور لیپت شوي نمایش سطحه 20kV (یا ډیر) ته چارج کیږي. دا وړانګې په یو ښه بیم باندې متمرکزې دي کله چې دوی د ګریډونو له مرکز څخه تیریږي، او بیا دوی ګړندي کوي ترڅو د فاسفور لیپت شوي نندارتون سطح باندې اغیزه وکړي. د فاسفور سطح د اغیزې په نقطه کې په روښانه توګه روښانه کیږي، او دا د بیم له لرې کولو وروسته د څو سوو مایکرو ثانیو لپاره ځلیږي. هر څومره چې په کاتوډ کې اوسنۍ تغذیه لوی وي، فاسفور به روښانه وي.

د گرډ او د ښودلو سطحې ترمنځ، د الکترون بیم د CRT د غاړې څخه تیریږي چیرې چې د تار دوه کویلونه د اورتوګونل بریښنایی مقناطیسي ساحې تولیدوي. ځکه چې کیتوډ شعاع د چارج شوي ذراتو څخه جوړه شوې ده
(الیکترونونه)، دوی کولی شي د دې مقناطیسي ساحو لخوا انعطاف شي. اوسني څپې د کویلونو له لارې تیریږي ترڅو مقناطیسي ساحې تولید کړي چې د کیتوډ شعاعو سره تعامل کوي او د دې لامل کیږي چې د "راسټر" نمونه کې د ښودنې سطحه په افقی ډول له کیڼ څخه ښیې او عمودي له پورته څخه ښکته ته واړوي. لکه څنګه چې د کیتوډ شعاع د نندارې په سطحه حرکت کوي، د بریښنایی توپکو ته لیږل شوی اوسنی د کیتوډ شعاع اغیزې نقطه کې د ښودنې روښانتیا بدلولو لپاره ډیر یا کم کیدی شي.

د VGA سیسټم وخت
د VGA سیګنال وختونه د VESA سازمان (www.vesa.org) لخوا مشخص شوي، خپاره شوي، کاپي حق لري او پلورل کیږي. لاندې د VGA سیسټم وخت معلومات د پخوا په توګه چمتو شويampد دې په اړه چې څنګه د VGA مانیټر د 640 × 480 ریزولوشن سره پرمخ وړل کیدی شي. د نورو دقیقو معلوماتو لپاره، یا د نورو VGA فریکونسیو په اړه د معلوماتو لپاره، په VESA کې موجود اسنادو ته مراجعه وکړئ webسایټ
معلومات یوازې هغه وخت ښودل کیږي کله چې بیم "مخکې" حرکت کوي (کیڼ څخه ښیې او له پورتنۍ څخه ښکته)، او د هغه وخت په جریان کې نه چې بیم بیرته د ښودنې ښي یا پورتنۍ څنډې ته بیا تنظیم شي. له همدې امله د نندارې ډیری احتمالي وخت د "خالی کولو" دورې کې له لاسه ورکوي کله چې بیم بیا تنظیم شي او د نوي افقی یا عمودی ښودنې پاس پیل کولو لپاره مستحکم شي. د بیم اندازه، فریکونسۍ په کوم کې چې بیم د نندارې په اوږدو کې موندل کیدی شي، او هغه فریکونسۍ چې د الیکټران بیم ماډل کیدی شي د نندارې ریزولوشن ټاکي. عصري VGA نندارې کولی شي مختلف ریزولوشنونه ځای په ځای کړي، او د VGA کنټرولر سرکټ د راسټر نمونو کنټرول لپاره د وخت سیګنالونو تولیدولو سره ریزولوشن حکم کوي. کنټرولر باید په 3.3V (یا 5V) کې همغږي کولو نبض تولید کړي ترڅو فریکونسۍ تنظیم کړي په کوم کې چې جریان د انعکاس کویلونو له لارې تیریږي ، او دا باید ډاډ ترلاسه کړي چې د ویډیو ډیټا په سم وخت کې په الیکټران ټوپکونو کې پلي کیږي. د راسټر ویډیو ډسپلین یو شمیر "قطارونه" تعریفوي چې د افقی پاسونو شمیر سره مطابقت لري چې کیتوډ د ښودلو ساحې باندې رامینځته کوي ، او یو شمیر "کالمونه" چې په هر قطار کې یوې ساحې سره مطابقت لري چې یو "عکس عنصر" ته ټاکل شوي. یا پکسل. عادي نندارې له 240 څخه تر 1200 قطارونو او له 320 څخه تر 1600 کالمونو پورې کارول کیږي. د نندارې عمومي اندازه او د قطارونو او کالمونو شمیر د هر پکسل اندازه ټاکي.

د ویډیو ډیټا په عموم ډول د ویډیو ریفریش حافظې څخه راځي ، د هر پکسل ځای ته د یو یا ډیرو بایټونو سره ټاکل شوي (انوییل په هر پکسل کې څلور بټونه کاروي). کنټرولر باید د ویډیو حافظه کې شاخص وکړي لکه څنګه چې بیم د نندارې په اوږدو کې حرکت کوي، او د ویډیو ډیټا په هغه وخت کې چې د الیکترون بیم د ورکړل شوي پکسل په اوږدو کې حرکت کوي په ډیسک کې د ویډیو ډیټا بیرته ترلاسه او پلي کړي.

د VGA کنټرولر سرکټ باید د HS او VS وختونو سیګنالونه رامینځته کړي او د پکسل ساعت پراساس د ویډیو ډیټا تحویلي همغږي کړي. د پکسل ساعت د معلوماتو د یو پکسل ښودلو لپاره موجود وخت ټاکي. د VS سیګنال د نندارې "ریفریش" فریکونسۍ تعریفوي، یا هغه فریکونسۍ چې په نندارتون کې ټول معلومات له سره انځور شوي. د ریفریش لږترلږه فریکونسۍ د نندارې د فاسفور او الکترون بیم شدت فعالیت دی، د عملي ریفریش فریکونسۍ سره چې د 50Hz څخه تر 120Hz حد کې راځي. د لینونو شمیر چې په ورکړل شوي ریفریش فریکوینسي کې ښودل کیږي افقی "ریټریس" فریکونسۍ تعریفوي. د 640MHz پکسل ساعت او 480 +/-25Hz ریفریش په کارولو سره د 60-pixel by 1- قطار نندارې لپاره، په لاندې جدول کې ښودل شوي سیګنال وختونه اخیستل کیدی شي. د نبض د همغږي کولو وخت او د مخکینۍ او شاته پورچ وقفې (د پورچ وقفې د ترکیب څخه دمخه او وروسته د نبض وختونه دي په کوم کې چې معلومات نشي ښودل کیدی) د اصلي VGA نندارې څخه اخیستل شوي مشاهدو پراساس دي.
د VGA کنټرولر سرکټ د HS سیګنال وختونو رامینځته کولو لپاره د پکسل ساعت لخوا پرمخ وړل شوي افقی - همغږي کونکی محصول ډیکوډ کوي. دا کاونټر په ورکړل شوي قطار کې د هر پکسل موقعیت موندلو لپاره کارول کیدی شي.

په ورته ډول، د عمودی - همغږي کاونټر محصول چې د هر HS نبض سره وده کوي د VS سیګنال وختونو رامینځته کولو لپاره کارول کیدی شي ، او دا کاونټر د هر ورکړل شوي قطار موندلو لپاره کارول کیدی شي. دا دوه په دوامداره توګه چلونکي کاونټرونه د ویډیو RAM کې د ادرس جوړولو لپاره کارول کیدی شي. د HS نبض د پیل او د VS نبض د پیل ترمنځ هیڅ وخت اړیکه نه ده مشخص شوې، نو ډیزاینر کولی شي کاونټرونه تنظیم کړي ترڅو په اسانۍ سره د ویډیو RAM پتې رامینځته کړي، یا د نبض د تولید لپاره د کوډ کولو منطق کم کړي.

آډیو (I2S)
د انوییل بورډ کې د انلاګ وسیلو آډیو کوډیک SSM2603CPZ (IC5) شامل دی چې څلور 1/8″ آډیو جیکونه د لاین آوټ (J7) ، هیډفون آوټ (J6) ، لاین ان (J9) او مایکروفون ان (J8) لپاره لري. .
د آډیو ډاټاampتر 24 بټونو او 96KHz پورې لینګ ملاتړ کیږي ، او آډیو په (ریکارډ) او آډیو آوټ (پلے بیک)ampد لینګ نرخونه په خپلواکه توګه ټاکل کیدی شي. د مایکروفون جیک مونو دی، او نور ټول جیکونه سټیریو دي. د هیډفون جیک د آډیو کوډیک داخلي لخوا پرمخ وړل کیږي ampژوندی کوونکی د SSM2603CPZ آډیو کوډیک ډیټاشیټ د انلاګ وسیلو څخه شتون لري webسایټ

د ټچ سکرین TFT ښودنه
A 4.3″ پراخه بڼه روښانه رنګ LED backlit LCD سکرین په انوییل کې کارول کیږي. سکرین د 480 × 272 اصلي ریزولوشن ډیزاین لري چې په هر پکسل کې د 24 بټونو رنګ ژوروالي سره. د انټيګلیر کوټینګ سره څلور تار مقاومت لرونکی ټچ سکرین ټوله فعاله نندارې ساحه پوښي. د LCD سکرین او ټچ سکرین په خپلواکه توګه کارول کیدی شي. د ټچ لوستل ډیر شور وي کله چې LCD فعال وي ، مګر تاسو کولی شئ شور فلټر کړئ او بیا هم ګړندۍ ترلاسه کړئample نرخ که تاسو د اعظمي دقت او s ته اړتيا لريampد نرخونو سره ، تاسو باید د ټچ سکرین په جریان کې LCD بند کړئampلېونګ.
د انځور ښودلو لپاره، LCD باید په دوامداره توګه د سم وخت شوي ډیټا سره پرمخ وړل شي. دا ډاټا د لینونو او خالي کولو دورې څخه جوړه ده چې د ویډیو چوکاټونه جوړوي. هر چوکاټ د 272 فعال لینونو او څو عمودی خالي کولو لینونو څخه جوړ دی. هره کرښه د 480 فعال پکسل دورې او څو افقی خالی کولو دورې څخه جوړه ده.
د TFT نندارې کارولو په اړه د نورو معلوماتو لپاره، د Vmod-TFT حواله لارښود ته مراجعه وکړئ. Anvyl او Vmod-TFT ورته ډیزاین هارډویر کاروي او ورته کنټرول سیګنالونو ته اړتیا لري. د حوالې ډیزاین چې د انویل ټچ سکرین TFT ښودنه کاروي د انوییل محصول پا pageه کې موندل کیدی شي.

OLED
یو Inteltronic/Wisechip UG-2832HSWEG04 OLED ښودنه په انوییل کې کارول کیږي. دا د 128 × 32 پکسل، غیر فعال میټرکس، مونوکروم ډیزاین وړاندې کوي. د نندارې اندازه 30mm x 11.5mm x 1.45mm ده. د SPI انٹرفیس د ښودنې تنظیم کولو لپاره کارول کیږي ، او همدارنګه وسیله ته د بټ میپ ډیټا لیږلو لپاره. Anvyl OLED وروستی انځور په سکرین کې راښکاره کوي تر هغه چې دا ځواکمن شي یا نوی عکس نندارې ته راښکته شي. تازه کول او تازه کول په داخلي توګه اداره کیږي.
Anvyl د PmodOLED په څیر ورته OLED سرکټ لري، د استثنا سره چې CS# ټیټ راښکته شوی، د ډیفالټ لخوا د ښودلو وړ کول. د Anvyl OLED چلولو په اړه د نورو معلوماتو لپاره، د PmodOLED حوالې لارښود ته مراجعه وکړئ. د حوالې ډیزاین چې د Anvyl OLED نندارې کاروي د Anvyl محصول پاڼې کې موندل کیدی شي.

د USB-UART پل (سیریل پورټ)
Anvyl کې د FTDI FT2232HQ USB-UART پل شامل دی ترڅو د PC غوښتنلیکونو ته اجازه ورکړي چې د معیاري وینډوز COM پورټ کمانډونو په کارولو سره د بورډ سره اړیکه ونیسي. وړیا USB-COM پورټ ډرایورونه چې د www.ftdichip.com څخه د "ورچوئل کام پورټ" یا VCP سرلیک لاندې شتون لري ، د USB کڅوړې UART/ سیریل پورټ ډیټا ته بدلوي. د سیریل پورټ ډیټا د FPGA سره د دوه تار سیریل پورټ (TXD/RXD) او سافټویر جریان کنټرول (XON/XOFF) په کارولو سره تبادله کیږي. وروسته له دې چې ډرایورونه نصب شي، د PC څخه د I/O کمانډونه چې د COM بندر ته لارښود شوي به د T19 او T20 FPGA پنونو کې د سیریل ډیټا ترافیک تولید کړي.

FT2232HQ، د J12 بندر سره وصل دی، د Digilent USB-J لپاره د کنټرولر په توګه هم کارول کیږيTAG circuitry، مګر دا دوه دندې په بشپړه توګه د یو بل څخه خپلواک چلند کوي. هغه پروګرام کونکي چې د دوی ډیزاین کې د FT2232 UART فعالیت کارولو سره علاقه لري د J په اړه اندیښنه ته اړتیا نلري.TAG سرکټري د دوی د معلوماتو سره مداخله کوي، او برعکس.

د USB HID کوربه
دوه مایکروچپ PIC24FJ128GB106 مایکرو کنټرولر انوییل د USB HID کوربه وړتیا سره چمتو کوي. په مایکرو کنټرولرونو کې فرم ویئر کولی شي موږک یا کیبورډ چلوي چې په J13 کې د A USB نښلونکو ډول سره وصل دی او

J14 لیبل شوی
"HID" او "HOST". حبونه ملاتړ نه کوي، نو په هر بندر کې یوازې یو واحد موږک یا یو واحد کیبورډ کارول کیدی شي.

شکل 9. د USB HID انٹرفیس.

"HOST" PIC24 FPGA ته څلور سیګنالونه چلوي - دوه د PS/2 پروتوکول تعقیب د کیبورډ/ماوس پورټ په توګه وقف شوي ، او دوه یې د FPGA دوه تار سیریل برنامې پورټ سره وصل دي ، نو FPGA له یو څخه برنامه کیدی شي. file په USB حافظه کې زیرمه شوی. د FPGA پروګرام کولو لپاره، د FAT فارمیټ شوي حافظې سټیک ضمیمه کړئ چې یو واحد .bit پروګرامونه لري file په روټ ډایرکټر کې، JP2 بار کړئ، او د سایکل بورډ بریښنا. دا به د PIC پروسیسر د FPGA پروګرام کولو لامل شي، او کوم غلط بټ files به په اتوماتيک ډول رد شي. په یاد ولرئ چې PIC24 د FPGA حالت، پیل، او ترسره شوي پنونه لوستلی شي، او د پروګرام کولو ترتیب د یوې برخې په توګه د PROG پن چلولی شي.

د HID کنټرولر
د USB کوربه کنټرولر ته د لاسرسي لپاره، د EDK ډیزاین کولی شي معیاري PS/2 کور وکاروي (غیر EDK ډیزاین کولی شي یو ساده دولتي ماشین وکاروي).

موږکان او کیبورډونه چې د PS/2 پروتوکول 1 کاروي د کوربه وسیلې سره د خبرو اترو لپاره دوه تار سیریل بس (ساعت او ډیټا) کاروي. دواړه د 11-bit ټکي کاروي چې په کې د پیل، بند، او عجیب مساوي بټ شامل دي، مګر د ډیټا پاکټونه په مختلف ډول تنظیم شوي، او د کیبورډ انٹرفیس د دوه اړخیز ډیټا لیږد ته اجازه ورکوي (نو د کوربه وسیله کولی شي په کیبورډ کې دولتي LEDs روښانه کړي). د بس وختونه په انځور کې ښودل شوي. د ساعت او ډیټا سیګنالونه یوازې هغه وخت چلیږي کله چې د معلوماتو لیږد پیښ شي ، او که نه نو دوی په غیر فعال حالت کې په منطق '1' کې ساتل کیږي. وختونه د موږک څخه کوربه مخابراتو او دوه طرفه کیبورډ مخابراتو لپاره د سیګنال اړتیاوې ټاکي. د PS/2 انٹرفیس سرکټ په FPGA کې پلي کیدی شي ترڅو د کیبورډ یا ماوس انٹرفیس رامینځته کړي.

کیبورډ
کیبورډ د خلاص راټولونکي ډرایورونه کاروي نو کیبورډ ، یا یو ضمیمه کوربه وسیله کولی شي دوه تار بس چل کړي (که چیرې کوربه وسیله کیبورډ ته ډیټا ونه لیږي ، نو کوربه کولی شي یوازې د ان پټ بندرونه وکاروي).
د PS/2 سټایل کیبورډونه د کلیدي پریس ډیټا خبرو اترو لپاره سکین کوډونه کاروي. هر کیلي ته یو کوډ ټاکل شوی چې لیږل کیږي کله چې کیلي فشار راوړي. که کیلي لاندې ونیول شي، د سکین کوډ به په هرو 100ms کې یو ځل تکرار شي. کله چې کیلي خوشې شي، د F0 (بائنری "11110000") کیلي اپ کوډ لیږل کیږي، د خوشې شوي کیلي سکین کوډ تعقیب کیږي. که یو کیلي د نوي کرکټر (لکه د لوی لیک په څیر) رامینځته کولو لپاره لیږدول کیدی شي ، نو د سکین کوډ سربیره د شفټ کرکټر لیږل کیږي ، او کوربه باید وټاکي چې کوم ASCII کرکټر وکاروي. ځینې کیلي، چې پراخ شوي کیلي بلل کیږي، د سکین کوډ څخه مخکې E0 (بائنری "11100000") لیږئ (او دوی ممکن له یو څخه ډیر سکین کوډ واستوي). کله چې پراخ شوی کیلي خوشې شي، د E0 F0 کیلي اپ کوډ لیږل کیږي، د سکین کوډ تعقیب کیږي. د ډیری کیلي لپاره سکین کوډونه په انځور کې ښودل شوي. کوربه وسیله هم کولی شي کیبورډ ته معلومات واستوي. لاندې د ځینې عام کمانډونو لنډ لیست دی چې کوربه یې لیږلی شي.

ED: Num Lock، Caps Lock، او سکرول لاک LEDs تنظیم کړئ. کیبورډ د ED ترلاسه کولو وروسته FA بیرته راګرځوي، بیا کوربه د LED حالت تنظیم کولو لپاره یو بایټ لیږي: بټ 0 سیټ سکرول لاک، بټ 1 سیټ نمبر لاک، او بټ 2 سیټ کیپس لاک. له 3 څخه تر 7 پورې بټونه له پامه غورځول شوي.
EE: اکو (ازموینه). کیبورډ د EE ترلاسه کولو وروسته EE بیرته راګرځوي.

F3: د سکین کوډ تکرار نرخ تنظیم کړئ. کیبورډ د FA ترلاسه کولو سره F3 بیرته راګرځوي، بیا کوربه د تکرار نرخ ټاکلو لپاره دوهم بایټ لیږي.
FE: بیا لیږل FE کیبورډ ته لارښوونه کوي چې د وروستي سکین کوډ بیا واستول شي.
FF: بیا تنظیم کړئ. کیبورډ بیا تنظیم کړئ.

کیبورډ یوازې هغه وخت کوربه ته معلومات لیږلی شي کله چې دواړه ډیټا او د ساعت لاینونه لوړ وي (یا بې کاره). څرنګه چې کوربه د بس ماسټر دی، کیبورډ باید وګوري چې ایا کوربه د بس چلولو دمخه ډاټا لیږي. د دې اسانتیا لپاره، د ساعت لاین د "لیږلو لپاره روښانه" سیګنال په توګه کارول کیږي. که چیرې کوربه د ساعت کرښه ټیټه کړي، کیبورډ باید هیڅ معلومات ونه لیږي تر څو چې ساعت خوشې نشي. کیبورډ په 11-bit کلمو کې کوربه ته ډاټا لیږي چې د '0' پیل بټ لري، وروسته د 8-bit سکین کوډ (LSB لومړی)، وروسته د عجیب برابري بټ په تعقیب او د '1' سټاپ بټ سره پای ته رسیږي. کیبورډ د 11 ساعت لیږدونه رامینځته کوي (د 20 څخه تر 30KHz پورې) کله چې ډیټا لیږل کیږي ، او ډاټا د ساعت په ښکته کیدو څنډه کې اعتبار لري.

د کیبورډ ټول جوړونکي په کلکه د PS/2 مشخصاتو ته غاړه نه ږدي؛ ځینې کیبورډونه ممکن سم سیګنال حجم تولید نکړيtagیا د معیاري اړیکو پروتوکولونو څخه کار واخلئ. د USB کوربه سره مطابقت ممکن د مختلف کیبورډونو ترمینځ توپیر ولري. 1

د ډیری PS/2 کیلي لپاره سکین کوډونه په لاندې شکل کې ښودل شوي.

موږک
موږک کله چې حرکت کوي د ساعت او ډیټا سیګنال تولیدوي ، که نه نو دا سیګنالونه په منطق '1' کې پاتې کیږي. هرکله چې موږک حرکت کوي، درې 11-bit ټکي له موږک څخه کوربه وسیلې ته لیږل کیږي. د 11-bit ټکي هر یو د '0' پیل بټ لري، ورپسې د 8 بټ ډیټا (LSB لومړی)، وروسته د عجیب مساوي بټ په واسطه، او د '1' سټاپ بټ سره پای ته رسیږي. په دې توګه، د هر ډیټا لیږد 33 بټونه لري، چیرته چې 0، 11، او 22 بټونه '0' پیل بټونه دي، او 11، 21، او 33 بټونه '1' سټاپ بټونه دي. درې 8-bit ډیټا ساحې د حرکت ډیټا لري لکه څنګه چې په پورته شکل کې ښودل شوي. ډاټا د ساعت په ښکته څنډه کې اعتبار لري، او د ساعت موده له 20 څخه تر 30KHz ده.
موږک یو نسبي همغږي سیسټم په غاړه اخلي چیرې چې د موږک ښي خوا ته حرکت د X په ساحه کې مثبت شمیره رامینځته کوي ، او کیڼ اړخ ته حرکت منفي شمیر رامینځته کوي. په ورته ډول، د موږک پورته کول د Y په ساحه کې مثبت شمیره رامینځته کوي، او ښکته حرکت د منفي شمیره استازیتوب کوي (د XS او YS بټ په حالت بایټ کې د نښه بټونه دي - یو '1' منفي شمیره په ګوته کوي). د X او Y شمیرو اندازه د موږک د حرکت اندازه څرګندوي – څومره چې لوی شمیر وي، موږک ګړندی حرکت کوي (د حالت بایټ کې د XV او YV بټونه د حرکت اوور فلو شاخصونه دي - د '1' معنی دا ده چې ډیر جریان رامینځته شوی) . که موږک په دوامداره توګه حرکت وکړي، د 33-bit لیږدونه په هر 50ms یا څو ثانیو کې تکرار کیږي. د حالت بایټ کې L او R ساحې د کیڼ او ښي تڼۍ فشارونه په ګوته کوي (یو '1' په ګوته کوي چې تڼۍ فشارول کیږي).

کیپډ
د Anvyl کیپډ 16 لیبل شوي کیلي لري (0-F). دا د میټرکس په توګه تنظیم شوی چې په کې د کیڼ څخه ښي خوا ته د بټونو هر قطار د قطار پن سره تړل کیږي، او هر کالم له پورته څخه ښکته د کالم پن سره تړل شوی. دا کارونکي ته څلور قطار پنونه او څلور کالم پنونه ورکوي ترڅو د تڼۍ فشار حل کړي. کله چې یوه تڼۍ کیښودل شي، د دې تڼۍ قطار او کالم پورې اړوند پنونه وصل کیږي.
د تڼۍ د حالت لوستلو لپاره، د کالم پن په کوم کې چې تڼۍ اوسیږي باید ټیټ چلول شي پداسې حال کې چې نور درې کالم پنونه لوړ دي. دا په دې کالم کې ټولې تڼۍ فعالوي. کله چې په دې کالم کې تڼۍ فشار راوړل شي، د اړوند قطار پن به منطق ټیټ لوستل شي.
د ټولو 16 بټونو حالت په یو وخت کې د څلورو کالمونو هر یو فعالولو سره په څلور مرحلې پروسې کې ټاکل کیدی شي. دا د کالم پنونو له لارې د "1110" نمونې په ګرځولو سره ترسره کیدی شي. د هر ګام په جریان کې، د قطار پنونو منطق کچه په هغه کالم کې د بټونو حالت سره مطابقت لري.

د دې لپاره چې په ورته قطار کې یوځل تڼۍ فشارولو ته اجازه ورکړئ، د دې پر ځای د کالم پنونه د دوه اړخیزو په توګه د داخلي پل اپ اپ مقاومت کونکو سره تنظیم کړئ او هغه کالمونه وساتئ چې اوس مهال په لوړ خنډ کې نه لوستل کیږي.

آسیلیټرونه / ساعتونه
په انوییل بورډ کې یو واحد 100MHz کرسټال اوسیلیټر شامل دی چې د D11 پن سره وصل دی (D11 په بانک 0 کې د GCLK ان پټ دی). د ننوتلو ساعت کولی شي په سپارتان-6 کې د څلورو ساعتونو مدیریت ټایلونو څخه هر یا ټول چل کړي. په هر ټایل کې دوه ډیجیټل کلاک مدیران (DCMs) او یو فیز-لاک شوی لوپ (PLLs) شامل دي. DCMs د ان پټ فریکونسۍ څلور مرحلې چمتو کوي (0º, 90º, 180º, او 270º), یو ویشل شوی ساعت چې د ان پټ ساعت ویشل کیدی شي. د 2 څخه تر 16 یا 1.5، 2.5، 3.5… 7.5، او دوه انټي فیز کلاک محصولات چې د 2 څخه تر 32 پورې د هر عدد لخوا ضرب کیدی شي او په ورته وخت کې د 1 څخه تر 32 پورې د هر عدد لخوا ویشل کیدی شي.

PLLs کارويtage کنټرول شوي اوسیلیټرونه (VCOs) چې د FPGA ترتیب کولو په جریان کې د پروګرام وړ ویشونکو درې سیټونو تنظیم کولو سره د 400MHz څخه تر 1080MHz حد کې د فریکونسۍ رامینځته کولو لپاره برنامه کیدی شي. د VCO محصولات اته مساوي فاصله لرونکي محصولات لري (0º، 45º، 90º، 135º، 180º، 225º، 270º، او 315º) چې د 1 او 128 ترمنځ د هر عدد په واسطه ویشل کیدی شي.

لومړنی I / O
په انوییل بورډ کې څوارلس LEDs (لس سور ، دوه ژیړ او دوه شنه) ، اته سلایډ سویچونه ، اته DIP سویچونه په دوه ګروپونو کې ، څلور پش بټنونه ، درې دوه عددي اوه سیګمینټ ډیزاینونه ، او د 630 ټای پوائنټ ډوډۍ بورډ شامل دي. لس ډیجیټل I/O. پش بټنونه، سلایډ سویچونه او د DIP سویچونه د FPGA سره د لړۍ مقاومت کونکو له لارې وصل شوي ترڅو د ناڅاپي شارټ سرکیټونو څخه د زیان مخه ونیسي (یو شارټ سرکیټ رامینځته کیدی شي که چیرې د FPGA پن پش بټن یا سلایډ سویچ ته ګمارل شوی وي په ناڅاپي ډول د محصول په توګه تعریف شوی وي). پش بټنونه "لږ وختي" سویچونه دي چې معمولا ټیټ محصول تولیدوي کله چې دوی په آرام کې وي، او لوړ محصول یوازې کله چې فشار راوړي. سلایډ سویچونه او د DIP سویچونه د دوی موقعیت پورې اړه لري دوامداره لوړ یا ټیټ ان پټونه تولیدوي. لس ډیجیټل برډبورډ I/O's (BB1 - BB10) مستقیم د FPGA سره وصل دي ترڅو دوی په اسانۍ سره په ګمرک سرکټونو کې شامل شي.

تڼۍ فشار کړئ	سلایډ سویچونه	DIP سویچونه	LEDs			د ډوډۍ تخته
BTN0: E6	SW0: V5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	SW2: V3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

جدول 1. بنسټیز I/O پین آوټ.

د اوو برخو نندارې

د انوییل بورډ درې 2 عددي عام کیتوډ اوه برخې LED ښودنې لري. د دوو عددونو څخه هر یو د اوو برخو څخه جوړ شوی دی چې د "اتم شکل" په بڼه ترتیب شوی، په هره برخه کې د LED ځای پرځای شوي. د سیګمینټ LEDs په انفرادي ډول روښانه کیدی شي ، نو د 128 نمونو څخه هر یو په ډیجیټل کې د ځانګړو LED برخو روښانه کولو او نور تیاره پریښودو سره ښودل کیدی شي. د دې 128 ممکنه نمونو څخه، لس د لسیزو شمیرو سره مطابقت لري خورا ګټور دي.
عام کیتوډ سیګنالونه د دریو 2 عددي نمایشونو لپاره د شپږ "ډیټ فعال" ان پټ سیګنالونو په توګه شتون لري. په ټولو شپږو عددونو کې د ورته برخو anodes په اوو سرکیټ نوډونو سره نښلول شوي چې د AG له لارې AA لیبل شوي (نو، د مثال لپارهample، د شپږو عددونو څخه شپږ "D" انوډونه په یو واحد سرکټ نوډ کې چې د "AD" په نوم یادیږي سره یوځای شوي دي). دا اوه anode سیګنالونه د 2 عددي نمایشونو لپاره د معلوماتو په توګه شتون لري. د سیګنال پیوستون سکیم یو ملټي پلیکس ډیزاین رامینځته کوي ، چیرې چې د انود سیګنالونه په ټولو ډیجیټونو کې عام دي مګر دوی کولی شي یوازې د ډیجیټ برخې روښانه کړي چې ورته کیتوډ سیګنال یې تایید شوی.

د سکینینګ ښودنې کنټرولر سرکټ په هر نندارتون کې د دوه عددي شمیرې ښودلو لپاره کارول کیدی شي. دا سرکټ د کاتوډ سیګنالونه او د هرې عدد اړوند انود نمونې په تکراري ، پرله پسې تسلسل کې ، په تازه نرخ کې پرمخ وړي چې د انسان د سترګو عکس العمل څخه ګړندی وي. هره عدد د وخت یوازې یو شپږمه برخه روښانه کیږي، مګر دا چې سترګې نشي کولی د ډیجیټل تیاره درک کړي مخکې له دې چې بیا روښانه شي، عدد په دوامداره توګه روښانه ښکاري. که د تازه کولو (یا "ریفریش") نرخ ورکړل شوي ټکي ته ورو شي (شاوخوا 45 هارټز) ، نو ډیری خلک به د نندارې فلیکر لیدل پیل کړي.
د دې لپاره چې له شپږو عددونو څخه هر یو روښانه او په دوامداره توګه روښانه شي، هر عدد باید په هرو 1 څخه تر 16ms کې یو ځل وګرځول شي (د 1KHz څخه تر 60Hz پورې د ریفریش فریکونسۍ لپاره). د مثال لپارهampپه 60Hz ریفریش سکیم کې، ټول نندارتون به په هر 16ms کې یو ځل تازه شي، او هر عدد به د ریفریش دورې 1/6، یا 2.67ms لپاره روښانه شي. کنټرولر باید ډاډ ترلاسه کړي چې د مناسب انود نمونه شتون لري کله چې د ورته کیتوډ سیګنال چلول کیږي. د پروسې د روښانه کولو لپاره، که چیرې Cat1 د AB او AC ادعا کولو په وخت کې ادعا شوې وي، نو "1" به په 1 عددي موقعیت کې ښکاره شي. بیا، که Cat2 د AA، AB او AC ادعا کولو په وخت کې ادعا شوې وي، نو "7" به وي. که چیرې Cat2 او AB، AC د 1ms لپاره چلول شي، او بیا Cat8 او AA، AB، AC د 2ms لپاره په نه ختمیدونکي پرله پسې توګه پرمخ وړل کیږي، نندارتون به "8" وښيي. یو پخوانیampد دوه عددي کنټرولر لپاره د وخت ډیاګرام لاندې ښودل شوی.

د توسعې شمیرې
د انوییل بورډ د 2 × 20 پن نښلونکی او اوه 12 پن Pmod بندرونه لري. د Pmod بندرونه 2 × 6 ښي زاویه، 100 ملی ښځینه نښلونکي دي چې د معیاري 2 × 6 پن سرلیکونو سره کار کوي چې د مختلف کتالوګ توزیع کونکو څخه شتون لري. هر 12-pin Pmod بندر دوه 3.3V VCC سیګنالونه (پنونه 6 او 12) ، دوه ځمکني سیګنالونه (پن 5 او 11) ، او اته منطقي سیګنالونه چمتو کوي. VCC او ځمکني پنونه کولی شي د اوسني 1A پورې تحویل کړي. د Pmod ډیټا سیګنالونه جوړه جوړه نه ده، او دوی د غوره شتون لرونکي ټریکونو په کارولو سره پرته له خنډ کنټرول یا ځنډ سره سمون لري. Digilent د Pmod لاسرسي بورډونو لوی ټولګه تولیدوي چې کولی شي د Pmod بندرونو سره وصل شي. موږ د انوییل لپاره د وړاندیز شوي Pmods سیټ لرو چې د "Anvyl Pmod Pack" په نوم یادیږي.

د 40 پن توسیع نښلونکی 32 I/O سیګنالونه لري چې د Pmods JD، JE، JF او JG سره شریک شوي. دا د GND، VCC3V3، او VCC5V0 اړیکې هم چمتو کوي.

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
JA1: AA18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
JA2: AA16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: V9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	JE3: Y8	JF3: Y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	JE4: AA8	JF4: AA6	JG4: B18
JA7: AB18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
JA8: AB16	JB8: W14	JC8: Y11	JD8: R11	JE8: W9	JF8: Y6	JG8: A17
JA9: AB15	JB9: T14	JC9: AA10	JD9: V11	JE9: Y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

جدول 2. د Pmod pinout.

د چاپ حق Digilent, Inc. ټول حقونه خوندي دي.
د نورو محصولاتو او شرکتونو نومونه چې ذکر شوي ممکن د دوی د اړوندو مالکینو سوداګریزې نښې وي.

اسناد / سرچینې

DIGILENT Anvyl FPGA بورډ [pdf] د کارونکي لارښود
XC6SLX45-CSG484-3، Anvyl FPGA بورډ، Anvyl FPGA، بورډ

حوالې

د کارن لارښود