Bord DIGILENTI Anvyl FPGA

Informazzjoni dwar il-Prodott

Il-Bord AnvylTM FPGA huwa bord loġiku ta 'prestazzjoni għolja ottimizzat għall-użu mal-FPGA Spartan-6 LX45. Joffri diversi karatteristiċi inklużi 6,822 slices, 2.1Mbits ta 'RAM fast block, madum tal-arloġġ b'DCMs u PLLs, slices DSP, u veloċitajiet tal-arloġġ ta' 500MHz+. Il-bord jiġi wkoll ma’ kollezzjoni komprensiva ta’ IP ta’ appoġġ tal-bord u disinji ta’ referenza, kif ukoll kollezzjoni kbira ta’ bordijiet add-on disponibbli fuq id-Digilent websit.

Il-karatteristiċi tal-Bord AnvylTM FPGA jinkludu għażliet ta 'konfigurazzjoni FPGA, rekwiżiti ta' provvista ta 'enerġija, u kompatibilità ma' Adept System għal programmar faċli.

Konfigurazzjoni FPGA:
Il-bord Anvyl għandu jumper tal-modalità abbord (JP2) li jippermettilek tagħżel bejn JTAG/Modi ta 'programmazzjoni USB u ROM. Jekk JP2 ma jkunx mgħobbi, l-FPGA awtomatikament tikkonfigura ruħha mir-ROM. Jekk JP2 jitgħabba, l-FPGA se jibqa' inattiv wara li jinxtegħel sakemm jiġi kkonfigurat mill-JTAG jew Port tal-ipprogrammar tas-serje (USB memory stick).

Kemm Digilent kif ukoll Xilinx jipprovdu softwer għall-ipprogrammar tal-FPGA u l-SPI ROM. Programmazzjoni files huma maħżuna fi ħdan l-FPGA f'ċelloli tal-memorja bbażati fuq SRAM. Din id-dejta tiddefinixxi l-funzjonijiet loġiċi u l-konnessjonijiet taċ-ċirkwit tal-FPGA u tibqa’ valida sakemm titħassar billi titneħħa l-enerġija, tiġi affermata l-input PROG_B, jew tinkiteb mill-ġdid b’konfigurazzjoni ġdida file.

L-FPGA jista 'jiġi pprogrammat ukoll minn stick tal-memorja ifformattjat FAT imwaħħal mal-port USB-HID HOST (J14) jekk il-stick ikun fih konfigurazzjoni waħda .bit file fid-direttorju tal-għeruq, JP2 huwa mgħobbi, u l-qawwa tal-bord hija ċiklata. L-FPGA awtomatikament tirrifjuta kwalunkwe .bit files li mhumiex mibnija għall-FPGA xierqa.

Provvisti tal-Enerġija:
Il-bord Anvyl jeħtieġ sors ta 'enerġija estern ta' 5V, 4A jew akbar b'plagg coax ċentru pożittiv, dijametru intern ta '2.1mm. Provvista ta 'enerġija adattata hija pprovduta bħala parti mill-kit Anvyl. VoltagĊirkwiti regolaturi minn Apparat Analog joħolqu l-provvisti meħtieġa ta '3.3V, 1.8V, u 1.2V mill-provvista prinċipali ta' 5V. LED ta 'enerġija tajba (LD19) jindika li l-provvisti kollha qed joperaw b'mod normali.

Il-binarji tal-qawwa differenti fuq il-bord jipprovdu qawwa lil diversi komponenti bħal konnetturi USB-HID, kontrollur tat-touchscreen TFT, HDMI, konnettur ta 'espansjoni, SRAM, Ethernet PHY I/O, kontrolluri USB-HID, FPGA I/O, oxxillaturi, SPI Flash , Codec awdjo, wiri TFT, display OLED, GPIO, u Pmods.

Sistema Adept:
Adept hija sistema ta 'softwer li tipprovdi interface ta' konfigurazzjoni simplifikata għall-ipprogrammar tal-bord Anvyl. Biex tipprogramma l-bord Anvyl billi tuża Adept, għandek bżonn twaqqaf il-bord u tibda s-softwer.

Istruzzjonijiet għall-Użu tal-Prodott

1. Kun żgur li l-bord Anvyl huwa mitfi.
2. Jekk trid tikkonfigura l-FPGA mir-ROM, kun żgur li l-jumper tal-modalità abbord (JP2) ma jkunx mgħobbi. Jekk trid tikkonfigura l-FPGA minn JTAG jew USB, tagħbija JP2.
3. Jekk trid tipprogramma l-FPGA minn stick tal-memorja, kun żgur li tkun ifformattjata FAT u fiha konfigurazzjoni waħda .bit filefid-direttorju tal-għeruq.
4. Qabbad il-provvista ta 'enerġija esterna ma' ċentru pożittiv, 2.1mminternal plug coax dijametru biex tipprovdi s-sors ta 'enerġija meħtieġa 5V, 4A jew akbar.
5. Ladarba l-provvista tal-enerġija tkun konnessa, l-LED ta 'enerġija tajba (LD19) għandu jindika li l-provvisti kollha qed joperaw b'mod normali.
6. Jekk tuża Adept System għall-ipprogrammar, waqqaf il-bord Anvyl u inizjalizza s-softwer skont id-dokumentazzjoni Adept.
7. Segwi l-istruzzjonijiet speċifiċi tal-ipprogrammar ipprovduti minn Digilent jew Xilinx biex tipprogramma l-FPGA billi tuża JTAG, USB, jew metodi ROM.
8. Irreferi għad-dokumentazzjoni u r-riżorsi addizzjonali disponibbli fuq id-Digilent websit għal aktar informazzjoni dwar l-użu tal-karatteristiċi tal-bord u l-kompatibilità mal-bordijiet add-on.

Fuqview

Il-pjattaforma ta 'żvilupp Anvyl FPGA hija pjattaforma ta' żvilupp ta 'ċirkwit diġitali kompluta, lesta għall-użu bbażata fuq grad ta' veloċità -3 Xilinx Spartan-6 LX45 FPGA. L-FPGA kbir, flimkien mal-Ethernet 100-mbps, Video HDMI, memorja DDR128 2MB, 4.3″ LED backlit LCD touchscreen, 128×32 pixel display OLED, 630 tie-point breadboard, kontrolluri USB HID multipli, u codec awdjo I2S, jagħmel l-Anvyl pjattaforma ideali għal stazzjon tat-tagħlim FPGA kapaċi jappoġġa disinji ta 'proċessuri inkorporati bbażati fuq MicroBlaze ta' Xilinx. L-Anvyl huwa kompatibbli mal-għodod kollha Xilinx CAD, inklużi ChipScope, EDK, u l-ISE b'xejn. WebPACK™, sabiex id-disinji jkunu jistgħu jitlestew mingħajr ebda spiża żejda. Id-dimensjonijiet tal-bord huma 27.5cm x 21cm.

L-Spartan-6 LX45 huwa ottimizzat għal loġika ta' prestazzjoni għolja u joffri:

• 6,822 slices, kull wieħed fih erba' LUTs input u tmien flip-flops
• 2.1Mbits ta 'RAM ta' blokk veloċi
• erba 'madum tal-arloġġ (tmien DCMs & erba' PLLs)
• 58 flieli DSP
• 500MHz + veloċitajiet tal-arloġġ

Kollezzjoni komprensiva ta 'IP ta' appoġġ ta 'bord u disinji ta' referenza, u kollezzjoni kbira ta 'bordijiet add-on huma disponibbli fuq id-Digilent websit. Ara l-paġna Anvyl fuq www.digilentinc.com għal aktar informazzjoni.

Il-karatteristiċi jinkludu:

• Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
• 128MB DDR2 SDRAM
• 2MB SRAM
• 16MB QSPI FLASH għall-konfigurazzjoni u l-ħażna tad-dejta
• 10/100 Ethernet PHY
• Ħruġ tal-Vidjo HDMI
• Port VGA 12-bit
• Skrin LCD retroilluminat LED b'format wiesa '4.3″ b'kulur ħaj
• 128 × 32 pixel 0.9” WiseChip/Univision UG-23832HSWEG04 panel tal-wiri grafiku OLED
• tliet displays LED b'żewġ ċifri ta 'Seba' Segmenti
• Codec awdjo I2S b'line-in, line-out, mic, u headphone
• Oxxillatur tal-kristall 100MHz
• portijiet USB2 abbord għall-ipprogrammar u tagħmir USB-HID (għall-maws/tastiera)
• Digilent USB-JTAG ċirkwiti b'funzjonalità USB-UART
• tastiera b'16-il ċavetta ttikkettjata (0-F)
• GPIO: 14-il LED (10 ħomor, 2 isfar, 2 ħodor), 8 swiċċijiet slide, 8 swiċċijiet DIP f'2 gruppi u 4 buttuni.
• breadboard b'10 I/O Diġitali
• 32 I/O's diretti għal konnettur ta' espansjoni ta' 40 pin (I/O huma kondiviżi mal-portijiet Pmod)
• seba 'portijiet Pmod 12-pin b'total ta' 56 I/O
• vapuri bi provvista ta 'enerġija ta' 20W u kejbil USB

Konfigurazzjoni FPGA

Wara li jinxtegħel, l-FPGA fuq il-bord Anvyl għandu jiġi kkonfigurat (jew ipprogrammat) qabel ma jkun jista 'jwettaq kwalunkwe funzjoni. L-FPGA jista 'jiġi kkonfigurat fi tliet modi: PC jista' juża d-Digilent USB-JTAG ċirkwiti (port J12, ittikkettat "PROG") biex tipprogramma l-FPGA kull meta l-enerġija tkun mixgħula, konfigurazzjoni file maħżuna fl-SPI Flash ROM abbord tista 'tiġi trasferita awtomatikament lill-FPGA meta tixgħel, jew ipprogrammar file jistgħu jiġu trasferiti minn USB memory stick għall-USB HID port ittikkettat "Host" (J14).
Jumper tal-modalità abbord (JP2) jagħżel bejn JTAG/Modi ta 'programmazzjoni USB u ROM. Jekk JP2 ma jkunx mgħobbi, l-FPGA awtomatikament tikkonfigura ruħha mir-ROM. Jekk JP2 jitgħabba, l-FPGA se jibqa' inattiv wara li jinxtegħel sakemm jiġi kkonfigurat mill-JTAG jew Port tal-ipprogrammar tas-serje (USB memory stick).
Kemm Digilent kif ukoll Xilinx iqassmu liberament softwer li jista 'jintuża biex jipprogramma l-FPGA u l-SPI ROM. Programmazzjoni files huma maħżuna fi ħdan l-FPGA f'ċelloli tal-memorja bbażati fuq SRAM. Din id-dejta tiddefinixxi l-funzjonijiet loġiċi u l-konnessjonijiet taċ-ċirkwit tal-FPGA, u tibqa 'valida sakemm titħassar billi titneħħa l-enerġija, tiġi affermata l-input PROG_B, jew sakemm tinkiteb mill-ġdid b'konfigurazzjoni ġdida. file.
Konfigurazzjoni FPGA files trasferiti permezz tal-JTAG port u minn USB stick uża l-.bit file tip, u l-ipprogrammar SPI files tuża l-.mcs file tip. L-ISE ta' Xilinx WebPakkett u softwer EDK jistgħu joħolqu .bit files minn VHDL, Verilog, jew sors ibbażat fuq skematika files (EDK jintuża għal disinji bbażati fuq il-proċessur integrat MicroBlaze™). Darba .bit file inħoloq, l-FPGA tal-Anvyl jista 'jiġi pprogrammat magħha fuq il-USB-JTAG ċirkwiti (port J12) li juża jew is-softwer Adept ta’ Digilent jew is-softwer iMPACT ta’ Xilinx. Biex tiġġenera .mcs file minn .bit file, uża l-PROM File Għodda ġeneratur fi ħdan is-softwer iMPACT ta' Xilinx. Il-.mcs file imbagħad jista 'jiġi pprogrammat għall-SPI Flash bl-użu ta' iMPACT.

L-FPGA jista 'jiġi pprogrammat ukoll minn stick tal-memorja ifformattjat FAT imwaħħal mal-port USB-HID HOST (J14) jekk il-stick ikun fih konfigurazzjoni waħda .bit file fid-direttorju tal-għeruq, JP2 huwa mgħobbi, u l-qawwa tal-bord hija ċiklata. L-FPGA awtomatikament tirrifjuta kwalunkwe .bit files li mhumiex mibnija għall-FPGA xierqa.

Provvisti tal-Enerġija

Il-bord Anvyl jeħtieġ sors ta 'enerġija estern ta' 5V, 4A jew akbar b'plagg coax ta 'ċentru pożittiv, dijametru intern ta' 2.1mm (provvista xierqa hija pprovduta bħala parti mill-kit Anvyl). VoltagĊirkwiti regolaturi minn Analog Devices joħolqu l-provvisti meħtieġa ta '3.3V, 1.8V u 1.2V mill-provvista prinċipali ta' 5V. LED ta 'enerġija tajba (LD19), immexxi mill-fili JEW tal-outputs kollha ta' enerġija tajba fuq il-provvisti, jindika li l-provvisti kollha qed joperaw b'mod normali. L-apparati li ġejjin huma preżenti fuq kull ferrovija:

• 5V: konnetturi USB-HID, kontrollur tat-touchscreen TFT, HDMI, u konnettur ta 'espansjoni
• 3.3V: SRAM, Ethernet PHY I/O, kontrolluri USB-HID, FPGA I/O, oxxillaturi, SPI Flash, Codec awdjo, display TFT, wiri OLED, GPIO, Pmods, u konnettur ta 'espansjoni
• 1.8V: DDR2, USB-JTAG/Kontrollur USB-UART, FPGA I/O, u GPIO
• 1.2V: qalba FPGA u qalba Ethernet PHY

Sistema Adept
Adept għandu interface ta 'konfigurazzjoni simplifikata. Biex tipprogramma l-bord Anvyl billi tuża Adept, l-ewwel waqqaf il-bord u inizjalizza s-softwer:

• Ipplaggja u waħħal il-provvista tal-enerġija
• Ipplaggja l-kejbil USB mal-PC u mal-port USB PROG fuq il-bord
• ibda s-softwer Adept
• Ixgħel l-iswiċċ tal-enerġija Anvyl
• stenna li l-FPGA tiġi rikonoxxuta

Uża l-funzjoni tal-browse biex tassoċja l-.bit mixtieq file mal-FPGA, u kklikkja fuq il-buttuna tal-Programm. Il-konfigurazzjoni file se jintbagħat lill-FPGA, u kaxxa ta 'djalogu tindika jekk l-ipprogrammar kienx ta' suċċess. Il-konfigurazzjoni "magħmula" LED se tixgħel wara li l-FPGA tkun ġiet ikkonfigurata b'suċċess. Qabel ma tibda s-sekwenza ta 'programmazzjoni, Adept jiżgura li kwalunkwe konfigurazzjoni magħżula files fihom il-kodiċi tal-ID FPGA korrett - dan jipprevjeni .bit mhux korrett files milli jintbagħtu lill-FPGA. Minbarra l-bar tan-navigazzjoni u l-buttuni tal-ibbrawżjar u l-programm, l-interface tal-konfigurazzjoni tipprovdi buttuna Initialize Chain, tieqa tal-console, u status bar. Il-buttuna Initialize Chain hija utli jekk il-komunikazzjonijiet USB mal-bord ikunu ġew interrotti. It-tieqa tal-console turi l-istatus attwali, u l-istrixxa tal-istatus turi progress f'ħin reali meta tniżżel konfigurazzjoni file.

Memorja DDR2
Ċippa waħda tal-memorja DDR1 2Gbit hija misjuqa mill-blokk tal-kontrollur tal-memorja fl-Spartan-6 FGPA. L-apparat DDR2, MT47H64M16HR-25E jew ekwivalenti, jipprovdi xarabank 16-bit u postijiet 64M. Il-bord Anvyl ġie ttestjat għall-operat DDR2 b'rata ta 'dejta sa 800MHz. L-interface DDR2 issegwi l-linji gwida dwar il-pin-out u r-rotta speċifikati fil-Gwida għall-Utent tal-Ġeneratur tal-Interface tal-Memorja (MIG) Xilinx. L-interface jappoġġja s-sinjalar SSTL18, u l-indirizz, id-dejta, l-arloġġi u s-sinjali ta 'kontroll kollha huma mqabbla b'dewmien u kkontrollati bl-impedenza. Żewġ pari ta 'sinjali ta' arloġġi DDR2 imqabbla sew huma pprovduti sabiex id-DDR tkun tista 'tiġi misjuqa b'arloġġi ta' skew baxx mill-FPGA.

Memorja Flash
Il-bord Anvyl juża apparat tal-memorja flash tas-serje 128Mbit Numonyx N25Q128 (organizzat bħala 16Mbit minn 8) għal ħażna mhux volatili tal-konfigurazzjoni FPGA files. L-SPI Flash jista 'jiġi pprogrammat b'.mcs file bl-użu tas-softwer iMPACT. Konfigurazzjoni FPGA file teħtieġ inqas minn 12Mbits, u tħalli 116Mbits disponibbli għad-dejta tal-utent. Id-dejta tista’ tiġi trasferita lejn u minn PC lejn/minn l-apparat tal-flash permezz ta’ applikazzjonijiet tal-utent, jew permezz ta’ faċilitajiet mibnija fil-iMPACT PROM file softwer tal-ġenerazzjoni. Disinji tal-utent ipprogrammati fl-FPGA jistgħu wkoll jittrasferixxu data lejn u mill-flash.
Programm ta 'test/dimostrazzjoni tal-bord huwa mgħobbi fl-SPI Flash waqt il-manifattura.

Ethernet PHY
Il-bord Anvyl jinkludi SMSC 10/100 mbps PHY (LAN8720A-CP-TR) imqabbad ma 'konnettur Halo HFJ11-2450E RJ-45. Il-PHY huwa konness mal-FPGA billi juża konfigurazzjoni RMII. Huwa kkonfigurat biex jibda fil-modalità "Kull Kapaċi, b'Negozjar Awtomatiku Ippermettiet" meta jinxtegħel. Id-data sheet għall-SMSC PHY hija disponibbli mill-SMSC websit.

Ħruġ HDMI
Il-bord Anvyl fih port wieħed tal-output HDMI bla buffer. Il-port unbuffered juża konnettur HDMI tat-tip A. Peress li s-sistemi HDMI u DVI jużaw l-istess standard ta 'sinjalazzjoni TMDS, adapter sempliċi (disponibbli fil-biċċa l-kbira tal-ħwienet tal-elettronika) jista' jintuża biex isuq konnettur DVI mill-port tal-ħruġ HDMI. Il-konnettur HDMI ma jinkludix sinjali VGA, għalhekk wirjiet analogi ma jistgħux jiġu misjuqa.
Il-konnetturi HDMI ta '19-il pin jinkludu erba' kanali tad-dejta differenzjali, ħames konnessjonijiet GND, xarabank tal-Kontroll tal-Electronics tal-Konsumatur (CEC) b'wajer wieħed, xarabank Display Data Channel (DDC) b'żewġ wajers li huwa essenzjalment xarabank I2C, Hot Plug Detect. (HPD), sinjal 5V li kapaċi jwassal sa 50mA, u pin wieħed riservat (RES). Minn dawn, il-kanali tad-dejta differenzjali, I2C bus, u CEC huma konnessi mal-FPGA.

VGA
L-Anvyl jipprovdi interface VGA 12bit li jippermetti sa 4096 kulur murija fuq Monitor VGA standard. Il-ħames sinjali VGA standard Aħmar, Aħdar, Blu, Sinkronizzazzjoni Orizzontali (HS), u Sinkronizzazzjoni Vertikali (VS) huma mgħoddija direttament mill-FPGA għall-konnettur VGA. Hemm erba 'sinjali mgħoddija mill-FPGA għal kull wieħed mis-sinjali standard tal-kulur VGA li jirriżultaw f'sistema tal-vidjo li tista' tipproduċi 4,096 kulur. Kull wieħed minn dawn is-sinjali għandu reżistenza tas-serje li meta kkombinat fiċ-ċirkwit, jiffurmaw diviżur bir-reżistenza tat-terminazzjoni ta '75-ohm tal-wiri VGA. Dawn iċ-ċirkwiti sempliċi jiżguraw li s-sinjali tal-vidjo ma jistgħux jaqbżu l-volum massimu speċifikat mill-VGAtage, u jirriżultaw f'sinjali tal-kulur li huma jew kompletament mixgħula (.7V), kompletament mitfija (0V) jew x'imkien bejniethom.

Figura 2. Interface VGA.

 

Figura 3. Konnettur HD DB-15, mudell ta 'toqba tal-PCB, assenjazzjonijiet tal-brilli, u mapping tas-sinjal tal-kulur.

Użu ta 'wirjiet VGA bbażati fuq CRT ampRaġġi ta 'elettroni li jiċċaqilqu modulati bil-lititudni (jew raġġi katodiċi) biex juru informazzjoni fuq skrin miksi bil-fosfru. Il-wirjiet LCD jużaw firxa ta 'swiċċijiet li jistgħu jimponu voltage tul ammont żgħir ta 'kristall likwidu, u b'hekk tinbidel il-permessività tad-dawl permezz tal-kristall fuq bażi pixel b'pixel. Għalkemm id-deskrizzjoni li ġejja hija limitata għal wirjiet tas-CRT, il-wirjiet LCD evolvew biex jużaw l-istess ħinijiet tas-sinjali bħall-wirjiet tas-CRT (għalhekk id-diskussjoni "sinjali" hawn taħt tappartjeni kemm għal CRTs kif ukoll LCDs). Id-displejs tas-CRT bil-kulur jużaw tliet raġġi ta 'elettroni (wieħed għall-aħmar, wieħed għall-blu, u wieħed għall-aħdar) biex isaħħaħ il-fosfru li jiksi n-naħa ta' ġewwa tat-tarf tal-wiri ta 'tubu tar-raġġi katodiċi (ara Fig. 1). Ir-raġġi ta 'l-elettroni joħorġu minn "kanuni ta' l-elettroni", li huma katodi msaħħna b'ponta fin imqiegħda qrib pjanċa annulari ċċarġjata b'mod pożittiv imsejħa "grilja". Il-forza elettrostatika imposta mill-grilja tiġbed raġġi ta 'elettroni enerġizzati mill-katodi, u dawk ir-raġġi huma mitmugħa mill-kurrent li jgħaddi fil-katodi. Dawn ir-raġġi tal-partiċelli huma inizjalment aċċellerati lejn il-grilja, iżda dalwaqt jaqgħu taħt l-influwenza tal-forza elettrostatika ħafna akbar li tirriżulta mill-wiċċ kollu tal-wiri miksi bil-fosfru tas-CRT li jiġi ċċarġjat għal 20kV (jew aktar). Ir-raġġi huma ffukati għal raġġ fin hekk kif jgħaddu miċ-ċentru tal-grilji, u mbagħad jaċċelleraw biex ikollhom impatt fuq il-wiċċ tal-wiri miksi bil-fosfru. Il-wiċċ tal-fosfru jiddi b'mod qawwi fil-punt tal-impatt, u jkompli jiddi għal diversi mijiet ta 'mikrosekondi wara li r-raġġ jitneħħa. Iktar ma jkun kbir il-kurrent imdaħħal fil-katodu, iktar ikun qawwi l-fosfru jiddi.

Bejn il-gradilja u l-wiċċ tal-wiri, ir-raġġ tal-elettroni jgħaddi mill-għonq tas-CRT fejn żewġ kolji tal-wajer jipproduċu kampi elettromanjetiċi ortogonali. Minħabba li r-raġġi katodi huma komposti minn partiċelli ċċarġjati
(elettroni), jistgħu jiġu devjati minn dawn il-kampi manjetiċi. Il-forom tal-mewġ tal-kurrent jgħaddu mill-coils biex jipproduċu kampi manjetiċi li jinteraġixxu mar-raġġi katodiċi u jġiegħluhom jaqsmu l-wiċċ tal-wiri f'mudell "raster", orizzontalment mix-xellug għal-lemin u vertikalment minn fuq għal isfel. Hekk kif ir-raġġ tal-katodu jiċċaqlaq fuq il-wiċċ tal-wiri, il-kurrent mibgħut lill-kanuni tal-elettroni jista 'jiżdied jew jitnaqqas biex ibiddel il-luminożità tal-wirja fil-punt tal-impatt tar-raġġi tal-katodu.

Żmien tas-Sistema VGA
Il-ħinijiet tas-sinjali VGA huma speċifikati, ippubblikati, bid-drittijiet tal-awtur u mibjugħa mill-organizzazzjoni VESA (www.vesa.org). L-informazzjoni li ġejja dwar il-ħin tas-sistema VGA hija pprovduta bħala example ta 'kif monitor VGA jista' jiġi misjuq b'riżoluzzjoni ta '640 × 480. Għal informazzjoni aktar preċiża, jew għal informazzjoni dwar frekwenzi VGA oħra, irreferi għad-dokumentazzjoni disponibbli fil-VESA websit.
L-informazzjoni tintwera biss meta r-raġġ ikun miexi "quddiem" (xellug għal-lemin u minn fuq għal isfel), u mhux waqt il-ħin li r-raġġ jiġi reset lura lejn ix-xellug jew ix-xifer ta 'fuq tal-wiri. Ħafna mill-ħin tal-wiri potenzjali għalhekk jintilef f'perjodi ta '"blanking" meta r-raġġ jiġi reset u stabbilizzat biex jibda pass ġdid tal-wiri orizzontali jew vertikali. Id-daqs tar-raġġi, il-frekwenza li biha r-raġġ jista 'jiġi ntraċċat madwar il-wiri, u l-frekwenza li biha r-raġġ tal-elettroni jista' jiġi modulat jiddeterminaw ir-riżoluzzjoni tal-wiri. Wirjiet VGA moderni jistgħu jakkomodaw riżoluzzjonijiet differenti, u ċirkwit ta 'kontrollur VGA jiddetta r-riżoluzzjoni billi jipproduċi sinjali ta' ħin biex jikkontrollaw il-mudelli tar-raster. Il-kontrollur għandu jipproduċi impulsi sinkronizzanti f'3.3V (jew 5V) biex jistabbilixxi l-frekwenza li fiha l-kurrent jgħaddi mill-koljaturi tad-deflessjoni, u għandu jiżgura li d-dejta tal-vidjo tiġi applikata għall-kanuni tal-elettroni fil-ħin korrett. Il-wirjiet tal-vidjow raster jiddefinixxu numru ta’ “ringieli” li jikkorrispondu man-numru ta’ passaġġi orizzontali li jagħmel il-katodu fuq iż-żona tal-wiri, u numru ta’ “kolonni” li jikkorrispondu għal żona fuq kull ringiela li hija assenjata għal “element tal-istampa” wieħed. jew pixel. Il-wirjiet tipiċi jużaw minn 240 sa 1200 ringiela u minn 320 sa 1600 kolonna. Id-daqs ġenerali ta 'display u n-numru ta' ringieli u kolonni jiddeterminaw id-daqs ta 'kull pixel.

Id-dejta tal-vidjo tipikament tiġi minn memorja ta 'aġġornament tal-vidjo, b'byte wieħed jew aktar assenjati għal kull post tal-pixel (l-Anvyl juża erba' bits għal kull pixel). Il-kontrollur għandu indiċi fil-memorja tal-vidjo hekk kif ir-raġġi jimxu fuq il-wiri, u jirkupra u japplika d-dejta tal-vidjo għall-wirja preċiżament fil-ħin li r-raġġ tal-elettroni qed jiċċaqlaq fuq pixel partikolari.

Ċirkwit ta 'kontrollur VGA għandu jiġġenera s-sinjali tal-ħinijiet HS u VS u jikkoordina l-kunsinna ta' data tal-vidjow ibbażata fuq l-arloġġ tal-pixel. L-arloġġ tal-pixel jiddefinixxi l-ħin disponibbli biex jintwera pixel wieħed ta 'informazzjoni. Is-sinjal VS jiddefinixxi l-frekwenza ta '"aġġornament" tal-wiri, jew il-frekwenza li biha l-informazzjoni kollha fuq il-wiri hija mfassla mill-ġdid. Il-frekwenza minima ta 'aġġornament hija funzjoni tal-intensità tar-raġġ tal-fosfru u l-elettroni tal-wirja, bi frekwenzi prattiċi ta' aġġornament li jaqgħu fil-medda ta '50Hz sa 120Hz. In-numru ta' linji li għandhom jintwerew fi frekwenza ta' aġġornament partikolari jiddefinixxi l-frekwenza orizzontali ta' "ritraċċar". Għal wirja ta '640 pixel b'480 ringiela bl-użu ta' arloġġ tal-pixel ta '25MHz u aġġornament ta' 60 +/-1Hz, il-ħinijiet tas-sinjali murija fit-tabella hawn taħt jistgħu jiġu derivati. Il-ħinijiet għall-wisa 'tal-polz tas-sinkronizzazzjoni u l-intervalli tal-porch ta' quddiem u ta 'wara (l-intervalli tal-porch huma l-ħinijiet tal-polz ta' qabel u wara s-sinkronizzazzjoni li matulhom l-informazzjoni ma tistax tintwera) huma bbażati fuq osservazzjonijiet meħuda minn wirjiet VGA attwali.
Ċirkwit ta 'kontrollur VGA jiddekodifika l-output ta' counter ta 'sinkronizzazzjoni orizzontali misjuqa mill-arloġġ tal-pixel biex jiġġenera ħinijiet tas-sinjali HS. Dan il-counter jista 'jintuża biex jillokalizza kwalunkwe post ta' pixel fuq ringiela partikolari.

Bl-istess mod, l-output ta 'counter sinkronizzat vertikali li jiżdied ma' kull polz HS jista 'jintuża biex jiġġenera ħinijiet tas-sinjali VS, u dan il-counter jista' jintuża biex jillokalizza kwalunkwe ringiela partikolari. Dawn iż-żewġ counters li jaħdmu kontinwament jistgħu jintużaw biex jiffurmaw indirizz f'RAM tal-vidjo. L-ebda relazzjoni ta 'żmien bejn il-bidu tal-polz HS u l-bidu tal-polz VS hija speċifikata, sabiex id-disinjatur jista' jirranġa l-counters biex jifformaw faċilment indirizzi RAM tal-vidjow, jew biex jimminimizzaw il-loġika tad-dekodifikazzjoni għall-ġenerazzjoni tal-polz tas-sinkronizzazzjoni.

Awdjo (I2S)
Il-bord Anvyl jinkludi codec tal-awdjo Analog Devices SSM2603CPZ (IC5) b'erba 'jacks tal-awdjo ta' 1/8″ għal line-out (J7), headphone-out (J6), line-in (J9), u mikrofonu-in (J8) .
Data awdjo sampling sa 24 bit u 96KHz huwa appoġġjat, u l-awdjo in (rekord) u awdjo out (daqq) samprati tal-ling jistgħu jiġu stabbiliti b'mod indipendenti. Il-jack tal-mikrofonu huwa mono, u l-jacks l-oħra kollha huma stereo. Il-jack tal-headphone huwa mmexxi mill-intern tal-codec tal-awdjo amplifier. Id-datasheet għall-codec awdjo SSM2603CPZ hija disponibbli mill-Apparat Analog websit.

Display TFT touchscreen
Fuq l-Anvyl jintuża skrin LCD backlit LED b'format wiesa '4.3″. L-iskrin għandu wirja ta 'riżoluzzjoni indiġena ta' 480 × 272 b'fond ta 'kulur ta' 24 bit għal kull pixel. Touchscreen reżistenti b'erba 'wajers b'kisja antiglare tkopri ż-żona kollha tal-wiri attiva. L-iskrin LCD u t-touchscreen jistgħu jintużaw b'mod indipendenti. Qari tal-mess huwa aktar storbjuż meta l-LCD ikun mixgħul, iżda tista 'tiffiltra l-istorbju u xorta tikseb s veloċiamprata le. Jekk teħtieġ preċiżjoni massima u sample rati, għandek itfi l-LCD waqt touchscreen samplipp.
Biex turi immaġni, l-LCD jeħtieġ li jitmexxa kontinwament b'dejta f'waqtha. Din id-dejta tikkonsisti fil-linji u l-perjodi ta 'blanking li jiffurmaw frames tal-vidjo. Kull qafas jikkonsisti minn 272 linja attiva u diversi linji vertikali ta 'blanking. Kull linja tikkonsisti f'480 perijodu ta' pixel attiv u diversi perjodi ta' blanking orizzontali.
Għal informazzjoni addizzjonali dwar l-użu tat-TFT Display, irreferi għall-manwal ta’ referenza Vmod-TFT. L-Anvyl u l-Vmod-TFT jużaw l-istess ħardwer tal-wiri u jeħtieġu l-istess sinjali ta 'kontroll. Disinji ta' referenza li jużaw il-wiri TFT touchscreen Anvyl jistgħu jinstabu fuq il-paġna tal-prodott Anvyl.

OLED
Fuq l-Anvyl jintuża Inteltronic/Wisechip UG-2832HSWEG04 OLED Display. Dan jipprovdi wirja monokroma b'matriċi passiva ta' 128 × 32 pixel. Id-daqs tal-wiri huwa 30mm x 11.5mm x 1.45mm. Interfaċċja SPI tintuża biex tikkonfigura l-wiri, kif ukoll biex tibgħat id-dejta tal-bitmap lill-apparat. L-Anvyl OLED juri l-aħħar immaġni mpinġija fuq l-iskrin sakemm tintefa 'jew immaġni ġdida tinġibed fuq il-wiri. L-aġġornament u l-aġġornament huma ttrattati internament.
L-Anvyl fih l-istess ċirkwit OLED bħall-PmodOLED, bl-eċċezzjoni li CS# jinġibed baxx, li jippermetti l-wiri awtomatikament. Għal informazzjoni addizzjonali dwar is-sewqan tal-Anvyl OLED, irreferi għall-manwal ta 'referenza PmodOLED. Disinji ta 'referenza li jużaw il-wiri Anvyl OLED jistgħu jinstabu fuq il-paġna tal-prodott Anvyl.

Pont USB-UART (Port Serjali)
L-Anvyl jinkludi pont FTDI FT2232HQ USB-UART biex jippermetti applikazzjonijiet tal-PC jikkomunikaw mal-bord bl-użu ta 'kmandi standard tal-port COM tal-Windows. Is-sewwieqa tal-port USB-COM b'xejn, disponibbli minn www.ftdichip.com taħt l-intestatura "Virtual Com Port" jew VCP, jikkonvertu pakketti USB għal data tal-port tas-serje/UART. Id-dejta tal-port tas-serje tiġi skambjata mal-FPGA bl-użu ta 'port tas-serje b'żewġ wajers (TXD/RXD) u kontroll tal-fluss tas-softwer (XON/XOFF). Wara li s-sewwieqa jkunu installati, il-kmandi I/O mill-PC diretti lejn il-port COM se jipproduċu traffiku tad-dejta tas-serje fuq il-pinnijiet FPGA T19 u T20.

L-FT2232HQ, imwaħħal mal-port J12, jintuża wkoll bħala l-kontrollur għad-Digilent USB-JTAG ċirkwiti, iżda dawn iż-żewġ funzjonijiet iġibu ruħhom kompletament indipendenti minn xulxin. Il-programmaturi interessati li jużaw il-funzjonalità UART tal-FT2232 fid-disinn tagħhom m'għandhomx għalfejn joqogħdu jinkwetaw dwar il-JTAG ċirkwiti li jinterferixxu mad-data tagħhom, u viċi versa.

Ospitanti USB HID
Żewġ mikrokontrolluri Microchip PIC24FJ128GB106 jipprovdu lill-Anvyl b'kapaċità host USB HID. Firmware fil-mikrokontrolluri jista 'jsuq maws jew tastiera mehmuża mal-konnetturi USB tat-tip A f'J13 u

J14 ittikkettat
"HID" u "HOST". Il-hubs mhumiex appoġġjati, għalhekk maws wieħed jew tastiera waħda biss jistgħu jintużaw f'kull port.

Figura 9. Interface USB HID.

Il-PIC24 “HOST” imexxi erba’ sinjali fl-FPGA – tnejn huma ddedikati bħala port tat-tastiera/maws li jsegwu l-protokoll PS/2, u tnejn huma konnessi mal-port ta’ programmazzjoni tas-serje b’żewġ wajers tal-FPGA, sabiex l-FPGA tkun tista’ tiġi pprogrammata minn file maħżuna fuq stick tal-memorja USB. Biex tipprogramma l-FPGA, waħħal stick tal-memorja ifformattjat FAT li jkun fih programmazzjoni waħda .bit file fid-direttorju tal-għeruq, tagħbija JP2, u l-qawwa tal-bord taċ-ċiklu. Dan se jikkawża li l-proċessur PIC jipprogramma l-FPGA, u kwalunkwe bit mhux korrett files awtomatikament jiġu miċħuda. Innota li l-PIC24 jaqra l-mod, init, u pinnijiet magħmula tal-FPGA, u jista 'jsuq il-pin PROG bħala parti mis-sekwenza tal-ipprogrammar.

Kontrollur HID
Biex taċċessa kontrollur host USB, disinji EDK jistgħu jużaw il-qalba standard PS/2 (disinji mhux EDK jistgħu jużaw magna tal-istat sempliċi).

Ġrieden u tastieri li jużaw il-protokoll PS/2 jużaw xarabank tas-serje b'żewġ wajers (arloġġ u data) biex jikkomunikaw ma' apparat ospitanti. It-tnejn jużaw kliem ta '1-il bit li jinkludu bidu, waqfien u bit ta' parità fard, iżda l-pakketti tad-dejta huma organizzati b'mod differenti, u l-interface tat-tastiera tippermetti trasferimenti ta 'dejta bi-direzzjonali (għalhekk l-apparat ospitanti jista' jdawwal LEDs tal-istat fuq it-tastiera). Il-ħinijiet tal-karozzi tal-linja huma murija fil-figura. L-arloġġ u s-sinjali tad-dejta huma misjuqa biss meta jseħħu trasferimenti tad-dejta, u inkella jinżammu fl-istat idle fil-loġika '11'. Il-ħinijiet jiddefinixxu r-rekwiżiti tas-sinjal għal komunikazzjonijiet minn mouse-to-host u komunikazzjoni bi-direzzjonali tat-tastiera. Ċirkwit tal-interface PS/1 jista 'jiġi implimentat fl-FPGA biex jinħoloq interface tat-tastiera jew tal-maws.

Tastiera
It-tastiera tuża sewwieqa ta 'kollettur miftuħ sabiex it-tastiera, jew apparat ospitanti mehmuż, jista' jsuq ix-xarabank b'żewġ wajers (jekk l-apparat ospitanti mhux se jibgħat data lit-tastiera, allura l-ospitant jista 'juża portijiet ta' input biss).
It-tastieri tal-istil PS/2 jużaw kodiċijiet tal-iskanjar biex jikkomunikaw id-dejta tal-istampa taċ-ċavetta. Kull ċavetta hija assenjata kodiċi li jintbagħat kull meta ċ-ċavetta tiġi ppressata. Jekk iċ-ċavetta tinżamm 'l isfel, il-kodiċi tal-iskannjar jintbagħat ripetutament madwar darba kull 100ms. Meta ċavetta tiġi rilaxxata, jintbagħat kodiċi F0 (binarju "11110000") ta 'key-up, segwit mill-kodiċi tal-iskan taċ-ċavetta rilaxxata. Jekk ċavetta tista' tinbidel biex tipproduċi karattru ġdid (bħal ittra kapitali), allura jintbagħat karattru shift flimkien mal-kodiċi tal-iskannjar, u l-host irid jiddetermina liema karattru ASCII juża. Xi ċwievet, imsejħa ċwievet estiżi, jibagħtu E0 (binarju "11100000") qabel il-kodiċi tal-iskannjar (u jistgħu jibagħtu aktar minn kodiċi tal-iskanjar wieħed). Meta ċavetta estiża tiġi rilaxxata, jintbagħat kodiċi ta 'key-up E0 F0, segwit mill-kodiċi tal-iskannjar. Scan codes għall-biċċa l-kbira taċ-ċwievet huma murija fil-figura. Apparat ospitanti jista 'wkoll jibgħat data lit-tastiera. Hawn taħt hawn lista qasira ta' xi kmandi komuni li host jista' jibgħat.

• ED: Issettja l-LEDs Num Lock, Caps Lock, u Scroll Lock. It-tastiera tirritorna FA wara li tirċievi ED, imbagħad l-ospitant jibgħat byte biex jissettja l-istatus tal-LED: bit 0 settijiet Scroll Lock, bit 1 settijiet Num Lock, u bit 2 settijiet Caps lock. Bits 3 sa 7 huma injorati.
• EE: Eku (test). It-tastiera tirritorna EE wara li tirċievi EE.
• F3: Issettja r-rata tar-repetizzjoni tal-kodiċi tal-iskannjar. It-tastiera tirritorna F3 malli tirċievi FA, imbagħad l-ospitant jibgħat it-tieni byte biex jistabbilixxi r-rata ta 'repetizzjoni.
• FE: Ibgħat mill-ġdid. FE jidderieġi t-tastiera biex terġa' tibgħat il-kodiċi tal-iskannjar l-aktar reċenti.
• FF: Irrisettja. Irrisettja t-tastiera.

It-tastiera tista 'tibgħat dejta lill-host biss meta kemm id-dejta kif ukoll il-linji tal-arloġġ ikunu għoljin (jew idle). Peress li l-host huwa l-kaptan tax-xarabank, it-tastiera trid tiċċekkja biex tara jekk l-ospitant hux qed jibgħat data qabel issuq ix-xarabank. Biex tiffaċilita dan, il-linja tal-arloġġ tintuża bħala sinjal "ċar biex tibgħat". Jekk l-ospitant jiġbed il-linja tal-arloġġ baxx, it-tastiera m'għandhiex tibgħat l-ebda data sakemm l-arloġġ jiġi rilaxxat. It-tastiera tibgħat dejta lill-host fi kliem ta '11-il bit li jkun fihom '0' start bit, segwit minn 8-bits ta' kodiċi tal-iskannjar (LSB l-ewwel), segwit minn bit parity fard u mitmum b''1' stop bit. It-tastiera tiġġenera 11-il transizzjoni tal-arloġġ (f'20 sa 30KHz) meta tintbagħat id-dejta, u d-dejta tkun valida fuq ix-xifer li jaqa' tal-arloġġ.

Mhux il-manifatturi kollha tat-tastiera jaderixxu strettament mal-ispeċifikazzjonijiet PS/2; xi tastieri jistgħu ma jipproduċux is-sinjalar xieraq voltages jew uża l-protokolli ta' komunikazzjoni standard. Il-kompatibbiltà mal-USB host tista 'tvarja bejn tastieri differenti. 1

Scan codes għall-biċċa l-kbira taċ-ċwievet PS/2 huma murija fil-figura hawn taħt.

Ġurdien
Il-maws joħroġ arloġġ u sinjal tad-data meta jiġi mċaqlaq, inkella, dawn is-sinjali jibqgħu fil-loġika '1'. Kull darba li l-maws jiġi mċaqlaq, tliet kelmiet ta’ 11-il bit jintbagħtu mill-maws għall-apparat li jospita. Kull waħda mill-kliem ta' 11-il bit fiha '0' start bit, segwit minn 8 bits ta' data (LSB l-ewwel), segwit minn bit parity fard, u tterminat b''1' stop bit. Għalhekk, kull trażmissjoni tad-dejta fiha 33 bit, fejn il-bits 0, 11, u 22 huma '0' start bits, u bits 11, 21, u 33 huma '1' stop bits. It-tliet oqsma tad-dejta ta '8-bit fihom dejta ta' moviment kif muri fil-figura ta 'hawn fuq. Id-dejta hija valida fit-tarf li jaqa 'tal-arloġġ, u l-perjodu tal-arloġġ huwa 20 sa 30KHz.
Il-maws jassumi sistema ta' koordinati relattiva fejn iċ-ċaqliq tal-maws lejn il-lemin jiġġenera numru pożittiv fil-qasam X, u li jiċċaqlaq lejn ix-xellug jiġġenera numru negattiv. Bl-istess mod, iċ-ċaqliq tal-maws 'il fuq jiġġenera numru pożittiv fil-qasam Y, u l-isfel jirrappreżenta numru negattiv (il-bits XS u YS fil-byte tal-istatus huma l-bits tas-sinjali - '1' jindika numru negattiv). Il-kobor tan-numri X u Y jirrappreżentaw ir-rata tal-moviment tal-maws - aktar ma jkun kbir in-numru, aktar il-maws ikun qed jiċċaqlaq malajr (il-bits XV u YV fil-byte tal-istatus huma indikaturi ta 'overflow tal-moviment - '1' tfisser li jkun seħħ overflow) . Jekk il-maws jiċċaqlaq kontinwament, it-trażmissjonijiet ta '33-bit jiġu ripetuti kull 50ms jew hekk. Il-kampijiet L u R fil-byte tal-istatus jindikaw il-pressjonijiet tal-buttuni tax-Xellug u tal-Lemin ('1' tindika li l-buttuna qed tiġi ppressata).

Tastiera
It-tastiera Anvyl għandha 16-il ċavetta ttikkettjata (0-F). Huwa stabbilit bħala matriċi li fiha kull ringiela ta 'buttuni mix-xellug għal-lemin hija marbuta ma' pin ringiela, u kull kolonna minn fuq għal isfel hija marbuta ma 'pin tal-kolonna. Dan jagħti lill-utent erba 'pinnijiet ta' ringiela u erba 'pinnijiet tal-kolonna biex jindirizzaw buttuna. Meta tingħafas buttuna, il-brilli li jikkorrispondu għar-ringiela u l-kolonna ta' dik il-buttuna huma konnessi.
Biex taqra l-istat ta 'buttuna, il-pin tal-kolonna li fiha tgħix il-buttuna għandha tkun misjuqa baxxa filwaqt li t-tliet pinnijiet tal-kolonna l-oħra huma misjuqa għolja. Dan jippermetti l-buttuni kollha f'dik il-kolonna. Meta buttuna f'dik il-kolonna tiġi mbuttata, il-pin ringiela korrispondenti se jaqra loġika baxxa.
L-istat tas-16-il buttuna kollha jista 'jiġi ddeterminat fi proċess ta' erba 'passi billi kull waħda mill-erba' kolonni tiġi attivata waħda kull darba. Dan jista 'jsir billi ddawwar disinn "1110" permezz tal-brilli tal-kolonna. Matul kull pass, il-livelli loġiċi tal-brilli tar-ringiela jikkorrispondu għall-istat tal-buttuni f'dik il-kolonna.

Biex tippermetti presses simultanji tal-buttuni fl-istess ringiela, minflok ikkonfigura l-pinnijiet tal-kolonna bħala bi-direzzjonali b'resistors interni pull-up u żomm il-kolonni li bħalissa mhumiex qed jinqraw f'impedenza għolja.

Oxxillaturi/Arloġġi
Il-bord Anvyl jinkludi oxxillatur Crystal wieħed ta '100MHz imqabbad mal-pin D11 (D11 huwa input GCLK fil-bank 0). L-arloġġ tad-dħul jista 'jsuq xi waħda jew l-erba' madum tal-ġestjoni tal-arloġġ kollha fl-Spartan-6. Kull maduma tinkludi żewġ Digital Clock Managers (DCMs) u Phase-Locked Loop (PLLs) waħda. DCMs jipprovdu l-erba’ fażijiet tal-frekwenza tad-dħul (0º, 90º, 180º, u 270º), arloġġ diviż li jista’ jkun l-arloġġ tad-dħul diviż b'kull numru sħiħ minn 2 sa 16 jew 1.5, 2.5, 3.5... 7.5, u żewġ outputs ta' arloġġi kontra l-fażi li jistgħu jiġu mmultiplikati bi kwalunkwe numru sħiħ minn 2 sa 32 u simultanjament diviż bi kwalunkwe numru sħiħ minn 1 sa 32.

PLLs jużaw Voltage Oscillators Kontrollati (VCOs) li jistgħu jiġu pprogrammati biex jiġġeneraw frekwenzi fil-medda ta '400MHz sa 1080MHz billi jistabbilixxu tliet settijiet ta' dividers programmabbli waqt il-konfigurazzjoni FPGA. L-outputs tal-VCO għandhom tmien outputs spazjati indaqs (0º, 45º, 90º, 135º, 180º, 225º, 270º, u 315º) li jistgħu jinqasmu bi kwalunkwe numru sħiħ bejn 1 u 128.

I / O bażiku
Il-bord Anvyl jinkludi erbatax-il LED (għaxar ħomor, tnejn isfar, u tnejn ħodor), tmien swiċċijiet slide, tmien swiċċijiet DIP f'żewġ gruppi, erba 'buttuni, tliet wirjiet b'żewġ ċifri b'seba' segmenti, u breadboard b'630 tie-point b' għaxar I/O diġitali. Il-buttuni, swiċċijiet slide u swiċċijiet DIP huma konnessi ma 'l-FPGA permezz ta' resistors ta 'serje biex jipprevjenu ħsara minn ċirkuwiti qosra involontarji (short circuit jista' jseħħ jekk pin FPGA assenjat għal buttuna jew swiċċ slide kien definit involontarjament bħala output). Il-buttuni huma swiċċijiet "momentarji" li normalment jiġġeneraw output baxx meta jkunu mistrieħ, u output għoli biss meta jiġu ppressati. Swiċċijiet slide u swiċċijiet DIP jiġġeneraw inputs kostanti għoljin jew baxxi skont il-pożizzjoni tagħhom. L-għaxar I/O tal-breadboard diġitali (BB1 – BB10) huma konnessi direttament mal-FPGA sabiex ikunu jistgħu faċilment jiġu inkorporati f'ċirkwiti tad-dwana.

Imbotta Buttuni	Swiċċijiet slide	Swiċċijiet DIP	LEDs			Breadboard
BTN0: E6	SW0: V5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	SW2: V3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

Tabella 1. Pinout bażiku I/O.

Wiri ta 'Seba' Segmenti

Il-bord Anvyl fih tliet wirjiet LED b'seba 'segmenti ta' katodu komuni b'2 ċifri. Kull waħda miż-żewġ ċifri hija komposta minn seba 'segmenti rranġati f'mudell ta' "figura tmienja", b'LED inkorporat f'kull segment. L-LEDs tas-segmenti jistgħu jiġu illuminati individwalment, għalhekk kwalunkwe wieħed minn 128 mudell jista 'jintwera fuq ċifra billi ddawwal ċerti segmenti LED u jħallu l-oħrajn mudlama. Minn dawn il-128 mudell possibbli, l-għaxra li jikkorrispondu maċ-ċifri deċimali huma l-aktar utli.
Is-sinjali tal-katodu komuni huma disponibbli bħala sitt sinjali ta 'input ta' "jippermettiet ċifri" għat-tliet displays b'2 ċifri. L-anodi ta’ segmenti simili fuq is-sitt ċifri kollha huma konnessi f’seba’ nodi taċ-ċirkwit immarkati AA sa AG (hekk, għal example, is-sitt anodi "D" mis-sitt ċifri huma miġbura flimkien f'nodu ta 'ċirkwit wieħed imsejjaħ "AD"). Dawn is-seba 'sinjali ta' l-anodu huma disponibbli bħala inputs għall-wirjiet b'2 ċifri. Din l-iskema ta 'konnessjoni tas-sinjal toħloq wirja multiplexed, fejn is-sinjali tal-anodu huma komuni għaċ-ċifri kollha iżda jistgħu jdawwal biss is-segmenti taċ-ċifra li s-sinjal tal-katodu korrispondenti tagħha huwa affermat.

Ċirkwit tal-kontrollur tal-wiri tal-iskannjar jista 'jintuża biex juri numru b'żewġ ċifri fuq kull display. Dan iċ-ċirkwit imexxi s-sinjali tal-katodu u l-mudelli tal-anodi korrispondenti ta 'kull ċifra f'suċċessjoni ripetuta u kontinwa, b'rata ta' aġġornament li hija aktar mgħaġġla mir-rispons tal-għajnejn tal-bniedem. Kull ċifra hija mdawwal waħda biss minn sitta tal-ħin, iżda minħabba li l-għajn ma tistax tipperċepixxi d-dlam ta 'ċifra qabel ma terġa' tiġi mdawwal, iċ-ċifra tidher kontinwament illuminata. Jekk ir-rata ta 'aġġornament (jew "aġġornament") titnaqqas għal punt partikolari (madwar 45 hertz), allura ħafna nies jibdew jaraw it-teptip tal-wiri.
Sabiex kull waħda mis-sitt ċifri tidher qawwi u kontinwament illuminata, kull ċifra għandha tiġi misjuqa darba kull 1 sa 16ms (għal frekwenza ta 'aġġornament ta' 1KHz sa 60Hz). Per example, fi skema ta 'aġġornament ta' 60Hz, il-wiri kollu jkun aggornat darba kull 16ms, u kull ċifra tkun illuminata għal 1/6 taċ-ċiklu ta 'aġġornament, jew 2.67ms. Il-kontrollur għandu jiżgura li l-mudell tal-anodu korrett huwa preżenti meta s-sinjal tal-katodu korrispondenti jiġi misjuq. Biex jiġi illustrat il-proċess, jekk Cat1 jiġi affermat waqt li AB u AC jiġu affermati, allura "1" se jintwera fil-pożizzjoni taċ-ċifri 1. Imbagħad, jekk Cat2 jiġi affermat waqt li AA, AB u AC jiġu affermati, allura "7" se jintwerew fil-pożizzjoni taċ-ċifri 2. Jekk Cat1 u AB, AC huma misjuqa għal 8ms, u mbagħad Cat2 u AA, AB, AC huma misjuqa għal 8ms f'suċċessjoni bla tarf, il-wiri se juri "17". ExampDijagramma tal-ħin għal kontrollur b'żewġ ċifri tidher hawn taħt.

Counters tal-Espansjoni
Il-bord Anvyl għandu konnettur ta '2 × 20 pin u seba' portijiet Pmod ta '12-il pin. Portijiet Pmod huma 2 × 6 angolu rett, 100-mil konnetturi femminili li jaħdmu ma 'headers pin standard 2 × 6 disponibbli minn varjetà ta' distributuri katalgu. Kull port Pmod ta '12-il pin jipprovdi żewġ sinjali VCC ta' 3.3V (pinnijiet 6 u 12), żewġ sinjali ta 'l-Art (pinnijiet 5 u 11), u tmien sinjali loġiċi. VCC u labar tal-art jistgħu jwasslu sa 1A ta 'kurrent. Is-sinjali tad-dejta Pmod mhumiex pari imqabbla, u huma mgħoddija bl-użu ta 'binarji l-aħjar disponibbli mingħajr kontroll tal-impedenza jew tqabbil ta' dewmien. Digilent jipproduċi ġabra kbira ta 'bordijiet aċċessorji Pmod li jistgħu jehmu mal-portijiet Pmod. Għandna sett ta 'Pmods rakkomandati għall-Anvyl imsejjaħ "Anvyl Pmod Pack".

Il-konnettur ta 'espansjoni ta' 40 pin għandu 32 sinjal I / O li huma kondiviżi ma 'Pmods JD, JE, JF u JG. Jipprovdi wkoll konnessjonijiet GND, VCC3V3, u VCC5V0.

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
JA1: AA18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
JA2: AA16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: V9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	JE3: Y8	JF3: Y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	JE4: AA8	JF4: AA6	JG4: B18
JA7: AB18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
JA8: AB16	JB8: W14	JC8: Y11	JD8: R11	JE8: W9	JF8: Y6	JG8: A17
JA9: AB15	JB9: T14	JC9: AA10	JD9: V11	JE9: Y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

Tabella 2. Pmod pinout.

Copyright Digilent, Inc. Id-drittijiet kollha riżervati.
Ismijiet oħra ta' prodotti u kumpaniji msemmija jistgħu jkunu trademarks tas-sidien rispettivi tagħhom.

Dokumenti / Riżorsi

Bord DIGILENTI Anvyl FPGA [pdfManwal tal-Utent XC6SLX45-CSG484-3, Anvyl FPGA Bord, Anvyl FPGA, Bord

Referenzi

• Manwal għall-Utent