MICROCHIP UG0877 SLVS-EC Receiver kanggo Polar Fire FPGA User Guide
Riwayat Revisi
Riwayat revisi nggambarake owah-owahan sing ditindakake ing dokumen kasebut. Owah-owahan kasebut didhaptar kanthi revisi, diwiwiti saka publikasi saiki.
Revisi 4.0
Ing ngisor iki ringkesan owah-owahan sing ditindakake ing revisi 4.0 dokumen iki.
- Diganti Gambar 2, kaca 2, Gambar 3, kaca 3, Gambar 8, kaca 6, lan Gambar 9, kaca 7.
- Bagian sing dibusak Kirim PLL, kaca 4.
- Dianyari Tabel 1, kaca 3, Tabel 3, kaca 7, Tabel 4, kaca 7, lan Tabel 5, kaca 8.
- Bagean PLL sing dianyari kanggo Generasi Jam Piksel, kaca 4.
- Bagean sing dianyari Parameter Konfigurasi, kaca 7.
Revisi 3.0
Ing ngisor iki ringkesan owah-owahan sing ditindakake ing revisi 3.0 dokumen iki.
- SLVS-EC IP, kaca 2
- Tabel 3 ing kaca 7
Revisi 2.0
Ing ngisor iki ringkesan owah-owahan sing ditindakake ing revisi 2.0 dokumen iki.
- SLVS-EC IP, kaca 2
- Konfigurasi Transceiver, kaca 3
- Tabel 3 ing kaca 7
Revisi 1.0
Revisi 1.0 minangka publikasi pisanan saka dokumen iki
IP SLVS-EC
SLVS-EC minangka antarmuka kacepetan dhuwur Sony kanggo sensor gambar CMOS resolusi dhuwur generasi sabanjure. Standar iki toleran karo miring lane-to-lane amarga teknologi jam sing dipasang. Iku ndadekake desain papan-tingkat gampang ing syarat-syarat transmisi dhuwur-kacepetan lan long-distance. SLVS-EC Rx IP inti menehi antarmuka SLVS-EC kanggo PolarFire FPGA nampa data sensor gambar. IP ndhukung kacepetan nganti 4.752 Gbps. Inti IP ndhukung loro, papat, lan wolung jalur kanggo konfigurasi RAW 8, RAW 10, lan RAW 12. Tokoh ing ngisor iki nuduhake diagram sistem kanggo solusi kamera SLVS-EC.
Gambar 1 • Diagram Blok IP SLVS-EC
Transceiver Polar Fire® digunakake minangka antarmuka PHY kanggo sensor SLVS-EC amarga antarmuka SLVS-EC nggunakake teknologi jam sing dipasang. Uga nggunakake enkoding 8b10b, sing bisa dibalekake nggunakake transceiver PolarFire. PolarFire FPGA duwe nganti 24 jalur transceiver 12.7 Gbps sing kurang daya. Jalur transceiver iki bisa dikonfigurasi minangka jalur panrima SLVS-EC PHY. Kaya sing dituduhake ing gambar sadurunge, output transceiver disambungake menyang inti IP SLVS-EC Rx.
SLVS-EC Receiver Solution
Tokoh ing ngisor iki nuduhake implementasine desain tingkat ndhuwur piranti lunak Libero SoC IP SLVS-EC lan komponen sing dibutuhake kanggo solusi panrima SLVS-EC.
Gambar 2 • SLVS-EC IP SmartDesign
Konfigurasi Transceiver
Gambar ing ngisor iki nuduhake konfigurasi antarmuka transceiver.
Gambar 3 • Transceiver Interface Configurator
Transceiver bisa dikonfigurasi dadi loro utawa patang jalur. Uga, kacepetan transceiver bisa disetel ing "tingkat data Transceiver". Antarmuka SLVS-EC ndhukung rong tarif baud kaya sing kadhaptar ing tabel ing ngisor iki.
Tabel 1 • SLVS-EC Baud Rate
| Kelas Baud | Baud Rate ing Mbps |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
PLL kanggo Generasi Jam Piksel
A PLL dibutuhake kanggo generate jam piksel saka Transceiver kui jam Fabric sing, LANE0_RX_CLOCK. Ing ngisor iki rumus kanggo ngasilake jam piksel.
Jam piksel = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
Ngatur PF_CCC kanggo RAW 8 minangka ditampilake ing tokoh ing ngisor iki.
Gambar 4 • Clock Conditioning Circuitry
Deskripsi Desain
Gambar ing ngisor iki nuduhake struktur Format Bingkai SLVS-EC.
Gambar 5 • Struktur Format Bingkai SLVS-EC
Header Paket ngemot informasi babagan sinyal wiwitan lan pungkasan pigura bebarengan karo garis Valid. Kode kontrol PHY ditambahake ing ndhuwur header paket kanggo mbentuk paket SLVS-EC. Tabel ing ngisor iki nampilake kode kontrol PHY sing beda-beda sing digunakake ing protokol SLVS-EC.
Tabel 2 • Kode Kontrol PHY
Kode Kontrol PHY 8b10b Kombinasi Simbol
Kode wiwitan K.28.5 – K.27.7 – K.28.2 – K.27.7
Kode Pungkasan K.28.5 – K.29.7 – K.30.7 – K.29.7
Kode Pad K.23.7 – K.28.4 – K.28.6 – K.28.3
Kode Sinkronisasi K.28.5 – D.10.5 – D.10.5 – D.10.5
Kode Idle D.00.0 – D.00.0 – D.00.0 – D.00.0
SLVS-EC RX IP inti
Bagean iki njlèntrèhaké rincian implementasi hardware saka SLVS-EC Receiver IP. Tokoh ing ngisor iki nuduhake solusi panrima Sony SLVS-EC sing ngemot IP Polar Fire SLVS-EC RX. IP iki digunakake bebarengan karo blok antarmuka transceiver Fire Polar. Tokoh ing ngisor iki nuduhake pamblokiran internal SLVS-EC Rx IP.
Gambar 6 • Blok Internal IP SLVS-EC RX
aligner
Modul iki nampa data saka pamblokiran transceiver PolarFire lan selaras karo kode sinkronisasi. Modul iki nggoleki kode sinkronisasi ing bait sing ditampa saka transceiver lan ngunci menyang wates bait.
slvsec_phy_rx
Modul iki nampa data saka aligner lan decode paket SLVS PHY mlebu. modul iki liwat urutan sinkronisasi lan banjur, ngasilake sinyal pkt_en miwiti saka kode Mulai lan ends ing kode pungkasan. Uga mbusak kode PAD saka paket data lan ngirim data menyang modul sabanjuré sing slvsrx_decoder.
slvsrx_decoder
Modul iki nampa data saka modul slvsec_phy_rx lan mbeber data piksel saka payload. Modul iki njupuk papat piksel saben jam saben jalur lan dikirim menyang output. Iki ngasilake sinyal sah baris kanggo garis aktif sing validasi data video aktif. Iki uga ngasilake sinyal sing bener Frame kanthi ndeleng bit wiwitan lan pigura pungkasan ing header paket paket SLVS-EC
FSM karo Data Decoding States
Tokoh ing ngisor iki nuduhake FSM kanggo SLVS-EC RX IP.
Gambar 7 • FSM kanggo SLVS-EC RX IP
Konfigurasi IP Panrima SLVS-EC
Tokoh ing ngisor iki nuduhake SLVS-EC panrima IP configurator.
Gambar 8 • SLVS-EC Receiver IP Configurator
Parameter Konfigurasi
Tabel ing ngisor iki nampilake katrangan paramèter konfigurasi sing digunakake ing implementasi hardware blok IP panrima SLVS-EC. Iki minangka paramèter umum lan bisa beda-beda adhedhasar syarat aplikasi.
Tabel 3 • Parameter Konfigurasi
Katrangan Jeneng
DATA_WIDTH Jembar data piksel input. Ndhukung RAW 8, RAW 10, lan RAW 12.
Nomer LANE_WIDTH saka jalur SLVS-EC. Ndhukung loro, papat, lan wolung jalur.
BUFF_DEPTH Ambane buffer. Jumlah piksel aktif ing baris video aktif.
Kedalaman buffer bisa diitung kanthi nggunakake persamaan ing ngisor iki:
BUFF_DEPTH = Langit-langit ((Resolusi Horizontal * Jembar RAW) / (32 * Jembar Jalur))
Example: Jembar RAW = 8, Jembar jalur = 4, lan Resolusi Horizontal = 1920 piksel
BUFF_DEPTH = Langit-langit ((1920 * 8)/ (32* 4)) = 120
Input lan Output
Tabel ing ngisor iki nampilake port input lan output paramèter konfigurasi IP SLVS-EC RX
Tabel 4 • Port Input lan Output
| Jeneng Sinyal | arah | Jembar | Katrangan |
| LANE#_RX_CLK | Input | 1 | Jam mbalekake saka transceiver kanggo Lane tartamtu |
| LANE#_RX_READY | Input | 1 | Data siap sinyal kanggo Lane |
| LANE#_RX_VALID | Input | 1 | Data Valid sinyal kanggo Lane |
| LANE#_RX_DATA | Input | 32 | Lane mbalekake data saka transceiver |
| LINE_VALID_O | Output | 1 | Data sinyal bener kanggo piksel aktif ing baris |
| FRAME_VALID_O | Output | 1 | Sinyal sing bener kanggo garis aktif ing pigura |
| DATA_OUT_O | Output | DATA_WIDTH*LANE_WIDTH*4 | Output data piksel |
Diagram wektu
Tokoh ing ngisor iki nuduhake diagram wektu IP SLVS-EC.
Gambar 9 • Diagram Wektu IP SLVS-EC
Panggunaan sumber daya
Tabel ing ngisor iki nuduhake panggunaan sumber daya minangkaample SLVS-EC Receiver inti dipun ginakaken ing PolarFire FPGA (MPF300TS-1FCG1152I paket), kanggo RAW 8 lan papat lane lan 1920 konfigurasi résolusi horisontal.
Tabel 5 • Pemanfaatan Sumber Daya
| unsur | Panganggone |
| DFFs | 3001 |
| 4-input LUTs | 1826 |
| LSRAM | 16 |
Dokumen / Sumber Daya
 |
MICROCHIP UG0877 SLVS-EC Receiver kanggo PolarFire FPGA [pdf] Pandhuan pangguna UG0877, UG0877 SLVS-EC Receiver kanggo PolarFire FPGA, SLVS-EC Receiver kanggo PolarFire FPGA, Receiver kanggo PolarFire FPGA, PolarFire FPGA |
