MICROCHIP UG0877 SLVS-EC Receiver para sa Polar Fire FPGA User Guide
Kasaysayan sa Pagbag-o
Ang kasaysayan sa rebisyon naghulagway sa mga kausaban nga gipatuman sa dokumento. Ang mga pagbag-o gilista pinaagi sa rebisyon, sugod sa kasamtangan nga publikasyon.
Rebisyon 4.0
Ang mosunod mao ang summary sa mga kausaban nga gihimo sa rebisyon 4.0 niini nga dokumento.
- Gipulihan ang Figure 2, page 2, Figure 3, page 3, Figure 8, page 6, ug Figure 9, page 7.
- Gitangtang nga seksyon Ipadala ang PLL, panid 4.
- Gi-update nga Talaan 1, panid 3, Talaan 3, panid 7, Talaan 4, panid 7, ug Talaan 5, panid 8.
- Gi-update nga seksyon nga PLL para sa Pixel Clock Generation, panid 4.
- Gi-update nga seksyon nga Mga Parameter sa Pag-configure, panid 7.
Rebisyon 3.0
Ang mosunod mao ang summary sa mga kausaban nga gihimo sa rebisyon 3.0 niini nga dokumento.
- SLVS-EC IP, panid 2
- Talaan 3 sa panid 7
Rebisyon 2.0
Ang mosunod mao ang summary sa mga kausaban nga gihimo sa rebisyon 2.0 niini nga dokumento.
- SLVS-EC IP, panid 2
- Transceiver Configuration, panid 3
- Talaan 3 sa panid 7
Rebisyon 1.0
Ang Rebisyon 1.0 mao ang unang publikasyon niini nga dokumento
SLVS-EC IP
Ang SLVS-EC mao ang high-speed interface sa Sony alang sa sunod nga henerasyon nga high-resolution nga CMOS image sensors. Kini nga sumbanan matugoton sa lane-to-lane skew tungod sa naka-embed nga teknolohiya sa orasan. Gipadali niini ang disenyo sa lebel sa board sa mga termino sa high-speed ug long-distance transmission. Ang SLVS-EC Rx IP core naghatag ug SLVS-EC interface para sa PolarFire FPGA aron makadawat ug data sa sensor sa imahe. Gisuportahan sa IP ang katulin hangtod sa 4.752 Gbps. Ang IP core nagsuporta sa duha, upat, ug walo ka lane para sa RAW 8, RAW 10, ug RAW 12 nga mga configuration. Ang mosunod nga numero nagpakita sa sistema diagram alang sa SLVS-EC camera solusyon.
Figure 1 • SLVS-EC IP Block Diagram
Ang Polar Fire® transceiver gigamit isip PHY interface para sa SLVS-EC sensor tungod kay ang SLVS-EC interface naggamit ug embedded clock technology. Gigamit usab niini ang 8b10b encoding, nga mahimong makuha gamit ang PolarFire transceiver. Ang PolarFire FPGA adunay hangtod sa 24 ka low-power 12.7 Gbps transceiver lane. Kini nga mga transceiver lane mahimong ma-configure ingon nga SLVS-EC PHY receiver lane. Sama sa gipakita sa nag-una nga numero, ang mga output sa transceiver konektado sa SLVS-EC Rx IP core.
SLVS-EC Receiver Solution
Ang mosunod nga numero nagpakita sa Libero SoC software top level design nga pagpatuman sa SLVS-EC IP ug ang gikinahanglan nga mga component para sa SLVS-EC receiver solution.
Figure 2 • SLVS-EC IP SmartDesign
Configuration sa Transceiver
Ang mosunod nga numero nagpakita sa transceiver interface configuration.
Figure 3 • Transceiver Interface Configurator
Ang Transceiver mahimong ma-configure sa duha o upat ka lane. Usab, ang gikusgon sa transceiver mahimong itakda sa "Transceiver data rate". Ang interface sa SLVS-EC nagsuporta sa duha ka baud rate nga gilista sa mosunod nga lamesa.
Talaan 1 • SLVS-EC Baud Rate
| Grado sa Baud | Baud Rate sa Mbps |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
PLL para sa Pixel Clock Generation
Ang usa ka PLL gikinahanglan aron makamugna og pixel nga orasan gikan sa Transceiver nga namugna nga Fabric clock nga mao, LANE0_RX_CLOCK. Ang mosunod mao ang pormula sa paghimo sa pixel nga orasan.
Pixel nga orasan = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
I-configure ang PF_CCC para sa RAW 8 sama sa gipakita sa mosunod nga numero.
Figure 4 • Clock Conditioning Circuitry
Paglaraw sa Laraw
Ang mosunod nga numero nagpakita sa SLVS-EC Frame Format structure.
Figure 5 • SLVS-EC Frame Format Structure
Ang Packet header naglangkob sa impormasyon mahitungod sa frame pagsugod ug pagtapos sa mga signal uban sa mga balido nga linya. Ang mga control code sa PHY gidugang ibabaw sa packet header aron maporma ang SLVS-EC packet. Ang mosunod nga talaan naglista sa lain-laing PHY control codes nga gigamit sa SLVS-EC protocol.
Talaan 2 • PHY Control Code
PHY Control Code 8b10b Kombinasyon sa Simbolo
Pagsugod Code K.28.5 – K.27.7 – K.28.2 – K.27.7
Katapusan nga Code K.28.5 – K.29.7 – K.30.7 – K.29.7
Pad Code K.23.7 – K.28.4 – K.28.6 – K.28.3
Sync Code K.28.5 – D.10.5 – D.10.5 – D.10.5
Idle Code D.00.0 – D.00.0 – D.00.0 – D.00.0
SLVS-EC RX IP Core
Kini nga seksyon naghulagway sa mga detalye sa pagpatuman sa hardware sa SLVS-EC Receiver IP. Ang mosunod nga numero nagpakita sa Sony SLVS-EC receiver nga solusyon nga naglangkob sa Polar Fire SLVS-EC RX IP. Kini nga IP gigamit kauban ang Polar Fire transceiver interface block. Ang mosunod nga numero nagpakita sa internal nga mga bloke sa SLVS-EC Rx IP.
Figure 6 • Internal Blocks sa SLVS-EC RX IP
aligner
Kini nga module nakadawat sa datos gikan sa PolarFire transceiver blocks ug nag-align sa sync code. Kini nga module nangita sa sync code sa mga byte nga nadawat gikan sa transceiver ug nag-lock sa byte nga utlanan.
slvsec_phy_rx
Kini nga module nakadawat sa datos gikan sa aligner ug nag-decode sa umaabot nga SLVS PHY packet. Kini nga module moagi sa pagkasunod-sunod sa pag-synchronize ug dayon, makamugna sa pkt_en signal sugod sa Start code ug matapos sa end code. Gikuha usab niini ang PAD code gikan sa mga data packet ug ipadala ang datos sa sunod nga module nga mao ang slvsrx_decoder.
slvsrx_decoder
Kini nga module nakadawat sa datos gikan sa slvsec_phy_rx module ug nagkuha sa pixel data gikan sa payload. Kini nga module mokuha ug upat ka pixel kada orasan kada lane ug ipadala ngadto sa output. Naghimo kini nga balido nga signal sa linya alang sa mga aktibo nga linya nga nagpamatuod sa aktibo nga datos sa video. Naghimo usab kini og balido nga signal sa Frame pinaagi sa pagtan-aw sa pagsugod sa frame ug mga tipik sa katapusan sa frame sa header sa packet sa mga pakete sa SLVS-EC
FSM nga adunay Data Decoding States
Ang mosunod nga numero nagpakita sa FSM alang sa SLVS-EC RX IP.
Figure 7 • FSM para sa SLVS-EC RX IP
SLVS-EC Receiver IP Configuration
Ang mosunod nga numero nagpakita sa SLVS-EC receiver IP configurator.
Figure 8 • SLVS-EC Receiver IP Configurator
Mga Parameter sa Pag-configure
Ang mosunod nga talaan naglista sa paghulagway sa mga parameter sa pagsumpo nga gigamit sa pagpatuman sa hardware sa SLVS-EC receiver IP block. Kini mga generic nga mga parameter ug mahimong magkalainlain base sa mga kinahanglanon sa aplikasyon.
Talaan 3 • Mga Parameter sa Configuration
Paghulagway sa Ngalan
DATA_WIDTH I-input ang gilapdon sa datos sa pixel. Nagsuporta sa RAW 8, RAW 10, ug RAW 12.
LANE_WIDTH Numero sa SLVS-EC lanes. Nagsuporta sa duha, upat, ug walo ka lane.
BUFF_DEPTH Ang giladmon sa buffer. Gidaghanon sa mga aktibong pixel sa aktibong linya sa video.
Ang giladmon sa buffer mahimong kalkulado pinaagi sa paggamit sa mosunod nga equation:
BUFF_DEPTH = Ceil ((Horizontal Resolution * RAW nga gilapdon) / (32 * Lane width))
Example: RAW width = 8, Lane width = 4, ug Horizontal Resolution = 1920 pixels
BUFF_DEPTH = Kilong ((1920 * 8)/ (32* 4)) = 120
Mga Input ug Mga Output
Ang mosunod nga talaan naglista sa input ug output port sa SLVS-EC RX IP configuration parameters
Table 4 • Input ug Output Ports
| Ngalan sa Signal | Direksyon | Lapad | Deskripsyon |
| LANE#_RX_CLK | Input | 1 | Nabawi nga orasan gikan sa transceiver para sa partikular nga Lane |
| LANE#_RX_READY | Input | 1 | Ang signal andam na sa datos alang sa Lane |
| LANE#_RX_VALID | Input | 1 | Data Valid signal para sa Lane |
| LANE#_RX_DATA | Input | 32 | Nabawi ni Lane ang datos gikan sa transceiver |
| LINE_VALID_O | Output | 1 | Data balido nga signal alang sa aktibo nga mga pixel sa usa ka linya |
| FRAME_VALID_O | Output | 1 | Balido nga signal para sa Aktibo nga mga linya sa usa ka frame |
| DATA_OUT_O | Output | DATA_WIDTH*LANE_WIDTH*4 | Output sa datos sa Pixel |
Timing Diagram
Ang mosunod nga numero nagpakita sa SLVS-EC IP timing diagram.
Figure 9 • SLVS-EC IP Timing Diagram
Paggamit sa Kapanguhaan
Ang mosunod nga talaan nagpakita sa paggamit sa kahinguhaan sa asample SLVS-EC Receiver Core nga gipatuman sa PolarFire FPGA (MPF300TS-1FCG1152I package), para sa RAW 8 ug upat ka lane ug 1920 horizontal resolution configuration.
Talaan 5 • Paggamit sa Kapanguhaan
| elemento | Paggamit |
| Mga DFF | 3001 |
| 4-input nga mga LUT | 1826 |
| Mga LSRAM | 16 |
Mga Dokumento / Mga Kapanguhaan
 |
MICROCHIP UG0877 SLVS-EC Receiver para sa PolarFire FPGA [pdf] Giya sa Gumagamit UG0877, UG0877 SLVS-EC Receiver para sa PolarFire FPGA, SLVS-EC Receiver para sa PolarFire FPGA, Receiver para sa PolarFire FPGA, PolarFire FPGA |
