ಪೋಲಾರ್ ಫೈರ್ FPGA ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಗಾಗಿ ಮೈಕ್ರೋಚಿಪ್ UG0877 SLVS-EC ರಿಸೀವರ್

ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ

ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸವು ಡಾಕ್ಯುಮೆಂಟ್‌ನಲ್ಲಿ ಅಳವಡಿಸಲಾದ ಬದಲಾವಣೆಗಳನ್ನು ವಿವರಿಸುತ್ತದೆ. ಬದಲಾವಣೆಗಳನ್ನು ಪ್ರಸ್ತುತ ಪ್ರಕಟಣೆಯಿಂದ ಪ್ರಾರಂಭಿಸಿ, ಪರಿಷ್ಕರಣೆ ಮೂಲಕ ಪಟ್ಟಿ ಮಾಡಲಾಗಿದೆ.

ಪರಿಷ್ಕರಣೆ 4.0
ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನ ಪರಿಷ್ಕರಣೆ 4.0 ರಲ್ಲಿ ಮಾಡಲಾದ ಬದಲಾವಣೆಗಳ ಸಾರಾಂಶವು ಈ ಕೆಳಗಿನಂತಿದೆ.

• ಚಿತ್ರ 2, ಪುಟ 2, ಚಿತ್ರ 3, ಪುಟ 3, ಚಿತ್ರ 8, ಪುಟ 6, ಮತ್ತು ಚಿತ್ರ 9, ಪುಟ 7 ಅನ್ನು ಬದಲಾಯಿಸಲಾಗಿದೆ.
• ತೆಗೆದುಹಾಕಲಾದ ವಿಭಾಗ ಟ್ರಾನ್ಸ್‌ಮಿಟ್ ಪಿಎಲ್‌ಎಲ್, ಪುಟ 4.
• ಕೋಷ್ಟಕ 1, ಪುಟ 3, ಕೋಷ್ಟಕ 3, ಪುಟ 7, ಕೋಷ್ಟಕ 4, ಪುಟ 7, ಮತ್ತು ಕೋಷ್ಟಕ 5, ಪುಟ 8 ಅನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ.
• ಪಿಕ್ಸೆಲ್ ಗಡಿಯಾರ ಜನರೇಷನ್‌ಗಾಗಿ PLL ವಿಭಾಗವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ, ಪುಟ 4.
• ನವೀಕರಿಸಿದ ವಿಭಾಗ ಕಾನ್ಫಿಗರೇಶನ್ ಪ್ಯಾರಾಮೀಟರ್‌ಗಳು, ಪುಟ 7.

ಪರಿಷ್ಕರಣೆ 3.0
ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನ ಪರಿಷ್ಕರಣೆ 3.0 ರಲ್ಲಿ ಮಾಡಲಾದ ಬದಲಾವಣೆಗಳ ಸಾರಾಂಶವು ಈ ಕೆಳಗಿನಂತಿದೆ.

• SLVS-EC IP, ಪುಟ 2
• ಪುಟ 3 ರಲ್ಲಿ ಕೋಷ್ಟಕ 7

ಪರಿಷ್ಕರಣೆ 2.0
ಈ ಡಾಕ್ಯುಮೆಂಟ್‌ನ ಪರಿಷ್ಕರಣೆ 2.0 ರಲ್ಲಿ ಮಾಡಲಾದ ಬದಲಾವಣೆಗಳ ಸಾರಾಂಶವು ಈ ಕೆಳಗಿನಂತಿದೆ.

• SLVS-EC IP, ಪುಟ 2
• ಟ್ರಾನ್ಸ್ಸಿವರ್ ಕಾನ್ಫಿಗರೇಶನ್, ಪುಟ 3
• ಪುಟ 3 ರಲ್ಲಿ ಕೋಷ್ಟಕ 7

ಪರಿಷ್ಕರಣೆ 1.0
ಪರಿಷ್ಕರಣೆ 1.0 ಈ ದಾಖಲೆಯ ಮೊದಲ ಪ್ರಕಟಣೆಯಾಗಿದೆ

SLVS-EC IP

SLVS-EC ಮುಂದಿನ-ಪೀಳಿಗೆಯ ಹೈ-ರೆಸಲ್ಯೂಶನ್ CMOS ಇಮೇಜ್ ಸಂವೇದಕಗಳಿಗಾಗಿ ಸೋನಿಯ ಹೆಚ್ಚಿನ ವೇಗದ ಇಂಟರ್ಫೇಸ್ ಆಗಿದೆ. ಎಂಬೆಡೆಡ್ ಗಡಿಯಾರ ತಂತ್ರಜ್ಞಾನದಿಂದಾಗಿ ಈ ಮಾನದಂಡವು ಲೇನ್-ಟು-ಲೇನ್ ಓರೆಯಾಗುವುದನ್ನು ಸಹಿಸಿಕೊಳ್ಳುತ್ತದೆ. ಇದು ಹೆಚ್ಚಿನ ವೇಗ ಮತ್ತು ದೂರದ ಪ್ರಸರಣದ ವಿಷಯದಲ್ಲಿ ಬೋರ್ಡ್-ಮಟ್ಟದ ವಿನ್ಯಾಸವನ್ನು ಸುಲಭಗೊಳಿಸುತ್ತದೆ. SLVS-EC Rx IP ಕೋರ್ ಚಿತ್ರ ಸಂವೇದಕ ಡೇಟಾವನ್ನು ಸ್ವೀಕರಿಸಲು PolarFire FPGA ಗಾಗಿ SLVS-EC ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಒದಗಿಸುತ್ತದೆ. IP 4.752 Gbps ವೇಗವನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ. RAW 8, RAW 10, ಮತ್ತು RAW 12 ಕಾನ್ಫಿಗರೇಶನ್‌ಗಳಿಗಾಗಿ IP ಕೋರ್ ಎರಡು, ನಾಲ್ಕು ಮತ್ತು ಎಂಟು ಲೇನ್‌ಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ. ಕೆಳಗಿನ ಚಿತ್ರವು SLVS-EC ಕ್ಯಾಮರಾ ಪರಿಹಾರಕ್ಕಾಗಿ ಸಿಸ್ಟಮ್ ರೇಖಾಚಿತ್ರವನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 1 • SLVS-EC IP ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರ

SLVS-EC ಇಂಟರ್ಫೇಸ್ ಎಂಬೆಡೆಡ್ ಗಡಿಯಾರ ತಂತ್ರಜ್ಞಾನವನ್ನು ಬಳಸುವುದರಿಂದ Polar Fire® ಟ್ರಾನ್ಸ್ಸಿವರ್ ಅನ್ನು SLVS-EC ಸಂವೇದಕಕ್ಕಾಗಿ PHY ಇಂಟರ್ಫೇಸ್ ಆಗಿ ಬಳಸಲಾಗುತ್ತದೆ. ಇದು 8b10b ಎನ್‌ಕೋಡಿಂಗ್ ಅನ್ನು ಸಹ ಬಳಸುತ್ತದೆ, ಇದನ್ನು PolarFire ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಬಳಸಿ ಮರುಪಡೆಯಬಹುದು. PolarFire FPGA 24 ಕಡಿಮೆ-ಶಕ್ತಿಯ 12.7 Gbps ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಲೇನ್‌ಗಳನ್ನು ಹೊಂದಿದೆ. ಈ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಲೇನ್‌ಗಳನ್ನು SLVS-EC PHY ರಿಸೀವರ್ ಲೇನ್‌ಗಳಾಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದು. ಹಿಂದಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ, ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಔಟ್‌ಪುಟ್‌ಗಳನ್ನು SLVS-EC Rx IP ಕೋರ್‌ಗೆ ಸಂಪರ್ಕಿಸಲಾಗಿದೆ.

SLVS-EC ರಿಸೀವರ್ ಪರಿಹಾರ
ಕೆಳಗಿನ ಚಿತ್ರವು SLVS-EC IP ಯ Libero SoC ಸಾಫ್ಟ್‌ವೇರ್ ಉನ್ನತ ಮಟ್ಟದ ವಿನ್ಯಾಸದ ಅನುಷ್ಠಾನ ಮತ್ತು SLVS-EC ರಿಸೀವರ್ ಪರಿಹಾರಕ್ಕಾಗಿ ಅಗತ್ಯವಿರುವ ಘಟಕಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 2 • SLVS-EC IP ಸ್ಮಾರ್ಟ್‌ಡಿಸೈನ್

ಟ್ರಾನ್ಸ್ಸಿವರ್ ಕಾನ್ಫಿಗರೇಶನ್
ಕೆಳಗಿನ ಚಿತ್ರವು ಟ್ರಾನ್ಸ್ಸಿವರ್ ಇಂಟರ್ಫೇಸ್ ಕಾನ್ಫಿಗರೇಶನ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 3 • ಟ್ರಾನ್ಸ್ಸಿವರ್ ಇಂಟರ್ಫೇಸ್ ಕಾನ್ಫಿಗರರೇಟರ್

ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಅನ್ನು ಎರಡು ಅಥವಾ ನಾಲ್ಕು ಲೇನ್‌ಗಳಿಗೆ ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದು. ಅಲ್ಲದೆ, ಟ್ರಾನ್ಸ್ಸಿವರ್ನ ವೇಗವನ್ನು "ಟ್ರಾನ್ಸ್ಸಿವರ್ ಡೇಟಾ ದರ" ನಲ್ಲಿ ಹೊಂದಿಸಬಹುದು. SLVS-EC ಇಂಟರ್ಫೇಸ್ ಕೆಳಗಿನ ಕೋಷ್ಟಕದಲ್ಲಿ ಪಟ್ಟಿ ಮಾಡಲಾದ ಎರಡು ಬಾಡ್ ದರಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.

ಕೋಷ್ಟಕ 1 • SLVS-EC ಬಾಡ್ ದರ

ಬೌಡ್ ಗ್ರೇಡ್	Mbps ನಲ್ಲಿ ಬಾಡ್ ದರ
1	1188
2	2376
3	4752

ಪಿಕ್ಸೆಲ್ ಗಡಿಯಾರ ಉತ್ಪಾದನೆಗಾಗಿ PLL
ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ರಚಿಸಿದ ಫ್ಯಾಬ್ರಿಕ್ ಗಡಿಯಾರದಿಂದ ಪಿಕ್ಸೆಲ್ ಗಡಿಯಾರವನ್ನು ಉತ್ಪಾದಿಸಲು PLL ಅಗತ್ಯವಿದೆ, ಅಂದರೆ LANE0_RX_CLOCK. ಪಿಕ್ಸೆಲ್ ಗಡಿಯಾರವನ್ನು ಉತ್ಪಾದಿಸುವ ಸೂತ್ರವು ಈ ಕೆಳಗಿನಂತಿದೆ.
ಪಿಕ್ಸೆಲ್ ಗಡಿಯಾರ = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ RAW 8 ಗಾಗಿ PF_CCC ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ.

ಚಿತ್ರ 4 • ಗಡಿಯಾರ ಕಂಡೀಷನಿಂಗ್ ಸರ್ಕ್ಯೂಟ್ರಿ

ವಿನ್ಯಾಸ ವಿವರಣೆ
ಕೆಳಗಿನ ಚಿತ್ರವು SLVS-EC ಫ್ರೇಮ್ ಫಾರ್ಮ್ಯಾಟ್ ರಚನೆಯನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 5 • SLVS-EC ಫ್ರೇಮ್ ಫಾರ್ಮ್ಯಾಟ್ ರಚನೆ

ಪ್ಯಾಕೆಟ್ ಹೆಡರ್ ಮಾನ್ಯ ರೇಖೆಗಳ ಜೊತೆಗೆ ಫ್ರೇಮ್ ಪ್ರಾರಂಭ ಮತ್ತು ಅಂತಿಮ ಸಂಕೇತಗಳ ಬಗ್ಗೆ ಮಾಹಿತಿಯನ್ನು ಒಳಗೊಂಡಿದೆ. SLVS-EC ಪ್ಯಾಕೆಟ್ ಅನ್ನು ರೂಪಿಸಲು PHY ನಿಯಂತ್ರಣ ಸಂಕೇತಗಳನ್ನು ಪ್ಯಾಕೆಟ್ ಹೆಡರ್ ಮೇಲೆ ಸೇರಿಸಲಾಗುತ್ತದೆ. ಕೆಳಗಿನ ಕೋಷ್ಟಕವು SLVS-EC ಪ್ರೋಟೋಕಾಲ್‌ನಲ್ಲಿ ಬಳಸಲಾದ ವಿವಿಧ PHY ನಿಯಂತ್ರಣ ಕೋಡ್‌ಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ.

ಕೋಷ್ಟಕ 2 • PHY ನಿಯಂತ್ರಣ ಕೋಡ್

PHY ನಿಯಂತ್ರಣ ಕೋಡ್ 8b10b ಚಿಹ್ನೆ ಸಂಯೋಜನೆ
ಕೋಡ್ ಪ್ರಾರಂಭಿಸಿ ಕೆ.28.5 - ಕೆ.27.7 - ಕೆ.28.2 - ಕೆ.27.7
ಅಂತ್ಯ ಕೋಡ್ ಕೆ.28.5 - ಕೆ.29.7 - ಕೆ.30.7 - ಕೆ.29.7
ಪ್ಯಾಡ್ ಕೋಡ್ ಕೆ.23.7 - ಕೆ.28.4 - ಕೆ.28.6 - ಕೆ.28.3
ಸಿಂಕ್ ಕೋಡ್ ಕೆ.28.5 - ಡಿ.10.5 - ಡಿ.10.5 - ಡಿ.10.5
ಐಡಲ್ ಕೋಡ್ D.00.0 – D.00.0 – D.00.0 – D.00.0

SLVS-EC RX IP ಕೋರ್
ಈ ವಿಭಾಗವು SLVS-EC ರಿಸೀವರ್ IP ನ ಹಾರ್ಡ್‌ವೇರ್ ಅನುಷ್ಠಾನದ ವಿವರಗಳನ್ನು ವಿವರಿಸುತ್ತದೆ. ಕೆಳಗಿನ ಚಿತ್ರವು Polar Fire SLVS-EC RX IP ಅನ್ನು ಒಳಗೊಂಡಿರುವ Sony SLVS-EC ರಿಸೀವರ್ ಪರಿಹಾರವನ್ನು ತೋರಿಸುತ್ತದೆ. ಈ IP ಅನ್ನು ಪೋಲಾರ್ ಫೈರ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಇಂಟರ್‌ಫೇಸ್ ಬ್ಲಾಕ್‌ನ ಜೊತೆಯಲ್ಲಿ ಬಳಸಲಾಗುತ್ತದೆ. ಕೆಳಗಿನ ಚಿತ್ರವು SLVS-EC Rx IP ಯ ಆಂತರಿಕ ಬ್ಲಾಕ್‌ಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 6 • SLVS-EC RX IP ನ ಆಂತರಿಕ ಬ್ಲಾಕ್‌ಗಳು

ಜೋಡಿಸುವವನು
ಈ ಮಾಡ್ಯೂಲ್ PolarFire ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಬ್ಲಾಕ್‌ಗಳಿಂದ ಡೇಟಾವನ್ನು ಸ್ವೀಕರಿಸುತ್ತದೆ ಮತ್ತು ಸಿಂಕ್ ಕೋಡ್‌ಗೆ ಜೋಡಿಸುತ್ತದೆ. ಈ ಮಾಡ್ಯೂಲ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ನಿಂದ ಸ್ವೀಕರಿಸಿದ ಬೈಟ್‌ಗಳಲ್ಲಿ ಸಿಂಕ್ ಕೋಡ್ ಅನ್ನು ಹುಡುಕುತ್ತದೆ ಮತ್ತು ಬೈಟ್ ಗಡಿಗೆ ಲಾಕ್ ಮಾಡುತ್ತದೆ.

slvsec_phy_rx
ಈ ಮಾಡ್ಯೂಲ್ ಅಲೈನರ್‌ನಿಂದ ಡೇಟಾವನ್ನು ಪಡೆಯುತ್ತದೆ ಮತ್ತು ಒಳಬರುವ SLVS PHY ಪ್ಯಾಕೆಟ್‌ಗಳನ್ನು ಡಿಕೋಡ್ ಮಾಡುತ್ತದೆ. ಈ ಮಾಡ್ಯೂಲ್ ಸಿಂಕ್ರೊನೈಸೇಶನ್ ಅನುಕ್ರಮದ ಮೂಲಕ ಹಾದುಹೋಗುತ್ತದೆ ಮತ್ತು ನಂತರ, ಸ್ಟಾರ್ಟ್ ಕೋಡ್‌ನಿಂದ ಪ್ರಾರಂಭವಾಗುವ pkt_en ಸಿಗ್ನಲ್ ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ ಮತ್ತು ಕೊನೆಯ ಕೋಡ್‌ನಲ್ಲಿ ಕೊನೆಗೊಳ್ಳುತ್ತದೆ. ಇದು ಡೇಟಾ ಪ್ಯಾಕೆಟ್‌ಗಳಿಂದ PAD ಕೋಡ್ ಅನ್ನು ತೆಗೆದುಹಾಕುತ್ತದೆ ಮತ್ತು slvsrx_decoder ಆಗಿರುವ ಮುಂದಿನ ಮಾಡ್ಯೂಲ್‌ಗೆ ಡೇಟಾವನ್ನು ಕಳುಹಿಸುತ್ತದೆ.

slvsrx_ಡಿಕೋಡರ್
ಈ ಮಾಡ್ಯೂಲ್ slvsec_phy_rx ಮಾಡ್ಯೂಲ್‌ನಿಂದ ಡೇಟಾವನ್ನು ಪಡೆಯುತ್ತದೆ ಮತ್ತು ಪೇಲೋಡ್‌ನಿಂದ ಪಿಕ್ಸೆಲ್ ಡೇಟಾವನ್ನು ಹೊರತೆಗೆಯುತ್ತದೆ. ಈ ಮಾಡ್ಯೂಲ್ ಪ್ರತಿ ಲೇನ್‌ಗೆ ಗಡಿಯಾರಕ್ಕೆ ನಾಲ್ಕು ಪಿಕ್ಸೆಲ್‌ಗಳನ್ನು ಹೊರತೆಗೆಯುತ್ತದೆ ಮತ್ತು ಔಟ್‌ಪುಟ್‌ಗೆ ಕಳುಹಿಸುತ್ತದೆ. ಇದು ಸಕ್ರಿಯ ವೀಡಿಯೊ ಡೇಟಾವನ್ನು ಮೌಲ್ಯೀಕರಿಸುವ ಸಕ್ರಿಯ ಸಾಲುಗಳಿಗಾಗಿ ಲೈನ್ ಮಾನ್ಯ ಸಿಗ್ನಲ್ ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. ಇದು SLVS-EC ಪ್ಯಾಕೆಟ್‌ಗಳ ಪ್ಯಾಕೆಟ್ ಹೆಡರ್‌ನಲ್ಲಿ ಫ್ರೇಮ್ ಸ್ಟಾರ್ಟ್ ಮತ್ತು ಫ್ರೇಮ್ ಎಂಡ್ ಬಿಟ್‌ಗಳನ್ನು ನೋಡುವ ಮೂಲಕ ಫ್ರೇಮ್ ಮಾನ್ಯ ಸಿಗ್ನಲ್ ಅನ್ನು ಸಹ ಉತ್ಪಾದಿಸುತ್ತದೆ.

ಡೇಟಾ ಡಿಕೋಡಿಂಗ್ ಸ್ಟೇಟ್ಸ್‌ನೊಂದಿಗೆ FSM
ಕೆಳಗಿನ ಚಿತ್ರವು SLVS-EC RX IP ಗಾಗಿ FSM ಅನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 7 • SLVS-EC RX IP ಗಾಗಿ FSM

SLVS-EC ರಿಸೀವರ್ ಐಪಿ ಕಾನ್ಫಿಗರೇಶನ್
ಕೆಳಗಿನ ಚಿತ್ರವು SLVS-EC ರಿಸೀವರ್ ಐಪಿ ಕಾನ್ಫಿಗರೇಟರ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 8 • SLVS-EC ರಿಸೀವರ್ ಐಪಿ ಕಾನ್ಫಿಗರರೇಟರ್

ಕಾನ್ಫಿಗರೇಶನ್ ನಿಯತಾಂಕಗಳು
ಕೆಳಗಿನ ಕೋಷ್ಟಕವು SLVS-EC ರಿಸೀವರ್ IP ಬ್ಲಾಕ್‌ನ ಹಾರ್ಡ್‌ವೇರ್ ಅಳವಡಿಕೆಯಲ್ಲಿ ಬಳಸಲಾದ ಕಾನ್ಫಿಗರೇಶನ್ ನಿಯತಾಂಕಗಳ ವಿವರಣೆಯನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ. ಇವು ಸಾಮಾನ್ಯ ನಿಯತಾಂಕಗಳಾಗಿವೆ ಮತ್ತು ಅಪ್ಲಿಕೇಶನ್ ಅವಶ್ಯಕತೆಗಳನ್ನು ಆಧರಿಸಿ ಬದಲಾಗಬಹುದು.

ಕೋಷ್ಟಕ 3 • ಸಂರಚನಾ ನಿಯತಾಂಕಗಳು

ಹೆಸರು ವಿವರಣೆ
DATA_WIDTH ಇನ್‌ಪುಟ್ ಪಿಕ್ಸೆಲ್ ಡೇಟಾ ಅಗಲ. RAW 8, RAW 10 ಮತ್ತು RAW 12 ಅನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.
LANE_WIDTH ಸಂಖ್ಯೆ SLVS-EC ಲೇನ್‌ಗಳು. ಎರಡು, ನಾಲ್ಕು ಮತ್ತು ಎಂಟು ಲೇನ್‌ಗಳನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆ.
BUFF_DEPTH ಬಫರ್ನ ಆಳ. ಸಕ್ರಿಯ ವೀಡಿಯೊ ಸಾಲಿನಲ್ಲಿ ಸಕ್ರಿಯ ಪಿಕ್ಸೆಲ್‌ಗಳ ಸಂಖ್ಯೆ.

ಕೆಳಗಿನ ಸಮೀಕರಣವನ್ನು ಬಳಸಿಕೊಂಡು ಬಫರ್ ಆಳವನ್ನು ಲೆಕ್ಕಹಾಕಬಹುದು:
BUFF_DEPTH = ಸೀಲ್ ((ಸಮತಲ ರೆಸಲ್ಯೂಶನ್ * RAW ಅಗಲ) / (32 * ಲೇನ್ ಅಗಲ))
Example: RAW ಅಗಲ = 8, ಲೇನ್ ಅಗಲ = 4, ಮತ್ತು ಅಡ್ಡ ರೆಸಲ್ಯೂಶನ್ = 1920 ಪಿಕ್ಸೆಲ್‌ಗಳು
BUFF_DEPTH = ಸೀಲ್ ((1920 * 8)/ (32* 4)) = 120

ಇನ್‌ಪುಟ್‌ಗಳು ಮತ್ತು ಔಟ್‌ಪುಟ್‌ಗಳು
ಕೆಳಗಿನ ಕೋಷ್ಟಕವು SLVS-EC RX IP ಕಾನ್ಫಿಗರೇಶನ್ ನಿಯತಾಂಕಗಳ ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ

ಕೋಷ್ಟಕ 4 • ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳು

ಸಿಗ್ನಲ್ ಹೆಸರು	ನಿರ್ದೇಶನ	ಅಗಲ	ವಿವರಣೆ
ಲೇನ್#_RX_CLK	ಇನ್ಪುಟ್	1	ನಿರ್ದಿಷ್ಟ ಲೇನ್‌ಗಾಗಿ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ನಿಂದ ಗಡಿಯಾರವನ್ನು ಮರುಪಡೆಯಲಾಗಿದೆ
ಲೇನ್#_RX_READY	ಇನ್ಪುಟ್	1	ಲೇನ್‌ಗಾಗಿ ಡೇಟಾ ಸಿದ್ಧ ಸಿಗ್ನಲ್
LANE#_RX_VALID	ಇನ್ಪುಟ್	1	ಲೇನ್‌ಗಾಗಿ ಡೇಟಾ ಮಾನ್ಯ ಸಿಗ್ನಲ್
LANE#_RX_DATA	ಇನ್ಪುಟ್	32	ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ನಿಂದ ಲೇನ್ ಡೇಟಾವನ್ನು ಮರುಪಡೆಯಲಾಗಿದೆ
LINE_VALID_O	ಔಟ್ಪುಟ್	1	ಒಂದು ಸಾಲಿನಲ್ಲಿ ಸಕ್ರಿಯ ಪಿಕ್ಸೆಲ್‌ಗಳಿಗೆ ಡೇಟಾ ಮಾನ್ಯ ಸಿಗ್ನಲ್
FRAME_VALID_O	ಔಟ್ಪುಟ್	1	ಚೌಕಟ್ಟಿನಲ್ಲಿ ಸಕ್ರಿಯ ರೇಖೆಗಳಿಗೆ ಮಾನ್ಯವಾದ ಸಂಕೇತ
DATA_OUT_O	ಔಟ್ಪುಟ್	DATA_WIDTH*LANE_WIDTH*4	ಪಿಕ್ಸೆಲ್ ಡೇಟಾ ಔಟ್‌ಪುಟ್

ಸಮಯ ರೇಖಾಚಿತ್ರ
ಕೆಳಗಿನ ಚಿತ್ರವು SLVS-EC IP ಟೈಮಿಂಗ್ ರೇಖಾಚಿತ್ರವನ್ನು ತೋರಿಸುತ್ತದೆ.

ಚಿತ್ರ 9 • SLVS-EC IP ಟೈಮಿಂಗ್ ರೇಖಾಚಿತ್ರ

ಸಂಪನ್ಮೂಲ ಬಳಕೆ
ಕೆಳಗಿನ ಕೋಷ್ಟಕವು ಸಂಪನ್ಮೂಲಗಳ ಬಳಕೆಯನ್ನು ತೋರಿಸುತ್ತದೆampLE SLVS-EC ರಿಸೀವರ್ ಕೋರ್ ಅನ್ನು PolarFire FPGA (MPF300TS-1FCG1152I ಪ್ಯಾಕೇಜ್) ನಲ್ಲಿ RAW 8 ಮತ್ತು ನಾಲ್ಕು ಲೇನ್‌ಗಳು ಮತ್ತು 1920 ರ ಸಮತಲ ರೆಸಲ್ಯೂಶನ್ ಕಾನ್ಫಿಗರೇಶನ್‌ಗಾಗಿ ಅಳವಡಿಸಲಾಗಿದೆ.

ಕೋಷ್ಟಕ 5 • ಸಂಪನ್ಮೂಲ ಬಳಕೆ

ಅಂಶ	ಬಳಕೆ
ಡಿಎಫ್ಎಫ್ಗಳು	3001
4-ಇನ್‌ಪುಟ್ LUTಗಳು	1826
LSRAM ಗಳು	16

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

PolarFire FPGA ಗಾಗಿ ಮೈಕ್ರೋಚಿಪ್ UG0877 SLVS-EC ರಿಸೀವರ್ [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ UG0877, UG0877 PolarFire FPGA ಗಾಗಿ SLVS-EC ರಿಸೀವರ್, PolarFire FPGA ಗಾಗಿ SLVS-EC ರಿಸೀವರ್, PolarFire FPGA ಗಾಗಿ ರಿಸೀವರ್, PolarFire FPGA

ಉಲ್ಲೇಖಗಳು

• ಬಳಕೆದಾರ ಕೈಪಿಡಿ