適用於 Polar Fire FPGA 的 MICROCHIP UG0877 SLVS-EC 接收器使用者指南
修訂歷史
修訂歷史描述了文檔中實施的更改。 更改按修訂列出，從當前出版物開始。
修訂版4.0
以下是本文檔修訂版 4.0 中所做更改的摘要。
- 取代了第 2 頁圖 2、第 3 頁圖 3、第 8 頁圖 6 和第 9 頁圖 7。
- 刪除了第 4 頁的發送 PLL 部分。
- 更新了第 1 頁表 3、第 3 頁表 7、第 4 頁表 7 和第 5 頁表 8。
- 更新了第 4 頁的「用於像素時脈產生的 PLL」部分。
- 更新了第 7 頁的設定參數部分。
修訂版3.0
以下是本文檔修訂版 3.0 中所做更改的摘要。
- SLVS-EC IP，第 2 頁
- 第 3 頁的表 7
修訂版2.0
以下是本文檔修訂版 2.0 中所做更改的摘要。
- SLVS-EC IP，第 2 頁
- 收發器配置，第 3 頁
- 第 3 頁的表 7
修訂版1.0
修訂版 1.0 是本文檔的首次發布
SLVS-EC IP
SLVS-EC 是索尼用於下一代高解析度 CMOS 影像感測器的高速介面。由於嵌入式時脈技術，該標準可以容忍通道間偏差。它在高速和長距離傳輸方面使板級設計變得容易。 SLVS-EC Rx IP 核為 PolarFire FPGA 提供 SLVS-EC 介面以接收影像感測器資料。該 IP 支援高達 4.752 Gbps 的速度。 IP 核支援 RAW 8、RAW 10 和 RAW 12 配置的兩個、四個和八個通道。下圖顯示了SLVS-EC相機解決方案的系統圖。
圖 1 • SLVS-EC IP 框圖
由於 SLVS-EC 介面使用嵌入式時脈技術，因此 Polar Fire® 收發器用作 SLVS-EC 感測器的 PHY 介面。它還使用 8b10b 編碼，可以使用 PolarFire 收發器恢復。 PolarFire FPGA 具有多達 24 個低功耗 12.7 Gbps 收發器通道。這些收發器通道可配置為 SLVS-EC PHY 接收器通道。如上圖所示，收發器輸出連接到SLVS-EC Rx IP核。
SLVS-EC 接收器解決方案
下圖顯示了 SLVS-EC IP 的 Libero SoC 軟體頂層設計實作以及 SLVS-EC 接收器解決方案所需的元件。
圖 2 • SLVS-EC IP 智慧設計
收發器配置
下圖顯示了收發器介面配置。
圖 3 • 收發器介面配置器
收發器可配置為兩個或四個通道。此外，收發器的速度可以設定為「收發器資料速率」。 SLVS-EC 介面支援兩種波特率，如下表所示。
表 1 • SLVS-EC 波特率
| 波特率 | 波特率（Mbps） |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
用於產生像素時脈的 PLL
需要 PLL 從收發器產生的結構時脈（即 LANE0_RX_CLOCK）產生像素時脈。以下是產生像素時脈的公式。
像素時鐘 = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
如下圖所示，為 RAW 8 設定 PF_CCC。
圖 4 • 時脈調節電路
設計說明
下圖顯示了SLVS-EC幀格式結構。
圖 5 • SLVS-EC 幀格式結構
資料包標頭包含有關幀開始和結束訊號以及有效行的資訊。 PHY 控製程式碼會新增在封包標頭上方以形成 SLVS-EC 封包。下表列出了 SLVS-EC 協定中使用的不同 PHY 控制碼。
表 2 • PHY 控製程式碼
PHY 控製程式碼 8b10b 符號組合
起始碼 K.28.5 – K.27.7 – K.28.2 – K.27.7
結束代碼 K.28.5 – K.29.7 – K.30.7 – K.29.7
焊盤代碼 K.23.7 – K.28.4 – K.28.6 – K.28.3
同步代碼 K.28.5 – D.10.5 – D.10.5 – D.10.5
空閒程式碼 D.00.0 – D.00.0 – D.00.0 – D.00.0
SLVS-EC RX IP 核
本節介紹 SLVS-EC 接收器 IP 的硬體實作細節。下圖顯示了包含 Polar Fire SLVS-EC RX IP 的 Sony SLVS-EC 接收器解決方案。此 IP 與 Polar Fire 收發器介面模組結合使用。下圖顯示了 SLVS-EC Rx IP 的內部模組。
圖 6 • SLVS-EC RX IP 的內部模組
對準器
此模組接收來自 PolarFire 收發器模組的資料並與同步程式碼對齊。此模組在從收發器接收的位元組中尋找同步程式碼並鎖定位元組邊界。
slvsec_phy_rx
此模組接收來自對齊器的資料並解碼傳入的 SLVS PHY 資料包。此模組通過同步序列，然後產生從起始碼開始到結束碼結束的pkt_en訊號。它還從資料包中刪除 PAD 程式碼，並將資料傳送到下一個模組，即 slvsrx_decoder。
slvsrx_解碼器
此模組接收來自 slvsec_phy_rx 模組的資料並從有效負載中提取像素資料。此模組每通道每個時脈提取四個像素並發送到輸出。它為活動行產生行有效訊號，以驗證活動視訊資料。它還透過查看 SLVS-EC 資料包標頭中的幀開始和幀結束位元來產生幀有效訊號
具有資料解碼狀態的 FSM
下圖顯示了 SLVS-EC RX IP 的 FSM。
圖 7 • SLVS-EC RX IP 的 FSM
SLVS-EC 接收器 IP 配置
下圖顯示了 SLVS-EC 接收器 IP 配置器。
圖 8 • SLVS-EC 接收器 IP 設定器
配置參數
下表列出了 SLVS-EC 接收器 IP 區塊的硬體實作中使用的設定參數的描述。這些是通用參數，可能會根據應用要求而變化。
表 3 • 配置參數
名稱 說明
資料寬度 輸入像素資料寬度。支援 RAW 8、RAW 10 和 RAW 12。
LANE_WIDTH 編號 SLVS-EC 車道。支援兩車道、四車道和八車道。
BUFF_深度 緩衝區的深度。活動影片行中的活動像素數。
緩衝區深度可以使用以下公式計算：
BUFF_DEPTH = Ceil ((水平解析度 * RAW 寬度) / (32 * 通道寬度))
Example：RAW 寬度 = 8，通道寬度 = 4，水平解析度 = 1920 像素
BUFF_DEPTH = 上限 ((1920 * 8)/ (32* 4)) = 120
輸入和輸出
下表列出了SLVS-EC RX IP配置參數的輸入輸出端口
表 4 • 輸入和輸出端口
| 訊號名稱 | 方向 | 寬度 | 描述 |
| LANE#_RX_CLK | 輸入 | 1 | 從該特定通道的收發器恢復時鐘 |
| LANE#_RX_READY | 輸入 | 1 | 通道資料就緒訊號 |
| LANE#_RX_VALID | 輸入 | 1 | 通道數據有效訊號 |
| LANE#_RX_DATA | 輸入 | 32 | Lane 從收發器恢復數據 |
| LINE_VALID_O | 輸出 | 1 | 一行中活動像素的資料有效訊號 |
| FRAME_VALID_O | 輸出 | 1 | 幀中活動線的有效訊號 |
| 數據輸出輸出 | 輸出 | 資料寬度*通道寬度*4 | 像素資料輸出 |
時序圖
下圖為SLVS-EC IP時序圖。
圖 9 • SLVS-EC IP 時序圖
資源利用
下表展示了as的資源利用率ampSLVS-EC 接收器核心在 PolarFire FPGA（MPF300TS-1FCG1152I 封裝）中實現，適用於 RAW 8 和 1920 通道以及 XNUMX 水平解析度配置。
表 5 • 資源利用率
| 元素 | 用法 |
| DFF | 3001 |
| 4 輸入 LUT | 1826 |
| LSRAM | 16 |
文件/資源
 |
適用於 PolarFire FPGA 的 MICROCHIP UG0877 SLVS-EC 接收器 [pdf] 使用者指南 UG0877、UG0877 用於 PolarFire FPGA 的 SLVS-EC 接收器、用於 PolarFire FPGA 的 SLVS-EC 接收器、用於 PolarFire FPGA 的接收器、PolarFire FPGA |
