Processeur Nios V Logiciel Intel FPGA IP
Notes de mise à jour du processeur Nios® V Intel® FPGA IP
Le numéro de version Intel® FPGA IP (XYZ) peut changer avec chaque version du logiciel Intel Quartus® Prime. Un changement dans :
- X indique une révision majeure de l'IP. Si vous mettez à jour le logiciel Intel Quartus Prime, vous devez régénérer l'IP.
- Y indique que l'IP inclut de nouvelles fonctionnalités. Régénérez votre IP pour inclure ces nouvelles fonctionnalités.
- Z indique que l'IP inclut des modifications mineures. Régénérez votre adresse IP pour inclure ces modifications.
Informations connexes
- Manuel de référence du processeur Nios V
Fournit des informations sur les performances du processeur Nios V, l'architecture du processeur, le modèle de programmation et l'implémentation principale (Guide de l'utilisateur Intel Quartus Prime Pro Edition).
- Notes de mise à jour Nios II et IP embarqué
- Manuel de conception du processeur intégré Nios V
Décrit comment utiliser au mieux les outils, recommande des styles de conception et des pratiques pour développer, déboguer et optimiser des systèmes embarqués à l'aide du processeur Nios® V et des outils fournis par Intel (Guide de l'utilisateur Intel Quartus Prime Pro Edition). - Manuel du développeur du logiciel du processeur Nios® V
Décrit l'environnement de développement logiciel du processeur Nios® V, les outils disponibles et le processus de création de logiciel à exécuter sur le processeur Nios® V (Guide de l'utilisateur Intel Quartus Prime Pro Edition).
Notes de version du processeur Nios® V/m Intel FPGA IP (Intel Quartus Prime Pro Edition)
Processeur Nios® V/m Intel FPGA IP v22.3.0
Tableau 1. v22.3.0 2022.09.26
| Version Intel Quartus Prime | Description | Impact |
| 22.3 | • Logique de prélecture améliorée. Mise à jour des chiffres de performance et de référence suivants :
— FMAX - Surface — Dhrystone — Core Mark • Supprimer les paramètres exceptionOffset et exceptionAgent de _hw.tcl. Note: Uniquement impacté la génération de BSP. Aucun impact sur RTL ou circuit. • Réinitialisation de débogage modifiée : — Ajout du port ndm_reset_in — Renommé dbg_reset en dbg_reset_out. |
– |
Processeur Nios® V/m Intel FPGA IP v21.3.0
Tableau 2.v21.3.0 2022.06.21
| Version Intel Quartus Prime | Description | Impact |
| 22.2 | • Ajout d'une interface de demande de réinitialisation
• Suppression des signaux inutilisés qui provoquaient une interface de verrouillage • Correction du problème de réinitialisation du débogage : — Mise à jour du routage de ndmreset pour empêcher la réinitialisation du module de débogage. |
– |
Processeur Nios® V/m Intel FPGA IP v21.2.0
Tableau 3. v21.2.0 2022.04.04
| Version Intel Quartus Prime | Description | Impact |
| 22.1 | • Ajout d'un nouveau design exampfichiers dans l'éditeur de paramètres du cœur IP FPGA Intel du processeur Nios® V/m :
— uC/TCP-IP IPerf Example Design — Serveur de socket simple uC/TCP-IP Example Design |
– |
| • Correction d'un bug:
— Résolution de problèmes causant des accès non fiables aux CSR MARCHID, MIMPID et MVENDORID. — Activation de la capacité de réinitialisation à partir du module de débogage pour permettre au cœur d'être réinitialisé via un débogueur. — Activation de la prise en charge du déclencheur. Le cœur du processeur Nios V prend en charge 1 déclencheur. — Correction des avertissements de synthèse signalés et des problèmes de charpie. — Résolution d'un problème de la ROM de débogage qui provoquait une corruption du vecteur de retour. — Correction d'un problème qui empêchait l'accès à GPR 31 depuis le module de débogage. |
– |
Processeur Nios V/m Intel FPGA IP v21.1.1
Tableau 4. v21.1.1 2021.12.13
| Version Intel Quartus Prime | Description | Impact |
| 21.4 | • Correction d'un bug:
— Les registres de déclenchement étaient accessibles mais les déclencheurs n'étaient pas pris en charge. Problème résolu. |
Une exception d'instruction illégale s'affiche lors de l'accès aux registres de déclenchement. |
| • Ajout d'un nouveau Design Exampfichier dans l'éditeur de paramètres du cœur IP FPGA Intel du processeur Nios V/m.
— GSFI Bootloader Example Design — Ex chargeur de démarrage SDMample Design |
– |
Processeur Nios V/m Intel FPGA IP v21.1.0
Tableau 5.v21.1.0 2021.10.04
| Version Intel Quartus Prime | Description | Impact |
| 21.3 | Version initiale | – |
Notes de mise à jour du processeur Nios V/m Intel FPGA IP (Intel Quartus Prime Standard Edition)
Processeur Nios V/m Intel FPGA IP v1.0.0
Tableau 6. v1.0.0 2022.10.31
| Version Intel Quartus Prime | Description | Impact |
| 22.1ème | Version initiale. | – |
Archives
Édition Intel Quartus Prime Pro
Archives du manuel de référence du processeur Nios V
Pour les versions les plus récentes et précédentes de ce guide de l'utilisateur, reportez-vous au manuel de référence du processeur Nios® V. Si une adresse IP ou une version logicielle n'est pas répertoriée, le guide de l'utilisateur de l'adresse IP ou de la version logicielle précédente s'applique.
Les versions IP sont les mêmes que les versions du logiciel Intel Quartus Prime Design Suite jusqu'à la v19.1. À partir de la version 19.2 ou ultérieure du logiciel Intel Quartus Prime Design Suite, les cœurs IP disposent d'un nouveau schéma de gestion des versions IP.
Archives du manuel de conception du processeur intégré Nios V
Pour les versions les plus récentes et précédentes de ce guide de l'utilisateur, reportez-vous au Nios® V Embedded Processor Design Handbook. Si une adresse IP ou une version logicielle n'est pas répertoriée, le guide de l'utilisateur de l'adresse IP ou de la version logicielle précédente s'applique.
Les versions IP sont les mêmes que les versions du logiciel Intel Quartus Prime Design Suite jusqu'à la v19.1. À partir de la version 19.2 ou ultérieure du logiciel Intel Quartus Prime Design Suite, les cœurs IP disposent d'un nouveau schéma de gestion des versions IP.
Archives du manuel du développeur du logiciel du processeur Nios V
Pour les versions les plus récentes et précédentes de ce guide de l'utilisateur, reportez-vous au Manuel du développeur du logiciel du processeur Nios® V. Si une adresse IP ou une version logicielle n'est pas répertoriée, le guide de l'utilisateur de l'adresse IP ou de la version logicielle précédente s'applique.
Les versions IP sont les mêmes que les versions du logiciel Intel Quartus Prime Design Suite jusqu'à la v19.1. À partir de la version 19.2 ou ultérieure du logiciel Intel Quartus Prime Design Suite, les cœurs IP disposent d'un nouveau schéma de gestion des versions IP.
Intel Quartus Prime Édition Standard
Reportez-vous aux guides de l'utilisateur suivants pour plus d'informations sur le processeur Nios V pour Intel Quartus Prime Standard Edition.
Informations connexes
- Nios® V Embedded Processor Design Handbook Décrit l'utilisation la plus efficace des outils, recommande des styles de conception et des pratiques pour le développement, le débogage et l'optimisation des systèmes embarqués à l'aide du processeur Nios® V et des outils fournis par Intel (Intel Quartus Prime Standard Edition User Guide ).
Manuel de référence du processeur Nios® V
- Fournit des informations sur les tests de performances du processeur Nios V, l'architecture du processeur, le modèle de programmation et l'implémentation principale (Guide de l'utilisateur Intel Quartus Prime Standard Edition).
Manuel du développeur du logiciel du processeur Nios® V
- Décrit l'environnement de développement logiciel du processeur Nios® V, les outils disponibles et le processus de création de logiciel à exécuter sur le processeur Nios® V (Intel Quartus Prime Standard Edition User Guide).
Processeur Nios® V Intel® FPGA IP Notes de mise à jour 8
Documents / Ressources
 |
Processeur intel Nios V Logiciel Intel FPGA IP [pdf] Guide de l'utilisateur Processeur Nios V Logiciel Intel FPGA IP, Processeur Logiciel Intel FPGA IP, Logiciel IP FPGA, Logiciel IP, Logiciel |
 |
Processeur Intel Nios V Intel FPGA IP [pdf] Guide de l'utilisateur Processeur Nios V Intel FPGA IP, Processeur Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
