Microchip Technology MIV_RV32 v3.0 IP 核工具动态页面
产品信息
该产品为MIV_RV32 v3.0，于2020年XNUMX月发布。它是Microsemi开发的专有且保密的产品。 发行说明提供了有关 IP 的功能、增强功能、系统要求、支持的系列、实现、已知问题和解决方法的信息。
特征
- MIV_RV32具有以下特点：
交付类型
使用 MIV_RV32 不需要许可证。 为核心提供了完整的 RTL 源代码。
支持的家庭
用户手册文本中未提及受支持的系列。
安装说明
安装 MIV_RV32 CPZ file，必须通过 Libero 软件使用目录更新功能或手动添加 CPZ 来完成 file 使用添加核心目录功能。 安装后，可以在设计中配置、生成和实例化该核心，以便包含在 Libero 项目中。 有关核心安装、许可和一般使用的更多说明，请参阅 Libero SoC 在线帮助。
文档
有关软件、设备和硬件的更新和其他信息，请访问 Microsemi SoC 产品组的知识产权页面 web地点： http://www.microsemi.com/products/fpga-soc/design-resources/ip-cores.
更多信息还可从 MI-V 嵌入式生态系统获得。
支持的测试环境
MIV_RV32 未提供测试平台。 MIV_RV32 RTL 可用于使用标准 Libero 生成的测试平台来模拟执行程序的处理器。
停产的功能和设备
没有任何。
已知限制和解决方法
以下限制和解决方法适用于 MIV_RV32 v3.0 版本：
- TCM 的最大大小限制为 256 Kb。
- 要使用系统控制器初始化 PolarFire 中的 TCM，需要本地参数 l_cfg_hard_tcm0_en。
请注意，此信息基于用户手册中提供的文本摘录。 如需更详细和完整的信息，请参阅完整的用户手册或直接联系 Microsemi。
修订历史
修订历史描述了文档中实施的更改。更改按修订列出，从最新发布开始。
修订版 2.0
本文档的修订版 2.0 于 2020 年 32 月发布。以下是变更摘要。 将核心名称从 MIV_RV32IMC 更改为 MIV_RVXNUMX。 这个与配置无关的名称允许将来扩展对其他 RISC-V ISA 扩展的支持。
修订版 1.0
修订版 1.0 是本文档的首次发布，发布于 2020 年 XNUMX 月。
MIV_RV32 v3.0 发行说明
超过view
这些发行说明随 MIV_RV32 v3.0 的生产版本一起发布。 本文档提供有关 IP 的功能、增强功能、系统要求、支持的系列、实施以及已知问题和解决方法的详细信息。
特征
MIV_RV32具有以下特点
- 专为低功耗 FPGA 软核实现而设计
- 支持 RISC-V 标准 RV32I ISA，具有可选的 M 和 C 扩展
- 紧耦合内存的可用性，其大小由地址范围定义
- TCM APB 从站 (TAS) 至 TCM
- 引导 ROM 功能可加载映像并从内存运行
- 外部、定时器和软中断
- 多达六个可选外部中断
- 向量和非向量中断支持
- 可选片上调试单元，带 JTAG 界面
- AHBL、APB3 和 AXI3/AXI4 可选外部总线接口
交付类型
使用 MIV_RV32 不需要许可证。 为核心提供了完整的 RTL 源代码。
支持的家庭
- PolarFire SoC®
- 极火 RT®
- 极地火®
- RTG4™
- 冰屋®2
- SmartFusion®2
安装说明
MIV_RV32 CPZ file 必须安装到 Libero 软件中。 这是通过 Libero 或 CPZ 中的目录更新功能自动完成的 file 可以使用“添加核心目录”功能手动添加。 一旦CPZ file 安装在 Libero 中后，可以在设计中配置、生成和实例化该核心，以便包含在 Libero 项目中。 有关核心安装、许可和一般使用的更多说明，请参阅 Libero SoC 在线帮助。
文档
此版本包含 MIV_RV32 手册和 RISC-V 规范文档的副本。 该手册描述了核心功能，并提供了有关如何模拟、综合、布局和布线该核心的分步说明，以及实施建议。 有关获取 IP 文档的说明，请参阅 Libero SoC 在线帮助。 还包括一个设计指南，其中介绍了一个前ample Libero 为 PolarFire® 设计。 有关软件、设备和硬件的更新和其他信息，请访问 Microsemi SoC 产品组的知识产权页面 web地点： http://www.microsemi.com/products/fpga-soc/design-resources/ip-cores
更多信息还可从 MI-V 嵌入式生态系统获得。
支持的测试环境
MIV_RV32 未提供测试平台。 MIV_RV32 RTL 可用于使用标准 Libero 生成的测试平台来模拟执行程序的处理器。
停产的功能和设备
没有任何。
已知限制和解决方法
以下是适用于 MIV_RV32 v3.0 版本的限制和解决方法。
- TCM 的最大大小限制为 256 Kb。
- 使用系统控制器初始化 PolarFire 中的 TCM，miv_rv0_opsrv_cfg_pkg.v 中的本地参数 l_cfg_hard_tcm32_en file 应在合成前更改为 1'b1。 请参阅 MIV_RV2.7 v32 手册中的 3.0 节。
- 使用 FlashPro 5 通过 GPIO 进行调试应限制在最大 10 MHz。
- 请注意 JTAG_TRSTN 输入现在为低电平有效。 在以前的版本中，此输入非常高。
美高森美的产品保修在美高森美的销售订单条款和条件中规定。 本出版物中包含的信息仅供设计和使用 Microsemi 产品之用。 有关设备应用程序等的信息仅为了您的方便而提供，并且可能会被更新所取代。 买方不得依赖 Microsemi 提供的任何数据和性能规格或参数。 您有责任确保您的应用程序符合您的规格。
此信息按“原样”提供。 MICROSEMI 不就这些信息做出任何明示或暗示、书面或口头、法定或其他形式的陈述或保证，包括但不限于其条件、质量、性能、不侵权、适销性或特定用途的适用性目的。 在任何情况下，MICROSEMI 均不对与本信息或其使用相关的任何间接、特殊、惩罚性、附带或后果性损失、损坏、成本或费用负责，无论其原因如何，即使 MICROSEMI 已被告知这种可能性或损害是可以预见的吗？ 在法律允许的最大范围内，MICROSEMI 对与此信息或其使用相关的所有索赔的全部责任不会超过您为此信息直接向 MICROSEMI 支付的费用（如有）。
Microsemi 器件的使用
生命支持、关键任务设备或应用和/或安全应用中的风险完全由买方承担，并且买方同意为美高森美辩护并赔偿因此类使用而造成的任何及所有损害、索赔、诉讼或费用。 除非另有说明，否则任何 Microsemi 知识产权均不会以暗示或其他方式授予任何许可。
Microsemi Corporation 是 Microchip Technology Inc.（纳斯达克股票代码：MCHP）的子公司，及其附属公司是智能、互联和安全嵌入式控制解决方案的领先提供商。 其易于使用的开发工具和全面的产品组合使客户能够创建最佳设计，从而降低风险，同时降低系统总成本和上市时间。 这些解决方案为工业、汽车、消费、航空航天和国防、通信和计算市场的超过 120,000 家客户提供服务。 该公司总部位于亚利桑那州钱德勒，提供出色的技术支持以及可靠的交付和质量。 了解更多信息，请访问 www.microsemi.com.
美高森美
2355 W. 钱德勒大道。
美国亚利桑那州钱德勒 85224
美国境内：+1 480-792-7200
传真：+1 480-792-7277
www.microsemi.com © 2020 Microsemi 及其附属公司。 版权所有。 Microsemi 和 Microsemi 徽标是 Microsemi Corporation 及其附属公司的商标。 所有其他商标和服务标记均为其各自所有者的财产。
文件/资源
 |
Microchip Technology MIV_RV32 v3.0 IP 核工具动态页面 [pdf] 用户手册 MIV_RV32 v3.0 IP 核工具动态页面、MIV_RV32 v3.0、IP 核工具动态页面、Core 工具动态页面、工具动态页面 |
