Página dinámica de la herramienta central IP MIV_RV32 v3.0 de Microchip Technology
Información del producto
El producto es MIV_RV32 v3.0, lanzado en octubre de 2020. Es un producto patentado y confidencial desarrollado por Microsemi. Las notas de la versión brindan información sobre las características, mejoras, requisitos del sistema, familias admitidas, implementaciones, problemas conocidos y soluciones alternativas de la IP.
Características
- MIV_RV32 tiene las siguientes características:
Tipos de entrega
No se requiere licencia para usar MIV_RV32. Se proporciona el código fuente RTL completo para el núcleo.
Familias apoyadas
Las familias admitidas no se mencionan en el texto del manual del usuario.
Instrucciones de instalación
Para instalar el CPZ MIV_RV32 file, debe hacerse a través del software Libero usando la función de actualización del catálogo o agregando manualmente el CPZ file utilizando la función Agregar catálogo principal. Una vez instalado, el núcleo se puede configurar, generar y crear instancias dentro de un diseño para incluirlo en el proyecto Libero. Consulte la ayuda en línea de Libero SoC para obtener más instrucciones sobre la instalación principal, las licencias y el uso general.
Documentación
Para obtener actualizaciones e información adicional sobre el software, los dispositivos y el hardware, visite las páginas de propiedad intelectual en el grupo de productos Microsemi SoC. websitio: http://www.microsemi.com/products/fpga-soc/design-resources/ip-cores.
También se puede obtener más información del ecosistema integrado MI-V.
Entornos de prueba compatibles
No se proporciona ningún banco de pruebas con MIV_RV32. El RTL MIV_RV32 se puede utilizar para simular el procesador ejecutando un programa utilizando un banco de pruebas estándar generado por Libero.
Funciones y dispositivos descontinuados
Ninguno.
Limitaciones conocidas y soluciones
Las siguientes limitaciones y soluciones se aplican a la versión MIV_RV32 v3.0:
- El TCM está limitado a un tamaño máximo de 256 Kb.
- Para inicializar el TCM en PolarFire utilizando el controlador del sistema, se requiere un parámetro local l_cfg_hard_tcm0_en.
Tenga en cuenta que esta información se basa en el extracto de texto proporcionado del manual del usuario. Para obtener información más detallada y completa, consulte el manual de usuario completo o comuníquese directamente con Microsemi.
Historial de revisiones
El historial de revisiones describe los cambios que se implementaron en el documento. Los cambios se enumeran por revisión, comenzando con la publicación más reciente.
Revisión 2.0
La revisión 2.0 de este documento se publicó en octubre de 2020. El siguiente es un resumen de los cambios. Se cambió el nombre del núcleo a MIV_RV32 de MIV_RV32IMC. Este nombre de configuración neutral permite una futura expansión del soporte para extensiones RISC-V ISA adicionales.
Revisión 1.0
La revisión 1.0 es la primera publicación de este documento publicada en marzo de 2020.
Notas de la versión MIV_RV32 v3.0
Encimaview
Estas notas de la versión se publican con la versión de producción de MIV_RV32 v3.0. Este documento proporciona detalles sobre las características, mejoras, requisitos del sistema, familias admitidas, implementaciones y problemas conocidos y soluciones alternativas de la IP.
Características
MIV_RV32 tiene las siguientes características
- Diseñado para implementaciones de núcleo blando FPGA de bajo consumo
- Admite el estándar RISC-V RV32I ISA con extensiones M y C opcionales
- Disponibilidad de memoria estrechamente acoplada, con tamaño definido por rango de direcciones
- TCM APB Esclavo (TAS) a TCM
- Función de ROM de arranque para cargar una imagen y ejecutarla desde la memoria
- Interrupciones externas, de temporizador y suaves
- Hasta seis interrupciones externas opcionales
- Soporte de interrupción vectorial y no vectorial
- Unidad de depuración en chip opcional con JTAG interfaz
- Interfaces de bus externo opcionales AHBL, APB3 y AXI3/AXI4
Tipos de entrega
No se requiere licencia para usar MIV_RV32. Se proporciona el código fuente RTL completo para el núcleo.
Familias apoyadas
- PolarFire SoC®
- PolarFire RT®
- PolarFire®
- RTG4TM
- IGLÚ®2
- SmartFusion®2
Instrucciones de instalación
El MIV_RV32 CPZ file debe instalarse en el software Libero. Esto se hace automáticamente a través de la función de actualización del catálogo en Libero o el CPZ. file se puede agregar manualmente mediante la función Agregar catálogo principal. Una vez que la CPZ file está instalado en Libero, el núcleo se puede configurar, generar y crear instancias dentro de un diseño para incluirlo en el proyecto Libero. Consulte la ayuda en línea de Libero SoC para obtener más instrucciones sobre la instalación principal, las licencias y el uso general.
Documentación
Esta versión contiene una copia del manual MIV_RV32 y los documentos de especificación RISC-V. El manual describe la funcionalidad principal y brinda instrucciones paso a paso sobre cómo simular, sintetizar, colocar y enrutar este núcleo, y también sugerencias de implementación. Consulte la ayuda en línea de Libero SoC para obtener instrucciones sobre cómo obtener documentación de IP. También se incluye una guía de diseño que recorre un exampDiseño de le Libero para PolarFire®. Para obtener actualizaciones e información adicional sobre el software, los dispositivos y el hardware, visite las páginas de propiedad intelectual en el grupo de productos Microsemi SoC. websitio: http://www.microsemi.com/products/fpga-soc/design-resources/ip-cores
También se puede obtener más información del ecosistema integrado MI-V.
Entornos de prueba compatibles
No se proporciona ningún banco de pruebas con MIV_RV32. El RTL MIV_RV32 se puede utilizar para simular el procesador ejecutando un programa utilizando un banco de pruebas estándar generado por Libero.
Funciones y dispositivos descontinuados
Ninguno.
Limitaciones conocidas y soluciones
Las siguientes son las limitaciones y soluciones alternativas aplicables a la versión MIV_RV32 v3.0.
- El TCM está limitado a un tamaño máximo de 256 Kb.
- Para inicializar el TCM en PolarFire usando el controlador del sistema, un parámetro local l_cfg_hard_tcm0_en, en miv_rv32_opsrv_cfg_pkg.v file debe cambiarse a 1'b1 antes de la síntesis. Consulte la sección 2.7 en el manual MIV_RV32 v3.0.
- La depuración sobre GPIO usando FlashPro 5 debe limitarse a 10 MHz como máximo.
- Tenga en cuenta la JTAGLa entrada _TRSTN ahora está activa en nivel bajo. En versiones anteriores, esta entrada era activamente alta.
La garantía del producto de Microsemi se establece en los Términos y condiciones de pedidos de venta de Microsemi. La información contenida en esta publicación se proporciona con el único propósito de diseñar y utilizar productos Microsemi. La información sobre aplicaciones del dispositivo y similares se proporciona únicamente para su comodidad y puede ser reemplazada por actualizaciones. El Comprador no dependerá de ningún dato ni especificaciones de rendimiento o parámetros proporcionados por Microsemi. Es su responsabilidad asegurarse de que su aplicación cumpla con sus especificaciones.
ESTA INFORMACIÓN SE PROPORCIONA “TAL CUAL”. MICROSEMI NO HACE DECLARACIONES NI GARANTÍAS DE NINGÚN TIPO, YA SEA EXPRESA O IMPLÍCITA, ESCRITA U ORAL, ESTATUTARIA O DE OTRO MODO, RELACIONADAS CON LA INFORMACIÓN, INCLUYENDO, ENTRE OTROS, SU CONDICIÓN, CALIDAD, RENDIMIENTO, NO INFRACCIÓN, COMERCIABILIDAD O IDONEIDAD PARA UN PARTICULAR. OBJETIVO. EN NINGÚN CASO MICROSEMI SERÁ RESPONSABLE DE NINGUNA PÉRDIDA, DAÑO, COSTO O GASTO INDIRECTO, ESPECIAL, PUNITIVO, INCIDENTAL O CONSECUENTE, RELACIONADO CON ESTA INFORMACIÓN O SU USO, CUALQUIERA QUE SEA CAUSADO, INCLUSO SI MICROSEMI HA SIDO INFORMADO DE LA POSIBILIDAD O ¿LOS DAÑOS SON PREVISIBLES? EN LA MEDIDA MÁXIMA PERMITIDA POR LA LEY, LA RESPONSABILIDAD TOTAL DE MICROSEMI SOBRE TODAS LAS RECLAMACIONES RELACIONADAS CON ESTA INFORMACIÓN O SU USO NO EXCEDERÁ EL NÚMERO DE HONORARIOS, SI LOS HAY, QUE USTED PAGÓ DIRECTAMENTE A MICROSEMI POR ESTA INFORMACIÓN.
Uso de dispositivos Microsemi
en soporte vital, equipos o aplicaciones de misión crítica y/o aplicaciones de seguridad es completamente a riesgo del comprador, y el comprador acepta defender e indemnizar a Microsemi por todos y cada uno de los daños, reclamos, demandas o gastos que resulten de dicho uso. No se transmiten licencias, implícitas o de otro modo, bajo ningún derecho de propiedad intelectual de Microsemi a menos que se indique lo contrario.
Microsemi Corporation, una subsidiaria de Microchip Technology Inc. (Nasdaq: MCHP), y sus filiales corporativas son proveedores líderes de soluciones de control integradas inteligentes, conectadas y seguras. Sus herramientas de desarrollo fáciles de usar y su amplia cartera de productos permiten a los clientes crear diseños óptimos que reducen el riesgo y al mismo tiempo reducen el costo total del sistema y el tiempo de comercialización. Estas soluciones prestan servicios a más de 120,000 clientes en los mercados industrial, automotriz, de consumo, aeroespacial y de defensa, comunicaciones e informática. Con sede en Chandler, Arizona, la empresa ofrece un excelente soporte técnico junto con entrega y calidad confiables. Obtenga más información en www.microsemi.com.
Microsemi
2355 W. Chandler Blvd.
Chandler, AZ 85224 Estados Unidos
Dentro de EE. UU.: +1 480-792-7200
Teléfono: +1 480-792-7277
www.microsemi.com © 2020 Microsemi y sus afiliadas corporativas. Reservados todos los derechos. Microsemi y el logotipo de Microsemi son marcas comerciales de Microsemi Corporation y sus afiliadas corporativas. Todas las demás marcas comerciales y marcas de servicio son propiedad de sus respectivos dueños.
Documentos / Recursos
 |
Página dinámica de la herramienta central IP MIV_RV32 v3.0 de Microchip Technology [pdf] Manual del usuario MIV_RV32 v3.0 Página dinámica de herramienta principal IP, MIV_RV32 v3.0, Página dinámica de herramienta principal IP, Página dinámica de herramienta principal, Página dinámica de herramienta |
