Microchip-LOGO

Página dinâmica da ferramenta IP Core MIV_RV32 v3.0 da Microchip Technology

Microchip-Tecnologia-MIV-RV32-v3.0-IP-Core-Ferramenta-Página-Dinâmica-PRODUTO

Informações do produto
O produto é MIV_RV32 v3.0, lançado em outubro de 2020. É um produto proprietário e confidencial desenvolvido pela Microsemi. As notas de versão fornecem informações sobre os recursos, aprimoramentos, requisitos do sistema, famílias suportadas, implementações, problemas conhecidos e soluções alternativas do IP.

Características

  • MIV_RV32 possui os seguintes recursos:

Tipos de entrega
Nenhuma licença é necessária para usar MIV_RV32. O código-fonte RTL completo é fornecido para o núcleo.

Famílias suportadas
As famílias suportadas não são mencionadas no texto do manual do usuário.

Instruções de instalação
Para instalar o CPZ MIV_RV32 file, deve ser feito através do software Libero utilizando a função de atualização do Catálogo ou adicionando manualmente o CPZ file usando o recurso Adicionar catálogo principal. Uma vez instalado, o núcleo pode ser configurado, gerado e instanciado dentro de um design para inclusão no projeto Libero. Consulte a Ajuda Online do Libero SoC para obter mais instruções sobre instalação do núcleo, licenciamento e uso geral.

Documentação
Para atualizações e informações adicionais sobre software, dispositivos e hardware, visite as páginas de Propriedade Intelectual no Microsemi SoC Products Group website: http://www.microsemi.com/products/fpga-soc/design-resources/ip-cores.
Mais informações também podem ser obtidas no ecossistema incorporado MI-V.

Ambientes de teste suportados

Nenhum testbench é fornecido com MIV_RV32. O MIV_RV32 RTL pode ser usado para simular o processador executando um programa usando um testbench padrão gerado pelo Libero.

Recursos e dispositivos descontinuados
Nenhum.

Limitações e soluções alternativas conhecidas
As seguintes limitações e soluções alternativas se aplicam à versão MIV_RV32 v3.0:

  1. O TCM está limitado a um tamanho máximo de 256 Kb.
  2. Para inicializar o TCM no PolarFire usando o controlador do sistema, é necessário um parâmetro local l_cfg_hard_tcm0_en.

Observe que essas informações são baseadas no trecho de texto fornecido no manual do usuário. Para informações mais detalhadas e completas, consulte o manual do usuário completo ou entre em contato diretamente com a Microsemi.

Histórico de revisão
O histórico de revisão descreve as alterações que foram implementadas no documento. As alterações são listadas por revisão, começando com a publicação mais atual.

Revisão 2.0
A revisão 2.0 deste documento foi publicada em outubro de 2020. A seguir está um resumo das alterações. Alterado o nome principal para MIV_RV32 de MIV_RV32IMC. Este nome de configuração neutra permite a expansão futura do suporte para extensões RISC-V ISA adicionais.

Revisão 1.0
A revisão 1.0 é a primeira publicação deste documento publicada em março de 2020.

Notas de versão do MIV_RV32 v3.0

Sobreview
Estas notas de versão são emitidas com a versão de produção do MIV_RV32 v3.0. Este documento fornece detalhes sobre os recursos, aprimoramentos, requisitos do sistema, famílias suportadas, implementações e problemas conhecidos e soluções alternativas do IP.

Características

MIV_RV32 possui os seguintes recursos

  • Projetado para implementações de soft-core FPGA de baixo consumo de energia
  • Suporta o padrão RISC-V RV32I ISA com extensões M e C opcionais
  • Disponibilidade de memória fortemente acoplada, com tamanho definido por intervalo de endereços
  • TCM APB Slave (TAS) para TCM
  • Recurso Boot ROM para carregar uma imagem e executá-la da memória
  • Interrupções externas, temporizadas e suaves
  • Até seis interrupções externas opcionais
  • Suporte a interrupções vetorizadas e não vetoriais
  • unidade de depuração on-chip opcional com um JTAG interface
  •  Interfaces de barramento externo opcionais AHBL, APB3 e AXI3/AXI4

Tipos de entrega
Nenhuma licença é necessária para usar MIV_RV32. O código-fonte RTL completo é fornecido para o núcleo.

Famílias suportadas

  • SoC® PolarFire
  • PolarFire RT®
  • PolarFire®
  • RTG4TM
  • IGLU®2
  • SmartFusion®2

 Instruções de instalação
O CPZ MIV_RV32 file deve ser instalado no software Libero. Isto é feito automaticamente através da função de atualização do Catálogo no Libero, ou no CPZ file podem ser adicionados manualmente usando o recurso de catálogo Add Core. Uma vez que o CPZ file está instalado no Libero, o núcleo pode ser configurado, gerado e instanciado dentro de um design para inclusão no projeto Libero. Consulte a Ajuda Online do Libero SoC para obter mais instruções sobre instalação do núcleo, licenciamento e uso geral.

Documentação

Esta versão contém uma cópia do Manual MIV_RV32 e dos documentos de especificação RISC-V. O manual descreve a funcionalidade principal e fornece instruções passo a passo sobre como simular, sintetizar, posicionar e rotear esse núcleo, além de sugestões de implementação. Consulte a Ajuda Online do Libero SoC para obter instruções sobre como obter documentação de IP. Também está incluído um guia de design que percorre um example Libero design para PolarFire®. Para atualizações e informações adicionais sobre software, dispositivos e hardware, visite as páginas de Propriedade Intelectual no Microsemi SoC Products Group website: http://www.microsemi.com/products/fpga-soc/design-resources/ip-cores
Mais informações também podem ser obtidas no ecossistema incorporado MI-V.

Ambientes de teste suportados
Nenhum testbench é fornecido com MIV_RV32. O MIV_RV32 RTL pode ser usado para simular o processador executando um programa usando um banco de testes padrão gerado pelo Libero.

Recursos e dispositivos descontinuados
Nenhum.

Limitações e soluções alternativas conhecidas
A seguir estão as limitações e soluções alternativas aplicáveis ​​à versão MIV_RV32 v3.0.

  1. O TCM está limitado a um tamanho máximo de 256 Kb.
  2. Para inicializar o TCM no PolarFire usando o controlador do sistema, um parâmetro local l_cfg_hard_tcm0_en, no miv_rv32_opsrv_cfg_pkg.v file deve ser alterado para 1'b1 antes da síntese. Consulte a seção 2.7 no Manual MIV_RV32 v3.0.
  3. A depuração via GPIO usando FlashPro 5 deve ser limitada a 10 MHz no máximo.
  4. Observe o JTAGA entrada _TRSTN agora está ativa em nível baixo. Nas versões anteriores, essa entrada era ativamente alta.

A garantia do produto da Microsemi está estabelecida nos Termos e Condições do Pedido de Vendas da Microsemi. As informações contidas nesta publicação são fornecidas com o único propósito de projetar e usar produtos Microsemi. As informações sobre aplicativos de dispositivos e similares são fornecidas apenas para sua conveniência e podem ser substituídas por atualizações. O Comprador não deverá confiar em quaisquer dados e especificações ou parâmetros de desempenho fornecidos pela Microsemi. É sua responsabilidade garantir que sua aplicação atenda às suas especificações.

ESTA INFORMAÇÃO É FORNECIDA “COMO ESTÁ”. A MICROSEMI NÃO FAZ NENHUMA REPRESENTAÇÃO OU GARANTIA DE QUALQUER TIPO, EXPRESSA OU IMPLÍCITA, ESCRITA OU ORAL, ESTATUTÁRIA OU DE OUTRA FORMA, RELACIONADA ÀS INFORMAÇÕES, INCLUINDO, MAS NÃO SE LIMITANDO À SUA CONDIÇÃO, QUALIDADE, DESEMPENHO, NÃO VIOLAÇÃO, COMERCIALIZAÇÃO OU ADEQUAÇÃO A UM DETERMINADO PROPÓSITO. EM HIPÓTESE ALGUMA A MICROSEMI SERÁ RESPONSÁVEL POR QUALQUER PERDA, DANO, CUSTO OU DESPESA INDIRETA, ESPECIAL, PUNITIVA, INCIDENTAL OU CONSEQUENCIAL, QUALQUER QUE SEJA RELACIONADA A ESTA INFORMAÇÃO OU SEU USO, QUALQUER QUE SEJA, CAUSADA, MESMO QUE A MICROSEMI TENHA SIDO AVISADA DA POSSIBILIDADE OU OS DANOS SÃO PREVISÍVEIS? NA MÁXIMA EXTENSÃO PERMITIDA POR LEI, A RESPONSABILIDADE TOTAL DA MICROSEMI EM TODAS AS RECLAMAÇÕES RELACIONADAS A ESTA INFORMAÇÃO OU SEU USO NÃO EXCEDERÁ O NÚMERO DE TAXAS, SE HOUVER, QUE VOCÊ PAGOU DIRETAMENTE À MICROSEMI POR ESTA INFORMAÇÃO.

Uso de dispositivos Microsemi
em suporte de vida, equipamentos ou aplicações de missão crítica e/ou aplicações de segurança é inteiramente por conta e risco do comprador, e o comprador concorda em defender e indenizar a Microsemi de todos e quaisquer danos, reclamações, processos ou despesas resultantes de tal uso. Nenhuma licença é transmitida, implicitamente ou de outra forma, sob quaisquer direitos de propriedade intelectual da Microsemi, salvo indicação em contrário.

A Microsemi Corporation, uma subsidiária da Microchip Technology Inc. (Nasdaq: MCHP), e suas afiliadas corporativas são fornecedores líderes de soluções de controle integradas inteligentes, conectadas e seguras. Suas ferramentas de desenvolvimento fáceis de usar e seu portfólio abrangente de produtos permitem que os clientes criem projetos ideais que reduzem riscos e, ao mesmo tempo, reduzem o custo total do sistema e o tempo de lançamento no mercado. Essas soluções atendem a mais de 120,000 clientes nos mercados industrial, automotivo, de consumo, aeroespacial e de defesa, comunicações e computação. Com sede em Chandler, Arizona, a empresa oferece excelente suporte técnico juntamente com entrega e qualidade confiáveis. Saiba mais em www.microsemi.com.

Microsemi
2355 W. Chandler Blvd.
Chandler, AZ 85224 EUA
Nos EUA: +1 480-792-7200
Fax: +1 480-792-7277
www.microsemi.com © 2020 Microsemi e suas afiliadas corporativas. Todos os direitos reservados. Microsemi e o logotipo Microsemi são marcas registradas da Microsemi Corporation e suas afiliadas corporativas. Todas as outras marcas registradas e marcas de serviço são propriedade de seus respectivos proprietários.

Documentos / Recursos

Página dinâmica da ferramenta IP Core MIV_RV32 v3.0 da Microchip Technology [pdf] Manual do Usuário
Página dinâmica da ferramenta principal IP MIV_RV32 v3.0, MIV_RV32 v3.0, página dinâmica da ferramenta principal IP, página dinâmica da ferramenta principal, página dinâmica da ferramenta

Referências

Deixe um comentário

Seu endereço de e-mail não será publicado. Os campos obrigatórios estão marcados *