Xilinx DDR2 MIG 7 စွမ်းဆောင်ရည် ခန့်မှန်းချက် လမ်းညွှန်

အရေးကြီးမှတ်ချက်- အဖြေမှတ်တမ်းတစ်ခု၏ ဒေါင်းလုဒ်လုပ်နိုင်သော PDF ကို ၎င်း၏အသုံးပြုနိုင်စွမ်းနှင့် ဖတ်ရှုနိုင်မှုကို မြှင့်တင်ပေးထားသည်။ အဖြေမှတ်တမ်းများဖြစ်ကြောင်း သတိပြုရန် အရေးကြီးပါသည်။ Webသတင်းအချက်အလက်အသစ်များရရှိနိုင်သည်နှင့်အမျှမကြာခဏမွမ်းမံထားသောအခြေခံအကြောင်းအရာ။ Xilinx နည်းပညာပံ့ပိုးကူညီမှုသို့ သွားရောက်ကြည့်ရှုရန် သင့်အား သတိပေးထားသည်။ Website နှင့် review ဤအဖြေ၏နောက်ဆုံးထွက်ဗားရှင်းအတွက် (Xilinx အဖြေ 63234)။

နိဒါန်း

DDR2 နှင့် DDR3 အမှတ်တရများကို တည်ဆောက်ပုံနှင့် MIG 7 စီးရီး ထိန်းချုပ်ကိရိယာကို ဒီဇိုင်းထုတ်ထားသောကြောင့် စွမ်းဆောင်ရည်သည် ရှေ့တည့်တည့်တွင် မရှိပါ။
၎င်းသည် Jedec Timing parameters များနှင့် controller Architecture အမျိုးမျိုးကို နားလည်ရန် လိုအပ်ပြီး ခန့်မှန်းချက်များကို ရယူရန်အတွက် simulations များကို သင်လုပ်ဆောင်ရန် လိုအပ်ပါသည်။
စွမ်းဆောင်ရည်ကို ဆုံးဖြတ်ခြင်းအတွက် ယေဘူယျနိယာမသည် တူညီသော်လည်း ဤစာရွက်စာတမ်းသည် MIG ex ကို အသုံးပြု၍ ထိရောက်မှုရရှိရန် လွယ်ကူသောနည်းလမ်းကို ပေးပါသည်။ampစမ်းသပ်ခုံတန်းလျားများနှင့် နှိုးဆွမှုအကူအညီဖြင့် le ဒီဇိုင်း files ကို ဒီမှာ တွဲထားတယ်။

ထိရောက်သော Bandwidth

DRAM ဒေတာဘတ်စ်သည် အထွတ်အထိပ်ရောက်ခါနီးအချိန်တွင်သာ လှိုင်းနှုန်းကိုရရှိစေပြီး ၎င်း၏အပေါ်မှထိရောက်သောဒေတာနှုန်းကို လျှော့ချပေးသည်။
ရည်းစားဟောင်း အနည်းငယ်ampအကျုံးဝင်သည်များမှာ-

• တူညီသောဘဏ်တွင် အတန်းများဝင်ရောက်ရန် အချိန်ကြိုတင်ငွေဖြည့်သွင်းချိန် (ဝင်ခွင့်လိပ်စာသည် တူညီသောအတန်း-စာမျက်နှာထိရှိခြင်းမရှိပါ)
• write recovery time ကို write မှ read access သို့ ပြောင်းရန်
• ဘတ်စကားမှ စာရေးခွင့်သို့ ပြောင်းရန် အချိန်ပြောင်းရန် အချိန်

Effective Bandwidth = Peak Bandwidth * Efficiency 

MIG ဒီဇိုင်းမျိုးဆက်

MIG IP နှင့် ex တွင် အဆင့်ဆင့်အသေးစိတ်အချက်အလက်များအတွက် UG586 အခန်း 1 ကို ကိုးကားပါ။ampဒီဇိုင်းမျိုးဆက်။
MIG 7 Series စွမ်းဆောင်ရည် သရုပ်သကန်ကို မလုပ်ဆောင်မီ၊ သင်၏ simulation ပတ်ဝန်းကျင် ကောင်းမွန်ကြောင်း သေချာစေရန် အောက်ပါတို့ကို လုပ်ဆောင်ပါ။ MIG ex ကိုဖွင့်ပါ။ampသင့်လျော်သော စာကြည့်တိုက်များကို ဒီဇိုင်းဆွဲပြီး မြေပုံဆွဲကာ သရုပ်ဖော်ပုံကို လုပ်ဆောင်ပြီး စာသားမှတ်တမ်းတွင် “စမ်းသပ်ပြီးသည်” ဟူသော မက်ဆေ့ချ်ကို သင်မြင်ရကြောင်း သေချာပါစေ။
စီးဆင်းမှုကို သရုပ်ပြရန်အတွက် ကျွန်ုပ်သည် xc7vx690tffg1761-2 အတွက် MIG IP ကို ​​ထုတ်ပေးပြီး ဟောင်းကို ခေါ်ဆိုခဲ့သည်။ample ဒီဇိုင်း။
မှတ်သားထားသင့်သည့်အချက်နှစ်ချက်မှာ memory address bits နှင့် memory address mapping selection တို့ဖြစ်သည်။
ဟောင်းအတွက်ampပေါ့၊ ကျွန်ုပ်သည် MT41J128M8XX-125 ကို မမ်မိုရီအပိုင်း drop down ရွေးစရာများအောက်တွင် ရွေးချယ်ထားသည်။

ပုံ-၁၊ အတန်း = ၁၄၊ ကော်လံ = ၁၀ နှင့် ဘဏ် = ၃၊ ထို့ကြောင့် app_addr_width = အတန်း + ကော်လံ + ဘဏ် + အဆင့် = ၂၈၊

BANK_ROW_COLUMN သို့မဟုတ် ROW BANK ကော်လံကို သင်ရွေးချယ်နိုင်ပါသည်။
မူရင်းလိပ်စာပုံဖော်သည့် ROW BANK ကော်လံကို ကျွန်ုပ်ချန်ထားခဲ့သည်။

Exampပေါင်းစပ်နိုင်သော စမ်းသပ်ခုံတန်းလျားများဖြင့် ဒီဇိုင်းဆွဲခြင်း။

သရုပ်သကန်ဆက်တင်များအောက်တွင်၊ QuestaSim/ModelSim Simulator ကိုရွေးချယ်ပြီး စုစည်းထားသော စာကြည့်တိုက်များ၏တည်နေရာသို့ ဝင်ရောက်ကြည့်ရှုပါ။
Third-party tools များကို ညွှန်ပြခြင်းဆိုင်ရာ အသေးစိတ်အချက်အလက်များအတွက်၊ ပစ်မှတ် Simulator ကိုရွေးချယ်ခြင်း၊ စုစည်းခြင်းနှင့် မြေပုံထုတ်ခြင်း စာကြည့်တိုက်များကို (UG900) Vivado Design Suite အသုံးပြုသူလမ်းညွှန် Logic Simulation တွင် ကိုးကားနိုင်ပါသည်။

GUI မှတဆင့် သရုပ်ပြမှုကို လုပ်ဆောင်ပါ (ပရောဂျက်မန်နေဂျာရှိ Run Simulation Tab ကို နှိပ်ပါ) နှင့် စာသားမှတ်တမ်းတွင် "စမ်းသပ်ပြီးသွားပြီ" မက်ဆေ့ချ်ကို သင်တွေ့ကြောင်း သေချာပါစေ။

စွမ်းဆောင်ရည်သရုပ်သကန် RTL ပြုပြင်မွမ်းမံမှုများ

1. ရင်းမြစ်တဘ်ကို ညာကလစ်နှိပ်ပါ၊ “ထည့်ပါ သို့မဟုတ် ဖန်တီးခြင်း သရုပ်ဖော်ရင်းမြစ်များ” ကို ရွေးပြီး mig7_perfsim_traffic_generator.sv သို့ ဝင်ရောက်ကြည့်ရှုပါ။ file ၎င်းကိုထည့်ရန် အပြီးသတ်ကိုနှိပ်ပါ။
2. ရင်းမြစ်တဘ်ကို ညာကလစ်နှိပ်ပါ၊ “ထည့်ပါ သို့မဟုတ် ဖန်တီးခြင်း သရုပ်ဖော်ရင်းမြစ်များ” ကို ရွေးပါ၊ perfsim_stimulus.txt သို့ ဝင်ရောက်ကြည့်ရှုပြီး ၎င်းကို ထည့်ရန် အပြီးသတ်ကို နှိပ်ပါ။
3. ရည်းစားဟောင်းကို မှတ်ချက်ပေးပါ။ampsim_tb_top.v ရှိ le_top instantiation file.
4. အောက်ဖော်ပြပါ RTL လိုင်းများကို sim_tb_top၊v သို့ထည့်ပါ။

• localparam APP_ADDR_WIDTH = 28;
• localparam APP_DATA_WIDTH = 64;
• localparam APP_MASK_WIDTH = APP_DATA_WIDTH / 8;
• localparam MEM_ADDR_ORDER = “BANK_ROW_COLUMN”;
• localparam BANK_WIDTH = 3;
• localparam RANK_WIDTH = 1;
• ဝါယာကြိုး [APP_ADDR_WIDTH-1:0] c0_ddr3_app_addr;
• ဝါယာကြိုး [2:0] c0_ddr3_app_cmd;
• ဝါယာကြိုး c0_ddr3_app_en;
• ဝါယာကြိုး [APP_DATA_WIDTH-1:0] c0_ddr3_app_wdf_data;
• ဝါယာကြိုး c0_ddr3_app_wdf_end;
• ဝိုင်ယာကြိုး [APP_MASK_WIDTH-1:0] c0_ddr3_app_wdf_mask;
• ဝါယာကြိုး c0_ddr3_app_wdf_wren;
• ဝါယာကြိုး [APP_DATA_WIDTH-1:0] c0_ddr3_app_rd_data;
• ဝါယာကြိုး c0_ddr3_app_rd_data_end;
• ဝါယာကြိုး c0_ddr3_app_rd_data_valid;
• ဝါယာကြိုး c0_ddr3_app_rdy;
• ဝါယာကြိုး c0_ddr3_app_wdf_rdy;
• ဝါယာကြိုး c0_data_compare_error;
• ဝါယာကြိုး ui_clk;
• ဝါယာကြိုး ui_clk_sync_rst;
• ဝိုင်ယာကြိုး app_sr_req = 0;
• ဝိုင်ယာကြိုး app_ref_req = 0;
• ဝိုင်ယာအက်ပ်_zq_req =0;
• ဝါယာကြိုး c0_app_wdf_mask =0;

FPGA Memory Controller သည် ချက်ခြင်း

mig_7series_0_mig u_mig_7series_0_mig (
// Memory ကြားခံပေါက်များ

• .ddr3_addr (ddr3_addr_fpga)၊
• .ddr3_ba (ddr3_ba_fpga)၊
• .ddr3_cas_n (ddr3_cas_n_fpga)၊
• .ddr3_ck_n (ddr3_ck_n_fpga)၊
• .ddr3_ck_p (ddr3_ck_p_fpga)၊
• .ddr3_cke (ddr3_cke_fpga)၊
• .ddr3_ras_n (ddr3_ras_n_fpga)၊
• .ddr3_reset_n (ddr3_reset_n)၊
• .ddr3_we_n (ddr3_we_n_fpga)၊
• .ddr3_dq (ddr3_dq_fpga)၊
• .ddr3_dqs_n (ddr3_dqs_n_fpga)၊
• .ddr3_dqs_p (ddr3_dqs_p_fpga)၊
• .init_calib_complete (init_calib_complete)၊
• .ddr3_cs_n (ddr3_cs_n_fpga)၊
• .ddr3_dm (ddr3_dm_fpga)၊
• .ddr3_odt (ddr3_odt_fpga)၊

// အပလီကေးရှင်းကြားခံပေါက်များ

• .app_addr (c0_ddr3_app_addr)၊
• .app_cmd (c0_ddr3_app_cmd)၊
• .app_en (c0_ddr3_app_en)၊
• .app_wdf_data (c0_ddr3_app_wdf_data)၊
• .app_wdf_end (c0_ddr3_app_wdf_end)၊
• .app_wdf_wren (c0_ddr3_app_wdf_wren)၊
• .app_rd_data (c0_ddr3_app_rd_data)၊
• .app_rd_data_end (app_rd_data_end)၊
• .app_rd_data_valid (c0_ddr3_app_rd_data_valid)၊
• .app_rdy (c0_ddr3_app_rdy)၊
• .app_wdf_rdy (c0_ddr3_app_wdf_rdy)၊
• .app_sr_req (app_sr_req)၊
• .app_ref_req (app_ref_req)၊
• .app_zq_req (app_zq_req)၊
• .app_sr_active (app_sr_active)၊
• .app_ref_ack (app_ref_ack)၊
• .app_zq_ack (app_zq_ack)၊
• .ui_clk (ui_clk)၊
• .ui_clk_sync_rst (ui_clk_sync_rst)၊
• .app_wdf_mask (c0_ddr3_app_wdf_mask)၊

// စနစ်နာရီ Ports

• .sys_clk_i (sys_clk_i)၊

// ရည်ညွှန်းနာရီ ဆိပ်ကမ်းများ

• .clk_ref_i (clk_ref_i)၊
• .sys_rst (sys_rst)
• );

စွမ်းဆောင်ရည်လမ်းကြောင်းမီးစက် instantiation

mig7_perfsim_traffic_generator#
(
.APP_DATA_WIDTH (APP_DATA_WIDTH)၊
.COL_WIDTH (COL_WIDTH)၊
.ROW_WIDTH (ROW_WIDTH)၊
.RANK_WIDTH (RANK_WIDTH)၊
.BANK_WIDTH (BANK_WIDTH)၊
.MEM_ADDR_ORDER (MEM_ADDR_ORDER)၊
.tCK (tCK ),
.ADDR_WIDTH (APP_ADDR_WIDTH)
)

u_traffic_gen
(
.clk (ui_clk )၊
.rst (ui_clk_sync_rst )
.init_calib_complete (init_calib_complete)၊
.cmp_error (c0_data_compare_error)၊
.app_wdf_rdy (c0_ddr3_app_wdf_rdy )၊
.app_rd_data_valid (c0_ddr3_app_rd_data_valid)၊
.app_rd_data (c0_ddr3_app_rd_data ) ၊
.app_rdy (c0_ddr3_app_rdy)၊
.app_cmd (c0_ddr3_app_cmd )
.app_addr (c0_ddr3_app_addr )၊
.app_en (c0_ddr3_app_en )
.app_wdf_mask (c0_ddr3_app_wdf_mask)၊
.app_wdf_data (c0_ddr3_app_wdf_data)၊
.app_wdf_end (c0_ddr3_app_wdf_end )
.app_wdf_wren (c0_ddr3_app_wdf_wren)
);

• 5. သင်၏မှတ်ဉာဏ်အပိုင်းရွေးချယ်မှုအရ APP_ADDR_WIDTH၊ APP_DATA_WIDTH၊ RANK_WIDTH နှင့် BANK_WIDTH ကို ပြင်ဆင်ပါ။
  တန်ဘိုးတွေကနေ ရယူနိုင်ပါတယ်။ _mig.v file.
• အဝါရောင်မီးမောင်းထိုးပြထားသော instantiation အမည် mig_7series_0_mig သည် IP ဖန်တီးစဉ်အတွင်း သင်၏ အစိတ်အပိုင်းအမည်ပေါ်မူတည်၍ ကွဲပြားနိုင်ပြီး အခြားအမည်တစ်ခုကို ရွေးချယ်ပြီး လိုက်လျောညီထွေပြောင်းလဲခြင်းရှိမရှိ စစ်ဆေးပါ။
• IP ထုတ်ပေးပြီးတာနဲ့ ဖွင့်လိုက်ပါ။ _mig.v file နှင့် LHS အချက်ပြအမည်များတွင် ကွဲလွဲမှုများကို အပြန်အလှန်စစ်ဆေးပြီး ၎င်းတို့ကို ပြုပြင်ပါ။
• app_sr_req၊ app_ref_req နှင့် app_zq_req ကို 0 သို့ အစပျိုးသင့်သည်။
• ဟောင်းအဖြစ်ample_top.v သည် မှတ်ချက်ပေးထားပြီး အသစ်ဖြစ်သည်။ files ကို ပေါင်းထည့်လိုက်တာနဲ့ "?" အနားမှာ
  mig_7series_0_mig.v file simulation အရင်းအမြစ်များအောက်တွင်။
  မြေပုံမှန်ရန် filemig_7series_0_mig.v ကို ညာကလစ်နှိပ်ပါ၊ “ရင်းမြစ်များထည့်ပါ” ကိုရွေးချယ်ပါ၊
  /mig_7series_0_example.srcs/sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl
  mig_7series_0_mig_sim.v ကိုထည့်ပါ။ file.
• "မြင်ရင်?" အရင်းခံအတွက် files RTL အားလုံးကို ထည့်ပါ။ files ကို clocking၊ controller၊ ip_top၊phy နှင့် UI ဖိုင်တွဲများတွင်
• RTL အပြောင်းအလဲများ ပြီးသည်နှင့် လိုအပ်သည်များ အားလုံးကို လုပ်ဆောင်ပါ။ files ကို သင်၏ Simulation Sources တွင် ပေါင်းထည့်လိုက်သည်၊၊ Hierarchy သည် ပုံ 5 နှင့် ဆင်တူသင့်သည်။
  ဟိ fileအနီရောင်ဖြင့် မီးမောင်းထိုးပြထားသော အသစ်များကို ထည့်သွင်းထားပြီး "?" ရွေးချယ်ထားသော မမ်မိုရီဖွဲ့စည်းပုံစနစ်တွင် ECC ရွေးချယ်မှုကို ပိတ်ထားသောကြောင့် ECC ဆက်စပ် module များတွင် မျှော်လင့်ထားသည်။

နှိုးဆော်သည်။ File ဖော်ပြချက်
လှုံ့ဆော်မှုပုံစံတစ်ခုစီသည် 48 ဘစ်ဖြစ်ပြီး ဖော်မတ်ကို ပုံ 6-1 မှ 6-4 တွင်ဖော်ပြထားသည်။

လိပ်စာ ကုဒ်နံပါတ် (လိပ်စာ [35:0])

လိပ်စာအား ပုံ 7-1 မှ ပုံ 7-6 တွင် လှုံ့ဆော်မှုတွင် ကုဒ်လုပ်ထားသည်။ လိပ်စာအကွက်အားလုံးကို ဆဋ္ဌမကိန်းဂဏန်းဖော်မတ်ဖြင့် ထည့်သွင်းရန် လိုအပ်သည်။ လိပ်စာအကွက်အားလုံးသည် ဆဋ္ဌမကိန်းဂဏန်းဖော်မတ်ဖြင့် ရိုက်ထည့်ရန် လေးခုဖြင့် ခွဲနိုင်သော အကျယ်ဖြစ်သည်။ စမ်းသပ်ခုံတန်းသည် လိုအပ်သော လိပ်စာအကွက်တစ်ကွက်ကို Memory Controller သို့သာ ပေးပို့သည်။
ဟောင်းအတွက်ample၊ ဘဏ်ရှစ်ခုဖွဲ့စည်းပုံတစ်ခုတွင်၊ ဘဏ်ဘစ်များ [2:0] ကိုသာ Memory Controller သို့ပို့ပြီး ကျန်ဘစ်များကို လျစ်လျူရှုထားသည်။ လိပ်စာအကွက်တစ်ခုအတွက် အပိုဘစ်များကို ဆဋ္ဌမဂဏန်းဖော်မတ်ဖြင့် လိပ်စာထည့်ရန် သင့်အား ပေးထားသည်။
ထည့်သွင်းထားသောတန်ဖိုးသည် ပေးထားသည့်ဖွဲ့စည်းမှုတစ်ခု၏ width နှင့် ကိုက်ညီကြောင်း အတည်ပြုရပါမည်။

• ကော်လံလိပ်စာ (ကော်လံ[11:0]) – လှုံ့ဆော်မှုရှိ ကော်လံလိပ်စာကို အများဆုံး 12 ဘစ်အထိ ပံ့ပိုးပေးသော်လည်း၊ သင့်ဒီဇိုင်းတွင် သတ်မှတ်ထားသော ကော်လံအကျယ် ကန့်သတ်ဘောင်အပေါ် အခြေခံ၍ ၎င်းကို ဖြေရှင်းရန် လိုအပ်သည်။
• အတန်းလိပ်စာ (အတန်း[15:0]) – လှုံ့ဆော်မှုရှိ အတန်းလိပ်စာကို အများဆုံး 16 ဘစ်အထိ ပံ့ပိုးပေးသော်လည်း သင့်ဒီဇိုင်းတွင် သတ်မှတ်ထားသည့် အတန်းအကျယ် ကန့်သတ်ဘောင်အပေါ် အခြေခံ၍ ၎င်းကို ဖြေရှင်းရန် လိုအပ်သည်။
• ဘဏ်လိပ်စာ (Bank[3:0]) – လှုံ့ဆော်မှုတွင် ဘဏ်လိပ်စာကို အများဆုံး လေးခုအထိ ပံ့ပိုးပေးသော်လည်း သင့်ဒီဇိုင်းတွင် သတ်မှတ်ထားသော ဘဏ်အကျယ် ကန့်သတ်ဘောင်အပေါ် အခြေခံ၍ ၎င်းကို ဖြေရှင်းရန် လိုအပ်သည်။
• အဆင့်လိပ်စာ (Rank[3:0]) – လှုံ့ဆော်မှုတွင် အဆင့်လိပ်စာကို အများဆုံး လေးဘစ်အထိ ပံ့ပိုးပေးသော်လည်း သင့်ဒီဇိုင်းတွင် သတ်မှတ်ထားသည့် အဆင့်အကျယ် ကန့်သတ်ချက်အပေါ် အခြေခံ၍ ၎င်းကို ကိုင်တွယ်ဖြေရှင်းရန် လိုအပ်သည်။
  လိပ်စာသည် ထိပ်တန်းအဆင့် MEM_ADDR_ORDER ကန့်သတ်ချက်အပေါ် အခြေခံ၍ စုစည်းပြီး သုံးစွဲသူမျက်နှာပြင်သို့ ပေးပို့သည်။

Command Repeat (Command Repeat [7:0])
ကွန်မန်း ထပ်တလဲလဲ အရေအတွက်သည် သက်ဆိုင်ရာ ကွန်မန်းကို User Interface တွင် ထပ်ခါတလဲလဲ ပြုလုပ်သည့် အကြိမ်အရေအတွက် ဖြစ်သည်။ ထပ်ခါတလဲလဲတစ်ခုစီအတွက် လိပ်စာကို 8 ဖြင့် တိုးထားသည်။ အများဆုံးအကြိမ်ရေသည် 128 ဖြစ်သည်။
စမ်းသပ်ခုံတန်းလျားသည် ကော်လံနယ်နိမိတ်ကို မစစ်ဆေးဘဲ တိုးမြှင့်စဉ်အတွင်း အများဆုံးကော်လံကန့်သတ်ချက်သို့ ရောက်ရှိသွားပါက ၎င်းသည် ဝိုင်းရံထားသည်။
128 Commands သည် စာမျက်နှာကို ဖြည့်ပေးသည်။ 0 မှလွဲ၍ အခြားကော်လံလိပ်စာများအတွက်၊ 128 ၏ ထပ်ခါတလဲလဲအရေအတွက်သည် ကော်လံနယ်နိမိတ်ကိုဖြတ်ကာ ကော်လံလိပ်စာ၏အစအထိ ပတ်ပတ်လည်တွင် အဆုံးသတ်သည်။

ဘတ်စ်ကားအသုံးပြုမှု
ဘတ်စ်ကားအသုံးပြုမှုကို ထည့်သွင်းစဉ်းစားရာတွင် Reads and Writes စုစုပေါင်းအရေအတွက်ကို အသုံးပြုပြီး User Interface တွင် တွက်ချက်ထားပြီး အောက်ပါညီမျှခြင်းကို အသုံးပြုပါသည်။

• BL8 သည် Memory Clock လေးပတ်ကြာသည်။
• end_of_stimulus သည် အမိန့်များအားလုံးကို ပြီးမြောက်သည့်အချိန်ဖြစ်သည်။
• calib_done သည် ချိန်ညှိခြင်း ပြီးသော အချိန်ဖြစ်သည်။

Example Patterns များ
ဒါတွေက examples များသည် BANK_ROW_COLUMN ဟု သတ်မှတ်ထားသော MEM_ADDR_ORDER ပေါ်တွင် အခြေခံထားသည်။

Single Read Pattern
00_0_2_000F_00A_1 – ဤပုံစံသည် 10 ကော်လံ၊ 15th အတန်းနှင့် ဒုတိယဘဏ်တို့မှ ဖတ်သည့်တစ်ခုတည်းဖြစ်သည်။Single Write Pattern
00_0_1_0040_010_0 – ဤပုံစံသည် 32 ကော်လံ၊ 128 အတန်းနှင့် ပထမဘဏ်သို့ တစ်ခုတည်းသော စာရေးခြင်းဖြစ်ပါသည်။လိပ်စာတစ်ခုတည်း ရေးပြီး လိပ်စာတစ်ခုတည်းသို့ ဖတ်ရှုပါ။
00_0_2_000F_00A_0 – ဤပုံစံသည် 10 ကော်လံ၊ 15 အတန်းနှင့်ဒုတိယဘဏ်သို့ရေးရန်တစ်ခုတည်းဖြစ်သည်။
00_0_2_000F_00A_1 – ဤပုံစံသည် 10 ကော်လံ၊ 15th အတန်းနှင့်ဒုတိယဘဏ်တို့မှဖတ်သည့်တစ်ခုတည်းဖြစ်သည်။

လိပ်စာတစ်ခုတည်းဖြင့် ရေးသားခြင်းနှင့် ဖတ်ခြင်းများစွာ
0A_0_0_0010_000_0 – ၎င်းသည် ကော်လံတွင်တွေ့နိုင်သော 10 မှ 0 မှစတင်သည့်လိပ်စာဖြင့်ရေးသော 80 နှင့်ကိုက်ညီသည်။

0A_0_0_0010_000_1 – ၎င်းသည် ကော်လံတွင်တွေ့နိုင်သော 10 မှ 0 မှစတင်သည့်လိပ်စာဖြင့်ဖတ်သည့်စာ 80 စောင်နှင့် သက်ဆိုင်သည်။

ရေးနေစဉ်အတွင်း စာမျက်နှာကို ချုပ်ပါ။
0A_0_2_000F_3F8_0 – ၎င်းသည် တစ်ကြိမ်ရေးပြီးနောက် စာမျက်နှာ၏အစတွင် ကော်လံလိပ်စာဖြင့် ရေးရန် 10 နှင့် သက်ဆိုင်သည်။

စွမ်းဆောင်ရည် Traffic Generator ကို အတုယူခြင်း။

ဒီအချိန်မှာ MIG ex နဲ့ ပြီးသွားပါပြီ။ampဒီဇိုင်းဆွဲခြင်း ယင်းက သင်၏ simulation စနစ်ထည့်သွင်းမှု အဆင်သင့်ဖြစ်ပြီဟု ဆိုလိုသည်၊ သင်သည် စွမ်းဆောင်နိုင်မှု simulation RTL ပြုပြင်မွမ်းမံမှုများ ပြုလုပ်ပြီးပြီ၊ အသစ်သော simulation hierarchy မှန်ကန်ပြီး လှုံ့ဆော်မှုပုံစံများကို သင်နားလည်ပြီဖြစ်သည်။ perfsim_stimulus.txt တွင် 16 ကြိမ်ရေးသားပြီး ဖတ်ခြင်းဖြင့် သရုပ်ပြမှုကို ထပ်မံလုပ်ဆောင်ပါ။

run-all လုပ်ပါ၊ init_calib_complete အချက်ပြမှုကို အတည်ပြုသည်အထိ စောင့်ပါ၊ နှင့် အဆိုပြုထားသော ရေးစာဖတ်မှု အရေအတွက်ကို သင်မြင်နိုင်ပါမည်။ ထို့နောက် သရုပ်ဖော်မှု ရပ်တန့်သွားပါမည်။

သရုပ်ဖော်ခြင်းမှထွက်ရန် သင့်အားသတိပေးခံရသောအခါ၊ No ကိုရွေးချယ်ပြီး စွမ်းဆောင်ရည်စာရင်းအင်းများကို သင်မြင်နိုင်မည့် စာသားမှတ်တမ်းဝင်းဒိုးသို့သွားပါ။

သင်ရွေးချယ်ပါ။ "သရုပ်ပြခြင်းမှထွက်ပါ" စွမ်းဆောင်ရည် ကိန်းဂဏန်းများကို a တွင် ရေးသားပါမည်။ file အမည်ရှိ sim_1/behave တွင်ရှိသော mig_band_width_output.txt ဖိုင်တွဲ။

Example လမ်းညွှန်လမ်းကြောင်း-
/mig_7series_0_example_perf_sim\mig_7series_0_example.sim/sim_1/behav

ရာခိုင်နှုန်းက ဘာကြောင့်ဖြစ်လဲလို့ သိချင်နေလိမ့်မယ်။tage bus အသုံးချမှုမှာ 29 တွင်ဖြစ်သည်။ တူညီသော IP ဆက်တင်များဖြင့် သရုပ်ဖော်ခြင်းကို ပြန်လည်လုပ်ဆောင်သော်လည်း လှုံ့ဆော်မှုကို ပြောင်းလဲရုံသာဖြစ်သည်။ file 256 မှ 256 ရေးသည်။

ff_0_0_0000_000_0
ff_0_0_0000_000_1

အခု ရာခိုင်နှုန်းကို သင်တွေ့လိမ့်မယ်။tage ကဲ့သို့ 85၊ DDR3 သည် ရှည်လျားသောစာများ စီစဥ်ခြင်းနှင့် ဆက်တိုက်ဖတ်ခြင်းအတွက် ပိုမိုကောင်းမွန်သောဘတ်စ်ကားအသုံးပြုမှုကို ပံ့ပိုးပေးသည်ဟု ဆိုလိုသည်။

စွမ်းဆောင်ရည်မြှင့်တင်ရန် အထွေထွေနည်းလမ်းများ

ထိရောက်မှုကို လွှမ်းမိုးနိုင်သော အကြောင်းအရင်းများကို အပိုင်းနှစ်ပိုင်း ခွဲခြားနိုင်သည်။

1. Memory Specific
2. Controller Specific

ပုံ 9 မှာ ရေးပေးထားပါတယ်view Memory သီးသန့်ရှိသော ဝေါဟာရများ။
SRAMs နှင့် Block Memories DDR2 သို့မဟုတ် DDR3 နှင့်မတူဘဲ စွမ်းဆောင်ရည်သည် အမြင့်ဆုံးဒေတာနှုန်းထားမျှသာမဟုတ်ပါ။

၎င်းသည် အချိန်ကိုက်အချက်များစွာပေါ်တွင် မူတည်သည်:

• tRCD- Row Command Delay (သို့ ras to cas delay)။
• tCAS(CL)- ကော်လံလိပ်စာ strobe latency။
• tRP- အတန်းကြိုတင်အားသွင်းရန် နှောင့်နှေးခြင်း။
• tras: Row Active Time (ကြိုတင်ပြင်ဆင်ရန် စဖွင့်သည်)။
• tRC- အတန်းစက်ဝန်းအချိန်။ tRC = tRAS + tRP
• tRAC- Radom ဝင်ရောက်မှုနှောင့်နှေးခြင်း။ tRAC = tRCD + tCAS
• tCWL- Cas write latency ။
• tZQ- ZQ ချိန်ညှိချိန်။
• tRFC- အတန်းအား ပြန်လည်စတင်ရန် စက်ဝန်းအချိန်
• tWTR- ရေးရန် နှောင့်နှေးဖတ်ရန်။ Read command time သို့ နောက်ဆုံးရေးရန်
• tWR- Recovery time ကိုရေးပါ။ Precharge time တွင် ငွေလွှဲခြင်းကို နောက်ဆုံးရေးပါ။

ဖော်ပြထားသော ကန့်သတ်ဘောင်များအားလုံး၏ အချိန်သည် အသုံးပြုထားသော မမ်မိုရီအမျိုးအစားနှင့် မန်မိုရီအပိုင်း မြန်နှုန်းအဆင့်တို့အပေါ် မူတည်ပါသည်။
အဓိပ္ပါယ်ဖွင့်ဆိုချက်များနှင့် အချိန်သတ်မှတ်ချက်များဆိုင်ရာ အသေးစိတ်အချက်အလက်များကို DDR2 DDR3 JEDEC သို့မဟုတ် မည်သည့်မှတ်ဉာဏ်ကိရိယာဒေတာစာရွက်တွင်မဆို တွေ့ရှိနိုင်ပါသည်။

ထိရောက်မှုသည် အဓိကအားဖြင့် မှတ်ဉာဏ်ကို မည်သို့ဝင်ရောက်သည်အပေါ် မူတည်ပါသည်။ မတူညီသော လိပ်စာပုံစံများသည် မတူညီသော ထိရောက်မှုရလဒ်များကို ပေးသည်။

Memory Timing ပေါ်ကနေပေါ့။

1. ဘဏ်/အတန်းအသစ်သို့ ပြောင်းသည့်အခါ သို့မဟုတ် ဘဏ်တစ်ခုတည်းတွင် အတန်းများပြောင်းသည့်အခါ စဖွင့်ချိန်နှင့် ကြိုတင်အားသွင်းချိန်။- ထို့ကြောင့် အတန်းပြောင်းလဲမှုကို လျှော့ချပါက ၎င်းသည် tRCD နှင့် tRP ကို ​​ဖယ်ရှားနိုင်သည်။
2. စဉ်ဆက်မပြတ်ရေးရန် သို့မဟုတ် ဖတ်ရန် အမိန့်များပေးပို့ခြင်း - tCCD အချိန်ကို ထိန်းသိမ်းခြင်း။
3. ရေးရန် ရေးရန် ရေးရန်နှင့် ဖတ်ရန် ရေးရန် ရေးရန် လျှော့ပါ - ရေးရန် ပြန်လည်ရယူရန် အချိန်ကို ရေးပါ- ဖတ်ရှုခွင့်ကို ပြောင်းလဲရန်၊ ဘတ်စကားမှ ရေးရန် ပြောင်းရန် အချိန်ပြောင်းရန် အချိန်
4. သင့်လျော်သော ပြန်လည်စတင်သည့်ကာလကို သတ်မှတ်ပါ။
   • DDR3 SDRAM သည် tREFI ၏ ပျမ်းမျှအချိန်ပိုင်းကာလတစ်ခုတွင် ပြန်လည်စတင်ရန် လည်ပတ်မှုများ လိုအပ်သည်။
   • အများဆုံး နောက်ထပ် Refresh command 8 ခုကို ကြိုတင်ထုတ်ထားနိုင်သည် (“ဆွဲသွင်း”)။ ၎င်းသည် ပြန်လည်စတင်ခြင်းအရေအတွက်ကို လျှော့ချမည်မဟုတ်သော်လည်း ပတ်ဝန်းကျင်ရှိ Refresh ညွှန်ကြားချက်နှစ်ခုကြား အမြင့်ဆုံးကြားကာလကို 9 × tREFI တွင် ကန့်သတ်ထားသည်။

• ဘဏ်အားလုံးကို အသုံးပြုပါ- သင့်လျော်သော ဖြေရှင်းရေးယန္တရားသည် ဦးစားပေးသည်။
  • အတန်း-ဘဏ်-ကော်လံ- ဆက်တိုက်လိပ်စာနေရာတစ်ခုအပေါ်တွင် ဖြစ်ပေါ်နေသည့် ငွေပေးငွေယူတစ်ခုအတွက်၊ ရှိပြီးသားအတန်းတစ်ခု၏အဆုံးသို့ရောက်ရှိသောအခါ ငွေပေးငွေယူကိုဆက်လက်လုပ်ဆောင်ရန် DRAM စက်၏နောက်ဘဏ်တွင် တူညီသောအတန်းကို core မှ အလိုအလျောက်ပွင့်စေသည်။ ၎င်းသည် နံပါတ်စဉ်လိပ်စာတည်နေရာများသို့ ကြီးမားသောဒေတာပက်ကေ့ချ်များကို ခွဲထုတ်ရန် လိုအပ်သော application များနှင့် သင့်လျော်ပါသည်။
  • ဘဏ်-အတန်း-ကော်လံ- အတန်းနယ်နိမိတ်ကို ဖြတ်ကျော်သည့်အခါ လက်ရှိအတန်းကို ပိတ်မည်ဖြစ်ပြီး တူညီသောဘဏ်အတွင်း အခြားအတန်းတစ်ခုကို ဖွင့်လှစ်ပါမည်။ MSB သည် မတူညီသော ဘဏ်များမှ ပြောင်းသုံးနိုင်သော ဘဏ်လိပ်စာတစ်ခုဖြစ်သည်။ ၎င်းသည် အချိန်အတိုင်းအတာတစ်ခုအထိ မှတ်ဉာဏ်ဘလောက်တစ်ခုသို့ တိုတောင်းကာ ကျပန်းငွေပေးငွေယူများအတွက် သင့်လျော်ပြီး အခြားဘလောက် (ဘဏ်) သို့ ခုန်တက်ခြင်း
• Burst Length
  • BL 8 ကို 3 စီးရီးတွင် DDR7 အတွက် ပံ့ပိုးထားသည်။ BC4 သည် 50% ထက်နည်းသော ထိရောက်မှု အလွန်နည်းသည်။ BC4 ၏ လုပ်ဆောင်ချိန်သည် BL8 နှင့် တူညီသောကြောင့်ဖြစ်သည်။ ဒေတာသည် အစိတ်အပိုင်းအတွင်း၌သာ ဖုံးအုပ်ထားသည်။
  • အပြည့်အစုံမရေးချင်သည့်ကိစ္စများတွင်၊ data mask သို့မဟုတ် write-after-read လုပ်ရန် စဉ်းစားနိုင်သည်။
• သင့်လျော်သော ZQ ကြားကာလကို သတ်မှတ်ပါ (DDR3 သာ)
  ထိန်းချုပ်သူသည် ZQ Short (ZQCS) နှင့် ZQ Long (ZQCL) Calibration command နှစ်ခုလုံးကို ပေးပို့သည်။
  • DDR3 Jedec စံနှုန်းကို လိုက်နာပါ။
  • ZQ Calibration ကို JEDEC Spec JESD5.5-79 DDR3 SDRAM Standard ၏ အပိုင်း 3 တွင် ဆွေးနွေးထားသည်။
  • ZQ Calibration သည် VT တစ်လျှောက် ကွဲပြားမှုများကို တွက်ချက်ရန်အတွက် ပုံမှန်ကြားကာလတွင် On Die Termination (ODT) ကို ချိန်ညှိပေးသည်
  • လော့ဂျစ်ကို bank_common.v/vhd တွင်ပါရှိသည်။
  • Parameter Tzqcs သည် ZQ Calibration command ကို memory သို့ပေးပို့သည့်နှုန်းကို ဆုံးဖြတ်သည်။
  • t သည် ကောင်တာပိတ်ပြီး app_zq_req ကိုအသုံးပြု၍ ကိုယ်တိုင်ပေးပို့ရန် ဖြစ်နိုင်သည်၊ ၎င်းသည် Refresh ကို ကိုယ်တိုင်ပေးပို့ခြင်းနှင့် ဆင်တူသည်။
    အသေးစိတ်အတွက် (Xilinx Answer 47924) ကို ကိုးကားပါ။

Controller Overheads

1. Periodic Reads – ကိုးကားပါ။ (Xilinx အဖြေ 43344) အသေးစိတ်အတွက်
   • စာဖတ်ချိန်ကို မပြောင်းပါနဲ့။
   • ရေးနေစဉ်အတွင်း အချိန်အပိုင်းအခြားအလိုက်ဖတ်ခြင်းကို ကျော်ပြီး အမှန်မဖတ်မီ လွတ်သွားသောဖတ်အရေအတွက်ကို ထုတ်ပြန်ပါ။
2. ပြန်စီခြင်း – ကိုးကားပါ။ (Xilinx အဖြေ 34392) အသေးစိတ်အတွက်
   အသုံးပြုသူနှင့် AXI Interface ဒီဇိုင်းများအတွက် ၎င်းကို ဖွင့်ထားရန် ပိုကောင်းသည်။
   • Reorder သည် မှန်ကန်သော bandwidth ကို မသိမ်းပိုက်နိုင်စေရန် မန်မိုရီမဟုတ်သော command များကို မှန်ကန်သော bandwidth မရရှိနိုင်စေရန် အသုံးပြုသူ၏အမိန့်ပေးအမိန့်ကို ပြောင်းလဲစေသည့် ယုတ္တိဗေဒဖြစ်သည်။ စွမ်းဆောင်ရည်သည် အမှန်တကယ် လမ်းကြောင်းပုံစံနှင့်လည်း သက်ဆိုင်ပါသည်။
   • လိပ်စာပုံစံကို အခြေခံ၍ ပြန်လည်မှာယူခြင်းသည် ကြိုတင်ငွေဖြည့်သွင်းမှုကို ကျော်သွားကာ ညွှန်ကြားချက်များကို အသက်သွင်းရန် ကူညီပေးပြီး tRCD နှင့် tRP သည် ဒေတာလှိုင်းအကျယ်ကို မသိမ်းပိုက်နိုင်စေရန် ကူညီပေးသည်။
3. Bank Machines အရေအတွက်ကို တိုးမြှင့်ဖို့ ကြိုးစားပါ။
   • Controller ၏ logic အများစုသည် ဘဏ်စက်များတွင် တည်ရှိပြီး ၎င်းတို့သည် DRAM ဘဏ်များနှင့် သက်ဆိုင်သည်
   • ပေးထားသောဘဏ်စက်သည် သတ်မှတ်ထားသောအချိန်တွင်မဆို DRAM ဘဏ်တစ်ခုတည်းကို စီမံခန့်ခွဲသည်။
   • ဘဏ်စက် assignment သည် dynamic ဖြစ်သည့်အတွက် ဘဏ်တစ်ခုစီအတွက် ဘဏ်စက်ရှိရန် မလိုအပ်ပါ။
   • ဘဏ်စက်များကို configure ပြုလုပ်နိုင်သော်လည်း ၎င်းသည် ဧရိယာနှင့် စွမ်းဆောင်ရည်ကြားတွင် အပေးအယူတစ်ခုဖြစ်သည်။
   • ခွင့်ပြုသောဘဏ်စက်အရေအတွက်သည် ၂ မှ ၈ အထိရှိသည်။
   • ပုံမှန်အားဖြင့်၊ ဘဏ်စက် 4 ခုကို RTL ကန့်သတ်ဘောင်များမှတစ်ဆင့် ပြင်ဆင်သတ်မှတ်ထားသည်။
   • ဘဏ်စက်များကိုပြောင်းရန် memc_ui_top Ex တွင်ပါရှိသော nBANK_MACHS = 8 ဘောင်ကို စဉ်းစားပါ။ampဘဏ်စက် ၈ ခုအတွက် le – nBANK_MACHS = ၈

စွမ်းဆောင်ရည်ကို လွှမ်းမိုးသည့်အချက်များကို ယခု သင်သဘောပေါက်ပါပြီ။
ပက်ကတ်တစ်ခုလျှင် ဒေတာ 512 bytes ပေးသည့် အထက်စီးကြောင်း အပလီကေးရှင်းကို သုံးသပ်ကြည့်ပါက ၎င်းတို့ကို မတူညီသော မမ်မိုရီတည်နေရာများတွင် သိမ်းဆည်းရန် လိုအပ်သည်။ 512 data bytes သည် 64 DDR3 data bursts နှင့် ညီမျှသောကြောင့်၊ ex ကို ပြန် runampနှိုးဆွမှုနှင့်အတူဒီဇိုင်း file 512 ရေးသားခြင်း သို့မဟုတ် ဖတ်ခြင်းတိုင်းအတွက် 512 ကြိမ် နှင့် အတန်းပြောင်းခြင်း ၊

• 3f_0_0_0000_000_0
• 3f_0_0_0001_000_0
• 3f_0_0_0002_000_0
• 3f_0_0_0003_000_0
• 3f_0_0_0004_000_0
• 3f_0_0_0005_000_0
• 3f_0_0_0006_000_0
• 3f_0_0_0007_000_0
• 3f_0_0_0000_000_1
• 3f_0_0_0001_000_1
• 3f_0_0_0002_000_1
• 3f_0_0_0003_000_1
• 3f_0_0_0004_000_1
• 3f_0_0_0005_000_1
• 3f_0_0_0006_000_1
• 3f_0_0_0007_000_1

Simulation ၏အဆုံးတွင် ဘတ်စ်ကားအသုံးပြုမှုသည် 77 ရာခိုင်နှုန်းဖြစ်ကြောင်း သင်တွေ့ရပါမည်။

ပုံ 11- 512 ရေးပြီး 512 reads အတွက် Performance Statistics - 64 writes or reads အတွက် အတန်းပြောင်းခြင်း။ 

ထိရောက်မှုကို မြှင့်တင်ရန် အစောပိုင်းကဏ္ဍတွင် သင်လေ့လာခဲ့သော အသိပညာကို ယခု သင်အသုံးပြုနိုင်ပါပြီ။ နှင့် view အတန်းကိုပြောင်းမည့်အစား ဘဏ်အားလုံးကိုအသုံးပြုရန်၊ အောက်တွင်ဖော်ပြထားသည့်အတိုင်း ဘဏ်ကိုပြောင်းရန် လိပ်စာပုံစံကို ပြုပြင်ပါ။
၎င်းသည် MIG GUI ရှိ မမ်မိုရီလိပ်စာမြေပုံဆွဲခြင်းဆက်တင်တွင် ROW_BANK_ကော်လံကို သတ်မှတ်ခြင်းနှင့် ညီမျှသည်။

• 3f_0_0_0000_000_0
• 3f_0_1_0000_000_0
• 3f_0_2_0000_000_0
• 3f_0_3_0000_000_0
• 3f_0_4_0000_000_0
• 3f_0_5_0000_000_0
• 3f_0_6_0000_000_0
• 3f_0_7_0000_000_0
• 3f_0_0_0000_000_1
• 3f_0_1_0000_000_1
• 3f_0_2_0000_000_1
• 3f_0_3_0000_000_1
• 3f_0_4_0000_000_1
• 3f_0_5_0000_000_1
• 3f_0_6_0000_000_1
• 3f_0_7_0000_000_1

Simulation ၏အဆုံးတွင် အစောပိုင်း 77 ရာခိုင်နှုန်းဘတ်စ်ကားအသုံးပြုမှုမှာ ယခုအခါ 87 ဖြစ်သည်ကို သင်တွေ့ရပါမည်။

ပိုမိုထိရောက်မှု လိုအပ်သေးပါက၊ သင်သည် 1024 သို့မဟုတ် 2048 bytes အကြီးစား packet များကို ရှာဖွေနိုင်သည်၊ သို့မဟုတ် manual refresh လုပ်ရန် စဉ်းစားနိုင်သည်။

မှတ်ချက် - ဒေတာယုံကြည်စိတ်ချရမှုအပေါ် သက်ရောက်သည့် Jedec အလိုအလျောက်ပြန်လည်ဆန်းသစ်သည့်အချိန်ကို သင်ဖြည့်ဆည်းပေးနိုင်မလားမသေချာသဖြင့် Xilinx သည် ထိန်းချုပ်ကိရိယာကို ကျော်ဖြတ်ကာ ပြန်လည်စတင်ခြင်းကို အားပေးမည်မဟုတ်ပါ။
Controller ဘက်မှ သင် nBANk_MACH ကို ပြောင်းလဲနိုင်ပြီး စွမ်းဆောင်ရည် တိုးတက်မှုကို မြင်တွေ့နိုင်သည်။
သို့သော်၊ ၎င်းသည် သင်၏ ဒီဇိုင်းအချိန်ကို ထိခိုက်စေနိုင်သည်၊ ကျေးဇူးပြု၍ ကိုးကားပါ။ (Xilinx အဖြေ 36505) nBANk_MACH တွင်အသေးစိတ်အချက်အလက်များအတွက်

core_name_mig_sim.v ကိုဖွင့်ပါ။ file ကန့်သတ်ဘောင်များကို nBANK_MACHS မှ 4 မှ 8 သို့ပြောင်းပြီး simulation ကို ပြန်လည်လုပ်ဆောင်ပါ။ ဟာ့ဒ်ဝဲတွင် ပါရာမီတာတန်ဖိုးသက်ရောက်မှုရှိစေရန်၊ သင်သည် core_name_mig.v ကို အပ်ဒိတ်လုပ်ရန် လိုအပ်သည်။ file.
ဘတ်စ်ကားအသုံးပြုမှု 87% (ပုံ-12) ရရှိသည့် အလားတူပုံစံကို ကျွန်ုပ်အသုံးပြုခဲ့သည်။
nBANK_MACHS ကို 8 ဟုသတ်မှတ်ထားသဖြင့်၊ ထိရောက်မှုမှာ ယခုအခါ 90% ဖြစ်သည်။

½ နှင့် ¼ ထိန်းချုပ်ကိရိယာများသည် ၎င်းတို့၏ latency ကြောင့် ထိရောက်မှုကို ထိခိုက်စေကြောင်းကိုလည်း သတိပြုပါ။
ဟောင်းအတွက်ample၊ ကျွန်ုပ်တို့သည် 4 CK လည်ပတ်မှုတိုင်းတွင် command များကိုသာ ပေးပို့နိုင်သောကြောင့် သီအိုရီအရ ထိရောက်မှုကို လျော့ကျစေသည့် အနည်းဆုံး DRAM အချိန်ချိန်ကိုက်သတ်မှတ်ချက်များကို လိုက်နာသည့်အခါ တစ်ခါတစ်ရံတွင် အပိုအကွက်များရှိသည်။
သင်၏ ထိရောက်မှု လိုအပ်ချက်နှင့် ကိုက်ညီသော တစ်ခုကို ရှာဖွေရန် မတူညီသော ထိန်းချုပ်ကိရိယာများကို စမ်းကြည့်ပါ။

ကိုးကား

1. Zynq-7000 AP SoC နှင့် 7 စီးရီး FPGAs MIS v2.3 [UG586]
2. Xilinx MIG ဖြေရှင်းချက်စင်တာ http://www.xilinx.com/support/answers/34243.html

ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း
13/03/2015 – ကနဦး ထုတ်ဝေမှု

PDF ကို download လုပ်ပါ။ Xilinx DDR2 MIG 7 စွမ်းဆောင်ရည် ခန့်မှန်းချက် လမ်းညွှန်

ကိုးကား

• အသုံးပြုသူလက်စွဲ