Clár ábhair ceilt
1 Xilinx DDR2 MIG 7 Treoir Meastacháin Feidhmíochta
2 Réamhrá
3 Bandaleithid Éifeachtach
4 Giniúint Dearaidh MIG
5 Modhnuithe RTL Insamhladh Feidhmíochta
6 An Gineadóir Tráchta Feidhmíochta a Insamhladh
7 Bealaí ginearálta chun Feidhmíocht a Fheabhsú
8 Forchostais uainiú cuimhne
9 Forchostais Rialaitheora
10 Tagairtí
11 Tagairtí
12 Poist Gaolmhara

Xilinx-lógó

Xilinx DDR2 MIG 7 Treoir Meastacháin Feidhmíochta

Xilinx_DDR2_MIG_7_Feidhmíocht-Meastachán-táirge

Nóta Tábhachtach: Cuirtear an PDF seo de Thaifead Freagraí ar fáil chun a inúsáidteacht agus a inléiteacht a fheabhsú. Tá sé tábhachtach a thabhairt faoi deara go bhfuil Taifid Freagraí Web-ábhar bunaithe a nuashonraítear go minic de réir mar a chuirtear faisnéis nua ar fáil. Cuirtear i gcuimhne duit cuairt a thabhairt ar Tacaíocht Theicniúil Xilinx Websuíomh agus athview (Freagra Xilinx 63234) don leagan is déanaí den Fhreagra seo.

Réamhrá

Mar gheall ar an mbealach a dhéantar cuimhní DDR2 agus DDR3 a ailtireacht agus an rialtóir sraith MIG 7 a dhearadh, níl an fheidhmíocht díreach ar aghaidh.
Éilíonn sé tuiscint ar pharaiméadair Uainiú Jedec éagsúla agus Ailtireacht rialtóir, agus beidh ort insamhaltaí a reáchtáil chun na meastacháin a fháil.
Is mar a chéile an prionsabal ginearálta chun feidhmíocht a chinneadh ach cuireann an doiciméad seo bealach éasca ar fáil chun éifeachtúlacht a bhaint amach ag baint úsáide as an MIG example dearadh le cabhair ó bhinse tástála agus spreagadh files ceangailte anseo.

Bandaleithid Éifeachtach

Ní bhaineann bus sonraí DRAM amach bandaleithead gar-buaic ach amháin le linn pléascanna léitheoireachta agus scríbhneoireachta agus íslíonn a fhorchostas an ráta sonraí éifeachtach.
Cúpla seanampis lú na forchostais:

  • am réamhmhuirear á rochtain ar rónna sa bhanc céanna (Níl an seoladh rochtana sa bhuail an ró-leathanaigh chéanna)
  • scríobh am athshlánaithe le hathrú ó rochtain scríofa go léamh
  • an t-am slánúcháin bus a athrú ó rochtain léamh go scríobh

Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-28
Bandaleithead Éifeachtach = Bandaleithead Buaic * Éifeachtúlacht 

Giniúint Dearaidh MIG

Déan tagairt do UG586 Caibidil 1 le haghaidh sonraí céim ar chéim ar MIG IP agus seanample giniúint dearadh.
Sula ritheann tú insamhalta feidhmíochta Sraith MIG 7, déan an méid seo a leanas chun a chinntiú go bhfuil do thimpeallacht insamhalta ceart. Oscail an MIG exampDéan na leabharlanna cuí a dhearadh agus a mhapáil, reáchtáil an ionsamhlúchán, agus cinntigh gur féidir leat an teachtaireacht “triail a rith” a fheiceáil sa tras-scríbhinn.
Chun an sreabhadh a léiriú ghin mé IP MIG le haghaidh xc7vx690tffg1761-2 agus agairt an seanampdearadh.
Dhá rud ba chóir a thabhairt faoi deara ná giotán seolta cuimhne agus roghnú mapála seoltaí cuimhne.
Le haghaidh example, roghnaigh mé MT41J128M8XX-125 faoin gcuid cuimhne roghanna titim síos.Xilinx DDR2 MIG-7-Feidhmíochta-Meastachán-fig-1

Maidir leis an gcuid cuimhne roghnaithe ó Fíor-1, ró = 14, colún = 10 agus banc = 3, mar sin app_addr_width = ró + colún + banc + céim = 28 Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-2

Is féidir leat BANK_ROW_COLUMN nó ROW BANK Colún a roghnú.
D'fhág mé ROW BANK Colún arb é an léarscáiliú seoltaí réamhshocraithe é.

Example design Insamhladh le binse tástála sintéiseithe

Faoi shocruithe Insamhladh, roghnaigh QuestaSim/ModelSim Simulator agus brabhsáil chuig suíomh na leabharlann tiomsaithe.
Chun sonraí a fháil maidir le cosán suiteála uirlisí tríú páirtí a dhíriú, an t-insamhlóir sprice a roghnú, agus leabharlanna a thiomsú agus a mhapáil, is féidir leat tagairt a dhéanamh (UG900) Vivado Design Suite User Guide Logic InsamhladhXilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-3

Rith an ionsamhlúchán tríd an GUI (Cliceáil ar an Táb Insamhladh Rith sa bhainisteoir tionscadail) agus cinntigh go bhfeiceann tú an teachtaireacht “triail a rith” sa tras-scríbhinn.

Modhnuithe RTL Insamhladh Feidhmíochta

  1. Deaschliceáil ar an táb foinsí, roghnaigh “cuir leis nó cruthaigh foinsí insamhalta”, agus brabhsáil chuig an mig7_perfsim_traffic_generator.sv file agus cliceáil críochnaigh chun é a chur leis.
  2. Deaschliceáil ar an táb foinsí, roghnaigh “cuir nó cruthaigh foinsí ionsamhlúcháin”, brabhsáil go perfsim_stimulus.txt, agus cliceáil bailchríoch chun é a chur leis.
  3. Déan trácht ar an seanamptoirt le_top sa sim_tb_top.v file.
  4. Cuir na línte RTL thíos le sim_tb_top,v
  • localparam APP_ADDR_WIDTH = 28;
  • localparam APP_DATA_WIDTH = 64;
  • localparam APP_MASK_WIDTH = APP_DATA_WIDTH / 8;
  • localparam MEM_ADDR_ORDER = “BANK_ROW_COLUMN”;
  • localparam BANK_WIDTH = 3;
  • localparam RANK_WIDTH = 1;
  • sreang [APP_ADDR_WIDTH-1:0] c0_ddr3_app_addr;
  • sreang [2:0] c0_ddr3_app_cmd;
  • sreang c0_ddr3_app_ga;
  • sreang [APP_DATA_WIDTH-1:0] c0_ddr3_app_wdf_data;
  • sreang c0_ddr3_app_wdf_end;
  • sreang [APP_MASK_WIDTH-1:0] c0_ddr3_app_wdf_mask;
  • sreang c0_ddr3_app_wdf_wren;
  • sreang [APP_DATA_WIDTH-1:0] c0_ddr3_app_rd_data;
  • sreang c0_ddr3_app_rd_data_end;
  • sreang c0_ddr3_app_rd_data_valid;
  • sreang c0_ddr3_app_rdy;
  • sreang c0_ddr3_app_wdf_rdy;
  • sreang c0_data_compare_error;
  • sreang ui_clk;
  • sreang ui_clk_sync_rst;
  • sreang app_sr_req = 0;
  • sreang app_ref_req = 0;
  • sreang app_zq_req = 0;
  • sreang c0_app_wdf_mask = 0;

Luaschur Rialaitheoir Cuimhne FPGA

mig_7series_0_mig u_mig_7series_0_mig (
// Calafoirt comhéadan cuimhne

  • .ddr3_addr (ddr3_addr_fpga),
  • .ddr3_ba (ddr3_ba_fpga),
  • .ddr3_cas_n (ddr3_cas_n_fpga),
  • .ddr3_ck_n (ddr3_ck_n_fpga),
  • .ddr3_ck_p (ddr3_ck_p_fpga),
  • .ddr3_cke (ddr3_cke_fpga),
  • .ddr3_ras_n (ddr3_ras_n_fpga),
  • .ddr3_reset_n (ddr3_reset_n),
  • .ddr3_we_n (ddr3_we_n_fpga),
  • .ddr3_dq (ddr3_dq_fpga),
  • .ddr3_dqs_n (ddr3_dqs_n_fpga),
  • .ddr3_dqs_p (ddr3_dqs_p_fpga),
  • .init_calib_complete (init_calib_complete),
  • .ddr3_cs_n (ddr3_cs_n_fpga),
  • .ddr3_dm (ddr3_dm_fpga),
  • .ddr3_odt (ddr3_odt_fpga),

// Calafoirt comhéadan iarratais

  • .app_addr (c0_ddr3_app_addr),
  • .app_cmd (c0_ddr3_app_cmd),
  • .app_ga (c0_ddr3_app_ga),
  • .app_wdf_data (c0_ddr3_app_wdf_data),
  • .app_wdf_deireadh (c0_ddr3_app_wdf_deireadh),
  • .app_wdf_dreo (c0_ddr3_app_wdf_dreo),
  • .app_rd_sonraí (c0_ddr3_app_rd_data),
  • .app_rd_data_end (app_rd_data_end),
  • .app_rd_data_valid (c0_ddr3_app_rd_data_valid),
  • .app_rdy (c0_ddr3_app_rdy),
  • .app_wdf_rdy (c0_ddr3_app_wdf_rdy),
  • .app_sr_req (app_sr_req),
  • .app_ref_req (app_ref_req),
  • .app_zq_req (app_zq_req),
  • .app_sr_active (app_sr_active),
  • .app_ref_ack (app_ref_ack),
  • .app_zq_ack (app_zq_ack),
  • .ui_clk (ui_clk),
  • .ui_clk_sync_chéad (ui_clk_sync_chéad),
  • .app_wdf_mask (c0_ddr3_app_wdf_mask),

// Calafoirt Clog an Chórais

  • .sys_clk_i (sys_clk_i),

// Calafoirt Clog Tagartha

  • .clk_ref_i (clk_ref_i),
  • .sys_rst (sys_rst)
  • );

Luadh gineadóra tráchta feidhmíochta

mig7_perfsim_traffic_generator#
(
.APP_DATA_WIDTH (APP_DATA_WIDTH),
.COL_WIDTH (COL_WIDTH),
.ROW_WIDTH (ROW_WIDTH),
.RANK_WIDTH (RANK_WIDTH),
.BANK_WIDTH (BANK_WIDTH),
.MEM_ADDR_ORDER (MEM_ADDR_ORDER),
.tCK (tCK ),
.ADDR_WIDTH (APP_ADDR_WIDTH)
)

u_trácht_gen
(
.clk (ui_clk ),
.rst (ui_clk_sync_chéad ),
.init_calib_complete (init_calib_complete),
.cmp_error (c0_data_compare_error),
.app_wdf_rdy (c0_ddr3_app_wdf_rdy ),
.app_rd_data_valid (c0_ddr3_app_rd_data_valid),
.app_rd_sonraí (c0_ddr3_app_rd_data ),
.app_rdy (c0_ddr3_app_rdy),
.app_cmd (c0_ddr3_app_cmd ),
.app_addr (c0_ddr3_app_addr ),
.app_ga (c0_ddr3_app_ga ),
.app_wdf_mask (c0_ddr3_app_wdf_mask),
.app_wdf_data (c0_ddr3_app_wdf_data),
.app_wdf_deireadh (c0_ddr3_app_wdf_end ),
.app_wdf_dreo (c0_ddr3_app_wdf_dreamanna)
);

  • 5. Athraigh APP_ADDR_WIDTH, APP_DATA_WIDTH, RANK_WIDTH agus BANK_WIDTH de réir do rogha cuimhne.
    Is féidir luachanna a fháil ó na _mig.v file.
  • Is féidir an t-ainm meandrach aibhsithe buí mig_7series_0_mig a athrú bunaithe ar ainm do chomhpháirte le linn cruthú IP, fíoraigh an bhfuil ainm eile roghnaithe agat agus athraigh é dá réir.Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-4
  • Nuair a ghintear an IP oscail an _mig.v file agus cros-seiceáil le haghaidh aon athruithe ar ainmneacha comharthaí LHS agus iad a cheartú.
  • ba cheart app_sr_req, app_ref_req agus app_zq_req a thúsú go 0.
  • Mar example_top.v tá trácht amach agus nua files isteach, is dócha go bhfeicfidh tú “?” in aice leis an
    mig_7series_0_mig.v file faoi ​​fhoinsí insamhalta.
    Chun an ceart a mhapáil file, cliceáil ar dheis mig_7series_0_mig.v, roghnaigh "Cuir Foinsí", Brabhsáil go
    /mig_7series_0_example.srcs/sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl
    agus cuir an mig_7series_0_mig_sim.v file.
  • Má fheiceann tú “?” don bhun files, cuir gach RTL leis files sna fillteáin clogála, rialtóra, ip_top, phy agus UI.
  • Nuair a bheidh na hathruithe RTL déanta agus gach ceann de na is gá files a chur le do Foinsí Insamhladh, ba cheart go mbeadh ordlathas cosúil le Fíor 5.
    Tá an files aibhsithe i dearg curtha leo as an nua, agus "?" Táthar ag súil leis ar mhodúil a bhaineann le ECC toisc go bhfuil an rogha ECC díchumasaithe sa chumraíocht cuimhne roghnaithe.Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-5

Spreagadh File Cur síos
Tá gach patrún spreagtha 48 giotán agus tá cur síos ar an bhformáid i bhFíoracha 6-1 trí 6-4.Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-6

Ionchódú Seoltaí (Seoladh [35:0])

Tá an seoladh ionchódaithe sa spreagadh de réir Fíor 7-1 go Fíor 7-6. Ní mór na réimsí seoltaí go léir a chur isteach san fhormáid heicsidheachúil. Is leithead iad na réimsí seoltaí go léir atá inroinnte ar cheithre le cur isteach san fhormáid heicsidheachúil. Ní sheolann an binse tástála ach na píosaí riachtanacha de réimse seoltaí chuig an Rialaitheoir Cuimhne.
Le haghaidh example, i gcumraíocht ocht mbanc, ní sheoltar ach Giotán bainc [2:0] chuig an Rialaitheoir Cuimhne agus ní thugtar aird ar na giotáin atá fágtha. Cuirtear na píosaí breise le haghaidh réimse seoltaí ar fáil duit chun an seoladh a chur isteach i bhformáid heicsidheachúil.
Ní mór duit a dheimhniú go gcomhfhreagraíonn an luach a iontráladh do leithead cumraíochta tugtha.Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-7

  • Seoladh Colún (Colún[11:0]) – Cuirtear Seoladh Colún sa spreagadh ar fáil go dtí 12 giotán ar a mhéad, ach ní mór duit aghaidh a thabhairt air seo bunaithe ar pharaiméadar leithead an cholúin atá leagtha síos i do dhearadh.
  • Seoladh Ró (Row[15:0]) – Cuirtear seoladh rónna sa spreagadh ar fáil go dtí 16 ghiotán ar a mhéad, ach ní mór duit aghaidh a thabhairt air seo bunaithe ar pharaiméadar leithead an rónna atá leagtha síos i do dhearadh.
  • Seoladh Bainc (Banc[3:0]) – Soláthraítear seoladh bainc sa spreagadh go dtí ceithre ghiotán ar a mhéad, ach ní mór duit aghaidh a thabhairt air seo bunaithe ar pharaiméadar leithead an bhainc atá leagtha síos i do dhearadh.
  • Seoladh Céime (Rang[3:0]) – Cuirtear seoladh céime sa spreagadh ar fáil go dtí ceithre ghiotán ar a mhéad, ach ní mór duit aghaidh a thabhairt air seo bunaithe ar pharaiméadar an leithead céime atá leagtha síos i do dhearadh.
    Tá an seoladh le chéile bunaithe ar an bparaiméadar MEM_ADDR_ORDER barrleibhéil agus seolta chuig an gcomhéadan úsáideora

Athchraoladh Ordú (Athchraoladh Ordú [7:0])
Is é an comhaireamh athrá orduithe an líon ama a dhéantar an t-ordú faoi seach a athdhéanamh ag an gComhéadan Úsáideora. Méadaítear seoladh gach athrá faoi 8. Is é 128 an t-uaschomhaireamh athrá.
Ní seiceálann an binse tástála teorainn an cholúin agus fillteann sé an bhfuil teorainn uasta na gcolún bainte amach le linn na n-incrimintí.
Líonann na 128 Ordú an leathanach. I gcás aon seoladh colúin seachas 0, críochnaíonn an comhaireamh athrá de 128 suas ag trasnú teorainn an cholúin agus ag druidim thart go dtí tús an seoladh colúin.

Úsáid Bus
Ríomhtar úsáid an bhus ag an gComhéadan Úsáideora ag cur líon iomlán na Léann agus a Scríobhann san áireamh agus úsáidtear an chothromóid seo a leanas:

Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-8

  • Tógann BL8 ceithre thimthriall clog cuimhne
  • Is é end_of_stimulus an t-am a ndéantar na horduithe go léir.
  • Is é calib_done an t-am a dhéantar an calabrú.

Example Patrúin
Tá na seanamptá níos lú bunaithe ar an socrú MEM_ADDR_ORDER chuig BANK_ROW_COLUMN.

Patrún Léite Aonair
00_0_2_000F_00A_1 – Is léamh amháin é an patrún seo ón 10ú colún, ón 15ú sraith, agus ón dara banc.Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-9Patrún Scríobh Aonair
00_0_1_0040_010_0 – Is ionann an patrún seo agus scríobh amháin chuig an 32ú colún, an 128ú sraith, agus an chéad bhanc.Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-10Scríobh agus Léigh Aonair chuig an Seoladh céanna
00_0_2_000F_00A_0 – Is ionann an patrún seo agus scríobh amháin chuig an 10ú colún, an 15ú sraith, agus an dara banc.
00_0_2_000F_00A_1 – Is léamh amháin é an patrún seo ón 10ú colún, ón 15ú sraith, agus ón dara bancXilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-11

Scríobhann agus Léann Il leis an Seoladh céanna
0A_0_0_0010_000_0 – Freagraíonn sé seo do 10 scríbhinn agus seoladh ag tosú ó 0 go 80 atá le feiceáil sa cholún.Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-12

0A_0_0_0010_000_1 – Freagraíonn sé seo do 10 léamh agus an seoladh ag tosú ó 0 go 80 atá le feiceáil sa cholún.Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-13

Wrap Leathanaigh le linn Scríobhann
0A_0_2_000F_3F8_0 – Freagraíonn sé seo do 10 scríobh agus seoladh an cholúin fillte go dtí tús an leathanaigh i ndiaidh scríobh amháin.Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-14

An Gineadóir Tráchta Feidhmíochta a Insamhladh

Ag an bpointe seo tá tú críochnaithe le MIG example dearadh insamhalta. Tugann sé seo le tuiscint go bhfuil do leagan amach insamhalta réidh, go bhfuil modhnuithe RTL insamhalta feidhmíochta déanta agat, tá an t-ordlathas insamhalta nua ceart agus gur thuig tú na patrúin spreagtha. Rith an ionsamhlúchán arís le 16 scríobhann agus léann in perfsim_stimulus.txt.Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-15

Ná bíodh leisce ort, fan go dtí go ndearbhaítear an comhartha init_calib_complete, agus beidh tú in ann an líon molta scríofa agus léite a fheiceáil. Stopfaidh an ionsamhlúchán ansin. Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-16

Nuair a iarrtar ort éirí as insamhalta, roghnaigh Níl ​​agus téigh go dtí an fhuinneog tras-scríbhinne áit a mbeidh tú in ann na staitisticí feidhmíochta a fheiceáil. Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-17

Má roghnaíonn tú “éirí as insamhalta” scríobhfar staitisticí feidhmíochta chuig a file ainmnithe mig_band_width_output.txt lonnaithe sa sim_1/behave fillteán.

Exampcosán eolaire:-
/mig_7series_0_example_perf_sim\mig_7series_0_example.sim/sim_1/behavXilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-18

D'fhéadfá Wonder cén fáth an percentagTá úsáid an bhus ar aon 29. Déan an insamhalta arís leis na socruithe IP céanna ach gan ach an spreagadh a athrú file go 256 scríobhann agus 256 léann

ff_0_0_0000_000_0
ff_0_0_0000_000_1

Feicfidh tú an percen anoistage mar 85, rud a thugann le tuiscint go dtugann DDR3 úsáid níos fearr do bhusanna le haghaidh seicheamh fada pléasctha scríofa agus léitheoireachta. Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-19

Bealaí ginearálta chun Feidhmíocht a Fheabhsú

Is féidir na fachtóirí a mbíonn tionchar acu ar éifeachtúlacht a roinnt ina dhá chuid:

  1. Cuimhne Sonrach
  2. Rialaitheoir SonrachXilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-20

Tugann Fíor 9 barraíocht duitview de na téarmaí atá sainiúil don chuimhne.
Murab ionann agus SRAMs agus Block Memories níl i bhfeidhmíocht DDR2 nó DDR3 ach an t-uasráta sonraí.

Braitheann sé ar go leor fachtóirí uainiúcháin, lena n-áirítear:

  • tRCD: Moill Ordú Rae (nó moilliú cas go cas).
  • tCAS(CL): Colún seoladh strobe latency.
  • tRP: Moill réamhmhuirir as a chéile.
  • tRAS: Am Gníomhach Rae (gníomhachtaigh chuig réamhathrú).
  • tRC: Am timthriall sraithe. tRC = tRAS + tRP
  • tRAC: Moill ar rochtain radom. tRAC = tRCD + tCAS
  • tCWL: Cas scríobh latency.
  • tZQ: Am calabrú ZQ.
  • tRFC: Am Rothaíochta Athnuachan Rae
  • tWTR: Scríobh chuig Léigh moill. An t-idirbheart scríofa deireanach go dtí an t-am ordaithe Léigh.
  • tWR: Scríobh am Aisghabháil. An t-idirbheart deireanach a scríobh go dtí an t-am Réamhluchtaithe

Braitheann uainiú na bparaiméadar liostaithe ar fad ar an gcineál cuimhne a úsáidtear agus ar ghrád luas na coda cuimhne.
Is féidir tuilleadh sonraí ar na sainmhínithe agus na sonraíochtaí uainiúcháin a fháil in DDR2 DDR3 JEDEC nó in aon bhileog sonraí gléas cuimhne.

Braitheann éifeachtúlacht go príomha ar an gcaoi a ndéantar rochtain ar chuimhne. Tugann patrúin seoltaí éagsúla torthaí éifeachtúlachta éagsúla.

Forchostais uainiú cuimhne

  1. Am gníomhachtaithe agus am Réamhmhuirir nuair a athraíonn tú go bainc/rónna nua nó nuair a athraíonn tú sraitheanna sa bhanc céanna.- Mar sin má laghdaíonn tú athrú rónna, féadfaidh sé seo tRCD agus tRP a bhaint.
  2. Seol orduithe leanúnacha scríofa nó léite - Ag coinneáil uainiú tCCD.
  3. Íoslaghdaigh scríobh le léamh agus le léamh chun athrú ordú a scríobh - Scríobh an t-am athshlánaithe le hathrú go rochtain léite, am slánúcháin bus le hathrú ó léamh go scríobh
  4. Socraigh eatramh athnuachana ceart.
    • Éilíonn DDR3 SDRAM timthriallta Athnuachan ag meán-eatramh tréimhsiúil tREFI.
    • Is féidir uasmhéid de 8 n-ordú Athnuachana breise a eisiúint roimh ré (“tarraingthe isteach”). Ní laghdaíonn sé seo líon na n-athnuachan, ach tá an t-uastréimhse idir an dá ordú Athnuachana máguaird teoranta do 9 × tREFIXilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-21
  • Bain úsáid as na bainc go léir - Is fearr meicníocht seoltaí oiriúnach.
    • Rae-Banc-Colún: I gcás idirbheart a tharlaíonn thar spás seolta seicheamhach, osclaíonn an croí an tsraith chéanna go huathoibríoch sa chéad bhanc eile den fheiste DRAM chun leanúint leis an idirbheart nuair a shroichtear deireadh sraithe atá ann cheana féin. Tá sé feiliúnach go maith d’fheidhmchláir a éilíonn go bpléasctar paicéid mhóra sonraí chuig láithreacha seolta seicheamhacha.
    • Colún Bainc-Roimhe: Nuair a bheidh tú ag trasnú teorainn as a chéile, dúnfar an tsraith reatha agus osclófar sraith eile laistigh den bhruach céanna. Is seoladh bainc é MSB, ar féidir é a úsáid chun aistriú ó bhainc éagsúla. Tá sé oiriúnach le haghaidh idirbhearta níos giorra, níos randamacha go bloc cuimhne amháin ar feadh tréimhse ama agus ansin léim go bloc eile (banc)
  • Fad pléasctha
    • Tugtar tacaíocht do BL 8 do DDR3 ar 7 sraith. Tá éifeachtacht an-íseal ag BC4 atá níos lú ná 50%. Tá sé seo amhlaidh toisc go bhfuil am forghníomhaithe BC4 mar an gcéanna le BL8. Tá na sonraí folaithe díreach taobh istigh den chomhpháirt.
    • I gcásanna nach mian leat pléasctha iomlán a scríobh, is féidir masc sonraí nó scríobh i ndiaidh léamh a chur san áireamh.
  • Socraigh eatramh ZQ ceart (DDR3 amháin)
    Seolann an rialtóir orduithe Calabrú ZQ Short (ZQCS) agus ZQ Long (ZQCL).
    • Cloí le Caighdeán Jedec DDR3
    • Pléitear Calabrú ZQ i gcuid 5.5 de Chaighdeán JEDEC Spec JESD79-3 DDR3 SDRAM
    • Calabraítear Calabrú ZQ ar Fhoirceannadh Dísle (ODT) go tráthrialta chun athruithe trasna VT a chur san áireamh
    • Tá an loighic le fáil in bank_common.v/vhd
    • Socraíonn Paraiméadar Tzqcs an ráta ag a seoltar ordú Calabrú ZQ chuig an gcuimhne
    • t is féidir an cuntar a dhíchumasú agus a sheoladh de láimh ag baint úsáide as app_zq_req, tá sé Cosúil le Athnuachan a sheoladh de láimh.
      Déan tagairt do (Freagra Xilinx 47924) le haghaidh sonraí.Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-22

Forchostais Rialaitheora

  1. Léamh Tréimhsiúil - Déan tagairt do (Freagra Xilinx 43344) le haghaidh sonraí.
    • Ná athraigh tréimhse an léite
    • Léite tréimhsiúla le linn scríofa agus eisigh líon na léamha a cailleadh roimh léamh fíor
  2. Athordú – Déan tagairt (Freagra Xilinx 34392) le haghaidh sonraí.
    I gcás dearaí Comhéadain Úsáideora agus AXI is fearr é seo a chumasú.
    • Is éard atá i gceist le hathordú ná an loighic a bhreathnaíonn ar roinnt orduithe agus a athraíonn an t-ordú orduithe úsáideora ionas nach mbeidh bandaleithead bailí ag orduithe neamhchuimhne. Bhain an fheidhmíocht freisin le patrún tráchta iarbhír.
    • Bunaithe ar an bpatrún seoltaí, cabhraíonn an t-athordú le réamhmhuirearú a scipeáil agus orduithe a ghníomhachtú agus fágann sé nach bhfuil leithead banna sonraí ag tRCD agus tRP.Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-23
  3. Déan iarracht líon na Meaisíní Bainc a mhéadú.
    • Cónaíonn an chuid is mó de loighic an rialtóra sna meaisíní bainc agus comhfhreagraíonn siad do bhainc DRAM
    • Bainistíonn meaisín bainc áirithe banc DRAM amháin ag aon am ar leith.
    • Tá sannadh meaisín bainc dinimiciúil agus mar sin ní gá meaisín bainc a bheith ann do gach banc fisiceach.
    • Is féidir meaisíní bainc a chumrú, ach is comhbhabhtáil idir limistéar agus feidhmíocht é.
    • Tá an líon incheadaithe meaisíní bainc idir 2-8.
    • De réir réamhshocraithe, déantar 4 Meaisín Bainc a chumrú trí pharaiméadair RTL.
    • Chun Meaisíní Bainc a athrú, smaoinigh ar an bparaiméadar nBANK_MACHS = 8 atá i memc_ui_top Example haghaidh 8 Meaisín Bainc – nBANK_MACHS = 8

Tá tú ar an eolas anois faoi na fachtóirí a mbíonn tionchar acu ar fheidhmíocht.
Smaoinigh ar fheidhmchlár in aghaidh an tsrutha a thugann 512 beart sonraí duit in aghaidh an phacéid agus ní mór duit iad a shábháil chuig láithreacha cuimhne éagsúla. Toisc go bhfuil 512 beart sonraí cothrom le 64 bpléascann sonraí DDR3, athrith an t-example dearadh le spreagadh file ina bhfuil 512 scríobhann, 512 léann agus athrú rónna in aghaidh gach 64 scríobhann nó léann:

  • 3f_0_0_0000_000_0
  • 3f_0_0_0001_000_0
  • 3f_0_0_0002_000_0
  • 3f_0_0_0003_000_0
  • 3f_0_0_0004_000_0
  • 3f_0_0_0005_000_0
  • 3f_0_0_0006_000_0
  • 3f_0_0_0007_000_0
  • 3f_0_0_0000_000_1
  • 3f_0_0_0001_000_1
  • 3f_0_0_0002_000_1
  • 3f_0_0_0003_000_1
  • 3f_0_0_0004_000_1
  • 3f_0_0_0005_000_1
  • 3f_0_0_0006_000_1
  • 3f_0_0_0007_000_1

Ag deireadh an insamhalta feicfidh tú go bhfuil úsáid bus ag 77 faoin gcéad. Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-24

Figiúr 11: Staitisticí Feidhmíochta do 512 scríobhann agus 512 léann – Aistriú rónna do 64 scríobhann nó léann. 

Is féidir leat an t-eolas a foghlaimíodh sa rannán roimhe seo a chur i bhfeidhm anois chun an éifeachtúlacht a fheabhsú. Le a view chun úsáid a bhaint as na bainc go léir in ionad an tsraith a athrú, athraigh an patrún seoltaí chun an banc a athrú mar a thaispeántar thíos.
Is ionann é seo agus ROW_BANK_Column a shocrú sa socrú mapála seolta cuimhne sa MIG GUI.

  • 3f_0_0_0000_000_0
  • 3f_0_1_0000_000_0
  • 3f_0_2_0000_000_0
  • 3f_0_3_0000_000_0
  • 3f_0_4_0000_000_0
  • 3f_0_5_0000_000_0
  • 3f_0_6_0000_000_0
  • 3f_0_7_0000_000_0
  • 3f_0_0_0000_000_1
  • 3f_0_1_0000_000_1
  • 3f_0_2_0000_000_1
  • 3f_0_3_0000_000_1
  • 3f_0_4_0000_000_1
  • 3f_0_5_0000_000_1
  • 3f_0_6_0000_000_1
  • 3f_0_7_0000_000_1

Ag deireadh an insamhalta feicfidh tú gurb é 77 ​​Céatadán Úsáide Bus níos luaithe ná 87 anois! Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-25

Má theastaíonn éifeachtacht níos airde fós uait, is féidir leat paicéad mór 1024 nó 2048 beart a fháil, nó smaoineamh ar athnuachan láimhe.

Nóta: Ní spreagann Xilinx athnuachan rialtóra do sheachbhóthar mar nílimid cinnte an mbeidh tú in ann uainiú athnuachana uathoibríoch Jedec a chomhlíonadh, rud a chuireann isteach ar iontaofacht sonraí.
Ó thaobh an rialtóra is féidir leat nBANk_MACH a athrú agus feabhas ar fheidhmíocht a fheiceáil.
Mar sin féin, d'fhéadfadh sé seo cur isteach ar do uainiú dearaidh, féach le do thoil (Freagra Xilinx 36505) le haghaidh sonraí ar nBANk_MACHXilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-26

Oscail an core_name_mig_sim.v file agus athraigh na paraiméadair nBANK_MACHS ó 4 go 8 agus athrith an insamhalta. Chun an luach paraiméadar a chur i bhfeidhm i crua-earraí, ní mór duit an core_name_mig.v file.
Bhain mé úsáid as an patrún céanna áit a bhfuaireamar úsáid bus 87% (figiúr -12).
Agus nBANK_MACHS socraithe go 8, tá an éifeachtacht 90% anois. Xilinx DDR2 MIG 7 Meastachán Feidhmíochta-fig-27

Tabhair faoi deara freisin go mbíonn tionchar diúltach ag rialtóirí ½ agus ¼ ar éifeachtúlacht mar gheall ar a laigí.
Le haghaidh example, ós rud é nach féidir linn ach orduithe a sheoladh gach 4 thimthriall CK uaireanta tá stuáil bhreise nuair a chloítear leis na sonraíochtaí íosta ama DRAM, rud a d'fhéadfadh éifeachtacht a laghdú ón teoiriciúil.
Bain triail as rialaitheoirí éagsúla chun teacht ar an gceann a oireann do do riachtanas éifeachtúlachta.

Tagairtí

  1. Zynq-7000 AP SoC agus 7 Sraith FPGAs MIS v2.3 [UG586]
  2. Ionad Réitigh Xilinx MIG http://www.xilinx.com/support/answers/34243.html

Stair Athbhreithnithe
13/03/2015 – Eisiúint tosaigh

Íoslódáil PDF: Xilinx DDR2 MIG 7 Treoir Meastacháin Feidhmíochta

Tagairtí

Poist Gaolmhara

Fág trácht

Ní fhoilseofar do sheoladh ríomhphoist. Tá réimsí riachtanacha marcáilte *