intel BCH IP കോർ ഉപയോക്തൃ ഗൈഡ്

ഉള്ളടക്കം മറയ്ക്കുക

1 intel BCH IP കോർ

2 BCH IP കോറിനെ കുറിച്ച്

2.1 DSP IP കോർ ഉപകരണ കുടുംബ പിന്തുണ

3 BCH IP കോർ ആരംഭിക്കുന്നു

3.1 ബന്ധപ്പെട്ട വിവരങ്ങൾ

4 BCH IP കോർ പ്രവർത്തന വിവരണം

4.1 CH IP കോർ പാരാമീറ്ററുകൾ

5 ഡോക്യുമെൻ്റ് റിവിഷൻ ചരിത്രം

5.1 A. BCH IP കോർ ഡോക്യുമെന്റ് ആർക്കൈവ്

6 പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

6.1 റഫറൻസുകൾ

7 ബന്ധപ്പെട്ട പോസ്റ്റുകൾ

intel BCH IP കോർ

BCH IP കോറിനെ കുറിച്ച്

ബന്ധപ്പെട്ട വിവരങ്ങൾ

പേജ് 24-ൽ BCH IP കോർ ഡോക്യുമെന്റ് ആർക്കൈവ്
- BCH IP കോറിന്റെ മുൻ പതിപ്പുകൾക്കായി ഉപയോക്തൃ ഗൈഡുകളുടെ ഒരു ലിസ്റ്റ് നൽകുന്നു.
ഇന്റൽ FPGA IP കോറുകളിലേക്കുള്ള ആമുഖം
- എല്ലാ ഇന്റൽ എഫ്പിജിഎ ഐപി കോറുകളെയും കുറിച്ചുള്ള പൊതുവായ വിവരങ്ങൾ നൽകുന്നു, പാരാമീറ്ററൈസേഷൻ, ജനറേറ്റിംഗ്, അപ്‌ഗ്രേഡിംഗ്, ഐപി കോറുകൾ അനുകരിക്കൽ എന്നിവ ഉൾപ്പെടെ.
പതിപ്പ്-സ്വതന്ത്ര IP, Qsys സിമുലേഷൻ സ്ക്രിപ്റ്റുകൾ സൃഷ്ടിക്കുന്നു
- സോഫ്‌റ്റ്‌വെയർ അല്ലെങ്കിൽ ഐപി പതിപ്പ് അപ്‌ഗ്രേഡുകൾക്കായി മാനുവൽ അപ്‌ഡേറ്റുകൾ ആവശ്യമില്ലാത്ത സിമുലേഷൻ സ്‌ക്രിപ്റ്റുകൾ സൃഷ്‌ടിക്കുക.
പ്രോജക്റ്റ് മാനേജ്മെന്റ് മികച്ച രീതികൾ
- നിങ്ങളുടെ പ്രോജക്റ്റിന്റെയും ഐപിയുടെയും കാര്യക്ഷമമായ മാനേജ്മെന്റിനും പോർട്ടബിലിറ്റിക്കുമുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ files.

Intel® DSP IP കോർ സവിശേഷതകൾ

Avalon® Streaming (Avalon-ST) ഇന്റർഫേസുകൾ
Intel® FPGA-കൾക്കുള്ള DSP ബിൽഡർ തയ്യാറാണ്

ഐപി കോർ പരിശോധിക്കുന്നതിനുള്ള ടെസ്റ്റ് ബെഞ്ചുകൾ
ഇന്റൽ-പിന്തുണയുള്ള വിഎച്ച്ഡിഎൽ, വെരിലോഗ് എച്ച്ഡിഎൽ സിമുലേറ്ററുകളിൽ ഉപയോഗിക്കുന്നതിനുള്ള ഐപി ഫങ്ഷണൽ സിമുലേഷൻ മോഡലുകൾ

BCH IP കോർ സവിശേഷതകൾ

പിശക് കണ്ടെത്തുന്നതിനും തിരുത്തുന്നതിനുമുള്ള ഉയർന്ന പ്രകടനമുള്ള പൂർണ്ണമായി പാരാമീറ്റർ ചെയ്യാവുന്ന എൻകോഡർ അല്ലെങ്കിൽ ഡീകോഡർ:

ഓരോ കോഡ്‌വേഡിനും ചിഹ്നങ്ങളുടെ എണ്ണം
ഓരോ കോഡ്‌വേഡിനും ചെക്ക് ചിഹ്നങ്ങളുടെ എണ്ണം

സമാന്തര ഇൻപുട്ട് ബിറ്റുകളുടെ എണ്ണം

ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ എഫ്പിജിഎ, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് ഇന്റൽ ഉറപ്പ് നൽകുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം രേഖാമൂലം സമ്മതിച്ചതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും പ്രസിദ്ധീകരിച്ച വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ സേവനങ്ങൾക്കോ ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കളോട് നിർദ്ദേശിക്കുന്നു.

മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.

DSP IP കോർ ഉപകരണ കുടുംബ പിന്തുണ

Intel FPGA IP കോറുകൾക്കായി Intel ഇനിപ്പറയുന്ന ഉപകരണ പിന്തുണ ലെവലുകൾ വാഗ്ദാനം ചെയ്യുന്നു:

മുൻകൂർ പിന്തുണ-ഈ ഉപകരണ കുടുംബത്തിന് സിമുലേഷനും സമാഹരണത്തിനും IP കോർ ലഭ്യമാണ്. FPGA പ്രോഗ്രാമിംഗ് file (.pof) ക്വാർട്ടസ് പ്രൈം പ്രോ സ്ട്രാറ്റിക്സ് 10 പതിപ്പ് ബീറ്റ സോഫ്‌റ്റ്‌വെയറിന് പിന്തുണ ലഭ്യമല്ല, അതിനാൽ ഐപി ടൈമിംഗ് ക്ലോഷർ ഉറപ്പ് നൽകാനാവില്ല. ലേഔട്ടിനു ശേഷമുള്ള ആദ്യകാല വിവരങ്ങളെ അടിസ്ഥാനമാക്കിയുള്ള കാലതാമസത്തിന്റെ പ്രാരംഭ എഞ്ചിനീയറിംഗ് എസ്റ്റിമേറ്റ് ടൈമിംഗ് മോഡലുകളിൽ ഉൾപ്പെടുന്നു. സിലിക്കൺ ടെസ്റ്റിംഗ് യഥാർത്ഥ സിലിക്കണും ടൈമിംഗ് മോഡലുകളും തമ്മിലുള്ള പരസ്പര ബന്ധം മെച്ചപ്പെടുത്തുന്നതിനാൽ സമയ മോഡലുകൾ മാറ്റത്തിന് വിധേയമാണ്. സിസ്റ്റം ആർക്കിടെക്ചർ, റിസോഴ്സ് വിനിയോഗ പഠനങ്ങൾ, സിമുലേഷൻ, പിൻഔട്ട്, സിസ്റ്റം ലേറ്റൻസി അസസ്മെന്റുകൾ, അടിസ്ഥാന സമയ വിലയിരുത്തലുകൾ (പൈപ്പ്ലൈൻ ബജറ്റിംഗ്), I/O ട്രാൻസ്ഫർ സ്ട്രാറ്റജി (ഡാറ്റ-പാത്ത് വീതി, ബർസ്റ്റ് ഡെപ്ത്, I/O സ്റ്റാൻഡേർഡ് ട്രേഡ്ഓഫുകൾ എന്നിവയ്ക്കായി നിങ്ങൾക്ക് ഈ IP കോർ ഉപയോഗിക്കാം. ).
പ്രാഥമിക പിന്തുണ-ഈ ഉപകരണ കുടുംബത്തിനായുള്ള പ്രാഥമിക ടൈമിംഗ് മോഡലുകൾ ഉപയോഗിച്ച് ഇന്റൽ ഐപി കോർ പരിശോധിക്കുന്നു. IP കോർ എല്ലാ പ്രവർത്തനപരമായ ആവശ്യകതകളും നിറവേറ്റുന്നു, പക്ഷേ ഇപ്പോഴും ഉപകരണ കുടുംബത്തിനായുള്ള സമയ വിശകലനത്തിന് വിധേയമായേക്കാം. പ്രൊഡക്ഷൻ ഡിസൈനുകളിൽ നിങ്ങൾക്ക് ഇത് ജാഗ്രതയോടെ ഉപയോഗിക്കാം.

അന്തിമ പിന്തുണ-ഈ ഉപകരണ കുടുംബത്തിനായുള്ള അന്തിമ സമയ മോഡലുകൾ ഉപയോഗിച്ച് ഇന്റൽ ഐപി കോർ പരിശോധിക്കുന്നു. ഉപകരണ കുടുംബത്തിനായുള്ള എല്ലാ പ്രവർത്തനപരവും സമയ ആവശ്യകതകളും IP കോർ നിറവേറ്റുന്നു. പ്രൊഡക്ഷൻ ഡിസൈനുകളിൽ നിങ്ങൾക്ക് ഇത് ഉപയോഗിക്കാം.

പട്ടിക 1. DSP IP കോർ ഡിവൈസ് കുടുംബ പിന്തുണ

ഉപകരണ കുടുംബം	പിന്തുണ
Arria® II GX	ഫൈനൽ
Arria II GZ	ഫൈനൽ
ആര്യ വി	ഫൈനൽ
ഇന്റൽ ഏരിയ 10	ഫൈനൽ
ചുഴലിക്കാറ്റ്® IV	ഫൈനൽ
ചുഴലിക്കാറ്റ് വി	ഫൈനൽ
ഇന്റൽ സൈക്ലോൺ 10	ഫൈനൽ
ഇന്റൽ MAX® 10 FPGA	ഫൈനൽ
സ്ട്രാറ്റിക്സ്® IV ജിടി	ഫൈനൽ
സ്ട്രാറ്റിക്സ് IV GX/E	ഫൈനൽ
സ്ട്രാറ്റിക്സ് വി	ഫൈനൽ
ഇന്റൽ സ്ട്രാറ്റിക്സ് 10	അഡ്വാൻസ്
മറ്റ് ഉപകരണ കുടുംബങ്ങൾ	പിന്തുണയില്ല

BCH IP കോർ റിലീസ് വിവരങ്ങൾ

ഐപി കോർ ലൈസൻസ് ചെയ്യുമ്പോൾ റിലീസ് വിവരങ്ങൾ ഉപയോഗിക്കുക.

പട്ടിക 2.റിലീസ് വിവരങ്ങൾ

ഇനം	വിവരണം
പതിപ്പ്	17.1
റിലീസ് തീയതി	2017 നവംബർ
ഓർഡർ കോഡ്	IP-BCH (IPR-BCH)

ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയറിന്റെ നിലവിലെ പതിപ്പ് ഓരോ ഐപി കോറിന്റെയും മുൻ പതിപ്പ് സമാഹരിക്കുന്നുവെന്ന് ഇന്റൽ സ്ഥിരീകരിക്കുന്നു. ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ മുൻ പതിപ്പിനേക്കാൾ പഴയ ഐപി കോർ പതിപ്പുകൾ സമാഹരിക്കുന്നുവെന്ന് ഇന്റൽ സ്ഥിരീകരിക്കുന്നില്ല. Intel FPGA IP റിലീസ് കുറിപ്പുകൾ ഏതെങ്കിലും ഒഴിവാക്കലുകൾ പട്ടികപ്പെടുത്തുന്നു.
ബന്ധപ്പെട്ട വിവരങ്ങൾ

ഇന്റൽ FPGA IP റിലീസ് കുറിപ്പുകൾ
നോളജ് ബേസിൽ BCH IP കോറിനുള്ള തെറ്റ്

DSP IP കോർ പരിശോധന

ഒരു ഐപി കോറിന്റെ ഒരു പതിപ്പ് പുറത്തിറക്കുന്നതിന് മുമ്പ്, അതിന്റെ ഗുണനിലവാരവും കൃത്യതയും പരിശോധിക്കുന്നതിനായി ഇന്റൽ സമഗ്രമായ റിഗ്രഷൻ ടെസ്റ്റുകൾ നടത്തുന്നു. വിവിധ പാരാമീറ്റർ ഓപ്‌ഷനുകൾ ഉപയോഗിക്കുന്നതിന് ഇന്റൽ ഐപി കോറിന്റെ ഇഷ്‌ടാനുസൃത വ്യതിയാനങ്ങൾ സൃഷ്ടിക്കുകയും മാസ്റ്റർ സിമുലേഷൻ മോഡലുകൾക്കെതിരെ പരിശോധിച്ച ഫലങ്ങൾ ഉപയോഗിച്ച് ഫലമായുണ്ടാകുന്ന സിമുലേഷൻ മോഡലുകളെ നന്നായി അനുകരിക്കുകയും ചെയ്യുന്നു.

BCH IP കോർ പ്രകടനവും വിഭവ വിനിയോഗവും

Arria V (5AGXFB3H4F35C5), Cyclone V (5CGXFC7C7F23C8), സ്ട്രാറ്റിക്സ് V (5SGXEA7H3F35C3) ഉപകരണങ്ങൾക്കൊപ്പം ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ ഉപയോഗിക്കുന്ന ഒരു BCH IP കോറിന് സാധാരണ പ്രതീക്ഷിക്കുന്ന പ്രകടനം. ഇവിടെ m എന്നത് ഓരോ ചിഹ്നത്തിനും ഉള്ള ബിറ്റുകളുടെ എണ്ണമാണ്; n എന്നത് കോഡ് വേഡ് ദൈർഘ്യമാണ്; d എന്നത് സമാന്തര ഡാറ്റ ഇൻപുട്ട് വീതിയാണ്; t എന്നത് പിശക് തിരുത്താനുള്ള കഴിവാണ്.

പട്ടിക 3. ഡീകോഡർ പ്രകടനവും വിഭവ വിനിയോഗവും

ഉപകരണം	പരാമീറ്ററുകൾ				മെമ്മറി		അല്മ്	രജിസ്റ്റർ ചെയ്യുന്നു		പരമാവധി (MHz)
ഉപകരണം	m	n	d	t	M10K	M20K	അല്മ്	പ്രാഥമികം	സെക്കൻഡറി വൈ	പരമാവധി (MHz)
ആര്യ വി	8	255	10	42	7	—	18,376	40,557	3,441	196
ചുഴലിക്കാറ്റ് വി	8	255	10	42	7	—	18,264	40,709	3,266	150
സ്ട്രാറ്റിക്സ് വി	8	255	10	42	—	7	19,027	44,134	4,315	308
ആര്യ വി	8	255	12	42	9	—	22,293	49,602	4,053	186
ചുഴലിക്കാറ്റ് വി	8	255	12	42	9	—	22,243	49,243	4,511	149
സ്ട്രാറ്റിക്സ് വി	8	255	12	42	—	8	23,187	53,800	5,207	310
ആര്യ വി	8	255	2	42	4	—	5,539	13,238	788	207
ചുഴലിക്കാറ്റ് വി	8	255	2	42	4	—	5,527	13,174	857	174
സ്ട്രാറ്റിക്സ് വി	8	255	2	42	—	4	6,088	14,399	850	369
ആര്യ വി	8	255	5	42	5	—	10,231	23,321	1,554	206
ചുഴലിക്കാറ്റ് വി	8	255	5	42	5	—	10,234	23,391	1,551	164
*തുടർന്നു…*

ഉപകരണം	പരാമീറ്ററുകൾ				മെമ്മറി		അല്മ്	രജിസ്റ്റർ ചെയ്യുന്നു		പരമാവധി (MHz)
ഉപകരണം	m	n	d	t	M10K	M20K	അല്മ്	പ്രാഥമികം	സെക്കൻഡറി വൈ	പരമാവധി (MHz)
സ്ട്രാറ്റിക്സ് വി	8	255	5	42	—	5	10,820	24,868	2,612	335
സ്ട്രാറ്റിക്സ് വി	14	8784	10	20	—	18	7,358	15,082	761	346
സ്ട്രാറ്റിക്സ് വി	14	8784	10	40	—	18	14,331	28,743	1,630	316
സ്ട്രാറ്റിക്സ് വി	14	8784	10	80	—	18	28,383	56,292	3,165	281
സ്ട്രാറ്റിക്സ് വി	14	8784	20	20	—	18	10,103	19,833	933	323
സ്ട്രാറ്റിക്സ് വി	14	8784	20	40	—	18	20,012	37,413	1,747	304
സ്ട്രാറ്റിക്സ് വി	14	8784	20	80	—	18	39,225	72,151	3,673	282
സ്ട്രാറ്റിക്സ് വി	14	8784	30	20	—	17	11,784	23,924	844	329
സ്ട്രാറ്റിക്സ് വി	14	8784	30	40	—	19	23,061	44,313	1,836	289
സ്ട്രാറ്റിക്സ് വി	14	8784	30	80	—	19	43,949	85,476	3,398	263
സ്ട്രാറ്റിക്സ് വി	14	8784	40	20	—	19	13,801	28,032	743	307
സ്ട്രാറ്റിക്സ് വി	14	8784	40	40	—	19	26,107	51,680	1,472	291
സ്ട്രാറ്റിക്സ് വി	14	8784	40	80	—	21	50,303	98,545	3,351	248
സ്ട്രാറ്റിക്സ് വി	14	8784	50	20	—	20	16,407	33,020	967	307
സ്ട്രാറ്റിക്സ് വി	14	8784	50	40	—	20	31,095	60,503	1,991	288
സ്ട്രാറ്റിക്സ് വി	14	8784	50	80	—	22	58,690	116,232	3,222	249
സ്ട്രാറ്റിക്സ് വി	14	8784	60	20	—	20	18,290	37,106	914	297
സ്ട്രാറ്റിക്സ് വി	14	8784	60	40	—	20	35,041	67,183	2,324	292
സ്ട്രാറ്റിക്സ് വി	14	8784	60	80	—	37	80,961	160,458	7,358	233
സ്ട്രാറ്റിക്സ് വി	14	8784	70	20	—	20	20,494	41,471	545	286
സ്ട്രാറ്റിക്സ് വി	14	8784	70	40	—	20	38,294	74,727	1,778	280
സ്ട്രാറ്റിക്സ് വി	14	8784	70	80	—	38	88,040	173,311	7,769	232
സ്ട്രാറ്റിക്സ് വി	14	8784	80	20	—	22	22,437	45,334	691	276
സ്ട്രാറ്റിക്സ് വി	14	8784	80	40	—	22	42,256	82,173	1,363	285
സ്ട്രാറ്റിക്സ് വി	14	8784	80	80	—	40	95,913	186,869	7,317	229

പട്ടിക 4. എൻകോഡർ പ്രകടനവും വിഭവ വിനിയോഗവും

ഉപകരണം	പരാമീറ്ററുകൾ				മെമ്മറി		അല്മ്	രജിസ്റ്റർ ചെയ്യുന്നു		പരമാവധി (MHz)
ഉപകരണം	m	n	d	t	M10K	M20K	അല്മ്	പ്രാഥമികം	സെക്കൻഡറി വൈ	പരമാവധി (MHz)
ആര്യ വി	8	255	10	42	2	—	337	592	0	243
ചുഴലിക്കാറ്റ് വി	8	255	10	42	2	—	339	592	0	166
സ്ട്രാറ്റിക്സ് വി	8	255	10	42	—	1	353	601	3	400
ആര്യ വി	8	255	12	42	2	—	386	602	0	257
ചുഴലിക്കാറ്റ് വി	8	255	12	42	2	—	395	602	0	174
*തുടർന്നു…*

ഉപകരണം	പരാമീറ്ററുകൾ				മെമ്മറി		അല്മ്	രജിസ്റ്റർ ചെയ്യുന്നു		പരമാവധി (MHz)
ഉപകരണം	m	n	d	t	M10K	M20K	അല്മ്	പ്രാഥമികം	സെക്കൻഡറി വൈ	പരമാവധി (MHz)
സ്ട്രാറ്റിക്സ് വി	8	255	12	42	—	1	391	614	0	400
ആര്യ വി	8	255	2	42	2	—	219	547	12	275
ചുഴലിക്കാറ്റ് വി	8	255	2	42	2	—	219	556	3	197
സ്ട്രാറ്റിക്സ് വി	8	255	2	42	—	2	220	542	17	464
ആര്യ വി	8	255	5	42	2	—	237	563	3	276
ചുഴലിക്കാറ്റ് വി	8	255	5	42	2	—	237	565	1	193
സ്ട്രാറ്റിക്സ് വി	8	255	5	42	—	1	260	573	0	400
സ്ട്രാറ്റിക്സ് വി	14	8784	10	20	—	3	400	785	4	387
സ്ട്രാറ്റിക്സ് വി	14	8784	10	40	—	3	613	1,348	1	380
സ്ട്രാറ്റിക്സ് വി	14	8784	10	80	—	3	1,009	2,451	4	309
സ്ട്രാറ്റിക്സ് വി	14	8784	20	20	—	3	775	849	1	373
സ്ട്രാറ്റിക്സ് വി	14	8784	20	40	—	3	1,340	1,410	0	312
സ്ട്രാറ്റിക്സ് വി	14	8784	20	80	—	3	2,222	2,515	1	242
സ്ട്രാറ്റിക്സ് വി	14	8784	30	20	—	3	1,161	919	1	324.
സ്ട്രാറ്റിക്സ് വി	14	8784	30	40	—	3	2,074	1,480	0	253
സ്ട്രാറ്റിക്സ് വി	14	8784	30	80	—	3	3,583	2,580	2	224
സ്ട്രാറ്റിക്സ് വി	14	8784	40	20	—	3	1,522	977	4	307
സ്ട്രാറ്റിക്സ് വി	14	8784	40	40	—	3	2,789	1,541	0	249
സ്ട്രാറ്റിക്സ് വി	14	8784	40	80	—	3	4,909	2,647	0	191
സ്ട്രാറ്റിക്സ് വി	14	8784	50	20	—	4	1,926	1,042	9	295
സ്ട്രാറ്റിക്സ് വി	14	8784	50	40	—	4	3,467	1,610	1	234
സ്ട്രാറ്റിക്സ് വി	14	8784	50	80	—	4	6,297	2,714	3	182
സ്ട്രാറ്റിക്സ് വി	14	8784	60	20	—	4	2,356	1,121	0	266
സ്ട്രാറ്റിക്സ് വി	14	8784	60	40	—	4	3,824	1,680	1	229
സ്ട്രാറ്റിക്സ് വി	14	8784	60	80	—	4	7,548	2,783	0	167
സ്ട്രാറ്റിക്സ് വി	14	8784	70	20	—	4	2,595	1,184	2	273
സ്ട്രാറ്റിക്സ് വി	14	8784	70	40	—	4	4,372	1,746	0	221
സ്ട്രാറ്റിക്സ് വി	14	8784	70	80	—	4	8,321	2,850	2	169
സ്ട്രാറ്റിക്സ് വി	14	8784	80	20	—	5	2,885	1,251	1	293
സ്ട്രാറ്റിക്സ് വി	14	8784	80	40	—	5	5,163	1,812	0	220
സ്ട്രാറ്റിക്സ് വി	14	8784	80	80	—	5	8,867	2,918	0	169

BCH IP കോർ ആരംഭിക്കുന്നു

Intel FPGA IP കോറുകൾ ഇൻസ്റ്റാൾ ചെയ്യുകയും ലൈസൻസ് നൽകുകയും ചെയ്യുന്നു

Intel Quartus® Prime സോഫ്റ്റ്‌വെയർ ഇൻസ്റ്റാളേഷനിൽ Intel FPGA IP ലൈബ്രറി ഉൾപ്പെടുന്നു. ഒരു അധിക ലൈസൻസിന്റെ ആവശ്യമില്ലാതെ തന്നെ നിങ്ങളുടെ പ്രൊഡക്ഷൻ ഉപയോഗത്തിന് ഉപയോഗപ്രദമായ നിരവധി ഐപി കോറുകൾ ഈ ലൈബ്രറി നൽകുന്നു. ചില Intel FPGA IP കോറുകൾക്ക് പ്രൊഡക്ഷൻ ഉപയോഗത്തിനായി ഒരു പ്രത്യേക ലൈസൻസ് വാങ്ങേണ്ടതുണ്ട്. ഒരു പൂർണ്ണ പ്രൊഡക്ഷൻ ഐപി കോർ ലൈസൻസ് വാങ്ങാൻ തീരുമാനിക്കുന്നതിന് മുമ്പ്, സിമുലേഷനിലും ഹാർഡ്‌വെയറിലും ഈ ലൈസൻസുള്ള Intel FPGA IP കോറുകൾ വിലയിരുത്താൻ Intel FPGA IP മൂല്യനിർണ്ണയ മോഡ് നിങ്ങളെ അനുവദിക്കുന്നു. നിങ്ങൾ ഹാർഡ്‌വെയർ ടെസ്റ്റിംഗ് പൂർത്തിയാക്കി പ്രൊഡക്ഷനിൽ ഐപി ഉപയോഗിക്കാൻ തയ്യാറായതിന് ശേഷം ലൈസൻസുള്ള ഇന്റൽ ഐപി കോറുകൾക്കായി ഒരു പൂർണ്ണ പ്രൊഡക്ഷൻ ലൈസൻസ് നിങ്ങൾ വാങ്ങേണ്ടതുണ്ട്. Intel Quartus Prime സോഫ്‌റ്റ്‌വെയർ ഡിഫോൾട്ടായി ഇനിപ്പറയുന്ന സ്ഥലങ്ങളിൽ IP കോറുകൾ ഇൻസ്റ്റാൾ ചെയ്യുന്നു:
ചിത്രം 1. IP കോർ ഇൻസ്റ്റലേഷൻ പാത്ത്

പട്ടിക 5. IP കോർ ഇൻസ്റ്റലേഷൻ സ്ഥാനങ്ങൾ

സ്ഥാനം	സോഫ്റ്റ്വെയർ	പ്ലാറ്റ്ഫോം
:\intelFPGA_pro\quartus\ip\altera	ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്	വിൻഡോസ്*
:\intelFPGA\quartus\ip\altera	ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ	വിൻഡോസ്
:/intelFPGA_pro/Quartus/IP/Altera	ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്	ലിനക്സ് *
:/ഇന്റർ FPGA/Quartus/IP/Altera	ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ	ലിനക്സ്

ഇന്റൽ എഫ്പിജിഎ ഐപി ഇവാലുവേഷൻ മോഡ്

സൗജന്യ ഇന്റൽ എഫ്‌പിജിഎ ഐപി ഇവാലുവേഷൻ മോഡ്, വാങ്ങുന്നതിന് മുമ്പ് സിമുലേഷനിലും ഹാർഡ്‌വെയറിലും ലൈസൻസുള്ള ഇന്റൽ എഫ്‌പിജിഎ ഐപി കോറുകൾ വിലയിരുത്താൻ നിങ്ങളെ അനുവദിക്കുന്നു. Intel FPGA IP മൂല്യനിർണ്ണയ മോഡ് ഒരു അധിക ലൈസൻസ് ഇല്ലാതെ ഇനിപ്പറയുന്ന മൂല്യനിർണ്ണയങ്ങളെ പിന്തുണയ്ക്കുന്നു:

നിങ്ങളുടെ സിസ്റ്റത്തിൽ ലൈസൻസുള്ള Intel FPGA IP കോറിന്റെ സ്വഭാവം അനുകരിക്കുക.
IP കോറിന്റെ പ്രവർത്തനക്ഷമത, വലിപ്പം, വേഗത എന്നിവ വേഗത്തിലും എളുപ്പത്തിലും പരിശോധിക്കുക.
സമയ-പരിമിത ഉപകരണ പ്രോഗ്രാമിംഗ് സൃഷ്ടിക്കുക fileഐപി കോറുകൾ ഉൾപ്പെടുന്ന ഡിസൈനുകൾക്കുള്ള എസ്.
നിങ്ങളുടെ ഐപി കോർ ഉപയോഗിച്ച് ഒരു ഉപകരണം പ്രോഗ്രാം ചെയ്യുകയും ഹാർഡ്‌വെയറിൽ നിങ്ങളുടെ ഡിസൈൻ പരിശോധിക്കുകയും ചെയ്യുക.

ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം രേഖാമൂലം സമ്മതിച്ചതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും പ്രസിദ്ധീകരിച്ച വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ സേവനങ്ങൾക്കോ ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കളോട് നിർദ്ദേശിക്കുന്നു.

മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.

Intel FPGA IP മൂല്യനിർണ്ണയ മോഡ് ഇനിപ്പറയുന്ന പ്രവർത്തന രീതികളെ പിന്തുണയ്ക്കുന്നു:

ടെതർഡ്-നിങ്ങളുടെ ബോർഡും ഹോസ്റ്റ് കമ്പ്യൂട്ടറും തമ്മിലുള്ള കണക്ഷൻ ഉപയോഗിച്ച് ലൈസൻസുള്ള Intel FPGA IP അടങ്ങുന്ന ഡിസൈൻ അനിശ്ചിതമായി പ്രവർത്തിപ്പിക്കാൻ അനുവദിക്കുന്നു. ടെതർഡ് മോഡിന് ഒരു സീരിയൽ ജോയിന്റ് ടെസ്റ്റ് ആക്ഷൻ ഗ്രൂപ്പ് ആവശ്യമാണ് (ജെTAG) ജെ തമ്മിൽ ബന്ധിപ്പിച്ചിരിക്കുന്ന കേബിൾTAG നിങ്ങളുടെ ബോർഡിലെ പോർട്ട്, ഹാർഡ്‌വെയർ മൂല്യനിർണ്ണയ കാലയളവിൽ ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോഗ്രാമർ പ്രവർത്തിപ്പിക്കുന്ന ഹോസ്റ്റ് കമ്പ്യൂട്ടറും. പ്രോഗ്രാമർക്ക് ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്‌വെയറിന്റെ ഏറ്റവും കുറഞ്ഞ ഇൻസ്റ്റാളേഷൻ മാത്രമേ ആവശ്യമുള്ളൂ, കൂടാതെ ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ലൈസൻസ് ആവശ്യമില്ല. ജെ വഴി ഉപകരണത്തിലേക്ക് ഒരു ആനുകാലിക സിഗ്നൽ അയച്ചുകൊണ്ട് ഹോസ്റ്റ് കമ്പ്യൂട്ടർ മൂല്യനിർണ്ണയ സമയം നിയന്ത്രിക്കുന്നുTAG തുറമുഖം. ഡിസൈനിലുള്ള എല്ലാ ലൈസൻസുള്ള IP കോറുകളും ടെതർഡ് മോഡിനെ പിന്തുണയ്ക്കുന്നുവെങ്കിൽ, ഏതെങ്കിലും IP കോർ മൂല്യനിർണ്ണയം അവസാനിക്കുന്നത് വരെ മൂല്യനിർണ്ണയ സമയം പ്രവർത്തിക്കുന്നു. എല്ലാ IP കോറുകളും പരിധിയില്ലാത്ത മൂല്യനിർണ്ണയ സമയത്തെ പിന്തുണയ്‌ക്കുന്നുവെങ്കിൽ, ഉപകരണം കാലഹരണപ്പെടുന്നില്ല.
ബന്ധമില്ലാത്തത്-പരിമിതമായ സമയത്തേക്ക് ലൈസൻസുള്ള ഐപി അടങ്ങിയ ഡിസൈൻ പ്രവർത്തിപ്പിക്കാൻ അനുവദിക്കുന്നു. Intel Quartus Prime സോഫ്‌റ്റ്‌വെയർ പ്രവർത്തിക്കുന്ന ഹോസ്റ്റ് കമ്പ്യൂട്ടറിൽ നിന്ന് ഉപകരണം വിച്ഛേദിക്കുകയാണെങ്കിൽ, IP കോർ അൺടെതർ മോഡിലേക്ക് മാറുന്നു. ഡിസൈനിലെ മറ്റേതെങ്കിലും ലൈസൻസുള്ള ഐപി കോർ ടെതർഡ് മോഡിനെ പിന്തുണയ്ക്കുന്നില്ലെങ്കിൽ IP കോർ അൺടീതർ മോഡിലേക്ക് പുനഃസ്ഥാപിക്കുന്നു.

ഡിസൈനിലെ ഏതെങ്കിലും ലൈസൻസുള്ള Intel FPGA IP-യുടെ മൂല്യനിർണ്ണയ സമയം കാലഹരണപ്പെടുമ്പോൾ, ഡിസൈൻ പ്രവർത്തനം നിർത്തുന്നു. ഇന്റൽ എഫ്പിജിഎ ഐപി ഇവാലുവേഷൻ മോഡ് ഉപയോഗിക്കുന്ന എല്ലാ ഐപി കോറുകളും ഡിസൈനിലെ ഏതെങ്കിലും ഐപി കോർ കാലഹരണപ്പെടുമ്പോൾ ഒരേസമയം അവസാനിക്കുന്നു. മൂല്യനിർണ്ണയ സമയം അവസാനിക്കുമ്പോൾ, ഹാർഡ്‌വെയർ സ്ഥിരീകരണം തുടരുന്നതിന് മുമ്പ് നിങ്ങൾ FPGA ഉപകരണം റീപ്രോഗ്രാം ചെയ്യണം. ഉൽപ്പാദനത്തിനായി ഐപി കോറിന്റെ ഉപയോഗം വിപുലീകരിക്കുന്നതിന്, ഐപി കോറിനായി ഒരു പൂർണ്ണ പ്രൊഡക്ഷൻ ലൈസൻസ് വാങ്ങുക.
നിങ്ങൾക്ക് അനിയന്ത്രിതമായ ഉപകരണ പ്രോഗ്രാമിംഗ് സൃഷ്ടിക്കുന്നതിന് മുമ്പ് നിങ്ങൾ ലൈസൻസ് വാങ്ങുകയും ഒരു പൂർണ്ണ പ്രൊഡക്ഷൻ ലൈസൻസ് കീ സൃഷ്ടിക്കുകയും വേണം file. ഇന്റൽ എഫ്‌പിജിഎ ഐപി ഇവാലുവേഷൻ മോഡിൽ, കംപൈലർ സമയ-പരിമിതമായ ഉപകരണ പ്രോഗ്രാമിംഗ് മാത്രമേ സൃഷ്ടിക്കൂ. file ( _time_limited.sof) സമയ പരിധിയിൽ കാലഹരണപ്പെടും.

ചിത്രം 2. Intel FPGA IP മൂല്യനിർണ്ണയ മോഡ് ഫ്ലോ

കുറിപ്പ്:

പാരാമീറ്ററൈസേഷൻ ഘട്ടങ്ങൾക്കും നടപ്പിലാക്കൽ വിശദാംശങ്ങൾക്കും ഓരോ IP കോറിന്റെയും ഉപയോക്തൃ ഗൈഡ് പരിശോധിക്കുക.
ഓരോ സീറ്റിലും, ശാശ്വതമായ അടിസ്ഥാനത്തിൽ ഇന്റൽ ഐപി കോറുകൾക്ക് ലൈസൻസ് നൽകുന്നു. ലൈസൻസ് ഫീസിൽ ഒന്നാം വർഷ പരിപാലനവും പിന്തുണയും ഉൾപ്പെടുന്നു. ആദ്യ വർഷത്തിനപ്പുറം അപ്‌ഡേറ്റുകളും ബഗ് പരിഹാരങ്ങളും സാങ്കേതിക പിന്തുണയും ലഭിക്കുന്നതിന് നിങ്ങൾ മെയിന്റനൻസ് കരാർ പുതുക്കണം. പ്രോഗ്രാമിംഗ് സൃഷ്ടിക്കുന്നതിന് മുമ്പ്, ഒരു പ്രൊഡക്ഷൻ ലൈസൻസ് ആവശ്യമുള്ള Intel FPGA IP കോറുകൾക്കായി നിങ്ങൾ ഒരു പൂർണ്ണ പ്രൊഡക്ഷൻ ലൈസൻസ് വാങ്ങണം. fileനിങ്ങൾക്ക് പരിധിയില്ലാത്ത സമയത്തേക്ക് ഉപയോഗിക്കാം. ഇന്റൽ എഫ്‌പിജിഎ ഐപി ഇവാലുവേഷൻ മോഡിൽ, കംപൈലർ സമയ-പരിമിതമായ ഉപകരണ പ്രോഗ്രാമിംഗ് മാത്രമേ സൃഷ്ടിക്കൂ. file ( _time_limited.sof) സമയ പരിധിയിൽ കാലഹരണപ്പെടും. നിങ്ങളുടെ പ്രൊഡക്ഷൻ ലൈസൻസ് കീകൾ ലഭിക്കുന്നതിന്, സെൽഫ് സർവീസ് ലൈസൻസിംഗ് സെന്റർ സന്ദർശിക്കുക അല്ലെങ്കിൽ നിങ്ങളുടെ പ്രാദേശിക Intel FPGA പ്രതിനിധിയെ ബന്ധപ്പെടുക.
ഇന്റൽ എഫ്പിജിഎ സോഫ്റ്റ്‌വെയർ ലൈസൻസ് കരാറുകൾ ലൈസൻസുള്ള ഐപി കോറുകൾ, ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഡിസൈൻ സോഫ്റ്റ്‌വെയർ, ലൈസൻസില്ലാത്ത എല്ലാ ഐപി കോറുകൾ എന്നിവയുടെ ഇൻസ്റ്റാളും ഉപയോഗവും നിയന്ത്രിക്കുന്നു.

ബന്ധപ്പെട്ട വിവരങ്ങൾ

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ലൈസൻസിംഗ് സൈറ്റ്
Intel FPGA സോഫ്റ്റ്‌വെയർ ഇൻസ്റ്റാളേഷനും ലൈസൻസിംഗും

BCH IP കോർ ഇന്റൽ FPGA IP ഇവാലുവേഷൻ മോഡ് ടൈംഔട്ട് ബിഹേവിയർ

ഏറ്റവും നിയന്ത്രിത മൂല്യനിർണ്ണയ സമയം എത്തുമ്പോൾ ഒരു ഉപകരണത്തിലെ എല്ലാ IP കോറുകളും ഒരേസമയം അവസാനിക്കുന്നു. ഒരു ഡിസൈനിന് ഒന്നിലധികം ഐപി കോർ ഉണ്ടെങ്കിൽ, മറ്റ് ഐപി കോറുകളുടെ ടൈം-ഔട്ട് സ്വഭാവം ഒരു നിർദ്ദിഷ്ട ഐപി കോറിന്റെ ടൈം-ഔട്ട് സ്വഭാവത്തെ മറയ്ക്കാം. IP കോറുകൾക്ക്, untethered time-out ആണ് 1 മണിക്കൂർ; ടെതർഡ് ടൈം-ഔട്ട് മൂല്യം അനിശ്ചിതമാണ്. ഹാർഡ്‌വെയർ മൂല്യനിർണ്ണയ സമയം അവസാനിച്ചതിന് ശേഷം നിങ്ങളുടെ ഡിസൈൻ പ്രവർത്തിക്കുന്നത് നിർത്തുന്നു. ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്‌വെയർ ഇന്റൽ എഫ്പിജിഎ ഐപി ഇവാലുവേഷൻ മോഡ് ഉപയോഗിക്കുന്നു FileIntel FPGA IP മൂല്യനിർണ്ണയ മോഡ് മൂല്യനിർണ്ണയ പ്രോഗ്രാമിന്റെ നിങ്ങളുടെ ഉപയോഗം തിരിച്ചറിയാൻ നിങ്ങളുടെ പ്രോജക്റ്റ് ഡയറക്ടറിയിൽ s (.ocp). നിങ്ങൾ ഫീച്ചർ സജീവമാക്കിയ ശേഷം, ഇവ ഇല്ലാതാക്കരുത് fileമൂല്യനിർണ്ണയ സമയം അവസാനിക്കുമ്പോൾ, ഡാറ്റ ഔട്ട്പുട്ട് പോർട്ട് data_out കുറയുന്നു
ബന്ധപ്പെട്ട വിവരങ്ങൾ
AN 320: മെഗാഫംഗ്ഷനുകളുടെ ഓപ്പൺകോർ പ്ലസ് വിലയിരുത്തൽ

കാറ്റലോഗും പാരാമീറ്റർ എഡിറ്ററും

IP കാറ്റലോഗ് നിങ്ങളുടെ പ്രോജക്റ്റിനായി ലഭ്യമായ IP കോറുകൾ പ്രദർശിപ്പിക്കുന്നു. ഒരു IP കോർ കണ്ടെത്താനും ഇഷ്ടാനുസൃതമാക്കാനും IP കാറ്റലോഗിന്റെ ഇനിപ്പറയുന്ന സവിശേഷതകൾ ഉപയോഗിക്കുക:

സജീവ ഉപകരണ കുടുംബത്തിന് IP കാണിക്കുന്നതിന് IP കാറ്റലോഗ് ഫിൽട്ടർ ചെയ്യുക അല്ലെങ്കിൽ എല്ലാ ഉപകരണ കുടുംബങ്ങൾക്കും IP കാണിക്കുക. നിങ്ങൾക്ക് പ്രോജക്റ്റ് തുറന്നിട്ടില്ലെങ്കിൽ, IP കാറ്റലോഗിലെ ഉപകരണ കുടുംബം തിരഞ്ഞെടുക്കുക.
ഐപി കാറ്റലോഗിൽ ഏതെങ്കിലും പൂർണ്ണമോ ഭാഗികമോ ആയ ഐപി കോർ നെയിം കണ്ടെത്താൻ തിരയൽ ഫീൽഡിൽ ടൈപ്പ് ചെയ്യുക.
പിന്തുണയ്‌ക്കുന്ന ഉപകരണങ്ങളെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾ പ്രദർശിപ്പിക്കുന്നതിനും IP കോറിന്റെ ഇൻസ്റ്റാളേഷൻ ഫോൾഡർ തുറക്കുന്നതിനും IP ഡോക്യുമെന്റേഷനിലേക്കുള്ള ലിങ്കുകൾക്കുമായി IP കാറ്റലോഗിലെ ഒരു IP കോർ നാമത്തിൽ വലത്-ക്ലിക്ക് ചെയ്യുക.

ക്ലിക്ക് ചെയ്യുക ഇതിനായി തിരയുക Partner IP to access partner IP information on the web.
ഒരു ഐപി വേരിയേഷൻ പേര്, ഓപ്ഷണൽ പോർട്ടുകൾ, ഔട്ട്പുട്ട് എന്നിവ വ്യക്തമാക്കാൻ പാരാമീറ്റർ എഡിറ്റർ നിങ്ങളോട് ആവശ്യപ്പെടുന്നു. file ജനറേഷൻ ഓപ്ഷനുകൾ. പാരാമീറ്റർ എഡിറ്റർ ഒരു ഉയർന്ന തലത്തിലുള്ള ഇന്റൽ ക്വാർട്ടസ് പ്രൈം ഐപി സൃഷ്ടിക്കുന്നു file (.ip) ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ പ്രോജക്റ്റുകളിലെ ഐപി വ്യതിയാനത്തിന്.
പാരാമീറ്റർ എഡിറ്റർ ഒരു ഉയർന്ന തലത്തിലുള്ള ക്വാർട്ടസ് ഐപി സൃഷ്ടിക്കുന്നു file (.qip) ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ പ്രോജക്റ്റുകളിലെ IP വ്യതിയാനത്തിന്. ഇവ fileപ്രോജക്റ്റിലെ ഐപി വ്യതിയാനത്തെ പ്രതിനിധീകരിക്കുകയും പാരാമീറ്ററൈസേഷൻ വിവരങ്ങൾ സംഭരിക്കുകയും ചെയ്യുന്നു.

ചിത്രം 3. IP പാരാമീറ്റർ എഡിറ്റർ (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്)

ചിത്രം 4. IP പാരാമീറ്റർ എഡിറ്റർ (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സ്റ്റാൻഡേർഡ് എഡിഷൻ)

ഐപി കോറുകൾ സൃഷ്ടിക്കുന്നു (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്)

Intel Quartus Prime പാരാമീറ്റർ എഡിറ്ററിൽ Intel FPGA IP കോറുകൾ വേഗത്തിൽ കോൺഫിഗർ ചെയ്യുക. പാരാമീറ്റർ എഡിറ്റർ സമാരംഭിക്കുന്നതിന് IP കാറ്റലോഗിലെ ഏതെങ്കിലും ഘടകത്തിൽ ഡബിൾ ക്ലിക്ക് ചെയ്യുക. ഐപി കോറിന്റെ ഇഷ്‌ടാനുസൃത വ്യതിയാനം നിർവ്വചിക്കാൻ പാരാമീറ്റർ എഡിറ്റർ നിങ്ങളെ അനുവദിക്കുന്നു. പാരാമീറ്റർ എഡിറ്റർ ഐപി വേരിയേഷൻ സിന്തസിസും ഓപ്ഷണൽ സിമുലേഷനും സൃഷ്ടിക്കുന്നു fileകൾ കൂടാതെ

കൂട്ടിച്ചേർക്കുന്നു
.ip file നിങ്ങളുടെ പ്രോജക്റ്റിലേക്കുള്ള വ്യതിയാനത്തെ സ്വയമേവ പ്രതിനിധീകരിക്കുന്നു.
ചിത്രം 5. IP പാരാമീറ്റർ എഡിറ്റർ (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്)

പാരാമീറ്റർ എഡിറ്ററിൽ ഒരു IP കോർ കണ്ടെത്തുന്നതിനും തൽക്ഷണം ചെയ്യുന്നതിനും ഇഷ്ടാനുസൃതമാക്കുന്നതിനും ഈ ഘട്ടങ്ങൾ പാലിക്കുക:

തൽക്ഷണ IP വ്യതിയാനം ഉൾക്കൊള്ളാൻ ഒരു Intel Quartus Prime പ്രൊജക്‌റ്റ് (.qpf) സൃഷ്‌ടിക്കുക അല്ലെങ്കിൽ തുറക്കുക.
ഐപി കാറ്റലോഗിൽ (ടൂളുകൾ ➤ ഐപി കാറ്റലോഗ്), ഇഷ്‌ടാനുസൃതമാക്കാൻ ഐപി കോറിന്റെ പേര് കണ്ടെത്തി ഡബിൾ ക്ലിക്ക് ചെയ്യുക. ഒരു നിർദ്ദിഷ്‌ട ഘടകം കണ്ടെത്തുന്നതിന്, IP കാറ്റലോഗ് തിരയൽ ബോക്‌സിൽ ചില അല്ലെങ്കിൽ എല്ലാ ഘടകങ്ങളുടെയും പേര് ടൈപ്പ് ചെയ്യുക. പുതിയ ഐപി വേരിയേഷൻ വിൻഡോ ദൃശ്യമാകുന്നു.
നിങ്ങളുടെ ഇഷ്‌ടാനുസൃത IP വ്യതിയാനത്തിനായി ഒരു ഉയർന്ന തലത്തിലുള്ള പേര് വ്യക്തമാക്കുക. ഐപി വേരിയേഷൻ പേരുകളിലോ പാതകളിലോ സ്‌പെയ്‌സുകൾ ഉൾപ്പെടുത്തരുത്. പാരാമീറ്റർ എഡിറ്റർ IP വേരിയേഷൻ ക്രമീകരണങ്ങൾ a-ൽ സംരക്ഷിക്കുന്നു file പേരിട്ടു .ip. ശരി ക്ലിക്ക് ചെയ്യുക. പാരാമീറ്റർ എഡിറ്റർ ദൃശ്യമാകുന്നു.

പാരാമീറ്റർ എഡിറ്ററിൽ പാരാമീറ്റർ മൂല്യങ്ങൾ സജ്ജമാക്കുക view ഘടകത്തിനായുള്ള ബ്ലോക്ക് ഡയഗ്രം. താഴെയുള്ള പാരാമീറ്ററൈസേഷൻ സന്ദേശങ്ങൾ ടാബ് IP പാരാമീറ്ററുകളിൽ എന്തെങ്കിലും പിശകുകൾ കാണിക്കുന്നു:

ഓപ്ഷണലായി, നിങ്ങളുടെ IP കോറിനായി നൽകിയിട്ടുണ്ടെങ്കിൽ പ്രീസെറ്റ് പാരാമീറ്റർ മൂല്യങ്ങൾ തിരഞ്ഞെടുക്കുക. പ്രത്യേക ആപ്ലിക്കേഷനുകൾക്കുള്ള പ്രാരംഭ പാരാമീറ്റർ മൂല്യങ്ങൾ പ്രീസെറ്റുകൾ വ്യക്തമാക്കുന്നു.
ഐപി കോർ ഫംഗ്‌ഷണാലിറ്റി, പോർട്ട് കോൺഫിഗറേഷനുകൾ, ഉപകരണ-നിർദ്ദിഷ്ട സവിശേഷതകൾ എന്നിവ നിർവചിക്കുന്ന പാരാമീറ്ററുകൾ വ്യക്തമാക്കുക.

IP കോർ പ്രോസസ്സ് ചെയ്യുന്നതിനുള്ള ഓപ്ഷനുകൾ വ്യക്തമാക്കുക fileമറ്റ് EDA ടൂളുകളിൽ എസ്.
കുറിപ്പ്: നിർദ്ദിഷ്ട IP കോർ പാരാമീറ്ററുകളെക്കുറിച്ചുള്ള വിവരങ്ങൾക്ക് നിങ്ങളുടെ IP കോർ ഉപയോക്തൃ ഗൈഡ് കാണുക.

എച്ച്ഡിഎൽ സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക. ജനറേഷൻ ഡയലോഗ് ബോക്സ് ദൃശ്യമാകുന്നു.

ഔട്ട്പുട്ട് വ്യക്തമാക്കുക file ജനറേഷൻ ഓപ്ഷനുകൾ, തുടർന്ന് സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക. സിന്തസിസും സിമുലേഷനും fileനിങ്ങളുടെ സ്പെസിഫിക്കേഷനുകൾക്കനുസരിച്ച് സൃഷ്ടിക്കുക.
ഒരു സിമുലേഷൻ ടെസ്റ്റ്ബെഞ്ച് സൃഷ്ടിക്കുന്നതിന്, സൃഷ്ടിക്കുക ➤ ടെസ്റ്റ്ബെഞ്ച് സിസ്റ്റം സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക. ടെസ്റ്റ്ബെഞ്ച് ജനറേഷൻ ഓപ്ഷനുകൾ വ്യക്തമാക്കുക, തുടർന്ന് സൃഷ്ടിക്കുക ക്ലിക്കുചെയ്യുക.
നിങ്ങളുടെ ടെക്‌സ്‌റ്റ് എഡിറ്ററിലേക്ക് പകർത്തി ഒട്ടിക്കാൻ കഴിയുന്ന ഒരു എച്ച്‌ഡിഎൽ തൽക്ഷണ ടെംപ്ലേറ്റ് സൃഷ്‌ടിക്കാൻ, ജനറേറ്റ് ➤ തൽക്ഷണ ടെംപ്ലേറ്റ് കാണിക്കുക ക്ലിക്കുചെയ്യുക.

പൂർത്തിയാക്കുക ക്ലിക്ക് ചെയ്യുക. ചേർക്കാൻ ആവശ്യപ്പെടുകയാണെങ്കിൽ അതെ ക്ലിക്ക് ചെയ്യുക fileനിങ്ങളുടെ പ്രോജക്റ്റിലേക്കുള്ള IP വ്യതിയാനത്തെ പ്രതിനിധീകരിക്കുന്നു.
നിങ്ങളുടെ ഐപി വേരിയേഷൻ ജനറേറ്റ് ചെയ്‌ത് തൽക്ഷണം ചെയ്‌ത ശേഷം, പോർട്ടുകൾ ബന്ധിപ്പിക്കുന്നതിന് ഉചിതമായ പിൻ അസൈൻമെന്റുകൾ നടത്തുക.

കുറിപ്പ്: ഐപി കോർ പാരാമീറ്ററുകൾ അനുസരിച്ച് ചില ഐപി കോറുകൾ വ്യത്യസ്ത എച്ച്ഡിഎൽ നടപ്പിലാക്കലുകൾ സൃഷ്ടിക്കുന്നു. ഈ IP കോറുകളുടെ അന്തർലീനമായ RTL-ൽ IP കോറിന്റെ വ്യത്യസ്ത വ്യതിയാനങ്ങൾക്കിടയിലുള്ള മൊഡ്യൂൾ നെയിം കൂട്ടിയിടികൾ തടയുന്ന ഒരു അദ്വിതീയ ഹാഷ് കോഡ് അടങ്ങിയിരിക്കുന്നു. ഐപി ജനറേഷൻ സമയത്ത് ഒരേ ഐപി ക്രമീകരണങ്ങളും സോഫ്‌റ്റ്‌വെയർ പതിപ്പും നൽകിയാൽ, ഈ അദ്വിതീയ കോഡ് സ്ഥിരമായി തുടരുന്നു. നിങ്ങൾ IP കോറിന്റെ പാരാമീറ്ററുകൾ എഡിറ്റുചെയ്യുകയോ IP കോർ പതിപ്പ് അപ്‌ഗ്രേഡ് ചെയ്യുകയോ ചെയ്താൽ ഈ അദ്വിതീയ കോഡിന് മാറ്റമുണ്ടാകാം. നിങ്ങളുടെ സിമുലേഷൻ പരിതസ്ഥിതിയിൽ ഈ അദ്വിതീയ കോഡുകളെ ആശ്രയിക്കുന്നത് ഒഴിവാക്കാൻ, ഒരു സംയോജിത സിമുലേറ്റർ സജ്ജീകരണ സ്ക്രിപ്റ്റ് സൃഷ്ടിക്കുന്നത് കാണുക.

IP കോർ ജനറേഷൻ ഔട്ട്പുട്ട് (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ എഡിഷൻ)

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ ഇനിപ്പറയുന്ന ഔട്ട്‌പുട്ട് സൃഷ്‌ടിക്കുന്നു file ഒരു പ്ലാറ്റ്ഫോം ഡിസൈനർ സിസ്റ്റത്തിന്റെ ഭാഗമല്ലാത്ത വ്യക്തിഗത IP കോറുകൾക്കുള്ള ഘടന.

ചിത്രം 6. വ്യക്തിഗത ഐപി കോർ ജനറേഷൻ ഔട്ട്പുട്ട് (ഇന്റൽ ക്വാർട്ടസ് പ്രൈം പ്രോ പതിപ്പ്)

നിങ്ങളുടെ ഐപി കോർ വേരിയേഷനായി പിന്തുണയ്ക്കുകയും പ്രവർത്തനക്ഷമമാക്കുകയും ചെയ്താൽ.

പട്ടിക 6. ഔട്ട്പുട്ട് Fileഇന്റൽ എഫ്പിജിഎ ഐപി ജനറേഷന്റെ എസ്

File പേര്	വിവരണം
<your_ip>.ip	ഉയർന്ന തലത്തിലുള്ള IP വ്യതിയാനം file അതിൽ നിങ്ങളുടെ പ്രോജക്റ്റിലെ ഒരു IP കോറിന്റെ പാരാമീറ്ററൈസേഷൻ അടങ്ങിയിരിക്കുന്നു. IP വ്യതിയാനം ഒരു പ്ലാറ്റ്ഫോം ഡിസൈനർ സിസ്റ്റത്തിന്റെ ഭാഗമാണെങ്കിൽ, പാരാമീറ്റർ എഡിറ്ററും ഒരു .qsys സൃഷ്ടിക്കുന്നു. file.
<your_ip>.cmp	VHDL ഘടക പ്രഖ്യാപനം (.cmp) file ഒരു വാചകമാണ് file VHDL ഡിസൈനിൽ നിങ്ങൾ ഉപയോഗിക്കുന്ന പ്രാദേശിക ജനറിക്, പോർട്ട് നിർവചനങ്ങൾ അടങ്ങിയിരിക്കുന്നു files.
<your_ip>_generation.rpt	IP അല്ലെങ്കിൽ പ്ലാറ്റ്ഫോം ഡിസൈനർ ജനറേഷൻ ലോഗ് file. IP ജനറേഷൻ സമയത്ത് സന്ദേശങ്ങളുടെ ഒരു സംഗ്രഹം പ്രദർശിപ്പിക്കുന്നു.
*തുടർന്നു…*

File പേര്	വിവരണം
<your_ip>.qgsimc (പ്ലാറ്റ്ഫോം ഡിസൈനർ സിസ്റ്റങ്ങൾ മാത്രം)	സിമുലേഷൻ കാഷിംഗ് file അത് .qsys, .ip എന്നിവ താരതമ്യം ചെയ്യുന്നു fileപ്ലാറ്റ്‌ഫോം ഡിസൈനർ സിസ്റ്റത്തിന്റെയും ഐപി കോറിന്റെയും നിലവിലെ പാരാമീറ്ററൈസേഷൻ ഉപയോഗിച്ച്. പ്ലാറ്റ്‌ഫോം ഡിസൈനറിന് HDL-ന്റെ പുനരുജ്ജീവനം ഒഴിവാക്കാനാകുമോ എന്ന് ഈ താരതമ്യം നിർണ്ണയിക്കുന്നു.
<your_ip>.qgsynth (പ്ലാറ്റ്ഫോം ഡിസൈനർ സിസ്റ്റങ്ങൾ മാത്രം)	സിന്തസിസ് കാഷിംഗ് file അത് .qsys, .ip എന്നിവ താരതമ്യം ചെയ്യുന്നു fileപ്ലാറ്റ്‌ഫോം ഡിസൈനർ സിസ്റ്റത്തിന്റെയും ഐപി കോറിന്റെയും നിലവിലെ പാരാമീറ്ററൈസേഷൻ ഉപയോഗിച്ച്. പ്ലാറ്റ്‌ഫോം ഡിസൈനറിന് HDL-ന്റെ പുനരുജ്ജീവനം ഒഴിവാക്കാനാകുമോ എന്ന് ഈ താരതമ്യം നിർണ്ണയിക്കുന്നു.
<your_ip>.qip	IP ഘടകം സംയോജിപ്പിക്കുന്നതിനും കംപൈൽ ചെയ്യുന്നതിനുമുള്ള എല്ലാ വിവരങ്ങളും അടങ്ങിയിരിക്കുന്നു.
<your_ip>.csv	IP ഘടകത്തിന്റെ അപ്‌ഗ്രേഡ് നിലയെക്കുറിച്ചുള്ള വിവരങ്ങൾ അടങ്ങിയിരിക്കുന്നു.
.bsf	ബ്ലോക്ക് ഡയഗ്രാമിൽ ഉപയോഗിക്കുന്നതിനുള്ള ഐപി വ്യതിയാനത്തിന്റെ പ്രതീകാത്മക പ്രതിനിധാനം Files (.bdf).
<your_ip>.spd	ഇൻപുട്ട് file ip-make-simscript-ന് സിമുലേഷൻ സ്ക്രിപ്റ്റുകൾ സൃഷ്ടിക്കേണ്ടതുണ്ട്. .spd file എന്നതിന്റെ ഒരു ലിസ്റ്റ് അടങ്ങിയിരിക്കുന്നു fileനിങ്ങൾ ആരംഭിക്കുന്ന ഓർമ്മകളെ കുറിച്ചുള്ള വിവരങ്ങളോടൊപ്പം സിമുലേഷനായി നിങ്ങൾ സൃഷ്ടിക്കുന്നു.
<your_ip>.ppf	പിൻ പ്ലാനർ File (.ppf) പിൻ പ്ലാനറിനൊപ്പം ഉപയോഗിക്കുന്നതിനായി നിങ്ങൾ സൃഷ്ടിക്കുന്ന IP ഘടകങ്ങൾക്കുള്ള പോർട്ട്, നോഡ് അസൈൻമെന്റുകൾ സംഭരിക്കുന്നു.
<your_ip>_bb.v	വെരിലോഗ് ബ്ലാക്ക്ബോക്സ് ഉപയോഗിക്കുക (_bb. v) file ബ്ലാക്ക് ബോക്സായി ഉപയോഗിക്കുന്നതിനുള്ള ഒരു ശൂന്യമായ മൊഡ്യൂൾ ഡിക്ലറേഷൻ ആയി.
<your_ip>_inst.v അല്ലെങ്കിൽ _inst.vhd	HDL മുൻampതൽക്ഷണ ടെംപ്ലേറ്റ്. ഇതിലെ ഉള്ളടക്കങ്ങൾ പകർത്തി ഒട്ടിക്കുക file നിങ്ങളുടെ HDL-ലേക്ക് file IP വ്യതിയാനം തൽക്ഷണം ചെയ്യാൻ.
<your_ip>.റെഗ്മാപ്പ്	ഐപിയിൽ രജിസ്റ്റർ വിവരങ്ങൾ അടങ്ങിയിട്ടുണ്ടെങ്കിൽ, ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്‌വെയർ .regmap സൃഷ്ടിക്കുന്നു file. .regmap file മാസ്റ്റർ, സ്ലേവ് ഇന്റർഫേസുകളുടെ രജിസ്റ്റർ മാപ്പ് വിവരങ്ങൾ വിവരിക്കുന്നു. ഈ file പൂരകങ്ങൾ .sopcinfo file സിസ്റ്റത്തെക്കുറിച്ചുള്ള കൂടുതൽ വിശദമായ രജിസ്റ്റർ വിവരങ്ങൾ നൽകിക്കൊണ്ട്. ഈ file രജിസ്റ്റർ ഡിസ്പ്ലേ പ്രാപ്തമാക്കുന്നു viewസിസ്റ്റം കൺസോളിലെ ഉപയോക്താക്കൾക്ക് ഇഷ്ടാനുസൃതമാക്കാവുന്ന സ്ഥിതിവിവരക്കണക്കുകളും.
<your_ip>.svd	HPS സിസ്റ്റം ഡീബഗ് ടൂളുകളെ അനുവദിക്കുന്നു view ഒരു പ്ലാറ്റ്ഫോം ഡിസൈനർ സിസ്റ്റത്തിനുള്ളിൽ HPS-ലേക്ക് ബന്ധിപ്പിക്കുന്ന പെരിഫറലുകളുടെ രജിസ്റ്റർ മാപ്പുകൾ. സിന്തസിസ് സമയത്ത്, ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്‌വെയർ .svd സംഭരിക്കുന്നു file.sof-ലെ സിസ്റ്റം കൺസോൾ മാസ്റ്ററുകൾക്ക് ദൃശ്യമാകുന്ന സ്ലേവ് ഇന്റർഫേസിനായി s file ഡീബഗ് സെഷനിൽ. രജിസ്റ്റർ മാപ്പ് വിവരങ്ങൾക്കായി പ്ലാറ്റ്ഫോം ഡിസൈനർ അന്വേഷിക്കുന്ന ഈ വിഭാഗം സിസ്റ്റം കൺസോൾ വായിക്കുന്നു. സിസ്റ്റം സ്ലേവുകൾക്കായി, പ്ലാറ്റ്ഫോം ഡിസൈനർ രജിസ്റ്ററുകൾ പേര് പ്രകാരം ആക്സസ് ചെയ്യുന്നു.
<your_ip>.വിyour_ip>.vhd	എച്ച്.ഡി.എൽ fileസമന്വയത്തിനോ അനുകരണത്തിനോ വേണ്ടി ഓരോ സബ്‌മോഡ്യൂളും അല്ലെങ്കിൽ ചൈൽഡ് ഐപി കോറും തൽക്ഷണം ചെയ്യുന്നവ.
ഉപദേഷ്ടാവ്/	ഒരു മോഡൽസിം സിമുലേഷൻ സജ്ജീകരിക്കുന്നതിനും പ്രവർത്തിപ്പിക്കുന്നതിനുമുള്ള ഒരു msim_setup.TCL സ്ക്രിപ്റ്റ് അടങ്ങിയിരിക്കുന്നു.
aldec/	ഒരു Riviera*-PRO സ്ക്രിപ്റ്റ് rivierapro_setup അടങ്ങിയിരിക്കുന്നു. ഒരു സിമുലേഷൻ സജ്ജീകരിക്കാനും പ്രവർത്തിപ്പിക്കാനും TCL.
/സിനോപ്സിസ്/വിസിഎസ് /സിനോപ്സിസ്/വിസിഎസ്എംഎക്സ്	ഒരു VCS* സിമുലേഷൻ സജ്ജീകരിക്കുന്നതിനും പ്രവർത്തിപ്പിക്കുന്നതിനുമുള്ള ഒരു ഷെൽ സ്ക്രിപ്റ്റ് vcs_setup.sh അടങ്ങിയിരിക്കുന്നു. ഒരു ഷെൽ സ്ക്രിപ്റ്റ് vcsmx_setup.sh, synopsys_sim.setup എന്നിവ അടങ്ങിയിരിക്കുന്നു file ഒരു VCS MX* സിമുലേഷൻ സജ്ജീകരിക്കാനും പ്രവർത്തിപ്പിക്കാനും.
/കാഡൻസ്	ഒരു ഷെൽ സ്ക്രിപ്റ്റ് ncsim_setup.sh ഉം മറ്റ് സജ്ജീകരണവും അടങ്ങിയിരിക്കുന്നു fileഒരു NCSIM സിമുലേഷൻ സജ്ജീകരിക്കാനും പ്രവർത്തിപ്പിക്കാനും s.
/സബ്മോഡ്യൂളുകൾ	HDL അടങ്ങിയിരിക്കുന്നു fileഐപി കോർ സബ്‌മോഡ്യൂളിനായി എസ്.
<ഐപി സബ്മോഡ്യൂൾ>/	പ്ലാറ്റ്‌ഫോം ഡിസൈനർ സൃഷ്‌ടിക്കുന്ന ഓരോ ഐപി സബ്‌മോഡ്യൂൾ ഡയറക്‌ടറിക്കും പ്ലാറ്റ്‌ഫോം ഡിസൈനർ / സിന്ത്, / സിം സബ് ഡയറക്‌ടറികൾ സൃഷ്‌ടിക്കുന്നു.

Intel FPGA IP കോറുകൾ അനുകരിക്കുന്നു

ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്റ്റ്‌വെയർ നിർദ്ദിഷ്ട EDA സിമുലേറ്ററുകളിൽ IP കോർ RTL സിമുലേഷനെ പിന്തുണയ്ക്കുന്നു. ഐപി ജനറേഷൻ സിമുലേഷൻ സൃഷ്ടിക്കുന്നു fileഫങ്ഷണൽ സിമുലേഷൻ മോഡൽ ഉൾപ്പെടെ, ഏതെങ്കിലും ടെസ്റ്റ്ബെഞ്ച് (അല്ലെങ്കിൽ ഉദാampലെ ഡിസൈൻ), കൂടാതെ ഓരോ IP കോറിനും വെണ്ടർ-നിർദ്ദിഷ്ട സിമുലേറ്റർ സജ്ജീകരണ സ്ക്രിപ്റ്റുകൾ. ഫങ്ഷണൽ സിമുലേഷൻ മോഡലും ഏതെങ്കിലും ടെസ്റ്റ്ബെഞ്ച് അല്ലെങ്കിൽ എക്സിampസിമുലേഷനു വേണ്ടിയുള്ള ഡിസൈൻ. ഐപി ജനറേഷൻ ഔട്ട്പുട്ടിൽ ഏതെങ്കിലും ടെസ്റ്റ്ബെഞ്ച് കംപൈൽ ചെയ്യാനും പ്രവർത്തിപ്പിക്കാനുമുള്ള സ്ക്രിപ്റ്റുകളും ഉൾപ്പെട്ടേക്കാം. നിങ്ങളുടെ ഐപി കോർ അനുകരിക്കാൻ ആവശ്യമായ എല്ലാ മോഡലുകളും ലൈബ്രറികളും സ്ക്രിപ്റ്റുകൾ പട്ടികപ്പെടുത്തുന്നു.
ഇന്റൽ ക്വാർട്ടസ് പ്രൈം സോഫ്‌റ്റ്‌വെയർ നിരവധി സിമുലേറ്ററുകളുമായി സംയോജനം നൽകുകയും നിങ്ങളുടെ സ്വന്തം സ്‌ക്രിപ്റ്റഡ്, ഇഷ്‌ടാനുസൃത സിമുലേഷൻ ഫ്ലോകൾ ഉൾപ്പെടെ ഒന്നിലധികം സിമുലേഷൻ ഫ്ലോകളെ പിന്തുണയ്‌ക്കുകയും ചെയ്യുന്നു. നിങ്ങൾ തിരഞ്ഞെടുക്കുന്ന ഒഴുക്ക് ഏതായാലും, IP കോർ സിമുലേഷനിൽ ഇനിപ്പറയുന്ന ഘട്ടങ്ങൾ ഉൾപ്പെടുന്നു:

സിമുലേഷൻ മോഡൽ, ടെസ്റ്റ്ബെഞ്ച് (അല്ലെങ്കിൽ ഉദാampലെ ഡിസൈൻ), സിമുലേറ്റർ സെറ്റപ്പ് സ്ക്രിപ്റ്റ് files.
നിങ്ങളുടെ സിമുലേറ്റർ പരിതസ്ഥിതിയും ഏതെങ്കിലും സിമുലേഷൻ സ്ക്രിപ്റ്റുകളും സജ്ജീകരിക്കുക.

സിമുലേഷൻ മോഡൽ ലൈബ്രറികൾ സമാഹരിക്കുക.
നിങ്ങളുടെ സിമുലേറ്റർ പ്രവർത്തിപ്പിക്കുക.

ഇന്റൽ എഫ്പിജിഎകളുടെ ഡിസൈൻ ഫ്ലോയ്ക്കുള്ള ഡിഎസ്പി ബിൽഡർ

ഒരു അൽഗോരിതം-സൗഹൃദ വികസന പരിതസ്ഥിതിയിൽ ഒരു DSP ഡിസൈനിന്റെ ഹാർഡ്‌വെയർ പ്രാതിനിധ്യം സൃഷ്ടിക്കാൻ നിങ്ങളെ സഹായിക്കുന്നതിലൂടെ ഇന്റൽ FPGA-കൾക്കുള്ള DSP ബിൽഡർ ഡിജിറ്റൽ സിഗ്നൽ പ്രോസസ്സിംഗ് (DSP) ഡിസൈൻ സൈക്കിളുകൾ ചുരുക്കുന്നു.
ഈ ഐപി കോർ ഇന്റൽ എഫ്പിജിഎകൾക്കുള്ള ഡിഎസ്പി ബിൽഡറിനെ പിന്തുണയ്ക്കുന്നു. ഒരു ഐപി കോർ വേരിയേഷൻ ഉൾപ്പെടുന്ന ഇന്റൽ എഫ്പിജിഎ മോഡലിനായി ഒരു ഡിഎസ്പി ബിൽഡർ സൃഷ്ടിക്കണമെങ്കിൽ, ഇന്റൽ എഫ്പിജിഎകളുടെ ഒഴുക്കിനായി ഡിഎസ്പി ബിൽഡർ ഉപയോഗിക്കുക; നിങ്ങളുടെ ഡിസൈനിൽ നിങ്ങൾക്ക് സ്വമേധയാ തൽക്ഷണം ചെയ്യാൻ കഴിയുന്ന ഒരു IP കോർ വേരിയേഷൻ സൃഷ്ടിക്കണമെങ്കിൽ IP കാറ്റലോഗ് ഉപയോഗിക്കുക.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
Intel FPGAs ഹാൻഡ്‌ബുക്കിനായുള്ള DSP ബിൽഡറിലെ MegaCore ഫംഗ്‌ഷൻസ് ചാപ്റ്റർ ഉപയോഗിക്കുന്നു.

BCH IP കോർ പ്രവർത്തന വിവരണം

ഈ വിഷയം IP കോറിന്റെ ആർക്കിടെക്ചർ, ഇന്റർഫേസുകൾ, സിഗ്നലുകൾ എന്നിവ വിവരിക്കുന്നു.
നിങ്ങൾക്ക് ഒരു എൻകോഡർ അല്ലെങ്കിൽ ഡീകോഡർ ആയി BCH IP കോർ പാരാമീറ്റർ ചെയ്യാം. എൻകോഡർ ഡാറ്റ പാക്കറ്റുകൾ സ്വീകരിക്കുകയും ചെക്ക് ചിഹ്നങ്ങൾ സൃഷ്ടിക്കുകയും ചെയ്യുന്നു; ഡീകോഡർ പിശകുകൾ കണ്ടെത്തി തിരുത്തുന്നു.

BCH IP കോർ എൻകോഡർ

BCH എൻകോഡറിന് ഡി ഡാറ്റ ബിറ്റുകളുടെ ഇൻപുട്ടും ഔട്ട്പുട്ടും ഉള്ള ഒരു സമാന്തര ആർക്കിടെക്ചർ ഉണ്ട്. എൻകോഡറിന് ഡാറ്റാ ചിഹ്നങ്ങൾ ലഭിക്കുമ്പോൾ, നൽകിയിരിക്കുന്ന കോഡ്‌വേഡിനായി അത് ചെക്ക് ചിഹ്നങ്ങൾ സൃഷ്ടിക്കുകയും ചെക്ക് ചിഹ്നങ്ങളുള്ള ഇൻപുട്ട് കോഡ് വേഡ് ഔട്ട്‌പുട്ട് ഇന്റർഫേസിലേക്ക് അയയ്‌ക്കുകയും ചെയ്യുന്നു. ചെക്ക് ചിഹ്നങ്ങൾ സൃഷ്ടിക്കുമ്പോൾ എൻകോഡർ അപ്സ്ട്രീം ഘടകത്തിൽ ബാക്ക്പ്രഷർ ഉപയോഗിക്കുന്നു.
ചിത്രം 7. എൻകോഡർ ടൈമിംഗ്

എൻകോഡറിന് ഇൻകമിംഗ് സ്ട്രീം സ്വീകരിക്കാൻ കഴിയുമെന്ന് റെഡി സിഗ്നൽ സൂചിപ്പിക്കുന്നു. clk റൈസിംഗ് എഡ്ജിൽ, എൻകോഡർ റെഡി സിഗ്നൽ ഉയർന്നതാണെങ്കിൽ, ഡാറ്റ_ഇൻ പോർട്ട് വഴി ഇൻപുട്ട് ഡാറ്റ സ്ട്രീം അയയ്‌ക്കുകയും സാധുവായ ഇൻപുട്ട് ഡാറ്റ സൂചിപ്പിക്കാൻ ലോഡ് ഉയർന്നതാണെന്ന് ഉറപ്പിക്കുകയും ചെയ്യുക. പൂർണ്ണ സന്ദേശ പദത്തിന് X ക്ലോക്ക് സിഗ്നലുകൾ ആവശ്യമാണെന്ന് കരുതുക. ഈ ഇൻപുട്ട് പ്രോസസ്സ് X-1 ക്ലോക്ക് സൈക്കിളുകളിൽ എത്തുമ്പോൾ, എൻകോഡർ റെഡി സിഗ്നൽ കുറയുന്നു. അടുത്ത clk റൈസിംഗ് എഡ്ജിൽ, ഡാറ്റ_ഇൻ പോർട്ടിൽ നിന്നുള്ള ഇൻപുട്ട് എൻകോഡർ സ്വീകരിക്കുന്നു, കൂടാതെ എൻകോഡറിന് മുഴുവൻ സന്ദേശ വാക്കും ലഭിക്കും. തയ്യാറായ സിഗ്നൽ വീണ്ടും ഉയർന്ന നിലയിലേക്ക് മടങ്ങുന്നതിന് മുമ്പ്, എൻകോഡർ പുതിയ ഇൻപുട്ട് ഡാറ്റ സ്വീകരിക്കില്ല. Valid_outt സിഗ്നൽ ഉയർന്നതായി ഉറപ്പിക്കുമ്പോൾ, ഡാറ്റ_ഔട്ട് പോർട്ടിൽ ഔട്ട്പുട്ട് എൻകോഡ് ചെയ്ത കോഡ്വേഡ് സാധുവാണ്. ഔട്ട്‌പുട്ട് ഡാറ്റ സാധുതയുള്ള ആദ്യ ക്ലോക്ക് സൈക്കിളിൽ, പാക്കറ്റിന്റെ ആരംഭത്തെ സൂചിപ്പിക്കുന്നു, ഒരു സൈക്കിളിന് മാത്രം sop_out ഉയർന്നതാണ്. ഐപി കോറിന് മുന്നിലും പിന്നിലും മർദ്ദം ഉണ്ട്, അത് നിങ്ങൾക്ക് റെഡി, സിങ്ക്_റെഡി സിഗ്നൽ ഉപയോഗിച്ച് നിയന്ത്രിക്കാനാകും. ക്ലോക്ക് സൈക്കിളിൽ sop_in, eop_in സിഗ്നലുകൾ ശരിയായി സ്ഥാപിക്കുക, അതായത് ഇൻപുട്ട് കോഡ് വേഡിന്റെ ആദ്യത്തേയും അവസാനത്തേയും ക്ലോക്ക് സൈക്കിൾ.

ചുരുക്കിയ കോഡ് വേഡുകൾ
BCH IP കോർ ചുരുക്കിയ കോഡ് വേഡുകളെ പിന്തുണയ്ക്കുന്നു. ചുരുക്കിയ ഒരു കോഡ്‌വേഡിൽ N ന്റെ പരമാവധി മൂല്യത്തേക്കാൾ കുറച്ച് ചിഹ്നങ്ങൾ അടങ്ങിയിരിക്കുന്നു, അത് 2M –1 ആണ്, ഇവിടെ N എന്നത് ഒരു കോഡ്‌വേഡിന് ആകെയുള്ള ചിഹ്നങ്ങളുടെ എണ്ണവും M എന്നത് ഓരോ ചിഹ്നത്തിനും ഉള്ള ബിറ്റുകളുടെ എണ്ണവുമാണ്. ചുരുക്കിയ കോഡ്‌വേഡ് ഗണിതശാസ്ത്രപരമായി പരമാവധി ദൈർഘ്യമുള്ള കോഡിന് തുല്യമാണ്, കോഡ്‌വേഡിന്റെ തുടക്കത്തിൽ അധിക ഡാറ്റ ചിഹ്നങ്ങൾ 0 ആയി സജ്ജീകരിച്ചിരിക്കുന്നു. ഉദാഹരണത്തിന്ample, (220,136) എന്നത് (255,171) എന്നതിന്റെ ചുരുക്കിയ കോഡ് വേഡ് ആണ്. ഈ രണ്ട് കോഡ്‌വേഡുകളും ഒരേ എണ്ണം ചെക്ക് ചിഹ്നങ്ങൾ ഉപയോഗിക്കുന്നു, 11. ഡീകോഡറിനൊപ്പം ചുരുക്കിയ കോഡ്‌വേഡുകൾ ഉപയോഗിക്കുന്നതിന്, കോഡ്‌വേഡ് ദൈർഘ്യം ശരിയായ മൂല്യത്തിലേക്ക് സജ്ജമാക്കാൻ പാരാമീറ്റർ എഡിറ്റർ ഉപയോഗിക്കുക.

BCH IP കോർ ഡീകോഡർ

എൻകോഡ് ചെയ്‌ത കോഡ്‌വേഡ് ഡീകോഡറിന് ലഭിക്കുമ്പോൾ, പിശകുകൾ കണ്ടെത്താനും അവ ശരിയാക്കാനും അത് ചെക്ക് ചിഹ്നങ്ങൾ ഉപയോഗിക്കുന്നു. ലഭിച്ച എൻകോഡ് ചെയ്‌ത കോഡ്‌വേഡ് ചാനലിലെ ശബ്ദം കാരണം യഥാർത്ഥ കോഡ്‌വേഡിൽ നിന്ന് വ്യത്യാസപ്പെട്ടേക്കാം. പിശക് ലൊക്കേഷനും പിശക് മൂല്യവും കണ്ടെത്തുന്നതിന് നിരവധി പോളിനോമിയലുകൾ ഉപയോഗിച്ച് ഡീകോഡർ പിശകുകൾ കണ്ടെത്തുന്നു. ഡീകോഡറിന് പിശക് ലൊക്കേഷനും മൂല്യവും ലഭിക്കുമ്പോൾ, ഡീകോഡർ ഒരു കോഡ്വേഡിലെ പിശകുകൾ ശരിയാക്കി കോഡ്വേഡ് ഔട്ട്പുട്ടിലേക്ക് അയയ്ക്കുന്നു. e<=t ആണെങ്കിൽ, IP കോറിന് പിശകുകൾ തിരുത്താൻ കഴിയും; e > t ആണെങ്കിൽ, നിങ്ങൾ പ്രവചനാതീതമായ ഫലങ്ങൾ കാണുന്നു.
ചിത്രം 8. ഡീകോഡർ ടൈമിംഗ്

നിങ്ങൾ ലോഡ് സിഗ്നലും sop_in സിഗ്നലും ഉറപ്പിക്കുമ്പോൾ കോഡ്വേഡ് ആരംഭിക്കുന്നു. ഡീകോഡർ ഡാറ്റ_ഇന്നിലെ ഡാറ്റയെ സാധുവായ ഡാറ്റയായി സ്വീകരിക്കുന്നു. നിങ്ങൾ eop_in സിഗ്നൽ ഉറപ്പിക്കുമ്പോൾ കോഡ്വേഡ് അവസാനിക്കുന്നു. ഒരു 1-ചാനൽ കോഡ്‌വേഡിനായി, ഒരു ക്ലോക്ക് സൈക്കിളിനായി sop_in, eop_in സിഗ്നലുകൾ ഉറപ്പിക്കുക. ഡീകോഡർ തയ്യാറായ സിഗ്നലിനെ ഡീസെസ്‌റ്റ് ചെയ്യുമ്പോൾ, തയ്യാറായ സിഗ്നൽ വീണ്ടും ഉറപ്പിക്കുന്നതുവരെ ഡീകോഡറിന് കൂടുതൽ ഡാറ്റ പ്രോസസ്സ് ചെയ്യാൻ കഴിയില്ല. ഔട്ട്പുട്ടിൽ, പ്രവർത്തനം സമാനമാണ്. ഡീകോഡർ Valid_out സിഗ്നലും sop_out സിഗ്നലും ഉറപ്പിക്കുമ്പോൾ, ഡീകോഡർ ഡാറ്റ_ഔട്ടിൽ സാധുവായ ഡാറ്റ നൽകുന്നു. ഒരു കോഡ് വേഡിന്റെ തുടക്കവും അവസാനവും സൂചിപ്പിക്കാൻ ഡീകോഡർ sop_out സിഗ്നലും eop_out സിഗ്നലും ഉറപ്പിക്കുന്നു. ഡീകോഡർ ഒരു കോഡ്‌വേഡിലെ പിശകുകൾ സ്വയമേവ കണ്ടെത്തുകയും ശരിയാക്കുകയും തിരുത്താൻ കഴിയാത്ത കോഡ്‌വേഡ് നേരിടുമ്പോൾ number_of_errors സിഗ്നൽ ഉറപ്പിക്കുകയും ചെയ്യുന്നു. നിങ്ങൾ നീക്കം ചെയ്യേണ്ട ചെക്ക് ചിഹ്നങ്ങൾ ഉൾപ്പെടെയുള്ള മുഴുവൻ കോഡ് വേഡും ഡീകോഡർ ഔട്ട്പുട്ട് ചെയ്യുന്നു. ഡീകോഡറിന് ഒരു ഇൻകമിംഗ് സ്ട്രീം സ്വീകരിക്കാൻ കഴിയുമെന്ന് റെഡി സിഗ്നൽ സൂചിപ്പിക്കുന്നു. clk റൈസിംഗ് എഡ്ജിൽ, എൻകോഡർ റെഡി സിഗ്നൽ ഉയർന്നതാണെങ്കിൽ, ഡാറ്റ_ഇൻ വഴി ഇൻപുട്ട് ഡാറ്റ സ്ട്രീം അയയ്‌ക്കുകയും സാധുവായ ഇൻപുട്ട് ഡാറ്റ സൂചിപ്പിക്കാൻ ലോഡ് ഉയർന്നതാണെന്ന് ഉറപ്പിക്കുകയും ചെയ്യുക. Valid_out ഉയർന്നതായി ഉറപ്പിക്കുമ്പോൾ, ഔട്ട്‌പുട്ട് ഡീകോഡ് ചെയ്ത വാക്ക് data_out പോർട്ടിൽ സാധുതയുള്ളതാണ്. IP കോർ കണ്ടെത്തുന്ന പിശകുകളുടെ എണ്ണം നമ്പർ_of_errors കാണിക്കുന്നു. ഔട്ട്‌പുട്ട് ഡാറ്റ സാധുതയുള്ള ആദ്യ ക്ലോക്ക് സൈക്കിളിൽ, ഔട്ട്‌പുട്ട് പാക്കറ്റിന്റെ ആരംഭത്തെ സൂചിപ്പിക്കുന്നു, ഒരു സൈക്കിളിന് മാത്രം sop_out ഉയർന്നതാണ്. റെഡി സിഗ്നലും sink_ready സിഗ്നലും ഉപയോഗിച്ച് നിങ്ങൾ നിയന്ത്രിക്കുന്ന IP കോറിന് മുന്നിലും പിന്നിലും മർദ്ദം ഉണ്ട്. ക്ലോക്ക് സൈക്കിളിൽ sop_in, eop_in സിഗ്നലുകൾ ശരിയായി സ്ഥാപിക്കുക, അതായത് ഇൻപുട്ട് കോഡ് വേഡിന്റെ ആദ്യത്തേയും അവസാനത്തേയും ക്ലോക്ക് സൈക്കിൾ.

CH IP കോർ പാരാമീറ്ററുകൾ

പട്ടിക 7. പരാമീറ്ററുകൾ

പരാമീറ്റർ	നിയമപരമായ മൂല്യങ്ങൾ	ഡിഫോൾട്ട് മൂല്യം	വിവരണം
BCH മൊഡ്യൂൾ	എൻകോഡർ അല്ലെങ്കിൽ ഡീകോഡർ	എൻകോഡർ	ഒരു എൻകോഡറോ ഡീകോഡറോ വ്യക്തമാക്കുക.
ഓരോ ചിഹ്നത്തിനും ബിറ്റുകളുടെ എണ്ണം (m)	3 മുതൽ 14 വരെ (എൻകോഡർ അല്ലെങ്കിൽ 6 മുതൽ 14 വരെ (ഡീകോഡർ)	14	ഓരോ ചിഹ്നത്തിനും ബിറ്റുകളുടെ എണ്ണം വ്യക്തമാക്കുക.
കോഡ്വേഡ് ദൈർഘ്യം (n)	parity_bits+1 : 2m-1	8,784	കോഡ് വേഡ് ദൈർഘ്യം വ്യക്തമാക്കുക. 6.5 ആണെങ്കിൽ ഓരോ ക്ലോക്ക് സൈക്കിളിലും ഡീകോഡർ ഒരു പുതിയ ചിഹ്നം സ്വീകരിക്കുന്നുR < N. എങ്കിൽ N>=6.5R +1, ഡീകോഡർ തുടർച്ചയായ പെരുമാറ്റം കാണിക്കുന്നു.
പിശക് തിരുത്തൽ ശേഷി (t)	ശ്രേണിയിൽ നിന്ന് ഉരുത്തിരിഞ്ഞത് m. ഡീകോഡറിനായി, മാന്ത്രികൻ 8 നും 127 നും ഇടയിലുള്ള പരിധി പരിമിതപ്പെടുത്തുന്നു.	40	ശരിയാക്കേണ്ട ബിറ്റുകളുടെ എണ്ണം വ്യക്തമാക്കുക.
പാരിറ്റി ബിറ്റുകൾ	–	560	കോഡ് വേഡിലെ പാരിറ്റി ബിറ്റുകളുടെ എണ്ണം കാണിക്കുന്നു. വിസാർഡ് ഈ പരാമീറ്റർ t യിൽ നിന്ന് ഉരുത്തിരിഞ്ഞു.
സന്ദേശ ദൈർഘ്യം (k)	–	8,224	കോഡ് വേഡിലെ സന്ദേശ ബിറ്റുകളുടെ എണ്ണം കാണിക്കുന്നു. വിസാർഡ് ഈ പരാമീറ്റർ t, n എന്നിവയിൽ നിന്ന് ഉരുത്തിരിഞ്ഞു.
പ്രാകൃത ബഹുപദം	–	17,475	പ്രാകൃത ബഹുപദം കാണിക്കുന്നു. m എന്ന തിരഞ്ഞെടുപ്പിൽ നിന്ന് ഉരുത്തിരിഞ്ഞത്.
സമാന്തര ഇൻപുട്ട് ഡാറ്റ വീതി	എൻകോഡർ: 1 മുതൽ മിനിറ്റ് വരെ (parity_bits, k-1). ഡീകോഡർ: • d < നില(n3/14) • d <ഫ്ലോർ(n/ഫ്ലോർ[2ലോഗ്₂(2*t)])	20	ഓരോ ക്ലോക്ക് സൈക്കിളിലും ഇൻപുട്ട് ചെയ്യേണ്ട ബിറ്റുകളുടെ എണ്ണം.

BCH IP കോർ ഇന്റർഫേസുകളും സിഗ്നലുകളും

പട്ടിക 8. ക്ലോക്ക് ആൻഡ് റീസെറ്റ് സിഗ്നലുകൾ

പേര്	അവലോൺ-എസ്ടി തരം	ദിശ	വിവരണം
CLK	CLK	ഇൻപുട്ട്	പ്രധാന സിസ്റ്റം ക്ലോക്ക്. മുഴുവൻ IP കോർ പ്രവർത്തിക്കുന്നത് CLK-യുടെ ഉയർന്നുവരുന്ന അരികിലാണ്.
പുനഃസജ്ജമാക്കുക	reset_n	ഇൻപുട്ട്	ഉറപ്പിക്കുമ്പോൾ മുഴുവൻ സിസ്റ്റത്തെയും പുനഃസജ്ജമാക്കുന്ന ഒരു സജീവ കുറഞ്ഞ സിഗ്നൽ. നിങ്ങൾക്ക് ഈ സിഗ്നൽ അസമന്വിതമായി ഉറപ്പിക്കാം. എന്നിരുന്നാലും, നിങ്ങൾ ഇത് clk_clk സിഗ്നലുമായി സമന്വയിപ്പിച്ച് ഡീസേർട്ട് ചെയ്യണം. പുനഃസജ്ജീകരണത്തിൽ നിന്ന് IP കോർ വീണ്ടെടുക്കുമ്പോൾ, അതിന് ലഭിക്കുന്ന ഡാറ്റ ഒരു പൂർണ്ണമായ പാക്കറ്റാണെന്ന് ഉറപ്പാക്കുക.

പട്ടിക 9. Avalon-ST ഇൻപുട്ട്, ഔട്ട്പുട്ട് ഇന്റർഫേസ് സിഗ്നലുകൾ

പേര്	അവലോൺ-എസ്ടി തരം	ദിശ	വിവരണം
തയ്യാറാണ്	തയ്യാറാണ്	ഔട്ട്പുട്ട്	സിങ്ക് ഡാറ്റ സ്വീകരിക്കാൻ തയ്യാറാണെന്ന് സൂചിപ്പിക്കാൻ ഡാറ്റ ട്രാൻസ്ഫർ റെഡി സിഗ്നൽ. ഇന്റർഫേസിലുടനീളം ഡാറ്റയുടെ ഒഴുക്ക് നിയന്ത്രിക്കുന്നതിന് സിങ്ക് ഇന്റർഫേസ് റെഡി സിഗ്നൽ നൽകുന്നു. സിങ്ക് ഇന്റർഫേസ് നിലവിലെ clk റൈസിംഗ് എഡ്ജിലെ ഡാറ്റാ ഇന്റർഫേസ് സിഗ്നലുകൾ ക്യാപ്‌ചർ ചെയ്യുന്നു.
ഡാറ്റ_ഇൻ[]	ഡാറ്റ	ഇൻപുട്ട്	ഓരോ കോഡ്‌വേഡിനും ഡാറ്റ ഇൻപുട്ട്, ചിഹ്നം അനുസരിച്ച് ചിഹ്നം. നിങ്ങൾ in_valid സിഗ്നൽ ഉറപ്പിക്കുമ്പോൾ മാത്രമേ സാധുതയുള്ളൂ.
ഡാറ്റ_ഔട്ട്	ഡാറ്റ	ഔട്ട്പുട്ട്	IP കോർ out_valid സിഗ്നൽ ഉറപ്പിക്കുമ്പോൾ ഡീകോഡ് ചെയ്ത ഔട്ട്പുട്ട് അടങ്ങിയിരിക്കുന്നു. തിരുത്തിയ ചിഹ്നങ്ങൾ നൽകിയ അതേ ക്രമത്തിലാണ്.
eop_in	eop	ഇൻപുട്ട്	പാക്കറ്റിന്റെ അവസാനം (കോഡ്വേഡ്) സിഗ്നൽ.
eop_out	eop	ഔട്ട്പുട്ട്	പാക്കറ്റിന്റെ അവസാനം (കോഡ്വേഡ്) സിഗ്നൽ. ഡാറ്റ_ഇൻ[] ബസിലെ പാക്കറ്റ് അതിരുകളെ ഈ സിഗ്നൽ സൂചിപ്പിക്കുന്നു. ഐപി കോർ ഈ സിഗ്നലിനെ ഉയർത്തുമ്പോൾ, ഡാറ്റ_ഇൻ[] ബസിൽ പാക്കറ്റിന്റെ അവസാനം ഉണ്ടെന്ന് ഇത് സൂചിപ്പിക്കുന്നു. ഓരോ പാക്കറ്റിന്റെയും അവസാന കൈമാറ്റത്തിലും IP കോർ ഈ സിഗ്നൽ ഉറപ്പിക്കുന്നു.
in_error	പിശക്	ഇൻപുട്ട്	പിശക് സിഗ്നൽ. ഇൻപുട്ട് ഡാറ്റ ചിഹ്നം ഒരു പിശകാണോ എന്നും ഡീകോഡറിന് അത് മായ്‌ക്കലായി കണക്കാക്കാനാകുമോ എന്നും വ്യക്തമാക്കുന്നു. മായ്ക്കലുകൾ-പിന്തുണയ്ക്കുന്ന ഡീകോഡറുകൾ മാത്രം.
ലോഡ്	സാധുവായ	ഇൻപുട്ട്	ഡാറ്റ സിഗ്നലുകളുടെ സാധുത സൂചിപ്പിക്കാൻ ഡാറ്റ സാധുതയുള്ള സിഗ്നൽ. നിങ്ങൾ in_valid സിഗ്നൽ ഉറപ്പിക്കുമ്പോൾ, Avalon-ST ഡാറ്റാ ഇന്റർഫേസ് സിഗ്നലുകൾ സാധുവാണ്. നിങ്ങൾ in_valid സിഗ്നൽ ഡീസേർട്ട് ചെയ്യുമ്പോൾ, Avalon-ST ഡാറ്റാ ഇന്റർഫേസ് സിഗ്നലുകൾ അസാധുവാണ്, അവ അവഗണിക്കേണ്ടതാണ്. ഡാറ്റ ലഭ്യമാകുമ്പോഴെല്ലാം നിങ്ങൾക്ക് in_valid സിഗ്നൽ ഉറപ്പിക്കാം. എന്നിരുന്നാലും, IP കോർ ഇൻ_റെഡി സിഗ്നൽ ഉറപ്പിക്കുമ്പോൾ മാത്രമേ സിങ്കിൽ നിന്ന് ഉറവിടത്തിൽ നിന്ന് ഡാറ്റ പിടിച്ചെടുക്കൂ.
നമ്പർ_ഓഫ്_എറർ അല്ലെങ്കിൽ	പിശക്	ഔട്ട്പുട്ട്	പിശകുകളുടെ എണ്ണം സൂചിപ്പിക്കുന്നു (ഡീകോഡർ മാത്രം). IP കോർ eop_out ഉറപ്പിക്കുമ്പോൾ സാധുവാണ്.

സോപ്പ്_ഇൻ	സോപ്പ്	ഇൻപുട്ട്	പാക്കറ്റ് (കോഡ്വേഡ്) സിഗ്നലിന്റെ ആരംഭം.
സോപ്പ്_ഔട്ട്	സോപ്പ്	ഔട്ട്പുട്ട്	പാക്കറ്റ് (കോഡ്വേഡ്) സിഗ്നലിന്റെ ആരംഭം. ഈ സിഗ്നൽ ഡാറ്റ_ഇൻ[] ബസിന്റെ കോഡ്വേഡ് അതിരുകളെ സൂചിപ്പിക്കുന്നു. ഐപി കോർ ഈ സിഗ്നലിനെ ഉയർത്തുമ്പോൾ, ഡാറ്റ_ഇൻ[] ബസിൽ പാക്കറ്റിന്റെ ആരംഭം ഉണ്ടെന്ന് ഇത് സൂചിപ്പിക്കുന്നു. എല്ലാ കോഡ് വേഡിന്റെയും ആദ്യ കൈമാറ്റത്തിൽ IP കോർ ഈ സിഗ്നൽ ഉറപ്പിക്കുന്നു.
സിങ്ക്_തയ്യാറാണ്	തയ്യാറാണ്	ഇൻപുട്ട്	ഡൗൺസ്ട്രീം മൊഡ്യൂൾ ഡാറ്റ സ്വീകരിക്കാൻ തയ്യാറാണെന്ന് സൂചിപ്പിക്കാൻ ഡാറ്റ ട്രാൻസ്ഫർ റെഡി സിഗ്നൽ. നിങ്ങൾ sink_ready സിഗ്നൽ ഉറപ്പിക്കുമ്പോൾ ഉറവിടം പുതിയ ഡാറ്റ നൽകുന്നു (ലഭ്യമെങ്കിൽ) നിങ്ങൾ sink_ready സിഗ്നൽ ഡീസേർട്ട് ചെയ്യുമ്പോൾ പുതിയ ഡാറ്റ നൽകുന്നത് നിർത്തുന്നു. ഉറവിടത്തിന് പുതിയ ഡാറ്റ നൽകാൻ കഴിയുന്നില്ലെങ്കിൽ, അത് സാധുവായ ഡാറ്റാ ഇന്റർഫേസ് സിഗ്നലുകൾ ഡ്രൈവ് ചെയ്യാൻ തയ്യാറാകുന്നത് വരെ ഒന്നോ അതിലധികമോ ക്ലോക്ക് സൈക്കിളുകൾക്ക് Valid_out ഡിസേസർ ചെയ്യുന്നു.
Valid_out	സാധുവായ	ഔട്ട്പുട്ട്	ഡാറ്റ സാധുവായ സിഗ്നൽ. സാധുവായ ഔട്ട്‌പുട്ട് ഡാറ്റ_ഔട്ടിൽ ഉള്ളപ്പോഴെല്ലാം, വാലിഡിറ്റി_ഔട്ട് സിഗ്നൽ ഉയർന്നതാണെന്ന് IP കോർ ഉറപ്പിക്കുന്നു; ഡാറ്റ_ഔട്ടിൽ സാധുതയുള്ള ഔട്ട്പുട്ട് ഇല്ലെങ്കിൽ IP കോർ സിഗ്നലിനെ ഡീസേർറ്റ് ചെയ്യുന്നു.

Qsys-നുള്ളിൽ സൃഷ്ടിക്കുന്ന IP കോറുകൾക്ക്, എല്ലാ സിഗ്നലുകളും ഒരു Avalon-ST ഇന്റർഫേസിലാണ്. എൻകോഡറുകൾക്കായി:

ഇൻപുട്ട്: ഇൻ[0 മുതൽ ഡാറ്റ_ഇൻ വരെയുള്ള ഡാറ്റ വീതി]
ഔട്ട്പുട്ട്: ഔട്ട്[0 മുതൽ ഡാറ്റാ_ഔട്ടിന്റെ ഡാറ്റ വീതി].

ഡീകോഡറുകൾക്കായി:

ഇൻപുട്ട്: ഇൻ[0 മുതൽ ഡാറ്റ_ഇൻ വരെയുള്ള ഡാറ്റ വീതി]
ഔട്ട്പുട്ട്: ഔട്ട് [0 മുതൽ ഡാറ്റ വീതി+നമ്പർ_പിശകുകൾ | ഡാറ്റ_ഔട്ട്]

ഡിഎസ്പി ഐപി കോറുകളിലെ അവലോൺ-എസ്ടി ഇന്റർഫേസുകൾ

അവലോൺ-എസ്ടി ഇന്റർഫേസുകൾ ഒരു സോഴ്‌സ് ഇന്റർഫേസിൽ നിന്ന് ഒരു സിങ്ക് ഇന്റർഫേസിലേക്കുള്ള ഡാറ്റ കൈമാറ്റം ചെയ്യുന്നതിനുള്ള ഒരു സ്റ്റാൻഡേർഡ്, ഫ്ലെക്സിബിൾ, മോഡുലാർ പ്രോട്ടോക്കോൾ നിർവ്വചിക്കുന്നു.
ഇൻപുട്ട് ഇന്റർഫേസ് Avalon-ST സിങ്ക് ആണ്, ഔട്ട്പുട്ട് ഇന്റർഫേസ് Avalon-ST ഉറവിടമാണ്. Avalon-ST ഇന്റർഫേസ് ഒന്നിലധികം ചാനലുകളിലുടനീളം പാക്കറ്റുകളുള്ള പാക്കറ്റ് കൈമാറ്റങ്ങളെ പിന്തുണയ്ക്കുന്നു.
അവലോൺ-എസ്ടി ഇന്റർഫേസ് സിഗ്നലുകൾക്ക് ചാനലുകളെക്കുറിച്ചോ പാക്കറ്റ് അതിരുകളെക്കുറിച്ചോ അറിവില്ലാതെ ഒരൊറ്റ സ്ട്രീം ഡാറ്റയെ പിന്തുണയ്ക്കുന്ന പരമ്പരാഗത സ്ട്രീമിംഗ് ഇന്റർഫേസുകളെ വിവരിക്കാൻ കഴിയും. അത്തരം ഇന്റർഫേസുകളിൽ സാധാരണയായി ഡാറ്റ, റെഡി, സാധുവായ സിഗ്നലുകൾ എന്നിവ അടങ്ങിയിരിക്കുന്നു. അവലോൺ-എസ്ടി ഇന്റർഫേസുകൾക്ക് ഒന്നിലധികം ചാനലുകളിലുടനീളം പാക്കറ്റുകളുള്ള പാക്കറ്റ് ട്രാൻസ്ഫറുകൾക്കായി കൂടുതൽ സങ്കീർണ്ണമായ പ്രോട്ടോക്കോളുകളെ പിന്തുണയ്ക്കാൻ കഴിയും. അവലോൺ-എസ്‌ടി ഇന്റർഫേസ് മൾട്ടിചാനൽ ഡിസൈനുകളെ അന്തർലീനമായി സമന്വയിപ്പിക്കുന്നു, ഇത് സങ്കീർണ്ണമായ നിയന്ത്രണ ലോജിക് നടപ്പിലാക്കാതെ തന്നെ കാര്യക്ഷമവും സമയ-മൾട്ടിപ്ലക്‌സഡ് നിർവ്വഹണങ്ങളും നേടാൻ നിങ്ങളെ അനുവദിക്കുന്നു.
അവലോൺ-എസ്ടി ഇന്റർഫേസുകൾ ബാക്ക്‌പ്രഷറിനെ പിന്തുണയ്ക്കുന്നു, ഇത് ഒരു ഫ്ലോ കൺട്രോൾ മെക്കാനിസമാണ്, അവിടെ ഒരു സിങ്കിന് ഡാറ്റ അയയ്ക്കുന്നത് നിർത്താൻ ഒരു ഉറവിടത്തിലേക്ക് സിഗ്നൽ നൽകാൻ കഴിയും. FIFO ബഫറുകൾ നിറഞ്ഞിരിക്കുമ്പോഴോ ഔട്ട്‌പുട്ടിൽ തിരക്കുണ്ടാകുമ്പോഴോ ഡാറ്റയുടെ ഒഴുക്ക് നിർത്താൻ സിങ്ക് സാധാരണയായി ബാക്ക്‌പ്രഷർ ഉപയോഗിക്കുന്നു.
ബന്ധപ്പെട്ട വിവരങ്ങൾ
അവലോൺ ഇന്റർഫേസ് സ്പെസിഫിക്കേഷനുകൾ

ഡോക്യുമെൻ്റ് റിവിഷൻ ചരിത്രം

BCH IP കോർ ഉപയോക്തൃ ഗൈഡ് പുനരവലോകന ചരിത്രം.

തീയതി	പതിപ്പ്	മാറ്റങ്ങൾ
2017.11.06	17.1	• Intel Cyclone 10 ഉപകരണങ്ങൾക്കുള്ള പിന്തുണ ചേർത്തു • എൻകോഡർ, ഡീകോഡർ വിവരണങ്ങളിൽ സിഗ്നൽ പേരുകൾ ശരിയാക്കി.
2017.02.14	16.1	• ഉൽപ്പന്ന ഐഡിയും വെണ്ടർ ഐഡിയും നീക്കം ചെയ്തു. • തിരുത്തി പിശക് തിരുത്തൽ ശേഷി (t) പരമാവധി മൂല്യം 127 ആയി
2015.10.01	15.1	ഉൽപ്പന്ന ഐഡിയും ഓർഡർ കോഡും ചേർത്തു.
2015.05.01	15.0	പ്രാരംഭ റിലീസ്

ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം രേഖാമൂലം സമ്മതിച്ചതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. ഏതെങ്കിലും പ്രസിദ്ധീകരിച്ച വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ സേവനങ്ങൾക്കോ ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കളോട് നിർദ്ദേശിക്കുന്നു.

മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.

A. BCH IP കോർ ഡോക്യുമെന്റ് ആർക്കൈവ്

പട്ടിക ഒരു IP കോർ പതിപ്പ് ലിസ്റ്റുചെയ്യുന്നില്ലെങ്കിൽ, മുമ്പത്തെ IP കോർ പതിപ്പിനുള്ള ഉപയോക്തൃ ഗൈഡ് ബാധകമാണ്.

IP കോർ പതിപ്പ്	ഉപയോക്തൃ ഗൈഡ്
16.1	BCH IP കോർ ഉപയോക്തൃ ഗൈഡ്
15.1	BCH IP കോർ ഉപയോക്തൃ ഗൈഡ്

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

intel BCH IP കോർ [pdf] ഉപയോക്തൃ ഗൈഡ്
BCH IP കോർ, BCH IP, കോർ

റഫറൻസുകൾ

ഉപയോക്തൃ മാനുവൽ