Intel BCH IP Core

Mu dheidhinn BCH IP Core

Fiosrachadh Co-cheangailte

• Tasglann Sgrìobhainnean Bunaiteach BCH IP air duilleag 24
  • A 'toirt seachad liosta de stiùiridhean luchd-cleachdaidh airson dreachan roimhe den BCH IP Core.
• Ro-ràdh do Intel FPGA IP Cores
  • A ’toirt seachad fiosrachadh coitcheann mu na coraichean IP Intel FPGA gu lèir, a’ toirt a-steach parameterizing, gineadh, ùrachadh, agus atharrais air coraichean IP.
• A’ cruthachadh sgriobtaichean atharrais IP neo-eisimeileach agus Qsys
  • Cruthaich sgriobtaichean atharrais nach eil feumach air ùrachadh làimhe airson ùrachadh bathar-bog no dreach IP.
• Na cleachdaidhean as fheàrr ann an stiùireadh pròiseict
  • Stiùireadh airson riaghladh èifeachdach agus so-ghiùlain do phròiseact agus IP files.

 Feartan bunaiteach Intel® DSP IP

• Eadar-aghaidh Avalon® Streaming (Avalon-ST).
• DSP Builder airson Intel® FPGAn deiseil
• Bannan deuchainn gus bunait IP a dhearbhadh
• Modalan atharrais gnìomh IP airson an cleachdadh ann an simuladairean VHDL agus Verilog HDL le taic Intel

Prìomh fheartan BCH IP

• Encoder no decoder làn-choileanadh làn-choileanadh airson lorg agus ceartachadh mhearachdan:
• An àireamh de shamhlaidhean a rèir còd-fhacal
• An àireamh de shamhlaidhean seic gach facal-còd
• An àireamh de phìosan cuir a-steach co-shìnte

Intel Corporation. Còraichean uile glèidhte. Tha Intel, suaicheantas Intel, agus comharran Intel eile nan comharran-malairt aig Intel Corporation no na fo-chompanaidhean aige. Tha Intel airidh air coileanadh a thoraidhean FPGA agus semiconductor a rèir mion-chomharrachadh gnàthach a rèir barantas àbhaisteach Intel ach tha e a’ gleidheadh ​​​​na còrach atharrachaidhean a dhèanamh air toraidhean is seirbheisean sam bith aig àm sam bith gun rabhadh. Chan eil Intel a’ gabhail uallach no uallach sam bith ag èirigh bho bhith a’ cleachdadh no a’ cleachdadh fiosrachadh, toradh no seirbheis sam bith a tha air a mhìneachadh an seo ach a-mhàin mar a chaidh aontachadh gu soilleir ann an sgrìobhadh le Intel. Thathas a’ moladh do luchd-ceannach Intel an dreach as ùire de shònrachaidhean inneal fhaighinn mus cuir iad earbsa ann am fiosrachadh foillsichte sam bith agus mus cuir iad òrdughan airson toraidhean no seirbheisean.

• Faodar ainmean is suaicheantasan eile a thagradh mar sheilbh chàich.

Taic Teaghlaich DSP IP Core Device

Tha Intel a’ tabhann na h-ìrean taic inneal a leanas airson coraichean IP Intel FPGA:

• Taic ro-làimh -tha an cridhe IP ri fhaighinn airson atharrais agus cruinneachadh airson an teaghlach inneal seo. Prògramachadh FPGA file (.pof) chan eil taic ri fhaighinn airson bathar-bog Quartus Prime Pro Stratix 10 Edition Beta agus mar sin chan urrainnear dùnadh ùine IP a ghealltainn. Tha modalan tìm a’ toirt a-steach tuairmsean innleadaireachd tùsail air dàil stèidhichte air fiosrachadh tràth às deidh cruth. Faodaidh na modalan tìm atharrachadh leis gu bheil deuchainn sileaconach a’ leasachadh a’ cho-dhàimh eadar an fhìor silicon agus na modalan tìm. Faodaidh tu an cridhe IP seo a chleachdadh airson ailtireachd siostam agus sgrùdaidhean cleachdadh ghoireasan, atharrais, pinout, measaidhean latency siostaim, measaidhean ùine bunaiteach (buidseit loidhne-phìoban), agus ro-innleachd gluasaid I / O (leud slighe-dàta, doimhneachd burst, malairt inbhean I / O). ).
• Taic tòiseachaidh -Bidh Intel a’ dearbhadh a’ chridhe IP le modalan tìm tòiseachaidh airson an teaghlach inneal seo. Bidh an cridhe IP a’ coinneachadh ris a h-uile riatanas gnìomh, ach dh’ fhaodadh e a bhith fhathast fo sgrùdadh ùine airson teaghlach an uidheim. Faodaidh tu a chleachdadh gu faiceallach ann an dealbhadh toraidh.
• Taic mu dheireadh -Bidh Intel a’ dearbhadh a’ chridhe IP le modalan tìm deireannach airson an teaghlach inneal seo. Bidh an cridhe IP a’ coinneachadh ris na riatanasan gnìomh is ùine airson teaghlach an uidheim. Faodaidh tu a chleachdadh ann an dealbhadh toraidh.

Clàr 1. Taic Teaghlaich DSP IP Core Device

Teaghlach inneal	Taic
Arria® II GX	Deireannach
Arria II GZ	Deireannach
Arria V	Deireannach
Intel Arria 10	Deireannach
Cyclone® IV	Deireannach
Seiclon V	Deireannach
Intel cyclone 10	Deireannach
Intel MAX® 10 FPGA	Deireannach
Stratix® IV GT	Deireannach
Stratix IV GX/E	Deireannach
Stratix V	Deireannach
Intel stratix 10	Air adhart
Teaghlaichean innealan eile	Gun taic

 Fiosrachadh foillseachaidh bunaiteach BCH IP

Cleachd am fiosrachadh fuasglaidh nuair a bhios tu a’ ceadachadh cridhe IP.

Clàr 2.Release Fiosrachadh

Nì	Tuairisgeul
Tionndadh	17.1
Ceann-latha sgaoilidh	Samhain 2017
Còd òrdachaidh	IP-BCH (IPR-BCH)

Tha Intel a’ dearbhadh gu bheil an dreach làithreach de bhathar-bog Quartus Prime a’ cur ri chèile an dreach roimhe de gach cridhe IP. Chan eil Intel a’ dearbhadh gu bheil am bathar-bog Quartus Prime a’ cur ri chèile dreachan bunaiteach IP nas sine na an dreach roimhe. Tha Notaichean Sgaoilidh IP Intel FPGA a ’liostadh eisgeachdan sam bith.
Fiosrachadh Co-cheangailte

• Notaichean fuasglaidh IP Intel FPGA
• Errata airson cridhe BCH IP anns a’ Bhunait Eòlais

Dearbhadh bunaiteach IP DSP

• Mus cuir iad a-mach dreach de chridhe IP, bidh Intel a’ ruith deuchainnean ath-thilleadh coileanta gus dearbhadh càileachd agus ceartachd. Bidh Intel a’ gineadh atharrachaidhean gnàthaichte de chridhe IP gus na diofar roghainnean paramadair a chleachdadh agus a ’dèanamh atharrais gu mionaideach air na modalan atharrais a thig às leis na toraidhean air an dearbhadh a rèir prìomh mhodalan atharrais.

Coileanadh Bunasach BCH IP agus Cleachdadh Goireasan

• Coileanadh ris a bheil dùil mar as trice airson BCH IP Core a’ cleachdadh bathar-bog Quartus Prime leis na h-innealan Arria V (5AGXFB3H4F35C5), Cyclone V (5CGXFC7C7F23C8), agus Stratix V (5SGXEA7H3F35C3). Far a bheil m an àireamh bhuillean airson gach samhla; n is fad am facal còd; d a tha an leud cur a-steach dàta co-shìnte; t an comas ceartachadh mhearachdan.

Clàr 3. Coileanadh Decoder agus Cleachdadh Ghoireasan

Inneal	Paramadairean				Cuimhne		ALM	Clàran		as àirde (MHz)
	m	n	d	t	M10K	M20K		Bun-sgoil	Àrd-sgoil y
Arria V	8	255	10	42	7	—	18,376	40,557	3,441	196
Seiclon V	8	255	10	42	7	—	18,264	40,709	3,266	150
Stratix V	8	255	10	42	—	7	19,027	44,134	4,315	308
Arria V	8	255	12	42	9	—	22,293	49,602	4,053	186
Seiclon V	8	255	12	42	9	—	22,243	49,243	4,511	149
Stratix V	8	255	12	42	—	8	23,187	53,800	5,207	310
Arria V	8	255	2	42	4	—	5,539	13,238	788	207
Seiclon V	8	255	2	42	4	—	5,527	13,174	857	174
Stratix V	8	255	2	42	—	4	6,088	14,399	850	369
Arria V	8	255	5	42	5	—	10,231	23,321	1,554	206
Seiclon V	8	255	5	42	5	—	10,234	23,391	1,551	164
a’ leantainn…

Inneal	Paramadairean				Cuimhne		ALM	Clàran		as àirde (MHz)
	m	n	d	t	M10K	M20K		Bun-sgoil	Àrd-sgoil y
Stratix V	8	255	5	42	—	5	10,820	24,868	2,612	335
Stratix V	14	8784	10	20	—	18	7,358	15,082	761	346
Stratix V	14	8784	10	40	—	18	14,331	28,743	1,630	316
Stratix V	14	8784	10	80	—	18	28,383	56,292	3,165	281
Stratix V	14	8784	20	20	—	18	10,103	19,833	933	323
Stratix V	14	8784	20	40	—	18	20,012	37,413	1,747	304
Stratix V	14	8784	20	80	—	18	39,225	72,151	3,673	282
Stratix V	14	8784	30	20	—	17	11,784	23,924	844	329
Stratix V	14	8784	30	40	—	19	23,061	44,313	1,836	289
Stratix V	14	8784	30	80	—	19	43,949	85,476	3,398	263
Stratix V	14	8784	40	20	—	19	13,801	28,032	743	307
Stratix V	14	8784	40	40	—	19	26,107	51,680	1,472	291
Stratix V	14	8784	40	80	—	21	50,303	98,545	3,351	248
Stratix V	14	8784	50	20	—	20	16,407	33,020	967	307
Stratix V	14	8784	50	40	—	20	31,095	60,503	1,991	288
Stratix V	14	8784	50	80	—	22	58,690	116,232	3,222	249
Stratix V	14	8784	60	20	—	20	18,290	37,106	914	297
Stratix V	14	8784	60	40	—	20	35,041	67,183	2,324	292
Stratix V	14	8784	60	80	—	37	80,961	160,458	7,358	233
Stratix V	14	8784	70	20	—	20	20,494	41,471	545	286
Stratix V	14	8784	70	40	—	20	38,294	74,727	1,778	280
Stratix V	14	8784	70	80	—	38	88,040	173,311	7,769	232
Stratix V	14	8784	80	20	—	22	22,437	45,334	691	276
Stratix V	14	8784	80	40	—	22	42,256	82,173	1,363	285
Stratix V	14	8784	80	80	—	40	95,913	186,869	7,317	229

Clàr 4. Coileanadh Encoder agus Cleachdadh Ghoireasan

Inneal	Paramadairean				Cuimhne		ALM	Clàran		as àirde (MHz)
	m	n	d	t	M10K	M20K		Bun-sgoil	Àrd-sgoil y
Arria V	8	255	10	42	2	—	337	592	0	243
Seiclon V	8	255	10	42	2	—	339	592	0	166
Stratix V	8	255	10	42	—	1	353	601	3	400
Arria V	8	255	12	42	2	—	386	602	0	257
Seiclon V	8	255	12	42	2	—	395	602	0	174
a’ leantainn…

Inneal	Paramadairean				Cuimhne		ALM	Clàran		as àirde (MHz)
	m	n	d	t	M10K	M20K		Bun-sgoil	Àrd-sgoil y
Stratix V	8	255	12	42	—	1	391	614	0	400
Arria V	8	255	2	42	2	—	219	547	12	275
Seiclon V	8	255	2	42	2	—	219	556	3	197
Stratix V	8	255	2	42	—	2	220	542	17	464
Arria V	8	255	5	42	2	—	237	563	3	276
Seiclon V	8	255	5	42	2	—	237	565	1	193
Stratix V	8	255	5	42	—	1	260	573	0	400
Stratix V	14	8784	10	20	—	3	400	785	4	387
Stratix V	14	8784	10	40	—	3	613	1,348	1	380
Stratix V	14	8784	10	80	—	3	1,009	2,451	4	309
Stratix V	14	8784	20	20	—	3	775	849	1	373
Stratix V	14	8784	20	40	—	3	1,340	1,410	0	312
Stratix V	14	8784	20	80	—	3	2,222	2,515	1	242
Stratix V	14	8784	30	20	—	3	1,161	919	1	324.
Stratix V	14	8784	30	40	—	3	2,074	1,480	0	253
Stratix V	14	8784	30	80	—	3	3,583	2,580	2	224
Stratix V	14	8784	40	20	—	3	1,522	977	4	307
Stratix V	14	8784	40	40	—	3	2,789	1,541	0	249
Stratix V	14	8784	40	80	—	3	4,909	2,647	0	191
Stratix V	14	8784	50	20	—	4	1,926	1,042	9	295
Stratix V	14	8784	50	40	—	4	3,467	1,610	1	234
Stratix V	14	8784	50	80	—	4	6,297	2,714	3	182
Stratix V	14	8784	60	20	—	4	2,356	1,121	0	266
Stratix V	14	8784	60	40	—	4	3,824	1,680	1	229
Stratix V	14	8784	60	80	—	4	7,548	2,783	0	167
Stratix V	14	8784	70	20	—	4	2,595	1,184	2	273
Stratix V	14	8784	70	40	—	4	4,372	1,746	0	221
Stratix V	14	8784	70	80	—	4	8,321	2,850	2	169
Stratix V	14	8784	80	20	—	5	2,885	1,251	1	293
Stratix V	14	8784	80	40	—	5	5,163	1,812	0	220
Stratix V	14	8784	80	80	—	5	8,867	2,918	0	169

BCH IP Core a’ tòiseachadh

A’ stàladh agus a’ ceadachadh Intel FPGA IP Cores

Tha stàladh bathar-bog Intel Quartus® Prime a’ toirt a-steach leabharlann IP Intel FPGA. Tha an leabharlann seo a’ toirt seachad mòran choraichean IP feumail airson do chleachdadh cinneasachaidh gun fheum air cead a bharrachd. Feumaidh cuid de choraichean Intel FPGA IP cead air leth a cheannach airson cleachdadh cinneasachaidh. Leigidh Modh Measaidh IP Intel FPGA leat measadh a dhèanamh air na coraichean ceadachd Intel FPGA IP sin ann an atharrais agus bathar-cruaidh, mus co-dhùin thu cead bunaiteach IP riochdachaidh iomlan a cheannach. Cha leig thu leas ach làn chead toraidh a cheannach airson coraichean Intel IP ceadaichte às deidh dhut deuchainn bathar-cruaidh a chrìochnachadh agus a bhith deiseil airson an IP a chleachdadh ann an cinneasachadh. Bidh bathar-bog Intel Quartus Prime a’ stàladh coraichean IP anns na h-àiteachan a leanas gu bunaiteach:
Figear 1. Slighe Stàladh Core IP

Clàr 5. Àiteachan stàlaidh bunaiteach IP

Àite	Bathar-bog	Àrd-ùrlar
:\intelFPGA_pro\quartus\ip\altera	Deasachadh Intel Quartus Prime Pro	Windows *
: \ intelFPGA \ quartus \ ip \ altera	Intel Quartus Prime Standard Edition	Windows
:/intelFPGA_pro/Quartus/IP/Altera	Deasachadh Intel Quartus Prime Pro	Linux *
:/ eadar FPGA/Quartus/IP/Altera	Intel Quartus Prime Standard Edition	Linux

Modh measaidh IP Intel FPGA

Leigidh am Modh Measaidh IP Intel FPGA an-asgaidh dhut measadh a dhèanamh air coraichean IP ceadachd Intel FPGA ann an atharrais agus bathar-cruaidh mus dèan thu ceannach. Tha Modh Measaidh IP Intel FPGA a’ toirt taic do na measaidhean a leanas às aonais cead a bharrachd:

• Dèan atharrais air giùlan cridhe IP ceadaichte Intel FPGA san t-siostam agad.
• Dearbhaich comas-gnìomh, meud, agus astar a’ chridhe IP gu sgiobalta agus gu furasta.
• Cruthaich prògramadh innealan le ùine cuibhrichte files airson dealbhaidhean a tha a’ toirt a-steach coraichean IP.
• Dèan prògram air inneal leis a’ chridhe IP agad agus dearbhaich do dhealbhadh ann am bathar-cruaidh.

Intel Corporation. Còraichean uile glèidhte. Tha Intel, suaicheantas Intel, agus comharran Intel eile nan comharran-malairt aig Intel Corporation no na fo-chompanaidhean aige. Tha Intel airidh air coileanadh a thoraidhean FPGA agus semiconductor gu mion-chomharrachadh gnàthach a rèir barantas àbhaisteach Intel, ach tha e a’ gleidheadh ​​​​na còrach atharrachaidhean a dhèanamh air toraidhean is seirbheisean sam bith aig àm sam bith gun rabhadh. Chan eil Intel a’ gabhail uallach no uallach sam bith ag èirigh bho bhith a’ cleachdadh no a’ cleachdadh fiosrachadh, toradh no seirbheis sam bith a tha air a mhìneachadh an seo ach a-mhàin mar a chaidh aontachadh gu soilleir ann an sgrìobhadh le Intel. Thathas a’ moladh do luchd-ceannach Intel an dreach as ùire de shònrachaidhean inneal fhaighinn mus cuir iad earbsa ann am fiosrachadh foillsichte sam bith agus mus cuir iad òrdughan airson toraidhean no seirbheisean.

• Faodar ainmean is suaicheantasan eile a thagradh mar sheilbh chàich.

Tha Modh Luachaidh IP Intel FPGA a’ toirt taic do na modhan obrachaidh a leanas:

• Ceangailte -A ’ceadachadh an dealbhadh anns a bheil an Intel FPGA IP ceadaichte a ruith gu bràth le ceangal eadar do bhòrd agus an coimpiutair aoigheachd. Feumaidh modh tethered buidheann gnìomh deuchainn còmhla sreathach (JTAG) càball ceangailte eadar an JTAG port air do bhòrd agus an coimpiutair aoigheachd, a tha a’ ruith an Intel Quartus Prime Programmer fad ùine measaidh bathar-cruaidh. Chan fheum am Prògramadair ach stàladh as lugha de bhathar-bog Intel Quartus Prime, agus chan fheum e cead Intel Quartus Prime. Bidh an coimpiutair aoigheachd a’ cumail smachd air an ùine measaidh le bhith a’ cur comharra bho àm gu àm chun inneal tron ​​​​inneal JTAG port. Ma tha a h-uile cores IP ceadaichte anns a’ mhodh dealbhaidh taic ceangailte, ruithidh an ùine measaidh gus an tig measadh bunaiteach IP gu crìch. Ma tha a h-uile gin de na coraichean IP a 'toirt taic do ùine measaidh gun chrìoch, chan eil ùine aig an inneal.
• Gun teagamh -A’ ceadachadh an dealbhadh anns a bheil an IP ceadaichte a ruith airson ùine chuingealaichte. Bidh an cridhe IP a ’tilleadh gu modh neo-cheangailte ma tha an inneal a’ dì-cheangal bhon choimpiutair aoigheachd a tha a ’ruith bathar-bog Intel Quartus Prime. Bidh an cridhe IP cuideachd a’ tilleadh gu modh gun cheangal mura h-eil cridhe IP ceadaichte sam bith eile san dealbhadh a’ toirt taic do mhodh tethered.

Nuair a thig an ùine measaidh gu crìch airson Intel FPGA IP ceadaichte sam bith san dealbhadh, stadaidh an dealbhadh ag obair. Bidh a h-uile cores IP a bhios a’ cleachdadh Modh Measaidh IP Intel FPGA a ’dol a-mach aig an aon àm nuair a bhios cridhe IP sam bith san dealbhadh a’ dol a-mach. Nuair a thig an ùine measaidh gu crìch, feumaidh tu inneal FPGA ath-chlàradh mus lean thu air adhart le dearbhadh bathar-cruaidh. Gus cleachdadh cridhe IP a leudachadh airson cinneasachadh, ceannaich làn chead cinneasachaidh airson cridhe IP.
Feumaidh tu an cead a cheannach agus iuchair làn chead toraidh a ghineadh mus urrainn dhut prògramadh inneal gun bhacadh a ghineadh file. Rè Modh Measaidh IP Intel FPGA, chan eil an Compiler a ’gineadh ach prògramadh inneal le ùine cuibhrichte file ( _time_limited.sof) a thig gu crìch aig a’ chrìoch ùine.

Figear 2. Sruth Modh Luachaidh IP Intel FPGA

Thoir an aire:

Thoir sùil air an stiùireadh cleachdaiche aig gach cridhe IP airson ceumannan parameterization agus mion-fhiosrachadh buileachaidh.
Bidh Intel a’ ceadachadh coraichean IP air stèidh gach suidheachan, sìorraidh. Tha cìs a’ cheadachais a’ toirt a-steach cumail suas agus taic sa chiad bhliadhna. Feumaidh tu an cùmhnant cumail suas ùrachadh gus ùrachaidhean fhaighinn, rèiteachadh bug, agus taic theicnigeach nas fhaide na a’ chiad bhliadhna. Feumaidh tu làn chead riochdachaidh a cheannach airson coraichean IP Intel FPGA a dh’ fheumas cead riochdachaidh, mus cruthaich thu prògramadh files a dh’ fhaodadh tu a chleachdadh airson ùine gun chrìoch. Rè Modh Measaidh IP Intel FPGA, chan eil an Compiler a ’gineadh ach prògramadh inneal le ùine cuibhrichte file ( _time_limited.sof) a thig gu crìch aig a’ chrìoch ùine. Gus na h-iuchraichean cead riochdachaidh agad fhaighinn, tadhal air an Ionad Ceadachd Fèin-sheirbheis no cuir fios chun riochdaire ionadail Intel FPGA agad.
Bidh Aontaidhean Cead Bathar-bog Intel FPGA a’ riaghladh stàladh agus cleachdadh coraichean IP ceadaichte, bathar-bog dealbhaidh Intel Quartus Prime, agus a h-uile cores IP gun chead.

Fiosrachadh Co-cheangailte

• Làrach Ceadachd Intel Quartus Prime
• Stàladh agus Ceadachadh Bathar-bog Intel FPGA

Modh measaidh BCH IP Core Intel FPGA IP Giùlan ùine a-mach

Bidh a h-uile cores IP ann an inneal ùine a-muigh aig an aon àm nuair a ruigear an ùine measaidh as cuingealaiche. Ma tha barrachd air aon chridhe IP aig dealbhadh, faodaidh giùlan ùine a-mach nan coraichean IP eile a bhith a’ falach giùlan ùine a-muigh cridhe IP sònraichte. Airson coraichean IP, is e an ùine a-muigh gun cheangal 1 uair; tha an luach ùine-ama tethered neo-chinnteach. Bidh an dealbhadh agad a’ stad ag obair às deidh don ùine measaidh bathar-cruaidh tighinn gu crìch. Bidh am bathar-bog Quartus Prime a’ cleachdadh Modh Measaidh IP Intel FPGA Files (.ocp) anns an eòlaire pròiseict agad gus do chleachdadh de phrògram measaidh Modh Measaidh Intel FPGA IP a chomharrachadh. Às deidh dhut am feart a chuir an gnìomh, na cuir às dhaibh sin files.Nuair a thig an ùine measaidh gu crìch, bidh am port toraidh dàta data_out a’ dol ìosal
Fiosrachadh Co-cheangailte
AN 320: Measadh OpenCore Plus air Megafunctions

Deasaiche catalog agus paramadair

Bidh an Catalog IP a’ taisbeanadh na coraichean IP a tha rim faighinn airson do phròiseact. Cleachd na feartan a leanas den Chatalog IP gus cridhe IP a lorg agus a ghnàthachadh:

• Criathraich Catalog IP gu Seall IP airson teaghlach inneal gnìomhach no Seall IP airson a h-uile teaghlach inneal. Mura h-eil pròiseact agad fosgailte, tagh an Device Family ann an Catalog IP.
• Cuir a-steach an raon Rannsachaidh gus ainm bunaiteach IP iomlan no pàirt sam bith a lorg ann an Catalog IP.
• Dèan briogadh deas air ainm bunaiteach IP ann an Catalog IP gus mion-fhiosrachadh mu innealan le taic a thaisbeanadh, gus pasgan stàlaidh an IP core fhosgladh, agus airson ceanglaichean gu sgrìobhainnean IP.
• Cliog Lorg airson Partner IP to access partner IP information on the web.
• Bidh an deasaiche paramadair gad bhrosnachadh gus ainm atharrachaidh IP, puirt roghnach, agus toradh a shònrachadh file roghainnean ginealach. Bidh an deasaiche paramadair a’ gineadh Intel Quartus Prime IP aig an ìre as àirde file (.ip) airson atharrachadh IP ann am pròiseactan Intel Quartus Prime Pro Edition.
• Bidh an deasaiche paramadair a’ gineadh Quartus IP aig an ìre as àirde file (.qip) airson atharrachadh IP ann am pròiseactan Intel Quartus Prime Standard Edition. iad seo files a’ riochdachadh an eadar-dhealachaidh IP sa phròiseact agus a’ stòradh fiosrachadh parameterization.

Figear 3. Deasaiche Parameter IP (Intel Quartus Prime Pro Edition)

Figear 4. Deasaiche Parameter IP (Intel Quartus Prime Standard Edition)

A ’gineadh IP Cores (Intel Quartus Prime Pro Edition)

Dèan rèiteachadh gu sgiobalta air coraichean Intel FPGA IP ann an deasaiche paramadair Intel Quartus Prime. Dèan briogadh dùbailte air pàirt sam bith sa Chatalog IP gus an deasaiche paramadair a chuir air bhog. Leigidh an deasaiche paramadair leat atharrachadh gnàthaichte de chridhe IP a mhìneachadh. Bidh an deasaiche paramadair a’ gineadh synthesis atharrachaidh IP agus atharrais roghainneil files agus

a' cur
an .ip file a’ riochdachadh an atharrachaidh don phròiseact agad gu fèin-ghluasadach.
Figear 5. Deasaiche Parameter IP (Intel Quartus Prime Pro Edition)

Lean na ceumannan seo gus cridhe IP a lorg, a chuir sa bhad agus a ghnàthachadh anns an deasaiche paramadair:

1. Cruthaich no fosgail pròiseact Intel Quartus Prime (.qpf) gus an atharrachadh IP sa bhad a chumail.
2. Anns a’ Chatalog IP (Innealan ➤ IP Catalog), lorg agus cliog dùbailte air ainm a’ chridhe IP gus a ghnàthachadh. Gus pàirt sònraichte a lorg, dèan seòrsa no ainm a’ cho-phàirt gu lèir ann am bogsa sgrùdaidh Catalog IP. Nochdaidh an uinneag Atharrachadh IP ùr.
3. Sònraich ainm àrd-ìre airson an atharrachadh IP àbhaisteach agad. Na cuir a-steach beàrnan ann an ainmean atharrachaidh IP no slighean. Bidh an deasaiche paramadair a’ sàbhaladh na roghainnean atharrachaidh IP ann an a file ainmeachadh .ip. Cliog air OK. Nochdaidh deasaiche paramadair.
4. Suidhich na luachan paramadair anns an deasaiche paramadair agus view an diagram bloca airson a’ cho-phàirt. Tha an taba Teachdaireachdan Parameterization aig a’ bhonn a’ taisbeanadh mearachdan sam bith ann am paramadairean IP:

• Roghainneil, tagh luachan paramadair ro-shuidhichte ma tha iad air an solarachadh airson do chridhe IP. Bidh presets a’ sònrachadh luachan paramadair tùsail airson tagraidhean sònraichte.
• Sònraich paramadairean a tha a’ mìneachadh prìomh ghnìomhachd IP, rèiteachadh puirt, agus feartan inneal sònraichte.
• Sònraich roghainnean airson a bhith a’ làimhseachadh a’ chridhe IP files ann an innealan EDA eile.
• Thoir an aire: Thoir sùil air an stiùireadh cleachdaiche bunaiteach IP agad airson fiosrachadh mu pharaimearan bunaiteach IP sònraichte.

1. Cliog air Generate HDL. Nochdaidh bogsa deasbaid Generation.
2. Sònraich toradh file roghainnean ginealach, agus an uairsin cliog Generate. Synthesis agus atharrais files gineadh a rèir do shònrachaidhean.
3. Gus being deuchainn atharrais a ghineadh, cliog Generate ➤ Generate Testbench System. Sònraich roghainnean ginealach testbench, agus an uairsin cliog Generate.
4. Gus teamplaid sa bhad HDL a ghineadh as urrainn dhut a chopaigeadh agus a phasgadh a-steach don deasaiche teacsa agad, cliog Generate ➤ Show Instantiation Template.
5. Cliog Crìochnaich. Cliog Tha ma thèid iarraidh ort cuir ris files a’ riochdachadh atharrachadh IP don phròiseact agad.
6. Às deidh dhut an atharrachadh IP agad a ghineadh agus a chuir an gnìomh sa bhad, dèan sònrachaidhean prìne iomchaidh gus puirt a cheangal.

Thoir an aire: Bidh cuid de choraichean IP a’ gineadh diofar bhuileachadh HDL a rèir prìomh pharamadairean IP. Anns an RTL bunaiteach de na coraichean IP sin tha còd hash sònraichte a chuireas casg air tubaistean ainm modal eadar diofar atharrachaidhean de chridhe IP. Tha an còd sònraichte seo fhathast cunbhalach, leis na h-aon shuidheachaidhean IP agus dreach bathar-bog rè gineadh IP. Faodaidh an còd sònraichte seo atharrachadh ma dheasaicheas tu paramadairean a’ chridhe IP no ma dh’ ùraicheas tu an tionndadh bunaiteach IP. Gus eisimeileachd air na còdan sònraichte sin a sheachnadh san àrainneachd atharrais agad, thoir sùil air Gineadh Sgriobt Setup Simulator Co-cheangailte.

Toradh gineadh bunaiteach IP (Intel Quartus Prime Pro Edition)

Bidh bathar-bog Intel Quartus Prime a’ gineadh an toradh a leanas file structar airson coraichean IP fa leth nach eil nam pàirt de shiostam Dealbhadair Àrd-ùrlar.

Figear 6. Toradh ginealach bunaiteach IP fa leth (Intel Quartus Prime Pro Edition)

• Ma tha taic agus comas agad airson an eadar-dhealachadh bunaiteach IP agad.

Clàr 6. Toradh Files de ghineadh IP Intel FPGA

File Ainm	Tuairisgeul
<do_ip>.ip	Atharrachadh IP aig an ìre as àirde file anns a bheil parameterization de chridhe IP sa phròiseact agad. Ma tha an atharrachadh IP mar phàirt de shiostam Dealbhadair Àrd-ùrlar, bidh an deasaiche paramadair cuideachd a’ gineadh .qsys file.
<do_ip>.cmp	Dearbhadh Co-phàirt VHDL (.cmp) file 's e teacsa file anns a bheil mìneachaidhean coitcheann ionadail agus puirt a chleachdas tu ann an dealbhadh VHDL files.
<do_ip> _ginealach.rpt	Clàr ginealach IP no Dealbhaiche Àrd-ùrlar file. A’ taisbeanadh geàrr-chunntas de na teachdaireachdan aig àm gineadh IP.
a’ leantainn…

File Ainm	Tuairisgeul
<do_ip> .qgsimc (siostaman dealbhaiche àrd-ùrlair a-mhàin)	Tasgadh simulation file tha sin a' coimeas an .qsys agus .ip files le parameterization gnàthach an t-siostam Dealbhadair Àrd-ùrlar agus cridhe IP. Bidh an coimeas seo a’ dearbhadh an urrainn do Dealbhaiche Àrd-ùrlar sgiobadh ath-nuadhachadh an HDL.
<do_ip>.qgsynth (siostaman dealbhaiche àrd-ùrlair a-mhàin)	Tasgadh synthesis file tha sin a' coimeas an .qsys agus .ip files le parameterization gnàthach an t-siostam Dealbhadair Àrd-ùrlar agus cridhe IP. Bidh an coimeas seo a’ dearbhadh an urrainn do Dealbhaiche Àrd-ùrlar sgiobadh ath-nuadhachadh an HDL.
<do_ip>.qip	Tha a h-uile fiosrachadh ann gus am pàirt IP fhilleadh a-steach agus a chur ri chèile.
<do_ip>.csv	Tha fiosrachadh ann mu inbhe ùrachadh na h-earrainn IP.
.bsf	Riochdachadh samhlachail den atharrachadh IP airson a chleachdadh ann am Block Diagram Files (.bdf).
<do_ip>.spd	Cuir a-steach file feumaidh ip-make-simscript sgriobtaichean atharrais a ghineadh. Tha an .spd file tha liosta ann de files a ghineas tu airson atharrais, còmhla ri fiosrachadh mu chuimhneachain a thòisicheas tu.
<do_ip>.ppf	Am Planner Pin File (.ppf) a’ stòradh a’ phuirt agus sònrachaidhean nód airson co-phàirtean IP a chruthaicheas tu airson an cleachdadh leis a’ Phin Planner.
<do_ip>_bb.v	Cleachd an Verilog BlackBox (_bb. v) file mar dhearbhadh modal falamh airson a chleachdadh mar bhogsa dubh.
<do_ip> _inst.v no _inst.vhd	HDL example teamplaid instantiation. Dèan lethbhreac agus pasg air susbaint seo file a-steach don HDL agad file gus an atharrachadh IP a luathachadh.
<do_ip>.regmap	Ma tha fiosrachadh clàraidh san IP, cruthaichidh bathar-bog Intel Quartus Prime am faidhle .regmap file. Tha an .regmap file a’ toirt cunntas air fiosrachadh mapa a’ chlàir air eadar-aghaidh maighstirean is thràillean. Seo file a' coimhlionadh an .sopcinfo file le bhith a’ toirt seachad fiosrachadh clàraidh nas mionaidiche mun t-siostam. Seo file a’ comasachadh taisbeanadh clàr views agus staitistig a ghabhas cleachdadh leis an neach-cleachdaidh ann an System Console.
<do_ip>.svd	A’ ceadachadh innealan Deasbaid Siostam HPS gu view na mapaichean clàraidh de iomaill a tha a’ ceangal ri HPS taobh a-staigh siostam Dealbhaiche Àrd-ùrlar. Rè synthesis, bidh bathar-bog Intel Quartus Prime a ’stòradh an .svd files airson an eadar-aghaidh tràillean a chithear leis na maighstirean System Console anns an .sof file anns an t-seisean deasbaid. Bidh an Console siostam a 'leughadh na h-earrainn seo, a tha Dealbhaiche Àrd-ùrlar a' faighneachd airson fiosrachadh mapa clàr. Airson tràillean siostam, bidh an Dealbhaiche Àrd-ùrlar a 'faighinn cothrom air na clàran le ainm.
<do_ip>.vdo_ip>.vhd	HDL files a chuireas gach fo-mhodal no cridhe IP cloinne sa bhad airson synthesis no atharrais.
neach-comhairle/	Tha sgriobt msim_setup.TCL ann gus atharrais ModelSim a stèidheachadh agus a ruith.
aldec/	Tha sgriobt Riviera * -PRO rivierapro_setup ann. TCL gus atharrais a stèidheachadh agus a ruith.
/ synopsys/vcs /synopsys/vcsmx	Tha sgriobt slige ann vcs_setup.sh gus atharrais VCS* a stèidheachadh agus a ruith. Tha sgriobt shligean ann vcsmx_setup.sh agus synopsys_sim.setup file gus atharrais VCS MX* a stèidheachadh agus a ruith.
/cadence	Tha sgriobt shligean ann ncsim_setup.sh agus suidheachadh eile files gus atharrais NCSIM a stèidheachadh agus a ruith.
/fo-mhodalan	Tha HDL ann files airson an fho-mhodal bunaiteach IP.
<Fo-mhodal IP>/	Bidh Dealbhaiche Àrd-ùrlar a’ gineadh / synth agus / sim fo-eòlairean airson gach eòlaire fo-mhodal IP a bhios Dealbhaiche Àrd-ùrlar a’ gineadh.

A’ dèanamh atharrais air Intel FPGA IP Cores

Tha bathar-bog Intel Quartus Prime a’ toirt taic do shamhlachadh RTL bunaiteach IP ann an simuladairean sònraichte EDA. Bidh gineadh IP a’ cruthachadh atharrais files, a’ toirt a-steach am modail atharrais gnìomh, being testbench sam bith (no example dealbhadh), agus sgriobtaichean rèiteachaidh simuladair sònraichte airson gach cridhe IP. Cleachd am modail atharrais gnìomh agus being deuchainn sam bith no example dealbhadh airson atharrais. Faodaidh toradh gineadh IP cuideachd a bhith a’ toirt a-steach sgriobtaichean gus being deuchainn sam bith a chuir ri chèile agus a ruith. Tha na sgriobtaichean a’ liostadh a h-uile modal no leabharlann a dh’ fheumas tu gus an cridhe IP agad a shamhlachadh.
Tha bathar-bog Intel Quartus Prime a’ toirt seachad aonachadh le mòran simuladairean agus a’ toirt taic do dh’iomadh sruthan atharrais, a’ toirt a-steach na sruthan atharrais scripte agus àbhaisteach agad fhèin. Ge bith dè an sruth a thaghas tu, bidh atharrais bunaiteach IP a’ toirt a-steach na ceumannan a leanas:

1. Cruthaich modal atharrais, testbench (no example dealbhadh), agus sgriobt suidheachadh simuladair files.
2. Stèidhich an àrainneachd simuladair agad agus sgriobtaichean atharrais sam bith.
3. Luchdaich a-nuas an leabharlann samhlaidhean samhlaidhean.
4. Ruith an simulator agad.

Neach-togail DSP airson Sruth Dealbhaidh Intel FPGA

Bidh DSP Builder airson Intel FPGAn a’ giorrachadh cuairtean dealbhaidh giollachd chomharran didseatach (DSP) le bhith gad chuideachadh gus riochdachadh bathar-cruaidh de dhealbhadh DSP a chruthachadh ann an àrainneachd leasachaidh a tha càirdeil do algairim.
Tha an cridhe IP seo a’ toirt taic do DSP Builder airson Intel FPGAn. Cleachd an DSP Builder airson sruthadh Intel FPGAn ma tha thu airson modal DSP Builder a chruthachadh airson Intel FPGAn a tha a ’toirt a-steach atharrachadh bunaiteach IP; cleachd Catalog IP ma tha thu airson eadar-dhealachadh bunaiteach IP a chruthachadh as urrainn dhut a chuir sa bhad le làimh nad dhealbhadh.
Fiosrachadh Co-cheangailte
A’ cleachdadh caibideil Gnìomhan MegaCore anns an DSP Builder airson Leabhar-làimhe Intel FPGAs.

Tuairisgeul gnìomh bunaiteach BCH IP

Tha an cuspair seo a’ toirt cunntas air ailtireachd, eadar-aghaidh agus comharran cridhe IP.
Faodaidh tu parameter a dhèanamh air cridhe BCH IP mar encoder no decoder. Bidh an encoder a’ faighinn pacaidean dàta agus a’ gineadh na samhlaidhean seic; bidh an decoder a’ lorg agus a’ ceartachadh mhearachdan.

BCH IP Core Encoder

Tha ailtireachd co-shìnte aig an encoder BCH le cuir a-steach agus toradh pìosan dàta d. Nuair a gheibh an encoder samhlaidhean dàta, bidh e a’ gineadh samhlaidhean seic airson facal-còd sònraichte agus a’ cur am facal-còd cuir a-steach leis na samhlaidhean seic chun an eadar-aghaidh toraidh. Bidh an encoder a’ cleachdadh backpressure air a’ phàirt shuas an abhainn nuair a ghineas e na samhlaidhean seic.
Figear 7. Uair Encoder

Tha an comharra deiseil a’ nochdadh gum faod an encoder gabhail ri sruth a tha a’ tighinn a-steach. Air an oir ag èirigh clk, ma tha an comharra deiseil encoder àrd, cuir sruth dàta a-steach tro phort data_in agus dearbhaich an luchd àrd gus dàta cuir a-steach dligheach a chomharrachadh. Thoir an aire gu feum am facal teachdaireachd slàn comharran X cloc. Nuair a ruigeas am pròiseas cuir a-steach seo cearcallan gleoc X-1, bidh an comharra deiseil encoder a’ dol ìosal. Aig an ath clk ag èirigh oir, bidh an encoder a’ gabhail ris a’ chuir a-steach bho data_in port, agus gheibh an encoder am facal teachdaireachd slàn. Mus till an comharra deiseil gu àrd a-rithist, cha bhith an encoder a’ gabhail ri dàta cuir a-steach ùr. Nuair a thèid an comharra valid_outt a dhearbhadh àrd, tha còd-fhacal toraidh dligheach aig a’ phort data_out. Aig a’ chiad chearcall gleoc far a bheil an dàta toraidh dligheach, tha sop_out air a ràdh àrd airson dìreach aon chearcall, a’ comharrachadh toiseach a’ phacaid. Tha cuideam air adhart is air ais aig cridhe an IP, as urrainn dhut smachd a chumail air leis a’ chomharra deiseil agus sink_ready. Dearbhaich na comharran sop_in agus eop_in gu ceart aig cearcall a’ ghleoc, ie a’ chiad agus an cearcall gleoc mu dheireadh den fhacal-chòd cuir a-steach.

Codewords air an giorrachadh
Tha cridhe BCH IP a’ toirt taic do fhaclan còd nas giorra. Ann am facal-còd giorraichte tha nas lugha de shamhlaidhean na an luach as àirde aig N, is e sin 2M –1, far a bheil N an àireamh iomlan de shamhlaidhean airson gach facal-còd agus is e M an àireamh de bhuillean airson gach samhla. Tha còd-fhacal nas giorra co-ionann gu matamataigeach ri còd fad as àirde leis na samhlaidhean dàta a bharrachd aig toiseach an fhacail-còdaidh suidhichte gu 0. Airson example, (220,136) na chòd-fhacal nas giorra de (255,171). Bidh an dà fhacal-còd seo a’ cleachdadh an aon àireamh de shamhlaidhean seic, 11. Gus faclan-còd giorraichte a chleachdadh leis an decoder, cleachd an deasaiche paramadair gus fad an fhacail-còd a shuidheachadh chun luach cheart.

Decoder bunaiteach IP BCH

Nuair a gheibh an decoder am facal-còd còdaichte, bidh e a’ cleachdadh nan samhlaidhean seic gus mearachdan a lorg agus an ceartachadh. Faodaidh am facal còd còdaichte a gheibhear a bhith eadar-dhealaichte bhon fhacal-còd tùsail air sgàth fuaim san t-sianal. Bidh an decoder a’ lorg mhearachdan a’ cleachdadh grunn polynomials gus suidheachadh na mearachd agus luach na mearachd a lorg. Nuair a gheibh an decoder àite agus luach na mearachd, bidh an decoder a’ ceartachadh mhearachdan ann am facal-còd agus a’ cur am facal-còd chun toradh. Ma tha e<=t, faodaidh cridhe an IP mearachdan a cheartachadh; ma tha e> t, chì thu toraidhean nach gabh a thuigsinn.
Figear 8. Ùine decoder

Bidh am facal-còd a’ tòiseachadh nuair a dhearbhas tu an comharra luchd agus an sop_in signal.The decoder a’ gabhail ris an dàta aig data_in mar dhàta dligheach. Thig am facal còd gu crìch nuair a dhearbhas tu an comharra eop_in. Airson facal-còd 1-seanail, dearbhaich na comharran sop_in agus eop_in airson cearcall aon uaireadair. Nuair a dheasaicheas an decoder an comharra deiseil, chan urrainn don decoder tuilleadh dàta a phròiseasadh gus an dearbhaich e an comharra deiseil a-rithist. Aig an toradh, tha an obrachadh co-ionann. Nuair a dhearbhas an decoder an comharra valid_out agus an comharra sop_out, bheir an decoder seachad dàta dligheach air data_out. Bidh an decoder ag ràdh an comharra sop_out agus an comharra eop_out gus toiseach is deireadh facal-còd a chomharrachadh. Bidh an decoder gu fèin-obrachail a’ lorg agus a’ ceartachadh mhearachdan ann am facal-còd agus a’ dearbhadh a’ chomharra number_of_errors nuair a thachras e air facal-còd nach gabh a cheartachadh. Bidh an decoder a’ toirt a-mach am facal còd slàn a’ toirt a-steach na samhlaidhean seic, a bu chòir dhut a thoirt air falbh. Tha an comharra deiseil a’ nochdadh gum faod an decoder gabhail ri sruth a tha a’ tighinn a-steach. Air oir ag èirigh clk, ma tha an comharra deiseil encoder àrd, cuir sruth dàta a-steach tro data_in agus dearbhaich an luchd àrd gus dàta cuir a-steach dligheach a chomharrachadh. Nuair a tha valid_out air a ràdh àrd, tha am facal toraidh a chaidh a chòdachadh dligheach aig a’ phort data_out. Tha an number_of_errors a’ sealltainn na h-àireamh de mhearachdan a tha cridhe an IP a’ lorg. Aig a’ chiad chearcall gleoc far a bheil an dàta toraidh dligheach, tha sop_out air a ràdh àrd airson dìreach aon chearcall, a’ comharrachadh toiseach a’ phacaid toraidh. Tha cuideam air adhart is air ais aig cridhe an IP, a bhios tu a’ cumail smachd leis a’ chomharra deiseil agus an comharra sink_ready. Dearbhaich na comharran sop_in agus eop_in gu ceart aig cearcall a’ ghleoc, ie a’ chiad agus an cearcall gleoc mu dheireadh den fhacal-chòd cuir a-steach.

Paramadairean bunaiteach CH IP

Clàr 7. Paramadairean

Paramadair	Luachan laghail	Luach bunaiteach	Tuairisgeul
modal BCH	Encoder no decoder	Encoder	Sònraich encoder no decoder.
An àireamh de bhuillean gach samhla (m)	3 gu 14 (còdaiche no 6 gu 14 (decoder)	14	Sònraich an àireamh de bhuillean gach samhla.
Fad an fhacail-chòd (n)	co-ionannachd_bits+1 : 2m-1	8,784	Sònraich fad an fhacail còd. Gabhaidh an decoder ri samhla ùr a h-uile cearcall cloc ma tha 6.5R < N. Ma tha N>=6.5R +1, tha an decoder a’ sealltainn giùlan leantainneach.
Comas ceartachaidh mearachd (t)	Raon a thàinig bho m. Airson an decoder, bidh an draoidh a’ cuir crìoch air an raon eadar 8 agus 127.	40	Sònraich an àireamh de phìosan a tha ri cheartachadh.
Pìosan co-ionnanachd	–	560	A’ sealltainn an àireamh de phìosan co-ionannachd anns a’ chòd-fhacal. Tha am paramadair seo a’ tighinn bho t.
Fad na teachdaireachd (k)	–	8,224	A’ sealltainn an àireamh de phìosan teachdaireachd san fhacal-chòd. Tha am paramadair seo a’ tighinn bho t agus n.
Polynomial prìomhaideach	–	17,475	A 'sealltainn an polynomial prìomhadail. a thàinig bhon roghainn m.
Leud dàta cuir a-steach co-shìnte	Encoder: 1 gu min (parity_bits, k-1). Decoder: • d < làr(n*3/14) • d < làr (n/ làr[2 * log2(2*t)])	20	An àireamh de phìosan ri chur a-steach gach cearcall cloc.

Eadar-aghaidhean agus comharran bunaiteach BCH IP

Clàr 8. Cloc agus ath-shuidheachadh comharran

Ainm	Seòrsa Avalon-ST	Stiùir	Tuairisgeul
CLK	CLK	Cuir a-steach	Am prìomh uaireadair siostam. Tha an cridhe IP gu lèir ag obair air oir àrdachaidh CLK.
ath-shuidheachadh	ath-shuidheachadh_n	Cuir a-steach	Comharra gnìomhach ìosal a bhios ag ath-shuidheachadh an t-siostam gu lèir nuair a thèid a ràdh. Faodaidh tu an comharra seo a chuir an cèill gu asyncronach. Ach, feumaidh tu a dheisealachadh gu co-shìnte ris a’ chomharra clk_clk. Nuair a thig an cridhe IP air ais bho ath-shuidheachadh, dèan cinnteach gu bheil an dàta a gheibh e na phacaid iomlan.

Clàr 9. Comharran Avalon-ST Input and Output Interface

Ainm	Seòrsa Avalon-ST	Stiùir	Tuairisgeul
ullamh	ullamh	Toradh	Comharra gluasad dàta deiseil gus sealltainn gu bheil an sinc deiseil airson gabhail ri dàta. Bidh an eadar-aghaidh sinc a ’draibheadh ​​​​an comharra deiseil gus smachd a chumail air sruthadh dàta thairis air an eadar-aghaidh. Bidh an eadar-aghaidh sinc a’ glacadh na comharran eadar-aghaidh dàta air an oir gnàthach clk ag èirigh.
dàta_ann an[]	dàta	Cuir a-steach	Cuir a-steach dàta airson gach facal-còd, samhla le samhla. Dligheach a-mhàin nuair a dhearbhas tu an comharra in_valid.
dàta_a-mach	dàta	Toradh	A’ toirt a-steach toradh dì-chòdaichte nuair a dhearbhas cridhe an IP an comharra out_valid. Tha na samhlaidhean ceartaichte san aon òrdugh 's a tha iad air an cur a-steach.
eop_ann	eop	Cuir a-steach	Comharra deireadh pacaid (codeword).
eop_a-mach	eop	Toradh	Comharra deireadh pacaid (codeword). Tha an comharra seo a’ comharrachadh crìochan a’ phacaid air a’ bhus data_in[]. Nuair a bhios an cridhe IP a ’draibheadh ​​​​a’ chomharra seo àrd, tha e a ’nochdadh gu bheil deireadh a’ phacaid an làthair air a ’bhus data_in[]. Bidh an cridhe IP a’ dearbhadh a’ chomharra seo air a’ ghluasad mu dheireadh de gach pacaid.
in_mearachd	mearachd	Cuir a-steach	Comharradh mearachd. Sònraich an e mearachd a th’ anns an t-samhla dàta cuir a-steach agus an urrainn don decoder beachdachadh air mar sgrios. Erasures-a 'toirt taic decoders a-mhàin.
luchdaich	dligheach	Cuir a-steach	Comharra dligheach dàta gus èifeachd nan comharran dàta a chomharrachadh. Nuair a dhearbhas tu an comharra in_valid, tha na comharran eadar-aghaidh dàta Avalon-ST dligheach. Nuair a dheasaicheas tu an comharra in_valid, tha na comharran eadar-aghaidh dàta Avalon-ST neo-dhligheach agus feumar an dì-meas. Faodaidh tu an comharra in_valid a dhearbhadh nuair a bhios dàta ri fhaighinn. Ach, cha bhith an sinc a’ glacadh an dàta bhon stòr ach nuair a dhearbhas cridhe an IP an comharra in_ready.
àireamh_of_mearachd ors	mearachd	Toradh	A’ nochdadh an àireamh de mhearachdan (decoder a-mhàin). Dligheach nuair a tha am prìomh IP ag ràdh eop_out .
sop_ann	sop	Cuir a-steach	Comharra tòiseachaidh pacaid (codeword).
sop_amach	sop	Toradh	Comharra tòiseachaidh pacaid (codeword). Tha an comharra seo a’ comharrachadh crìochan còd-fhacal air a’ bhus data_in[]. Nuair a bhios an cridhe IP a ’draibheadh ​​​​a’ chomharra seo àrd, tha e a ’nochdadh gu bheil toiseach a’ phacaid an làthair air a ’bhus data_in[]. Bidh an cridhe IP a 'dearbhadh a' chomharra seo air a 'chiad ghluasad de gach facal-còd.
fodha_deiseil	ullamh	Cuir a-steach	Comharra gluasad dàta deiseil gus innse gu bheil am modal sìos an abhainn deiseil airson gabhail ri dàta. Bidh an stòr a’ toirt seachad dàta ùr (ma tha sin ri fhaighinn) nuair a dhearbhas tu an comharra sink_ready agus a stadas tu a’ toirt seachad dàta ùr nuair a dheasaicheas tu an comharra sink_ready. Mura h-urrainn don stòr dàta ùr a thoirt seachad, bidh e a’ deassert valid_out airson aon chearcall cloc no barrachd gus am bi e deònach comharran eadar-aghaidh dàta dligheach a dhràibheadh.
dligheach_a-mach	dligheach	Toradh	Comharra dligheach dàta. Bidh an cridhe IP ag ràdh gu bheil an comharra valid_out àrd, nuair a bhios toradh dligheach air data_out ; bidh an cridhe IP a 'deasachadh a' chomharra nuair nach eil toradh dligheach ann air data_out .

Airson coraichean IP a chaidh a chruthachadh taobh a-staigh Qsys, tha a h-uile comharra ann an eadar-aghaidh Avalon-ST. Airson encoders:

• Teachd a-steach: ann an [0 gu leud dàta data_in]
• Toradh: a-mach [0 gu leud dàta data_out].

Airson decoders:

• Cur a-steach: ann an[0 gu leud dàta data_in]
• Toradh: a-mach [0 gu leud an dàta+number_errors | dàta_a-mach]

Eadar-aghaidh Avalon-ST ann an DSP IP Cores

Bidh eadar-aghaidh Avalon-ST a’ mìneachadh protocol àbhaisteach, sùbailte agus modular airson gluasad dàta bho eadar-aghaidh stòr gu eadar-aghaidh sinc.
Is e sinc Avalon-ST a th’ anns an eadar-aghaidh toraidh agus is e stòr Avalon-ST an eadar-aghaidh toraidh. Tha eadar-aghaidh Avalon-ST a’ toirt taic do ghluasadan pacaid le pacaidean eadar-fhighte thairis air iomadh seanal.
Faodaidh comharran eadar-aghaidh Avalon-ST cunntas a thoirt air eadar-aghaidh sruthadh traidiseanta a’ toirt taic do aon shruth dàta gun eòlas air seanalan no crìochan pacaid. Mar as trice bidh eadar-aghaidh mar sin a’ toirt a-steach comharran dàta, deiseil agus dligheach. Faodaidh eadar-aghaidh Avalon-ST cuideachd taic a thoirt do phròtacalan nas iom-fhillte airson gluasadan spreadhaidh is pacaid le pacaidean eadar-fhighte thar iomadh seanal. Bidh an eadar-aghaidh Avalon-ST gu gnèitheach a’ sioncronadh dealbhadh ioma-seanail, a leigeas leat buileachadh èifeachdach, ioma-fhillte ùine a choileanadh gun a bhith agad ri loidsig smachd iom-fhillte a chuir an gnìomh.
Bidh eadar-aghaidh Avalon-ST a’ toirt taic do backpressure, a tha na inneal smachd sruthadh far am faod sinc comharrachadh gu stòr gus stad a chuir air dàta. Mar as trice bidh an sinc a’ cleachdadh backpressure gus stad a chuir air sruthadh dàta nuair a tha na bufairean FIFO làn no nuair a tha dùmhlachd air an toradh aige.
Fiosrachadh Co-cheangailte
Sònrachaidhean eadar-aghaidh Avalon

Eachdraidh ath-sgrùdadh sgrìobhainnean

Eachdraidh ath-sgrùdaidhean BCH IP Core Guide Guide.

Ceann-latha	Tionndadh	Atharrachaidhean
2017.11.06	17.1	• Taic a bharrachd airson innealan Intel Cyclone 10 • Ainmean comharran ceartaichte ann an tuairisgeulan encoder agus decoder.
2017.02.14	16.1	• ID toraidh agus ID an neach-reic air a thoirt air falbh. • Ceartaichte Comas ceartachaidh mhearachdan (t) an ìre as àirde 127
2015.10.01	15.1	Chaidh ID toraidh agus còd òrdachaidh a chuir ris.
2015.05.01	15.0	Sgaoileadh tùsail

Intel Corporation. Còraichean uile glèidhte. Tha Intel, suaicheantas Intel, agus comharran Intel eile nan comharran-malairt aig Intel Corporation no na fo-chompanaidhean aige. Tha Intel airidh air coileanadh a thoraidhean FPGA agus semiconductor gu mion-chomharrachadh gnàthach a rèir barantas àbhaisteach Intel, ach tha e a’ gleidheadh ​​​​na còrach atharrachaidhean a dhèanamh air toraidhean is seirbheisean sam bith aig àm sam bith gun rabhadh. Chan eil Intel a’ gabhail uallach no uallach sam bith ag èirigh bho bhith a’ cleachdadh no a’ cleachdadh fiosrachadh, toradh no seirbheis sam bith a tha air a mhìneachadh an seo ach a-mhàin mar a chaidh aontachadh gu soilleir ann an sgrìobhadh le Intel. Thathas a’ moladh do luchd-ceannach Intel an dreach as ùire de shònrachaidhean inneal fhaighinn mus cuir iad earbsa ann am fiosrachadh foillsichte sam bith agus mus cuir iad òrdughan airson toraidhean no seirbheisean.

• Faodar ainmean is suaicheantasan eile a thagradh mar sheilbh chàich.

A. Tasglann Sgrìobhainnean Bunaiteach BCH IP

Mura h-eil an clàr a’ liostadh prìomh dhreach IP, tha an stiùireadh cleachdaiche airson an dreach bunaiteach IP a’ buntainn.

Tionndadh Core IP	Stiùireadh Cleachdaiche
16.1	Stiùireadh cleachdaiche bunaiteach BCH IP
15.1	Stiùireadh cleachdaiche bunaiteach BCH IP

Sgrìobhainnean/Goireasan

Intel BCH IP Core [pdfStiùireadh Cleachdaiche BCH IP Core, BCH IP, Core

Iomraidhean

• Leabhar-làimhe cleachdaiche