Awọn akoonu tọju
1 Intel BCH IP mojuto
2 Nipa BCH IP Core
2.1 DSP IP mojuto Device Support Ìdílé
3 BCH IP Core Bibẹrẹ
3.1 Alaye ti o jọmọ
4 BCH IP mojuto iṣẹ Apejuwe
4.1 CH IP mojuto paramita
5 Iwe Itan Atunyẹwo
5.1 A. BCH IP mojuto iwe Archive
6 Awọn iwe aṣẹ / Awọn orisun
6.1 Awọn itọkasi
7 jẹmọ Posts

intel-BCH-IP-mojuto-LOGO

Intel BCH IP mojuto

intel-BCH-IP-Core-ọpọtọ-ọja

Nipa BCH IP Core

Alaye ti o jọmọ

  • BCH IP Core Document Archive ni oju-iwe 24
    • Pese atokọ ti awọn itọsọna olumulo fun awọn ẹya ti tẹlẹ ti BCH IP Core.
  • Ifihan to Intel FPGA IP ohun kohun
    • Pese alaye gbogbogbo nipa gbogbo awọn ohun kohun Intel FPGA IP, pẹlu parameterizing, ti ipilẹṣẹ, igbegasoke, ati kikopa awọn ohun kohun IP.
  • Ṣiṣẹda Version-Independent IP ati Qsys Simulation Scripts
    • Ṣẹda awọn iwe afọwọkọ iṣeṣiro ti ko nilo awọn imudojuiwọn afọwọṣe fun sọfitiwia tabi awọn iṣagbega ẹya IP.
  • Ise agbese Management Best Àṣà
    • Awọn itọnisọna fun iṣakoso daradara ati gbigbe ti iṣẹ akanṣe rẹ ati IP files.

 Intel® DSP IP mojuto Awọn ẹya ara ẹrọ

  • Avalon® śiśanwọle (Avalon-ST) atọkun
  • DSP Akole fun Intel® FPGAs setan
  • Testbenches lati mọ daju awọn IP mojuto
  • Awọn awoṣe kikopa iṣẹ ṣiṣe IP fun lilo ninu VHDL atilẹyin Intel ati awọn simulators Verilog HDL

BCH IP mojuto Awọn ẹya ara ẹrọ

  • Iṣe-giga ni kikun parameterizable encoder tabi decoder fun wiwa aṣiṣe ati atunse:
  • Nọmba awọn aami fun koodu koodu
  • Nọmba awọn aami ayẹwo fun koodu koodu
  • Nọmba awọn ọna titẹ sii ti o jọra

Intel Corporation. Gbogbo awọn ẹtọ wa ni ipamọ. Intel, aami Intel, ati awọn aami Intel miiran jẹ aami-išowo ti Intel Corporation tabi awọn oniranlọwọ rẹ. Intel ṣe atilẹyin iṣẹ ti FPGA rẹ ati awọn ọja semikondokito si awọn pato lọwọlọwọ ni ibamu pẹlu atilẹyin ọja boṣewa Intel ṣugbọn ni ẹtọ lati ṣe awọn ayipada si eyikeyi awọn ọja ati iṣẹ nigbakugba laisi akiyesi. Intel ko gba ojuse tabi layabiliti ti o dide lati inu ohun elo tabi lilo eyikeyi alaye, ọja, tabi iṣẹ ti a ṣalaye ninu rẹ ayafi bi a ti gba ni kikun si kikọ nipasẹ Intel. A gba awọn alabara Intel nimọran lati gba ẹya tuntun ti awọn pato ẹrọ ṣaaju gbigbekele eyikeyi alaye ti a tẹjade ati ṣaaju gbigbe awọn aṣẹ fun awọn ọja tabi awọn iṣẹ.

  • Awọn orukọ miiran ati awọn ami iyasọtọ le jẹ ẹtọ bi ohun-ini ti awọn miiran.
DSP IP mojuto Device Support Ìdílé

Intel nfunni ni awọn ipele atilẹyin ẹrọ atẹle fun awọn ohun kohun Intel FPGA IP:

  • Atilẹyin ilosiwaju -IP mojuto wa fun kikopa ati akopọ fun ẹbi ẹrọ yii. FPGA siseto file Atilẹyin (.pof) ko si fun Quartus Prime Pro Stratix 10 Edition Beta software ati bi iru pipade akoko IP ko le ṣe iṣeduro. Awọn awoṣe akoko pẹlu awọn iṣiro imọ-ẹrọ akọkọ ti awọn idaduro ti o da lori alaye ni kutukutu lẹhin-ipinlẹ. Awọn awoṣe akoko jẹ koko ọrọ si iyipada bi idanwo ohun alumọni ṣe ilọsiwaju ibamu laarin ohun alumọni gangan ati awọn awoṣe akoko. O le lo ipilẹ IP yii fun faaji eto ati awọn ẹkọ lilo awọn orisun, kikopa, pinout, awọn igbelewọn lairi eto, awọn igbelewọn akoko ipilẹ (isuna opo gigun), ati ilana gbigbe I/O (iwọn-ọna data, ijinle ti nwaye, awọn iṣowo awọn iṣedede I/O ).
  • Atilẹyin alakoko-Intel ṣe idaniloju ipilẹ IP pẹlu awọn awoṣe akoko alakoko fun ẹbi ẹrọ yii. Ipilẹ ipilẹ IP pade gbogbo awọn ibeere iṣẹ ṣiṣe, ṣugbọn o le tun wa ni ṣiṣe itupalẹ akoko fun ẹbi ẹrọ naa. O le lo ni awọn aṣa iṣelọpọ pẹlu iṣọra.
  • Atilẹyin ikẹhin -Intel ṣe idaniloju ipilẹ IP pẹlu awọn awoṣe akoko ipari fun ẹbi ẹrọ yii. Kokoro IP pade gbogbo iṣẹ ṣiṣe ati awọn ibeere akoko fun ẹbi ẹrọ. O le lo ni awọn apẹrẹ iṣelọpọ.

Table 1. DSP IP mojuto Device Support Ìdílé

Ẹrọ Ìdílé Atilẹyin
Arria® II GX Ipari
Aria II GZ Ipari
Aria V Ipari
Intel Aria 10 Ipari
Cyclone® IV Ipari
Cyclone V Ipari
Intel Cyclone 10 Ipari
Intel MAX® 10 FPGA Ipari
Stratix® IV GT Ipari
Stratix IV GX/E Ipari
Stratix V Ipari
Intel Stratix 10 Ilọsiwaju
Miiran ẹrọ idile Ko si atilẹyin

 BCH IP mojuto Tu Alaye

Lo alaye itusilẹ nigba gbigba iwe-aṣẹ ipilẹ IP.

Table 2.Tu alaye

Nkan Apejuwe
Ẹya 17.1
Ojo ifisile Oṣu kọkanla ọdun 2017
Ilana koodu IP-BCH (IPR-BCH)

Intel jẹri pe ẹya lọwọlọwọ ti sọfitiwia Prime Minister ṣe akopọ ẹya iṣaaju ti ipilẹ IP kọọkan. Intel ko rii daju pe sọfitiwia Quartus Prime ṣe akopọ awọn ẹya ipilẹ IP ti o dagba ju ẹya iṣaaju lọ. Awọn akọsilẹ Itusilẹ Intel FPGA IP ṣe atokọ awọn imukuro eyikeyi.
Alaye ti o jọmọ

  • Intel FPGA IP Awọn akọsilẹ Tu
  • Errata fun BCH IP mojuto ni Ipilẹ Imọ

DSP IP mojuto ijerisi

  • Ṣaaju ki o to dasile ẹya ti ipilẹ IP kan, Intel nṣiṣẹ awọn idanwo ipadasẹhin okeerẹ lati rii daju didara ati atunse rẹ. Intel ṣe ipilẹṣẹ awọn iyatọ aṣa ti ipilẹ IP lati lo ọpọlọpọ awọn aṣayan paramita ati ṣe adaṣe daradara awọn awoṣe kikopa ti o yọrisi pẹlu awọn abajade ti jẹrisi lodi si awọn awoṣe kikopa titunto si.

BCH IP Core Performance ati Lilo Oro

  • Iṣẹ ṣiṣe ti a nireti ni igbagbogbo fun BCH IP Core ni lilo sọfitiwia Prime Quartus pẹlu Arria V (5AGXFB3H4F35C5), Cyclone V (5CGXFC7C7F23C8), ati Stratix V (5SGXEA7H3F35C3). Ibi ti m ni awọn nọmba ti die-die fun aami; n jẹ ipari ọrọ koodu; d jẹ iwọn titẹ data ti o jọra; t jẹ agbara atunṣe aṣiṣe.

Table 3. Decoder Performance ati Resource iṣamulo

Ẹrọ Awọn paramita Iranti ALM Awọn iforukọsilẹ o pọju (MHz)
m n d t M10K M20K Alakoko Atẹle y
Aria V 8 255 10 42 7 — 18,376 40,557 3,441 196
Cyclone V 8 255 10 42 7 — 18,264 40,709 3,266 150
Stratix V 8 255 10 42 — 7 19,027 44,134 4,315 308
Aria V 8 255 12 42 9 — 22,293 49,602 4,053 186
Cyclone V 8 255 12 42 9 — 22,243 49,243 4,511 149
Stratix V 8 255 12 42 — 8 23,187 53,800 5,207 310
Aria V 8 255 2 42 4 — 5,539 13,238 788 207
Cyclone V 8 255 2 42 4 — 5,527 13,174 857 174
Stratix V 8 255 2 42 — 4 6,088 14,399 850 369
Aria V 8 255 5 42 5 — 10,231 23,321 1,554 206
Cyclone V 8 255 5 42 5 — 10,234 23,391 1,551 164
tesiwaju…
Ẹrọ Awọn paramita Iranti ALM Awọn iforukọsilẹ o pọju (MHz)
m n d t M10K M20K Alakoko Atẹle y
Stratix V 8 255 5 42 — 5 10,820 24,868 2,612 335
Stratix V 14 8784 10 20 — 18 7,358 15,082 761 346
Stratix V 14 8784 10 40 — 18 14,331 28,743 1,630 316
Stratix V 14 8784 10 80 — 18 28,383 56,292 3,165 281
Stratix V 14 8784 20 20 — 18 10,103 19,833 933 323
Stratix V 14 8784 20 40 — 18 20,012 37,413 1,747 304
Stratix V 14 8784 20 80 — 18 39,225 72,151 3,673 282
Stratix V 14 8784 30 20 — 17 11,784 23,924 844 329
Stratix V 14 8784 30 40 — 19 23,061 44,313 1,836 289
Stratix V 14 8784 30 80 — 19 43,949 85,476 3,398 263
Stratix V 14 8784 40 20 — 19 13,801 28,032 743 307
Stratix V 14 8784 40 40 — 19 26,107 51,680 1,472 291
Stratix V 14 8784 40 80 — 21 50,303 98,545 3,351 248
Stratix V 14 8784 50 20 — 20 16,407 33,020 967 307
Stratix V 14 8784 50 40 — 20 31,095 60,503 1,991 288
Stratix V 14 8784 50 80 — 22 58,690 116,232 3,222 249
Stratix V 14 8784 60 20 — 20 18,290 37,106 914 297
Stratix V 14 8784 60 40 — 20 35,041 67,183 2,324 292
Stratix V 14 8784 60 80 — 37 80,961 160,458 7,358 233
Stratix V 14 8784 70 20 — 20 20,494 41,471 545 286
Stratix V 14 8784 70 40 — 20 38,294 74,727 1,778 280
Stratix V 14 8784 70 80 — 38 88,040 173,311 7,769 232
Stratix V 14 8784 80 20 — 22 22,437 45,334 691 276
Stratix V 14 8784 80 40 — 22 42,256 82,173 1,363 285
Stratix V 14 8784 80 80 — 40 95,913 186,869 7,317 229

Table 4. Encoder Performance ati Resource iṣamulo

Ẹrọ Awọn paramita Iranti ALM Awọn iforukọsilẹ o pọju (MHz)
m n d t M10K M20K Alakoko Atẹle y
Aria V 8 255 10 42 2 — 337 592 0 243
Cyclone V 8 255 10 42 2 — 339 592 0 166
Stratix V 8 255 10 42 — 1 353 601 3 400
Aria V 8 255 12 42 2 — 386 602 0 257
Cyclone V 8 255 12 42 2 — 395 602 0 174
tesiwaju…
Ẹrọ Awọn paramita Iranti ALM Awọn iforukọsilẹ o pọju (MHz)
m n d t M10K M20K Alakoko Atẹle y
Stratix V 8 255 12 42 — 1 391 614 0 400
Aria V 8 255 2 42 2 — 219 547 12 275
Cyclone V 8 255 2 42 2 — 219 556 3 197
Stratix V 8 255 2 42 — 2 220 542 17 464
Aria V 8 255 5 42 2 — 237 563 3 276
Cyclone V 8 255 5 42 2 — 237 565 1 193
Stratix V 8 255 5 42 — 1 260 573 0 400
Stratix V 14 8784 10 20 — 3 400 785 4 387
Stratix V 14 8784 10 40 — 3 613 1,348 1 380
Stratix V 14 8784 10 80 — 3 1,009 2,451 4 309
Stratix V 14 8784 20 20 — 3 775 849 1 373
Stratix V 14 8784 20 40 — 3 1,340 1,410 0 312
Stratix V 14 8784 20 80 — 3 2,222 2,515 1 242
Stratix V 14 8784 30 20 — 3 1,161 919 1 324.
Stratix V 14 8784 30 40 — 3 2,074 1,480 0 253
Stratix V 14 8784 30 80 — 3 3,583 2,580 2 224
Stratix V 14 8784 40 20 — 3 1,522 977 4 307
Stratix V 14 8784 40 40 — 3 2,789 1,541 0 249
Stratix V 14 8784 40 80 — 3 4,909 2,647 0 191
Stratix V 14 8784 50 20 — 4 1,926 1,042 9 295
Stratix V 14 8784 50 40 — 4 3,467 1,610 1 234
Stratix V 14 8784 50 80 — 4 6,297 2,714 3 182
Stratix V 14 8784 60 20 — 4 2,356 1,121 0 266
Stratix V 14 8784 60 40 — 4 3,824 1,680 1 229
Stratix V 14 8784 60 80 — 4 7,548 2,783 0 167
Stratix V 14 8784 70 20 — 4 2,595 1,184 2 273
Stratix V 14 8784 70 40 — 4 4,372 1,746 0 221
Stratix V 14 8784 70 80 — 4 8,321 2,850 2 169
Stratix V 14 8784 80 20 — 5 2,885 1,251 1 293
Stratix V 14 8784 80 40 — 5 5,163 1,812 0 220
Stratix V 14 8784 80 80 — 5 8,867 2,918 0 169

BCH IP Core Bibẹrẹ

Fifi ati asẹ ni Intel FPGA IP ohun kohun

Fifi sori sọfitiwia Intel Quartus® Prime pẹlu ile ikawe Intel FPGA IP. Ile-ikawe yii n pese ọpọlọpọ awọn ohun kohun IP ti o wulo fun lilo iṣelọpọ rẹ laisi iwulo fun iwe-aṣẹ afikun. Diẹ ninu awọn ohun kohun Intel FPGA IP nilo rira iwe-aṣẹ lọtọ fun lilo iṣelọpọ. Ipo Igbelewọn IP FPGA Intel gba ọ laaye lati ṣe iṣiro awọn ohun kohun Intel FPGA IP ti o ni iwe-aṣẹ ni kikopa ati ohun elo, ṣaaju ṣiṣe ipinnu lati ra iwe-aṣẹ ipilẹ IP iṣelọpọ ni kikun. Iwọ nikan nilo lati ra iwe-aṣẹ iṣelọpọ ni kikun fun awọn ohun kohun Intel IP ti o ni iwe-aṣẹ lẹhin ti o pari idanwo ohun elo ati pe o ti ṣetan lati lo IP ni iṣelọpọ. Sọfitiwia Intel Quartus Prime n fi awọn ohun kohun IP sori awọn ipo atẹle nipasẹ aiyipada:
olusin 1. IP Core fifi sori Onaintel-BCH-IP-mojuto-ọpọtọ-1

Table 5. IP mojuto fifi sori awọn ipo

Ipo Software Platform
: \ intelFPGA_pro \ kuotisi \ ip \ altera Intel kuotisi NOMBA Pro Edition Windows *
: \ intelFPGA \ kuotisi \ ip \ altera Intel kuotisi NOMBA Standard Edition Windows
:/intelFPGA_pro/Quartus/IP/Altera Intel kuotisi NOMBA Pro Edition Linux *
:/inter FPGA/Quartus/IP/Altera Intel kuotisi NOMBA Standard Edition Lainos

Intel FPGA IP Igbelewọn Ipo

Ipo Igbelewọn Intel FPGA IP ọfẹ gba ọ laaye lati ṣe iṣiro awọn ohun kohun Intel FPGA IP ti o ni iwe-aṣẹ ni kikopa ati ohun elo ṣaaju rira. Ipo Igbelewọn Intel FPGA IP ṣe atilẹyin awọn igbelewọn atẹle laisi iwe-aṣẹ afikun kan:

  • Ṣe afiwe ihuwasi ti ipilẹ Intel FPGA IP ti o ni iwe-aṣẹ ninu eto rẹ.
  • Jẹrisi iṣẹ ṣiṣe, iwọn, ati iyara ti ipilẹ IP ni iyara ati irọrun.
  • Ṣe ina siseto ẹrọ to lopin akoko files fun awọn apẹrẹ ti o ni awọn ohun kohun IP.
  • Ṣeto ẹrọ kan pẹlu ipilẹ IP rẹ ki o rii daju apẹrẹ rẹ ni ohun elo.

Intel Corporation. Gbogbo awọn ẹtọ wa ni ipamọ. Intel, aami Intel, ati awọn aami Intel miiran jẹ aami-išowo ti Intel Corporation tabi awọn oniranlọwọ rẹ. Intel ṣe atilẹyin iṣẹ ṣiṣe ti FPGA rẹ ati awọn ọja semikondokito si awọn pato lọwọlọwọ ni ibamu pẹlu atilẹyin ọja boṣewa Intel, ṣugbọn ni ẹtọ lati ṣe awọn ayipada si eyikeyi awọn ọja ati iṣẹ nigbakugba laisi akiyesi. Intel ko gba ojuse tabi layabiliti ti o dide lati inu ohun elo tabi lilo eyikeyi alaye, ọja, tabi iṣẹ ti a ṣalaye ninu rẹ ayafi bi a ti gba ni kikun si kikọ nipasẹ Intel. A gba awọn alabara Intel nimọran lati gba ẹya tuntun ti awọn pato ẹrọ ṣaaju gbigbekele eyikeyi alaye ti a tẹjade ati ṣaaju gbigbe awọn aṣẹ fun awọn ọja tabi awọn iṣẹ.

  • Awọn orukọ miiran ati awọn ami iyasọtọ le jẹ ẹtọ bi ohun-ini ti awọn miiran.

Ipo Iṣiro IP FPGA Intel ṣe atilẹyin awọn ipo iṣẹ atẹle wọnyi:

  • Ti so pọ -Faye gba lati ṣiṣẹ apẹrẹ ti o ni iwe-aṣẹ Intel FPGA IP lainidii pẹlu asopọ laarin igbimọ rẹ ati kọnputa agbalejo. Ipo somọ nilo ẹgbẹ iṣe idanwo apapọ kan (JTAG) okun ti a ti sopọ laarin JTAG ibudo lori ọkọ rẹ ati kọnputa agbalejo, eyiti o nṣiṣẹ Intel Quartus Prime Programmer fun iye akoko igbelewọn ohun elo. Oluṣeto nikan nilo fifi sori ẹrọ ti o kere ju ti sọfitiwia Intel Quartus Prime, ko nilo iwe-aṣẹ Intel Quartus Prime. Kọmputa agbalejo n ṣakoso akoko igbelewọn nipa fifiranṣẹ ifihan igbakọọkan si ẹrọ nipasẹ JTAG ibudo. Ti gbogbo awọn ohun kohun IP ti o ni iwe-aṣẹ ninu apẹrẹ ṣe atilẹyin ipo somọ, akoko igbelewọn n ṣiṣẹ titi igbelewọn mojuto IP eyikeyi yoo pari. Ti gbogbo awọn ohun kohun IP ṣe atilẹyin akoko igbelewọn ailopin, ẹrọ naa ko ni akoko-akoko.
  • Ti ko ni asopọ -Laaye ṣiṣe apẹrẹ ti o ni IP ti o ni iwe-aṣẹ fun akoko to lopin. Ipilẹ mojuto IP pada si ipo ti a ko sopọ ti ẹrọ naa ba ge asopọ lati kọnputa agbalejo ti nṣiṣẹ sọfitiwia Intel Quartus Prime. Ipilẹ mojuto IP tun pada si ipo ti ko sopọ ti eyikeyi ipilẹ IP ti o ni iwe-aṣẹ ninu apẹrẹ ko ṣe atilẹyin ipo somọ.

Nigbati akoko igbelewọn ba pari fun eyikeyi Intel FPGA IP ti o ni iwe-aṣẹ ninu apẹrẹ, apẹrẹ naa da iṣẹ ṣiṣe duro. Gbogbo awọn ohun kohun IP ti o lo Intel FPGA IP Ipo Igbelewọn akoko jade ni nigbakannaa nigbati eyikeyi IP mojuto ninu awọn akoko apẹrẹ jade. Nigbati akoko igbelewọn ba pari, o gbọdọ tun ṣe ẹrọ FPGA ṣaaju ki o to tẹsiwaju ijẹrisi ohun elo. Lati faagun lilo ti ipilẹ IP fun iṣelọpọ, ra iwe-aṣẹ iṣelọpọ ni kikun fun ipilẹ IP.
O gbọdọ ra iwe-aṣẹ naa ki o ṣe ina bọtini iwe-aṣẹ iṣelọpọ ni kikun ṣaaju ki o to ṣe agbekalẹ siseto ẹrọ ti ko ni ihamọ file. Lakoko Ipo Igbelewọn IP FPGA IP, Alakojọ nikan n ṣe agbekalẹ siseto ẹrọ to lopin akoko file ( _time_limited.sof) ti o pari ni opin akoko.

olusin 2. Intel FPGA IP Igbelewọn Ipo Sisanintel-BCH-IP-mojuto-ọpọtọ-2

Akiyesi:

Tọkasi itọsọna olumulo IP mojuto kọọkan fun awọn igbesẹ paramita ati awọn alaye imuse.
Awọn iwe-aṣẹ Intel awọn ohun kohun IP lori ijoko-kọọkan, ipilẹ ayeraye. Ọya iwe-aṣẹ pẹlu itọju ọdun akọkọ ati atilẹyin. O gbọdọ tunse adehun itọju lati gba awọn imudojuiwọn, awọn atunṣe kokoro, ati atilẹyin imọ-ẹrọ ju ọdun akọkọ lọ. O gbọdọ ra iwe-aṣẹ iṣelọpọ ni kikun fun awọn ohun kohun Intel FPGA IP ti o nilo iwe-aṣẹ iṣelọpọ, ṣaaju ṣiṣe siseto files pe o le lo fun akoko ailopin. Lakoko Ipo Igbelewọn IP FPGA IP, Alakojọ nikan n ṣe agbekalẹ siseto ẹrọ to lopin akoko file ( _time_limited.sof) ti o pari ni opin akoko. Lati gba awọn bọtini iwe-aṣẹ iṣelọpọ rẹ, ṣabẹwo si Ile-iṣẹ Iwe-aṣẹ Iṣẹ-ara-ẹni tabi kan si aṣoju Intel FPGA agbegbe rẹ.
Awọn Adehun Iwe-aṣẹ sọfitiwia Intel FPGA n ṣakoso fifi sori ẹrọ ati lilo awọn ohun kohun IP ti o ni iwe-aṣẹ, sọfitiwia apẹrẹ Intel Quartus Prime, ati gbogbo awọn ohun kohun IP ti ko ni iwe-aṣẹ.

Alaye ti o jọmọ
  • Intel kuotisi NOMBA asẹ Aye
  • Intel FPGA Software fifi sori ati asẹ

BCH IP Core Intel FPGA IP Igbelewọn Ipo Timeout Ihuwasi

Gbogbo awọn ohun kohun IP ninu ẹrọ kan jade ni igbakanna nigbati akoko igbelewọn ihamọ julọ ti de. Ti apẹrẹ kan ba ni diẹ ẹ sii ju ọkan IP mojuto, ihuwasi akoko-jade ti awọn ohun kohun IP miiran le boju-boju ihuwasi akoko-jade ti ipilẹ IP kan pato. Fun awọn ohun kohun IP, akoko ti a ko fi silẹ jẹ wakati 1; iye akoko ti a so pọ jẹ ailopin. Apẹrẹ rẹ da iṣẹ duro lẹhin akoko igbelewọn ohun elo dopin. Sọfitiwia Prime Quartus nlo Ipo Igbelewọn Intel FPGA IP Files (.ocp) ninu itọsọna iṣẹ akanṣe rẹ lati ṣe idanimọ lilo rẹ ti eto igbelewọn Ipo Igbelewọn Intel FPGA IP. Lẹhin ti o mu ẹya naa ṣiṣẹ, maṣe paarẹ awọn wọnyi files.Nigba ti akoko igbelewọn dopin, awọn data o wu ibudo data_out lọ kekere
Alaye ti o jọmọ
AN 320: OpenCore Plus Igbelewọn ti Megafunctions

Katalogi ati Paramita Olootu

Katalogi IP ṣe afihan awọn ohun kohun IP ti o wa fun iṣẹ akanṣe rẹ. Lo awọn ẹya wọnyi ti Katalogi IP lati wa ati ṣe akanṣe ipilẹ IP kan:

  • Àlẹmọ IP Catalog lati Fi IP han fun ẹbi ẹrọ ti nṣiṣe lọwọ tabi Fihan IP fun gbogbo awọn idile ẹrọ. Ti o ko ba ni iṣẹ akanṣe ṣiṣi, yan Ẹbi Ẹrọ ni Katalogi IP.
  • Tẹ ninu aaye wiwa lati wa eyikeyi kikun tabi apa kan orukọ ipilẹ IP ni Katalogi IP.
  • Tẹ-ọtun orukọ ipilẹ IP kan ninu Katalogi IP lati ṣafihan awọn alaye nipa awọn ẹrọ atilẹyin, lati ṣii folda fifi sori mojuto IP, ati fun awọn ọna asopọ si iwe IP.
  • Tẹ Wa fun Partner IP to access partner IP information on the web.
  • Olootu paramita naa ta ọ lati pato orukọ iyatọ IP kan, awọn ebute oko oju omi iyan, ati iṣelọpọ file iran awọn aṣayan. Olootu paramita ṣe ipilẹṣẹ Intel Quartus Prime IP ipele-oke file (.ip) fun iyatọ IP ni awọn iṣẹ akanṣe Intel Quartus Prime Pro Edition.
  • Olootu paramita ṣe ipilẹṣẹ Quartus IP ipele-oke kan file (.qip) fun ẹya IP iyatọ ninu Intel Quartus Prime Standard Edition ise agbese. Awọn wọnyi files soju fun awọn IP iyatọ ninu ise agbese ati itaja parameterization alaye.

Nọmba 3. Olootu IP Parameter (Intel Quartus Prime Pro Edition)intel-BCH-IP-mojuto-ọpọtọ-3

Nọmba 4. Olootu IP Parameter (Intel Quartus Prime Standard Edition)intel-BCH-IP-mojuto-ọpọtọ-4

Ṣiṣẹda IP Cores (Intel Quartus Prime Pro Edition)

Ni kiakia tunto Intel FPGA IP awọn ohun kohun ni Intel Quartus Prime olootu paramita. Tẹ eyikeyi paati lẹẹmeji ninu Katalogi IP lati ṣe ifilọlẹ olootu paramita naa. Olootu paramita n gba ọ laaye lati ṣalaye iyatọ aṣa ti ipilẹ IP. Olootu paramita n ṣe agbekalẹ isọdọkan iyatọ IP ati kikopa iyan files ati

ṣe afikun
awọn .ip file nsoju iyatọ si iṣẹ akanṣe rẹ laifọwọyi.
Nọmba 5. Olootu IP Parameter (Intel Quartus Prime Pro Edition)intel-BCH-IP-mojuto-ọpọtọ-5

Tẹle awọn igbesẹ wọnyi lati wa, lẹsẹkẹsẹ, ati ṣe akanṣe ipilẹ IP kan ninu olootu paramita:

  1. Ṣẹda tabi ṣii Intel Quartus Prime ise agbese (.qpf) lati ni iyatọ IP ti o ni ese.
  2. Ninu Katalogi IP (Awọn irinṣẹ ➤ IP Catalog), wa ki o tẹ lẹẹmeji orukọ IP mojuto lati ṣe akanṣe. Lati wa paati kan pato, tẹ diẹ ninu tabi gbogbo orukọ paati ninu apoti wiwa IP Catalog. Ferese Iyipada IP Tuntun yoo han.
  3. Pato orukọ ipele-oke fun iyatọ IP aṣa rẹ. Ma ṣe pẹlu awọn alafo ni awọn orukọ iyatọ IP tabi awọn ọna. Olootu paramita n fipamọ awọn eto iyatọ IP ni a file ti a npè ni .ip. Tẹ O DARA. Olootu paramita yoo han.
  4. Ṣeto awọn iye paramita ni olootu paramita ati view aworan atọka Àkọsílẹ fun paati. Awọn ifiranṣẹ Parameterization taabu ni isalẹ ṣafihan eyikeyi awọn aṣiṣe ni awọn aye IP:
  • Ni yiyan, yan awọn iye paramita tito tẹlẹ ti o ba pese fun ipilẹ IP rẹ. Awọn tito tẹlẹ pato awọn iye paramita akọkọ fun awọn ohun elo kan pato.
  • Pato awọn paramita ti n ṣalaye iṣẹ ṣiṣe ipilẹ IP, awọn atunto ibudo, ati awọn ẹya ẹrọ kan pato.
  • Pato awọn aṣayan fun sisẹ mojuto IP files ni awọn irinṣẹ EDA miiran.
  • Akiyesi: Tọkasi itọsọna olumulo mojuto IP rẹ fun alaye nipa awọn paramita mojuto IP kan pato.
  1. Tẹ Ṣẹda HDL. Apoti ajọṣọ Generation yoo han.
  2. Pato iṣẹjade file iran awọn aṣayan, ati ki o si tẹ Ina. Awọn kolaginni ati kikopa files ina ni ibamu si rẹ ni pato.
  3. Lati se ina kan kikopa testbench, tẹ ina ➤ Ina Testbench System. Pato testbench iran awọn aṣayan, ati ki o si tẹ Ina.
  4. Lati ṣe agbejade awoṣe imudani HDL kan ti o le daakọ ati lẹẹmọ sinu olootu ọrọ rẹ, tẹ Ina ➤ Fihan Awoṣe Instantiation.
  5. Tẹ Pari. Tẹ Bẹẹni ti o ba ṣetan lati ṣafikun files nsoju IP iyatọ si rẹ ise agbese.
  6. Lẹhin ti ipilẹṣẹ ati imudara iyatọ IP rẹ, ṣe awọn iṣẹ iyansilẹ pin ti o yẹ lati sopọ awọn ebute oko oju omi.

Akiyesi: Diẹ ninu awọn ohun kohun IP ṣe agbekalẹ awọn imuse HDL oriṣiriṣi ni ibamu si awọn ipilẹ ipilẹ IP. RTL ti o wa labẹ awọn ohun kohun IP wọnyi ni koodu hash alailẹgbẹ kan ti o ṣe idiwọ ikọlu orukọ module laarin awọn iyatọ oriṣiriṣi ti ipilẹ IP. Koodu alailẹgbẹ yii wa ni ibamu, fun awọn eto IP kanna ati ẹya sọfitiwia lakoko iran IP. Koodu alailẹgbẹ yii le yipada ti o ba ṣatunkọ awọn aye ipilẹ IP mojuto tabi igbesoke ẹya ipilẹ IP. Lati yago fun igbẹkẹle lori awọn koodu alailẹgbẹ wọnyi ni agbegbe kikopa rẹ, tọka si Ṣiṣẹda Afọwọkọ Iṣeto Apejọ kan.

Ijade Ipilẹ Core IP (Intel Quartus Prime Pro Edition)

Sọfitiwia Intel Quartus Prime ṣe ipilẹṣẹ iṣelọpọ atẹle file eto fun awọn ohun kohun IP kọọkan ti kii ṣe apakan ti eto Onise Platform.

Nọmba 6. Olukuluku IP Core Ijade Ijade (Intel Quartus Prime Pro Edition)intel-BCH-IP-mojuto-ọpọtọ-6

  • Ti o ba ni atilẹyin ati ṣiṣẹ fun iyatọ ipilẹ IP rẹ.

Table 6. o wu Files ti Intel FPGA IP generation

File Oruko Apejuwe
<rẹ_ip> .ip Oke-ipele IP iyatọ file ti o ni awọn parameterization ti ohun IP mojuto ninu rẹ ise agbese. Ti iyatọ IP ba jẹ apakan ti eto Onise Platform, olootu paramita tun ṣe ipilẹṣẹ .qsys kan file.
<rẹ_ip> .cmp Ìkéde paati VHDL (.cmp) file jẹ ọrọ kan file ti o ni jeneriki agbegbe ati awọn asọye ibudo ti o lo ninu apẹrẹ VHDL files.
<rẹ_ip>_generation.rpt IP tabi Platform Apẹrẹ iran log file. Ṣe afihan akopọ ti awọn ifiranṣẹ lakoko iran IP.
tesiwaju…
File Oruko Apejuwe
<rẹ_ip>.qgsimc (Awọn ọna ṣiṣe Onise Platform nikan) Iṣakojọpọ kikopa file ti o afiwe .qsys ati .ip files pẹlu awọn ti isiyi parameterization ti Platform onise eto ati IP mojuto. Ifiwewe yii pinnu boya Onise Platform le foju isọdọtun ti HDL.
<rẹ_ip>.qgsynth (Awọn ọna ṣiṣe Onise Platform nikan) Iṣakojọpọ akopọ file ti o afiwe .qsys ati .ip files pẹlu awọn ti isiyi parameterization ti Platform onise eto ati IP mojuto. Ifiwewe yii pinnu boya Onise Platform le foju isọdọtun ti HDL.
<rẹ_ip> .qip Ni gbogbo alaye ni lati ṣepọ ati ṣajọ paati IP naa.
<rẹ_ip> .csv Ni alaye ninu nipa ipo igbesoke ti paati IP.
.bsf Aṣoju aami ti iyatọ IP fun lilo ninu aworan atọka Dina Files (.bdf).
<rẹ_ip>.spd Iṣawọle file pe ip-make-simscript nilo lati ṣe awọn iwe afọwọkọ kikopa. Awọn .spd file ni akojọ kan ti files o ṣe ipilẹṣẹ fun kikopa, pẹlu alaye nipa awọn iranti ti o bẹrẹ.
<rẹ_ip>.ppf The Pin aseto File (.ppf) tọju ibudo ati awọn iṣẹ iyansilẹ ipade fun awọn paati IP ti o ṣẹda fun lilo pẹlu Alakoso Pin.
<rẹ_ip> _bb.v Lo Verilog BlackBox (_bb. v) file bi ohun ṣofo module ìkéde fun lilo bi dudu apoti.
<rẹ_ip> _inst.v tabi _inst.vhd HDL fun apẹẹrẹample instantiation awoṣe. Daakọ ati lẹẹmọ awọn akoonu inu eyi file sinu HDL rẹ file lati instantiate awọn IP iyatọ.
<rẹ_ip>. regmap Ti IP ba ni alaye iforukọsilẹ ninu, sọfitiwia Intel Quartus Prime ṣe ipilẹṣẹ .regmap naa file. The .regmap file ṣe apejuwe alaye maapu iforukọsilẹ ti oluwa ati awọn atọkun ẹrú. Eyi file awọn afikun

awọn .sopcinfo file nipa fifun alaye iforukọsilẹ alaye diẹ sii nipa eto naa. Eyi file kí àpapọ àpapọ views ati awọn iṣiro asefara olumulo ni System Console.
<rẹ_ip> .svd Gba awọn irinṣẹ yokokoro Eto HPS laaye lati view awọn maapu iforukọsilẹ ti awọn agbeegbe ti o sopọ si HPS laarin eto Onise Platform.

Lakoko iṣelọpọ, sọfitiwia Intel Quartus Prime tọjú .svd files fun wiwo ẹrú ti o han si awọn oluwa System Console ni .sof file ni igba yokokoro. Console eto naa ka apakan yii, eyiti Apẹrẹ Platform n beere fun alaye maapu iforukọsilẹ. Fun awọn ẹrú eto, Oluṣeto Platform wọle si awọn iforukọsilẹ nipasẹ orukọ.
<rẹ_ip>.vrẹ_ip> .vhd HDL files ti o instantiate kọọkan submodule tabi ọmọ IP mojuto fun kolaginni tabi kikopa.
olutojueni/ Ni msim_setup.TCL iwe afọwọkọ lati ṣeto ati ṣiṣẹ kikopa ModelSim kan.
aldec/ Ni Riviera * -PRO iwe afọwọkọ rivierapro_setup ninu. TCL lati ṣeto ati ṣiṣe kikopa kan.
/ synopsys/vcs

/ synopsys/vcsmx

 Ni iwe afọwọkọ ikarahun kan vcs_setup.sh lati ṣeto ati ṣiṣe iṣeṣiro VCS* kan.

Ni ninu iwe afọwọkọ ikarahun vcsmx_setup.sh ati synopsys_sim.setup file lati ṣeto ati ṣiṣẹ kikopa VCS MX* kan.
/ cadence Ni iwe afọwọkọ ikarahun kan ncsim_setup.sh ati iṣeto miiran files lati ṣeto ati ṣiṣe iṣeṣiro NCSIM kan.
/ submodules HDL ni ninu files fun IP mojuto submodule.
<IP submodule>/ Apẹrẹ Platform n ṣe ipilẹṣẹ / synth ati / awọn iwe-ilana-apakan SIM fun itọsọna submodule IP kọọkan ti Onise Platform ṣe ipilẹṣẹ.

Simulating Intel FPGA IP ohun kohun

Sọfitiwia Intel Quartus Prime ṣe atilẹyin kikopa IP mojuto RTL ni awọn simulators EDA kan pato. IP iran ṣẹda kikopa files, pẹlu awoṣe kikopa iṣẹ, eyikeyi testbench (tabi example design), ati ataja-kan pato awọn iwe afọwọkọ oso simulator fun kọọkan IP mojuto. Lo awoṣe kikopa iṣẹ-ṣiṣe ati eyikeyi testbench tabi example apẹrẹ fun kikopa. Ijade iran IP le tun pẹlu awọn iwe afọwọkọ lati ṣajọ ati ṣiṣe eyikeyi testbench. Awọn iwe afọwọkọ ṣe atokọ gbogbo awọn awoṣe tabi awọn ile-ikawe ti o nilo lati ṣe afarawe ipilẹ IP rẹ.
Sọfitiwia Intel Quartus Prime n pese isọpọ pẹlu ọpọlọpọ awọn simulators ati ṣe atilẹyin awọn ṣiṣan kikopa pupọ, pẹlu iwe afọwọkọ tirẹ ati awọn ṣiṣan kikopa aṣa. Eyikeyi sisan ti o yan, kikopa ipilẹ IP ni awọn igbesẹ wọnyi:

  1. Ṣe agbekalẹ awoṣe kikopa, testbench (tabi example design), ati simulator oso akosile files.
  2. Ṣeto agbegbe simulator rẹ ati eyikeyi awọn iwe afọwọkọ iṣeṣiro.
  3. Ṣajọ awọn ile-ikawe awoṣe kikopa.
  4. Ṣiṣe simulator rẹ.

DSP Akole fun Intel FPGAs Design Flow

DSP Akole fun Intel FPGAs ṣe kikuru sisẹ ifihan ifihan oni nọmba (DSP) awọn iyipo apẹrẹ nipa ṣiṣe iranlọwọ fun ọ lati ṣẹda aṣoju ohun elo ti apẹrẹ DSP kan ni agbegbe idagbasoke ore-algoridimu kan.
Eleyi IP mojuto atilẹyin DSP Akole fun Intel FPGAs. Lo Akole DSP fun ṣiṣan Intel FPGAs ti o ba fẹ ṣẹda Akole DSP fun awoṣe Intel FPGA ti o pẹlu iyatọ ipilẹ IP; lo IP Catalog ti o ba fẹ ṣẹda iyatọ ipilẹ IP ti o le ṣe afọwọṣe pẹlu ọwọ ni apẹrẹ rẹ.
Alaye ti o jọmọ
Lilo MegaCore ipin Awọn iṣẹ ni DSP Akole fun Intel FPGAs Handbook.

BCH IP mojuto iṣẹ Apejuwe

Koko-ọrọ yii ṣe apejuwe faaji mojuto IP, awọn atọkun, ati awọn ifihan agbara.
O le parameterize BCH IP mojuto bi kooduopo tabi decoder. Awọn kooduopo gba awọn apo-iwe data ati ṣe ipilẹṣẹ awọn aami ayẹwo; oluyipada ṣe iwari ati ṣatunṣe awọn aṣiṣe.

BCH IP mojuto kooduopo

BCH encoder ni o ni afiwe faaji pẹlu igbewọle ati igbejade ti d data die-die. Nigbati koodu koodu ba gba awọn aami data, o ṣe agbejade awọn aami ayẹwo fun koodu koodu kan ati firanṣẹ koodu titẹ sii pẹlu awọn aami ayẹwo si wiwo iṣelọpọ. Awọn kooduopo nlo ifẹhinti lori paati oke nigbati o ṣe awọn aami ayẹwo.
olusin 7. Encoder Time

intel-BCH-IP-mojuto-ọpọtọ-7

Ifihan agbara ti o ṣetan tọkasi pe koodu koodu le gba ṣiṣan ti nwọle. Lori eti oke clk, ti ​​ifihan koodu ti o ṣetan ba ga, firanṣẹ ṣiṣan data titẹ sii nipasẹ ibudo data_in ki o sọ fifuye ga lati tọka data titẹ sii to wulo. Ro pe ọrọ ifiranṣẹ ni kikun nilo awọn ifihan agbara aago X. Nigbati ilana titẹ sii ba de awọn akoko aago X-1, ifihan koodu ti ṣetan yoo lọ silẹ. Ni eti ti o nbọ clk ti o tẹle, koodu koodu gba igbewọle lati ibudo data_in, ati koodu koodu gba ọrọ ifiranṣẹ ni kikun. Ṣaaju ki ifihan agbara ti o ṣetan pada si giga lẹẹkansi, koodu koodu ko gba data titẹ sii titun. Nigbati ifihan valid_outt ba ti sọ pe o ga, koodu koodu ti o wu jade yoo wulo ni ibudo data_out. Ni akọkọ aago ọmọ ibi ti o wu data jẹ wulo, sop_out ti wa ni wi ga fun nikan kan ọmọ, afihan awọn ibere ti soso. Awọn IP mojuto ni o ni siwaju ati ki o pada titẹ, eyi ti o le sakoso pẹlu awọn setan ati ki o sink_ready ifihan agbara. Sọ awọn ifihan agbara sop_in ati eop_in ni deede ni akoko aago, ie akoko aago akọkọ ati ipari ti ọrọ titẹ sii.

Awọn Kokodi Kuru
BCH IP mojuto ṣe atilẹyin awọn ọrọ koodu kuru. Ọrọ koodu kuru ni awọn aami diẹ sii ju iye ti o pọju N lọ, eyiti o jẹ 2M –1, nibiti N jẹ nọmba lapapọ ti awọn aami fun koodu koodu ati M jẹ nọmba awọn die-die fun aami. Ọrọ koodu kuru jẹ mathematiki deede si koodu gigun ti o pọju pẹlu awọn aami data afikun ni ibẹrẹ koodu ti ṣeto si 0. Fun ex.ample, (220,136) jẹ koodu kukuru ti (255,171). Mejeji ti awọn wọnyi codewords lo awọn kanna nọmba ti ayẹwo aami, 11. Lati lo kuru codewords pẹlu awọn decoder, lo paramita olootu lati ṣeto awọn codeword ipari si awọn ti o tọ iye.

BCH IP mojuto Decoder

Nigbati oluyipada ba gba koodu koodu ti a fi sii, o nlo awọn aami ayẹwo lati ṣawari awọn aṣiṣe ati ṣatunṣe wọn. Koko koodu ti a gba wọle le yatọ si koodu atilẹba atilẹba nitori ariwo inu ikanni naa. Oluyipada ṣe awari awọn aṣiṣe nipa lilo ọpọlọpọ awọn iloyepo lati wa ipo aṣiṣe ati iye aṣiṣe. Nigbati oluyipada ba gba ipo aṣiṣe ati iye, oluyipada ṣe atunṣe awọn aṣiṣe ninu ọrọ koodu kan ati firanṣẹ koodu koodu si iṣẹjade. Ti e<=t, IP mojuto le ṣe atunṣe awọn aṣiṣe; ti o ba ti e> t, o ri unpredictable esi.
olusin 8. Decoder Timeintel-BCH-IP-mojuto-ọpọtọ-8

Ọrọ koodu bẹrẹ nigbati o ba sọ ifihan agbara fifuye ati ifihan sop_in. Oluyipada naa gba data ni data_in bi data to wulo. Ọrọ koodu dopin nigbati o ba fi ami ifihan eop_in mulẹ. Fun koodu koodu ikanni 1 kan, sọ sop_in ati awọn ifihan agbara eop_in fun iyipo aago kan. Nigbati decoder deassert awọn ifihan agbara setan, awọn decoder ko le ilana eyikeyi data siwaju sii titi ti o asserts awọn setan ifihan agbara lẹẹkansi. Ni abajade, iṣẹ naa jẹ aami kanna. Nigbati awọn decoder sọ ifitonileti valid_out ati ami ifihan sop_out, oluyipada naa pese data to wulo lori data_out. Decoder naa sọ ami ifihan sop_out ati ifihan eop_out lati tọka ibẹrẹ ati ipari ọrọ koodu kan. Decoder laifọwọyi ṣe iwari ati ṣatunṣe awọn aṣiṣe ni koodu koodu kan ati sọ ami ifihan nọmba_of_errors nigbati o ba pade koodu koodu ti kii ṣe atunṣe. Oluyipada naa n jade ni kikun koodu koodu pẹlu awọn aami ayẹwo, eyiti o yẹ ki o yọ kuro. Ifihan agbara ti o ṣetan tọkasi pe oluyipada le gba ṣiṣan ti nwọle. Lori eti oke clk, ti ​​ifihan koodu ti o ṣetan ba ga, firanṣẹ ṣiṣan data igbewọle nipasẹ data_in ki o sọ fifuye ga lati tọka data titẹ sii to wulo. Nigba ti valid_out ba ti sọ pe o ga, ọrọ ti a ti pinnu jade yoo wulo ni ibudo data_out. Nọmba_of_errors fihan nọmba awọn aṣiṣe ti ipilẹ IP ṣe iwari. Ni akọkọ aago ọmọ ibi ti o wu data jẹ wulo, sop_out ti wa ni wi ga fun nikan kan ọmọ, tọkasi awọn ibere ti o wu soso. Ipilẹ IP ni titẹ siwaju ati ẹhin, eyiti o ṣakoso pẹlu ifihan ti o ṣetan ati ami ifihan sink_ready. Sọ awọn ifihan agbara sop_in ati eop_in ni deede ni akoko aago, ie akoko aago akọkọ ati ipari ti ọrọ titẹ sii.

CH IP mojuto paramita

Table 7. paramita

Paramita Awọn iye ti ofin Aiyipada Iye Apejuwe
BCH module Encoder tabi Decoder kooduopo Pato kooduopo tabi oluyipada kan.
Nọmba awọn die-die fun aami (m) 3 si 14 (apoti tabi 6 si 14 (iyipada koodu) 14 Pato awọn nọmba ti die-die fun aami.
Gigun ọrọ koodu (n) parity_bits + 1: 2m-1 8,784 Pato ipari ọrọ koodu. Oluyipada gba aami tuntun ni gbogbo aago aago ti o ba jẹ 6.5R <N. Ti N>> 6.5R

+1, oluyipada ṣe afihan ihuwasi ilọsiwaju.
Agbara atunse aṣiṣe (t) Ibiti o yo lati m. Fun oluyipada, oluṣeto fi opin si ibiti o wa laarin 8 ati 127. 40 Pato awọn nọmba ti die-die lati wa ni atunse.
Awọn idinku Parity – 560 Ṣe afihan nọmba awọn iwọn ilawọn ni koodu koodu. Oluṣeto yo yi paramita lati t.
Gigun ifiranṣẹ (k) – 8,224 Ṣe afihan nọmba awọn ifiranṣẹ die-die ninu koodu koodu. Oluṣeto naa n gba paramita yii lati t ati n.
Onírúiyepúpọ̀ àtijọ́ – 17,475 Ṣe afihan iloyepo atijo. yo lati awọn wun ti m.
Ni afiwe data igbewọle iwọn Encoder: 1 si min(parity_bits, k-1). Oluyipada:

• d < pakà(n*3/14)

• d < pakà(n/ pakà[2*log2(2*t)])

 20 Nọmba awọn die-die lati tẹ sii gbogbo aago aago.

BCH IP mojuto atọkun ati awọn ifihan agbara

Table 8. Aago ati Tun awọn ifihan agbara

Oruko Avalon-ST Iru Itọsọna Apejuwe
CLK CLK Iṣawọle Aago eto akọkọ. Gbogbo IP mojuto ṣiṣẹ lori oke ti CLK.
tunto atunto_n Iṣawọle Ifihan agbara kekere ti nṣiṣe lọwọ ti o tun gbogbo eto pada nigbati o ba fi idi rẹ mulẹ. O le so ifihan agbara yi ni asynchronously.

Sibẹsibẹ, o gbọdọ jẹun ni mimuuṣiṣẹpọ si ifihan agbara clk_clk. Nigbati IP mojuto ba pada lati atunto, rii daju pe data ti o gba jẹ apo-iwe pipe.

Table 9. Avalon-ST Input ati o wu Interface awọn ifihan agbara

Oruko Avalon-ST Iru Itọsọna Apejuwe
setan setan Abajade Gbigbe data setan ifihan agbara lati fihan pe awọn rii ti šetan lati gba data. Awọn ifọwọ ni wiwo iwakọ awọn setan ifihan agbara lati šakoso awọn sisan ti data kọja awọn wiwo. Awọn ifọwọ ni wiwo ya awọn data ni wiwo awọn ifihan agbara lori lọwọlọwọ clk nyara eti.
data_in[] data Iṣawọle Iṣagbewọle data fun koodu koodu kọọkan, aami nipasẹ aami. Wulo nikan nigbati o ba fi ami ifihan in_valid mulẹ.
data_jade data Abajade Ni idajade ti a yipada nigbati IP mojuto n ṣe afihan ifihan out_valid. Awọn aami atunṣe wa ni ọna kanna ti wọn ti wa ni titẹ sii.
eop_in eop Iṣawọle Opin ti soso (codeword) ifihan agbara.
eop_jade eop Abajade Opin ti soso (codeword) ifihan agbara. Yi ifihan agbara tọkasi awọn soso aala lori data_in[] akero. Nigbati awọn IP mojuto iwakọ yi ifihan agbara ga, o tọkasi wipe opin ti soso jẹ bayi lori data_in [] akero. Ipilẹ IP ṣe afihan ifihan agbara yii lori gbigbe kẹhin ti gbogbo soso.
ninu_asise aṣiṣe Iṣawọle Aṣiṣe ifihan agbara. Pato boya aami data titẹ sii jẹ aṣiṣe ati boya oluyipada le ṣe akiyesi rẹ bi piparẹ. Erasures-atilẹyin decoders nikan.
fifuye wulo Iṣawọle Data to wulo ifihan agbara lati fihan awọn Wiwulo ti awọn data awọn ifihan agbara. Nigbati o ba so ifihan in_valid, awọn ifihan agbara wiwo data Avalon-ST wulo. Nigba ti o ba deassert awọn in_valid ifihan agbara, Avalon-ST data ni wiwo awọn ifihan agbara ti wa ni invalid ati ki o gbọdọ wa ni aibikita. O le so ifihan in_valid naa han nigbakugba ti data ba wa. Sibẹsibẹ, awọn rii nikan ya awọn data lati awọn orisun nigbati awọn IP mojuto asserts in_ready ifihan agbara.
nọmba_of_err ors aṣiṣe Abajade Tọkasi nọmba awọn aṣiṣe (oluyipada nikan). Wulo nigbati IP mojuto n sọ eop_out .
sop_in ọṣẹ Iṣawọle Bẹrẹ ti soso (codeword) ifihan agbara.
sop_jade ọṣẹ Abajade Bẹrẹ ti soso (codeword) ifihan agbara. Yi ifihan agbara tọkasi awọn codeword aala lori data_in[] akero. Nigbati IP mojuto ba n ṣe ifihan agbara yii ga, o tọka si pe ibẹrẹ ti soso wa lori ọkọ akero data_in[]. Ipilẹ IP ṣe afihan ifihan agbara yii lori gbigbe akọkọ ti gbogbo ọrọ koodu.
rì_ṣetan setan Iṣawọle Gbigbe data setan ifihan agbara lati fihan pe awọn ibosile module ti šetan lati gba data. Awọn orisun pese titun data (ti o ba ti wa) nigba ti o ba sọ awọn sink_ready ifihan agbara ati ki o duro pese titun data nigba ti o ba deassert awọn sink_ready ifihan agbara. Ti orisun ko ba le pese data tuntun, o jẹ deasserts valid_out fun ọkan tabi diẹ ẹ sii awọn akoko aago titi ti o ti pese sile lati wakọ awọn ifihan agbara wiwo data to wulo.
wulo_jade wulo Abajade Data wulo ifihan agbara. Ipilẹ IP ṣe afihan ifihan agbara valid_out giga, nigbakugba ti abajade to wulo ba wa lori data_out; IP mojuto deasserts awọn ifihan agbara nigba ti ko si wulo o wu lori data_out.

Fun awọn ohun kohun IP ti ipilẹṣẹ laarin Qsys, gbogbo awọn ifihan agbara wa ni wiwo Avalon-ST kan. Fun awọn koodu koodu:

  • Iṣawọle: ni[0 si iwọn data ti data_in]
  • Abajade: jade[0 si iwọn data ti data_out].

Fun awọn oluyipada:

  • Iṣagbewọle: sinu[0 si iwọn data ti data_in]
  • Ijade: jade [0 si iwọn data+nọmba_aṣiṣe | data_jade]

Avalon-ST atọkun ni DSP IP ohun kohun

Awọn atọkun Avalon-ST n ṣalaye boṣewa, rọ, ati ilana modular fun awọn gbigbe data lati wiwo orisun si wiwo ifọwọ kan.
Ni wiwo input jẹ ẹya Avalon-ST ifọwọ ati awọn ti o wu ni wiwo jẹ ẹya Avalon-ST orisun. Ni wiwo Avalon-ST ṣe atilẹyin awọn gbigbe apo-iwe pẹlu awọn apo-iwe ti o wa laarin awọn ikanni pupọ.
Awọn ifihan agbara wiwo Avalon-ST le ṣe apejuwe awọn atọkun ṣiṣanwọle ibile ti n ṣe atilẹyin ṣiṣan kan ti data laisi imọ ti awọn ikanni tabi awọn aala apo. Iru awọn atọkun ni igbagbogbo ni data ninu, ṣetan, ati awọn ifihan agbara to wulo. Awọn atọkun Avalon-ST tun le ṣe atilẹyin awọn ilana ti o nipọn diẹ sii fun ti nwaye ati awọn gbigbe soso pẹlu awọn apo-iwe ti o wa laarin awọn ikanni lọpọlọpọ. Ni wiwo Avalon-ST inherently muuṣiṣẹpọ awọn apẹrẹ multichannel, eyiti o fun ọ laaye lati ṣaṣeyọri daradara, awọn imuse akoko-pupọ laisi nini lati ṣe imuṣiṣẹ ọgbọn iṣakoso eka.
Awọn atọkun Avalon-ST ṣe atilẹyin ifẹhinti ẹhin, eyiti o jẹ ilana iṣakoso ṣiṣan nibiti ifọwọ kan le ṣe ifihan si orisun lati da fifiranṣẹ data duro. Awọn ifọwọ ojo melo nlo backpressure lati da awọn sisan ti data nigbati awọn oniwe-FIFO buffers ti kun tabi nigbati o ni o ni awọn go slo lori awọn oniwe-jade.
Alaye ti o jọmọ
Avalon Interface pato

Iwe Itan Atunyẹwo

BCH IP mojuto User Itọsọna àtúnyẹwò itan.

Ọjọ Ẹya Awọn iyipada
2017.11.06 17.1 • Afikun atilẹyin fun Intel Cyclone 10 awọn ẹrọ

• Awọn orukọ ifihan agbara ti a ṣe atunṣe ni kooduopo ati awọn apejuwe oluyipada.
2017.02.14 16.1 ID ọja kuro ati ID ataja.

• Atunse Agbara atunse aṣiṣe (t) ti o pọju jẹ 127
2015.10.01 15.1 ID ọja ti a ṣafikun ati koodu aṣẹ.
2015.05.01 15.0 Itusilẹ akọkọ

Intel Corporation. Gbogbo awọn ẹtọ wa ni ipamọ. Intel, aami Intel, ati awọn aami Intel miiran jẹ aami-išowo ti Intel Corporation tabi awọn oniranlọwọ rẹ. Intel ṣe atilẹyin iṣẹ ṣiṣe ti FPGA rẹ ati awọn ọja semikondokito si awọn pato lọwọlọwọ ni ibamu pẹlu atilẹyin ọja boṣewa Intel, ṣugbọn ni ẹtọ lati ṣe awọn ayipada si eyikeyi awọn ọja ati iṣẹ nigbakugba laisi akiyesi. Intel ko gba ojuse tabi layabiliti ti o dide lati inu ohun elo tabi lilo eyikeyi alaye, ọja, tabi iṣẹ ti a ṣalaye ninu rẹ ayafi bi a ti gba ni kikun si kikọ nipasẹ Intel. A gba awọn alabara Intel nimọran lati gba ẹya tuntun ti awọn pato ẹrọ ṣaaju gbigbekele eyikeyi alaye ti a tẹjade ati ṣaaju gbigbe awọn aṣẹ fun awọn ọja tabi awọn iṣẹ.

  • Awọn orukọ miiran ati awọn ami iyasọtọ le jẹ ẹtọ bi ohun-ini ti awọn miiran.
A. BCH IP mojuto iwe Archive

Ti tabili naa ko ba ṣe atokọ ẹya IP mojuto, itọsọna olumulo fun ẹya IP mojuto ti tẹlẹ kan.

IP Core Version Itọsọna olumulo
16.1 BCH IP mojuto olumulo Itọsọna
15.1 BCH IP mojuto olumulo Itọsọna

Awọn iwe aṣẹ / Awọn orisun

Intel BCH IP mojuto [pdf] Itọsọna olumulo
BCH IP mojuto, BCH IP, mojuto

Awọn itọkasi

jẹmọ Posts

Fi ọrọìwòye

Adirẹsi imeeli rẹ kii yoo ṣe atẹjade. Awọn aaye ti a beere ti wa ni samisi *