Програмне забезпечення середовища моделювання функціонального блоку
Посібник користувача
Про цей документ
У цьому документі описано, як моделювати якample Accelerator Functional Unit (AFU) за допомогою Intel
Середовище середовища моделювання функціонального блоку прискорювача (AFU). Зверніться до Посібника користувача середовища моделювання (ASE) функціонального блоку Intel Accelerator (AFU), щоб отримати детальну інформацію про можливості та внутрішню архітектуру ASE.
Середовище моделювання (ASE) функціонального блоку прискорювача Intel (AFU) — це середовище спільного моделювання апаратного та програмного забезпечення для будь-якої плати Intel FPGA Programmable® Acceleration Card (Intel FPGA PAC). Це програмне середовище спільного моделювання наразі підтримує наступні Intel FPGA PAC: 10 GX FPGA
- Intel FPGA Programmable Acceleration Card D5005
- Програмована карта прискорення Intel з Intel Arria®
ASE надає транзакційну модель для протоколу Core Cache Interface (CCI-P) і модель пам’яті для локальної пам’яті, підключеної до FPGA.
ASE також перевіряє відповідність функціонального блоку прискорювача (AFU) таким протоколам і API: - Специфікація протоколу CCI-P
- Авалон
Специфікація інтерфейсу відображення пам'яті (Avalon-MM). - Відкритий програмований механізм прискорення (OPAE)®
Таблиця 1. Глосарій стека прискорення для процесора Intel Xeon® із FPGA
| термін | Абревіатура | опис |
| Intel Acceleration Stack для процесора Intel Xeon® із FPGA | Стек прискорення | Набір програмного забезпечення, вбудованого програмного забезпечення та інструментів, які забезпечують оптимізоване з’єднання між FPGA Intel і процесором Intel Xeon. |
| Intel FPGA Programmable Acceleration Card (Intel FPGA PAC) | Intel FPGA PAC | Карта прискорювача PCIe* FPGA. Містить менеджер інтерфейсу FPGA (FIM), який з’єднується з процесором Intel Xeon через шину PCIe. |
| Масштабована платформа Intel Xeon із вбудованою FPGA | Інтегрована платформа FPGA | Платформа Intel Xeon плюс FPGA з Intel Xeon і FPGA в одному корпусі та спільний доступ до узгодженого кешу пам’яті через Ultra Path Interconnect (UPI). |
Пов'язана інформація
Посібник користувача функціонального блоку Intel Accelerator (AFU) Simulation Environment (ASE).
Корпорація Intel. Всі права захищені. Intel, логотип Intel та інші знаки Intel є товарними знаками корпорації Intel або її дочірніх компаній. Intel гарантує роботу своїх FPGA та напівпровідникових продуктів відповідно до поточних специфікацій відповідно до стандартної гарантії Intel, але залишає за собою право вносити зміни в будь-які продукти та послуги в будь-який час без попередження. Корпорація Intel не бере на себе жодної відповідальності чи зобов’язань, що виникають у зв’язку із застосуванням або використанням будь-якої інформації, продукту чи послуги, описаних у цьому документі, за винятком випадків, чітко наданих корпорацією Intel у письмовій формі. Клієнтам Intel рекомендується отримати останню версію специфікацій пристрою, перш ніж покладатися на будь-яку опубліковану інформацію та перед тим, як розміщувати замовлення на продукти чи послуги.
*Інші назви та бренди можуть бути власністю інших осіб.
ISO 9001: 2015 Зареєстровано
Системні вимоги
Нижче наведено системні вимоги до середовища моделювання ASE (Functional Unit Intel Accelerator Functional Unit, AFU):
- 64-розрядна операційна система Linux. Цей випуск перевірив такі операційні системи:
— Для Intel FPGA PAC D5005: - RHEL 7.6 з ядром 3.10.0-957
— Для Intel PAC з Intel Arria 10 GX FPGA: - RHEL 7.6 з ядром 3.10.0-957
- Ubuntu 18.04 з ядром 4.15
- Один з наступних симуляторів:
— 64-bit Synopsys* VCS-MX-2016.06-SP2-1 Симулятор RTL
— 64-bit Mentor Graphics* Modelsim SE Simulator (версія 10.5c)
— 64-bit Mentor Graphics QuestaSim Simulator (версія 10.5c) - Компілятор C: GCC 4.7.0 або вище
- CMake: версія 2.8.12 або вище
- Бібліотека GNU C: версія 2.17 або вище
- Python: версія 2.7
- Програмне забезпечення Intel Quartus® Prime Pro Edition версії 19.2 (1)
Налаштування середовища
Ви повинні налаштувати середовище моделювання та інсталювати програмне забезпечення OPAE перед запуском ASE.
- Установіть наступні змінні середовища для програмного забезпечення моделювання:
• Для VCS:
$ експорт VCS_HOME=
$export PATH=$VCS_HOME/bin:$PATH
Структура каталогу встановлення VCS така:
Переконайтеся, що ваша система має дійсну ліцензію VCS.
• Для Modelsim SE/QuestaSim:
$ експорт MTI_HOME=
$ export PATH=$MTI_HOME/linux_x86_64/:$MTI_HOME/bin/:$PATH
Структура каталогу встановлення Modelsim/Questa така:
Переконайтеся, що ваша система має дійсну ліцензію Modelsim SE/QuestaSim.
• Для Intel Quartus Prime Pro Edition:
$ експорт QUARTUS_HOME=
Структура каталогу встановлення Intel Quartus Prime така:
Додайте змінну середовища, щоб перевірити ліцензію Modelsim:
$ експорт MGLS_LICENSE_FILE= - Експорт:
$ експорт LM_LICENSE_FILE= - Розпакуйте архів часу виконання file, а також інсталювати бібліотеки OPAE, двійкові файли, включаючи files та бібліотеки ASE, як описано в розділі: Встановлення пакета програмного забезпечення OPAE у відповідному Короткому посібнику користувача Intel Acceleration Stack для вашого Intel FPGA PAC.
Ваше середовище має бути правильно налаштовано, щоб налаштувати та створити AFU. Зокрема, ви повинні правильно інсталювати OPAE Software Development Kit (SDK). Сценарії OPAE SDK мають бути на PATH і включати files і бібліотеки, які повинні бути доступні для компілятора C. Крім того, ви повинні переконатися, що встановлено змінну середовища OPAE_PLATFORM_ROOT. Додаткову інформацію див. у розділі «Встановлення пакета програмного забезпечення OPAE».
Щоб переконатися, що OPAE SDK і ASE правильно встановлено в оболонці, переконайтеся, що ваш PATH містить afu_sim_setup. afu_sim_setup має бути в каталозі /usr/bin або в якщо ви створили OPAE з початкового коду files.
Пов'язана інформація
- Посібник користувача функціонального блоку Intel Accelerator (AFU) Simulation Environment (ASE).
- Встановлення пакета програмного забезпечення OPAE
Для Intel PAC з Intel Arria 10 GX FPGA. - Встановлення пакета програмного забезпечення OPAE для Intel FPGA PAC D5005.
Симуляція hello_afu в режимі клієнт-сервер
hello_afu ексample — це простий шаблон AFU, який демонструє основний інтерфейс CCI-P. RTL задовольняє мінімальні вимоги до AFU, реагуючи на зчитування вводу-виводу, відображеного в пам’яті, повертаючи заголовок функції пристрою та UUID AFU.
Рисунок 1. Дерево каталогів hello_afu
Примітка:
Цей документ використовуєample> посилатися на напрampкаталог дизайну файлів, наприклад hello_afu на малюнку вище.
Програмне забезпечення демонструє мінімальні вимоги для приєднання до FPGA за допомогою OPAE. RTL демонструє мінімальні вимоги для задоволення драйвера OPAE та hello_afu exampпрограмне забезпечення.
filelist.txt визначає files для RTL моделювання та синтезу.
Щоб успішно налаштувати та створити AFU sampфайли, ваше середовище має бути налаштовано правильно, як описано в розділі Налаштування середовища.
Пов'язана інформація
- Посібник користувача функціонального блоку Intel Accelerator (AFU) Simulation Environment (ASE).
- Налаштування середовища на сторінці 5
Розробка AFU з OPAE SDK
У посібнику розробника Accelerator Functional Unit (AFU).
4.1. Симуляція в режимі клієнт-сервер
Наступний прикладample flow представляє базові сценарії ASE. Ви можете імітувати всі exampфайли з ASE, крім eth_e2e_e10 і eth_e2e_e40.
Симуляція потребує двох програмних процесів: один процес для симуляції RTL, а другий – для запуску підключеного програмного забезпечення. Щоб побудувати середовище моделювання RTL, запустіть наступне в $OPAE_PLATFORM_ROOT/hw/samples/hello_afu:
$ afu_sim_setup – джерело hw/rtl/filelist.txt build_sim
Ця команда створює середовище ASE в підкаталозі build_sim.
Щоб створити та запустити симулятор:
$ cd build_sim
$ зробити
$ зробити сим
Симулятор друкує повідомлення про готовність до симуляції. Він також друкує повідомлення із проханням встановити змінну середовища ASE_WORKDIR.
Відкрийте іншу оболонку для програмного моделювання. Необхідно встановити змінну середовища OPAE_PLATFORM_ROOT.
Щоб створити та запустити програмне забезпечення в новій оболонці:
$ cd $OPAE_PLATFORM_ROOT
$ експорт ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/hello_afu/build_sim/work
$ cd $OPAE_PLATFORM_ROOT/hw/samples/hello_afu/sw
$ зробити чистим
$ make USE_ASE=1
$ ./hello_afu
Примітка:
Конкретний шлях для ASE_WORKDIR може відрізнятися. Використовуйте шлях, наданий підказкою симулятора.
Програмне забезпечення та симулятор запускаються, реєструють транзакції та виходять.
4.1.1. Журнал симуляції Files
У робочому каталозі моделювання зберігаються сигнали, транзакції CCI-P і журнал моделювання files.
Виконайте наступні дії, щоб view база даних сигналів:
- Перейдіть до каталогу, у якому ви виконали команду make sim.
- тип:
$ зробити хвилю
Команда make wave викликає хвилю viewер.
4.1.2. Декларації дизайну
Наступне file і каталоги визначають симуляцію AFU:
- $OPAE_PLATFORM_ROOT/hw/samples/ample>/hw/rtl/filelist.txt визначає джерела RTL.
- <AFU example> є колишнімampфайлу, як показано на малюнку дерева каталогів hello_afu.
- filelist.txt перераховує SystemVerilog, VHDL і нотацію об’єктів JavaScript AFU (.json) file.
- AFU .json описує інтерфейси, необхідні AFU. Він також містить UUID для ідентифікації AFU після завантаження в FPGA.
- hw/rtl/hello_afu.json визначає ccip_std_afu як інтерфейс верхнього рівня, встановлюючи для afu-top-interface значення ccip_std_afu. ccip_std_afu — це базовий інтерфейс CCI-P, включаючи тактовий сигнал, скидання та структури CCI-P TX і RX. Більш просунутий напрamples визначають інші параметри інтерфейсу.
- .json file оголошує AFU UUID. Сценарій OPAE генерує UUID. RTL завантажує UUID з afu_json_info.vh.
- sw/Makefile генерує afu_json_info.h. Програмне забезпечення завантажує UUID з afu_json_info.h.
4.1.3. Усунення несправностей симуляції клієнт-сервер
Якщо команда afu_sim_setup не виконується, підтвердьте, що:
- afu_sim_setup знаходиться на вашому ШЛЯХУ. afu_sim_setup має бути в /usr/bin або в якщо ви створили OPAE з початкового коду files.
- У вас встановлено Python версії 2.7 або новішої.
Якщо ви не можете створити та запустити симулятор, ймовірно, ви неправильно встановили інструмент моделювання RTL.
Коли ви намагаєтеся створити та запустити програмне забезпечення, якщо ви бачите повідомлення «Помилка перерахування AFC», це означає, що ви пропустили параметр USE_ASE=1 у командному рядку make. Програмне забезпечення шукає фізичний пристрій FPGA. Щоб відновити, повторіть кроки з команди make clean.
вих. ЗСУampлес
Таблиця 2.
вих. ЗСУampлес
Кожен ЗСУ вихampмістить докладний файл README file, що містить опис роботи та примітки щодо моделювання конструкції. Для повного розуміння процесу моделювання дивview README file в кожному ЗСУ вихample.
| ЗСУ | опис | |
| привіт_мем_афу | hello_mem_afu демонструє AFU, який створює простий кінцевий автомат для доступу до пам’яті. Кінцевий автомат здатний використовувати декілька шаблонів доступу до локальної пам’яті, безпосередньо підключеної до контактів FPGA, таких як DDR4 DIMM. Ця пам'ять відрізняється від пам'яті хоста, доступ до якої здійснюється через CCI-P. Хост керує кінцевим автоматом контролера hello_mem_afu, використовуючи запити вводу-виводу з відображенням пам’яті (MMIO) для керування та регістри стану (CSR). | |
| привіт_інтр_афу | hello_intr_afu демонструє функцію переривання програми в ASE. | |
| DMA an f1.1 (2) _ | dma_afu демонструє базовий будівельний блок DMA для передачі пам’яті з хоста на FPGA, з FPGA на хост і з FPGA на FPGA. Під час моделювання цього AFU розмір буфера, який використовується для передачі DMA, невеликий, щоб підтримувати прийнятний час моделювання. Для отримання додаткової інформації зверніться до посібника користувача функціонального блоку прискорювача DMA (AFU). | |
| nlb_mode_O | nlb_mode_O — це система CCI-P, яка демонструє тест копіювання пам’яті. $0PAE_PLATFORM_ROOT/ sw/opae—cre/ease номер>/sample/hello_fpga . c включає nlb_mode_0. | |
| $ sh regress.sh -a -r rtl_sim -s < vcslmodelsimlquesta > [-i ) -б |
||
| streaming_dma | streaming_dma демонструє, як передавати дані між пам'яттю хоста та потоковим портом FPGA. Щоб отримати додаткові відомості, зверніться до Посібника користувача функціонального блоку прискорювача потокового доступу DMA (AFU). | |
| привіт_афу | hel lo_a fu — простий AFU, який демонструє основний інтерфейс CCI-P. RTL задовольняє мінімальні вимоги до AFU, реагуючи на зчитування MMIO, повертаючи заголовок функції пристрою та UUID AFU. | |
Пов'язана інформація
- Посібник користувача функціонального блоку прискорювача DMA (AFU).
Щоб отримати інформацію про те, як скомпілювати та виконати dma_afu на вашому Intel PAC із Intel Arria 10 GX FPGA. - Посібник користувача функціонального блоку (AFU) потокового прискорювача DMA
Щоб отримати інформацію про те, як скомпілювати та виконати streaming_dma_afu на вашому Intel PAC із Intel Arria 10 GX FPGA. - Посібник користувача функціонального блоку прискорювача DMA: Програмована карта прискорення Intel FPGA D5005
Щоб отримати інформацію про те, як скомпілювати та виконати dma_afu на вашому Intel FPGA PAC D5005. - Посібник користувача функціонального блоку потокового прискорювача DMA: програмована карта прискорення Intel FPGA D5005
Щоб отримати інформацію про те, як скомпілювати та виконати dma_afu на вашому Intel FPGA PAC D5005.
Усунення несправностей
Якщо під час симуляції з’являється наведена нижче помилка, виправте її, виконавши наведені нижче дії.
Повідомлення про помилку
# [SIM] Примірник ASE, ймовірно, все ще працює в поточному каталозі!
# [SIM] Перевірити PID 28816
# [SIM] Симуляція завершиться… ви можете використати SIGKILL, щоб завершити процес симуляції.
# [SIM] Також перевірте, чи .ase_ready.pid file видаляється перед продовженням. Рішення
- Введіть kill ase_simv, щоб припинити процеси симуляції зомбі та видалити всі тимчасові fileзалишені через невдалі процеси моделювання або блокування.
- Видаліть файл .ase_ready.pid file, знайдений у каталозі $ASE_WORKDIR.
Архів Короткого посібника користувача ASE
| Версія стеку Intel Acceleration Stack | Посібник користувача |
| 2.0 | Короткий посібник користувача функціонального блоку Intel Accelerator (AFU) Simulation Environment (ASE). |
| 1. | Короткий посібник користувача функціонального блоку Intel Accelerator (AFU) Simulation Environment (ASE). |
| 1. | Короткий посібник користувача функціонального блоку Intel Accelerator (AFU) Simulation Environment (ASE). |
| 1.0 | Короткий посібник користувача функціонального блоку Intel Accelerator (AFU) Simulation Environment (ASE). |
Історія версій документа для Короткого посібника користувача ASE
| Версія документа | Версія стеку Intel Acceleration Stack | Зміни |
| 2020.03.06 | 1.2.1 і 2.0.1 | Оновлено наступне: • Системні вимоги |
| 2019.08.05 | 2.0 | • Оновлено версію Intel Quartus Prime Pro Edition у системних вимогах. • Додано hello_afu в AFU Exampлес. • Видалено інформацію про моделювання в режимі регресії. • Додано новий розділ: Архів Короткого посібника користувача ASE. |
| 2018.12.04 | 1. | Додано підтримку Ubuntu. |
| 2018.08.06 | 1. | Оновлено системні вимоги, структуру каталогів і відповідні fileімена. |
| 2018.04.10 | 1.0 | Початковий випуск. |
683200 | 2020.03.06
Надіслати відгук
Документи / Ресурси
 |
Програмне забезпечення середовища моделювання функціонального блоку intel Accelerator [pdfПосібник користувача Функціональний блок Accelerator, Програмне забезпечення середовища моделювання, Середовище моделювання функціонального блоку Accelerator, програмне забезпечення, Програмне забезпечення середовища моделювання функціонального блоку Accelerator |
