Lojisyèl Anviwònman Simulation Inite Fonksyonèl
Gid itilizatè

Konsènan Dokiman sa a

Dokiman sa a dekri kijan pou simulation kòmampinite fonksyonèl akseleratè (AFU) lè l sèvi avèk Intel la
Anviwònman Anviwònman Simulation (ASE) Inite Fonksyonèl akseleratè (AFU). Gade Gid Itilizatè Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) pou jwenn detay konplè sou kapasite ASE ak achitekti entèn yo.
Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) se yon anviwònman ko-simulasyon pyès ki nan konpitè ak lojisyèl pou nenpòt kat Intel FPGA Programmable® Akselerasyon (Intel FPGA PAC). Anviwònman ko-simulasyon lojisyèl sa a kounye a sipòte Intel FPGA PAC sa yo: 10 GX FPGA

• Intel FPGA pwogramasyon kat akselerasyon D5005
• Intel pwogramasyon kat akselerasyon ak Intel Arria®
  ASE a bay yon modèl tranzaksyon pou pwotokòl Core Cache Interface (CCI-P) ak yon modèl memwa pou memwa lokal FPGA-tache.
  ASE valide tou konfòmite Inite Fonksyonèl Accélérateur (AFU) ak pwotokòl ak API sa yo:
• Espesifikasyon pwotokòl CCI-P
• Avalon an
  Memwa Maped (Avalon-MM) Spesifikasyon Entèfas
• Open Programmable Acceleration Engine (OPAE)® la

Tablo 1. Pile akselerasyon pou CPU Intel Xeon® ak Glosè FPGAs

Tèm	Abreviyasyon	Deskripsyon
Intel Akselerasyon Stack pou CPU Intel Xeon® ak FPGA	Pile akselerasyon	Yon koleksyon lojisyèl, firmwèr ak zouti ki bay koneksyon pèfòmans-optimize ant yon Intel FPGA ak yon processeur Intel Xeon.
Intel FPGA pwogramasyon kat akselerasyon (Intel FPGA PAC)	Intel FPGA PAC	PCIe * FPGA kat akseleratè. Gen yon Manadjè Entèfas FPGA (FIM) ki asosye ak yon processeur Intel Xeon sou yon otobis PCIe.
Intel Xeon Platfòm évolutive ak FPGA entegre	Platfòm FPGA entegre	Intel Xeon plis platfòm FPGA ak Intel Xeon ak yon FPGA nan yon sèl pake ak pataje yon kachèt aderan nan memwa atravè Ultra Path Interconnect (UPI).

Enfòmasyon ki gen rapò
Gid itilizatè Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE).

Intel Corporation. Tout dwa rezève. Intel, logo Intel ak lòt mak Intel yo se mak komèsyal Intel Corporation oswa filiales li yo. Intel garanti pèfòmans pwodwi FPGA ak semi-conducteurs li yo selon espesifikasyon aktyèl yo an akò ak garanti estanda Intel a, men li rezève dwa pou fè chanjman nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman. Intel pa asime okenn responsablite oswa responsablite ki soti nan aplikasyon an oswa itilizasyon nenpòt enfòmasyon, pwodwi oswa sèvis ki dekri la a eksepte si Intel te dakò ekspreseman alekri. Yo konseye kliyan Intel yo pou yo jwenn dènye vèsyon espesifikasyon aparèy yo anvan yo konte sou nenpòt enfòmasyon ki pibliye epi anvan yo pase lòd pou pwodwi oswa sèvis yo.
*Yo ka reklame lòt non ak mak kòm pwopriyete lòt moun.
ISO 9001:2015 anrejistre

Kondisyon sistèm

Men kondisyon sistèm pou Anviwònman Simulation Intel Accelerator Functional Unit (AFU) (ASE)::

• Yon sistèm operasyon Linux 64-bit. Version sa a valide sistèm operasyon sa yo:
  — Pou Intel FPGA PAC D5005:
• RHEL 7.6 ak Kernel 3.10.0-957
  — Pou Intel PAC ak Intel Arria 10 GX FPGA:
• RHEL 7.6 ak Kernel 3.10.0-957
• Ubuntu 18.04 ak Kernel 4.15
• Youn nan similatè sa yo:
  — 64-bit Synopsys* VCS-MX-2016.06-SP2-1 RTL similatè
  — 64-bit Mentor Graphics* Modelsim SE Similatè (Vèsyon 10.5c)
  — 64-bit Mentor Graphics QuestaSim Simulator (Vèsyon 10.5c)
• C du: GCC 4.7.0 oswa pi wo a
• CMake: vèsyon 2.8.12 oswa pi wo a
• Bibliyotèk GNU C: vèsyon 2.17 oswa pi wo a
• Python: vèsyon 2.7
• Intel Quartus® Prime Pro Edition lojisyèl vèsyon 19.2 (1)

Mete Anviwònman an an plas

Ou dwe mete anviwònman simulation ou a epi enstale lojisyèl OPAE anvan ou kouri ASE la.

1. Mete varyab anviwònman sa yo pou lojisyèl simulation ou a:
   • Pou VCS:
   $ ekspòtasyon VCS_HOME=
   $ ekspòte PATH=$VCS_HOME/bin:$PATH
   Estrikti anyè enstalasyon VCS se jan sa a:
   Asire w ke sistèm ou an gen yon lisans VCS ki valab.
   • Pou Modelsim SE/QuestaSim:
   $ ekspòte MTI_HOME=
   $ ekspòte PATH=$MTI_HOME/linux_x86_64/:$MTI_HOME/bin/:$PATH
   Estrikti anyè enstalasyon Modelsim/Questa se jan sa a:
   Asire w ke sistèm ou an gen yon lisans Modelsim SE/QuestaSim ki valab.
   • Pou Intel Quartus Prime Pro Edition:
   $ ekspòte QUARTUS_HOME=
   Estrikti anyè enstalasyon Intel Quartus Prime se jan sa a:
   Ajoute varyab anviwònman an pou tcheke lisans Modelsim la:
   $ ekspòte MGLS_LICENSE_FILE=
2. Ekspòtasyon:
   $ ekspòte LM_LICENSE_FILE=
3.  Ekstrè achiv la ègzekutabl file, epi enstale bibliyotèk OPAE, binè, enkli files, ak bibliyotèk ASE jan sa dekri nan seksyon an: Enstale Pake Lojisyèl OPAE nan Gid Itilizatè Intel Acceleration Stack Quick Start ki apwopriye pou Intel FPGA PAC ou.

Anviwònman ou dwe mete kòrèkteman pou konfigirasyon ak bati yon AFU. An patikilye, ou dwe enstale Twous Devlopman Lojisyèl OPAE (SDK) byen. Scripts OPAE SDK yo dwe sou PATH epi yo dwe genyen ladan yo files ak bibliyotèk ki dwe disponib nan du C a. Anplis de sa, ou dwe asire ke varyab anviwònman an OPAE_PLATFORM_ROOT mete. Gade nan Enstale Pake lojisyèl OPAE pou plis enfòmasyon.
Pou asire ke OPAE SDK ak ASE yo byen enstale, nan yon kokiy, konfime ke PATH ou a gen ladan afu_sim_setup. afu_sim_setup la ta dwe nan /usr/bin anyè oswa nan si ou bati OPAE a soti nan sous files.

Enfòmasyon ki gen rapò

• Gid itilizatè Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE).
• Enstale pake lojisyèl OPAE
  Pou Intel PAC ak Intel Arria 10 GX FPGA.
• Enstale pake lojisyèl OPAE pou Intel FPGA PAC D5005.

Simulation hello_afu nan Mòd Kliyan-Sèvè

Ansyen an hello_afuample se yon modèl AFU senp ki montre koòdone prensipal CCI-P la. RTL a satisfè kondisyon minimòm yon AFU, li reponn a lekti I/O ki make memwa pou retounen antèt karakteristik aparèy la ak UUID AFU a.
Figi 1. hello_afu Anyè Tree

Nòt:
Dokiman sa a itilizeample> pou refere a yon ansyenample anyè konsepsyon, tankou hello_afu nan figi ki anwo a.
Lojisyèl la demontre kondisyon minimòm yo pou tache ak yon FPGA lè l sèvi avèk OPAE la. RTL la demontre kondisyon minimòm pou satisfè chofè OPAE ak ansyen hello_afuample lojisyèl.
filelist.txt presize la files pou RTL simulation ak sentèz.
Pou byen konfigirasyon ak bati AFU yoamples, anviwònman ou dwe tabli kòrèkteman, jan sa dekri nan Mete kanpe anviwònman an.

Enfòmasyon ki gen rapò

• Gid itilizatè Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE).
• Mete kanpe anviwònman an nan paj 5

Devlope AFU ak SDK OPAE
Nan Gid Devlopè Inite Fonksyonèl Accélérateur (AFU).

4.1. Simulation nan mòd Kliyan-Sèvè

Egzanp sa aample flux prezante scripts ASE debaz yo. Ou ka simulation tout ansyenamples ak ASE a, eksepte eth_e2e_e10 ak eth_e2e_e40.
Simulation a mande de pwosesis lojisyèl: yon pwosesis pou simulation RTL ak yon dezyèm pwosesis pou kouri lojisyèl konekte a. Pou konstwi yon anviwònman simulation RTL, kouri sa ki annapre yo nan $OPAE_PLATFORM_ROOT/hw/samples/hello_afu:
$ afu_sim_setup –source hw/rtl/filelist.txt build_sim
Kòmand sa a konstwi yon anviwònman ASE nan subdirectory build_sim.
Pou konstwi ak kouri similatè a:
$ cd build_sim
$ fè
$ fè sim
Similatè a enprime yon mesaj ke li pare pou simulation. Li tou enprime yon mesaj ki pouse w pou mete varyab anviwònman ASE_WORKDIR.
Louvri yon lòt koki pou simulation lojisyèl. Ou dwe asire w mete varyab anviwònman OPAE_PLATFORM_ROOT.
Pou konstwi ak kouri lojisyèl an nan nouvo kokiy la:
$ cd $OPAE_PLATFORM_ROOT
$ ekspòte ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/hello_afu/build_sim/work
$ cd $OPAE_PLATFORM_ROOT/hw/samples/hello_afu/sw
$ fè pwòp
$ fè USE_ASE=1
$ ./alo_afu

Nòt:
Chemen espesifik pou ASE_WORKDIR ka varye. Sèvi ak non chemen ki bay nan èd memwa similatè a.
Lojisyèl la ak similatè kouri, konekte tranzaksyon yo, epi sòti.

4.1.1. Jounal simulation Files
Anyè travay simulation estoke fòm ond lan, tranzaksyon CCI-P, ak jounal simulation files.
Ranpli etap sa yo pou view baz done fòm ond lan:

1. Chanje nan anyè kote ou te egzekite kòmand make sim la.
2. Kalite:
   $ fè vag
   Kòmand fè vag la envoke fòm vag la viewer.

4.1.2. Deklarasyon konsepsyon
Sa ki annapre yo file ak repèrtwar defini simulation AFU:

• $OPAE_PLATFORM_ROOT/hw/samples/ample>/hw/rtl/filelist.txt presize sous RTL yo.
• <AFU example> se ansyen anample anyè jan yo montre nan figi Hello_afu Directory Tree.
• filelist.txt bay lis SystemVerilog, VHDL, ak AFU JavaScript Objè Notasyon (.json) file.
• AFU .json a dekri entèfas AFU a mande yo. Li gen ladan tou yon UUID pou idantifye AFU a yon fwa telechaje sou yon FPGA.
• hw/rtl/hello_afu.json defini ccip_std_afu kòm koòdone nan nivo siperyè lè li mete afu-top-interface sou ccip_std_afu. ccip_std_afu se koòdone baz CCI-P ki gen ladan revèy, reset, ak estrikti CCI-P TX ak RX. Plis avanse ansyenamples defini lòt opsyon koòdone.
• .json la file deklare UUID AFU a. Yon script OPAE jenere UUID la. RTL la chaje UUID a soti nan afu_json_info.vh.
• sw/Fèfile jenere afu_json_info.h. Lojisyèl la chaje UUID a soti nan afu_json_info.h.

4.1.3. Depanaj Simulation Kliyan-Sèvè
Si lòd afu_sim_setup la echwe, konfime sa:

• afu_sim_setup se sou PATH ou. afu_sim_setup ta dwe nan /usr/bin oswa nan si ou bati OPAE soti nan sous files.
• Ou gen Python vèsyon 2.7 oswa pi wo enstale.

Si ou pa kapab konstwi ak egzekite similatè a, li posib ke ou pa t 'enstale zouti RTL simulation ou byen.
Lè ou eseye bati ak kouri lojisyèl an, si ou wè yon mesaj "Erè enumerating AFCs", ou omisyon mete USE_ASE = 1 sou liy lòd make la. Lojisyèl la ap chèche yon aparèy FPGA fizik. Pou refè, repete etap ki soti nan kòmandman make clean.

AFU Examples

Tablo 2.
AFU Examples
Chak AFU example gen ladan yon README detaye file, bay yon deskripsyon operasyonèl ak nòt sou fason pou simulation konsepsyon an. Pou yon konpreyansyon konplè sou pwosesis simulation, review README la file nan chak AFU example.

AFU	Deskripsyon
alo_mem_afu	hello_mem_afu demontre yon AFU ki bati yon machin eta senp pou jwenn aksè nan memwa. Machin eta a kapab plizyè modèl aksè nan memwa lokal dirèkteman tache ak broch FPGA, tankou DIMM DDR4. Memwa sa a diferan de memwa lame ou jwenn sou CCI-P. Lame a jere machin eta kontwolè hello_mem_afu lè l sèvi avèk demann I/O (MMIO) ki gen memwa pou kontwole ak rejis estati (CSRs).
alo_intr_afu	hello_intr_afu demontre karakteristik entèwonp aplikasyon an nan ASE la.
DMA an f1.1 (2) _	dma_afu demontre yon Blòk Building Debaz DMA pou lame a FPGA, FPGA a lame, ak FPGA a FPGA transfè memwa. Lè simulation AFU sa a, gwosè tanpon yo itilize pou transfè DMA a piti pou kenbe tan simulation rezonab. Pou plis enfòmasyon, al gade nan Gid Itilizatè Inite Fonksyonèl DMA Accelerator (AFU).
nlb_mode_O	nlb_mode_O se yon sistèm CCI-P ki demontre tès kopi memwa. $0PAE_PLATFORM_ROOT/sw/opae—cre/ease number>/sample/hello_fpga . c gen ladan nlb_mode_0.
	$ sh regres.sh -a -r rtl_sim -s < vcslmodelsimlquesta > [-i ) -b
streaming_dma	streaming_dma montre kijan pou transfere done ant memwa lame ak yon pò difizyon FPGA. Pou plis enfòmasyon, al gade nan Gid Itilizatè Inite Fonksyonèl DMA Accelerator (AFU) Streaming DMA.
alo_afu	hel lo_a fu se yon senp AFU ki demontre prensipal koòdone CCI-P la. RTL a satisfè egzijans minimòm yon AFU, li reponn a lekti MMIO pou retounen antèt karakteristik aparèy la ak UUID AFU a.

Enfòmasyon ki gen rapò

• Gid itilizatè DMA Accelerator Functional Unit (AFU).
  Pou enfòmasyon sou fason pou konpile ak egzekite dma_afu sou Intel PAC ou a ak Intel Arria 10 GX FPGA.
• Streaming DMA Accelerator Functional Unit (AFU) Gid itilizatè
  Pou enfòmasyon sou kijan pou konpile ak egzekite streaming_dma_afu sou Intel PAC ou ak Intel Arria 10 GX FPGA.
• Gid Itilizatè Inite Fonksyonèl DMA Akseleratè: Intel FPGA Pwogram Akselerasyon Kat D5005
  Pou enfòmasyon sou kijan pou konpile ak egzekite dma_afu sou Intel FPGA PAC D5005 ou.
• Difizyon DMA akseleratè Gid itilizatè inite fonksyonèl: Intel FPGA pwogramasyon kat akselerasyon D5005
  Pou enfòmasyon sou kijan pou konpile ak egzekite dma_afu sou Intel FPGA PAC D5005 ou.

Depanaj

Si erè sa a parèt pandan simulation an, korije li pa swiv etap ki anba yo.
Mesaj Erè
# [SIM] Pwobableman yon egzanp ASE toujou ap kouri nan anyè aktyèl la!
# [SIM] Tcheke pou PID 28816
# [SIM] Simulation ap sòti... ou ka sèvi ak yon SIGKILL pou touye pwosesis simulation.
# [SIM] Tcheke tou si .ase_ready.pid file retire anvan ou kontinye. Solisyon

1. Tape kill ase_simv pou touye pwosesis simulation zonbi epi retire nenpòt tanporè files kite dèyè pa pwosesis simulation echwe oswa fèmen ups.
2. Efase .ase_ready.pid la file, yo jwenn nan anyè $ASE_WORKDIR.

Achiv Gid Itilizatè ASE Quick Start

Intel Akselerasyon Stack vèsyon	Gid itilizatè
2.0	Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Gid itilizatè Quick Start
1.	Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Gid itilizatè Quick Start
1.	Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Gid itilizatè Quick Start
1.0	Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Gid itilizatè Quick Start

Istwa Revizyon Dokiman pou Gid Itilizatè ASE Quick Start

Vèsyon dokiman an	Intel Akselerasyon Stack vèsyon	Chanjman
2020.03.06	1.2.1 ak 2.0.1	Mete ajou sa ki annapre yo: • Kondisyon Sistèm yo
2019.08.05	2.0	• Mete ajou vèsyon Intel Quartus Prime Pro Edition nan Kondisyon Sistèm. • Te ajoute hello_afu a nan AFU Examples. • Retire enfòmasyon sou simulation nan mòd regresyon. • Te ajoute yon nouvo seksyon: Achiv Gid Itilizatè ASE Quick Start.
2018.12.04	1.	Te ajoute sipò Ubuntu.
2018.08.06	1.	Mete ajou kondisyon sistèm yo, estrikti anyè, ak korespondan filenon.
2018.04.10	1.0	Premye lage.

683200 | 2020.03.06
Voye Feedback

Dokiman / Resous

Intel Accelerator Functional Unit Simulation Environment Software [pdfGid Itilizatè Inite fonksyonèl akseleratè, lojisyèl anviwònman simulation, inite fonksyonèl akseleratè anviwònman simulation, lojisyèl, lojisyèl anviwònman simulation inite fonksyonèl akseleratè

Referans

• Manyèl itilizatè