Nermalava Jîngehê ya Simulasyonê ya Yekîneya Fonksiyonel
Rehbera bikaranînê

Li ser vê Belgeyê

Ev belge diyar dike ka meriv çawa wekî simulasyonê dikeample Yekîneya Functional Accelerator (AFU) ku Intel bikar tîne
Jîngeha Simulasyonê (ASE) Unit Functional Accelerator (AFU). Ji bo hûrguliyên berfireh ên li ser kapasîteyên ASE û mîmariya hundurîn, serî li Rêbernameya Bikarhêner Jîngehek Simulasyonê ya Yekîneya Lezker a Intel (AFU) bidin.
Jîngeha Simulasyonê ya Yekîneya Functional Accelerator Intel (AFU) (ASE) ji bo her Karta Lezkirinê ya Programmable® ya Intel FPGA (Intel FPGA PAC) jîngehek hev-simûlasyonê ya hardware û nermalavê ye. Vê hawîrdora hev-simûlasyonê ya nermalavê niha PACên Intel FPGA yên jêrîn piştgirî dike: 10 GX FPGA

• Karta Lezkirina Bernamekirî ya Intel FPGA D5005
• Karta Lezkirina Bernamekirî ya Intel bi Intel Arria®
  ASE ji bo protokola Core Cache Interface (CCI-P) modelek danûstendinê û ji bo bîranîna herêmî ya girêdayî FPGA-yê modelek bîranînê peyda dike.
  ASE di heman demê de lihevhatina Yekîneya Karûbar a Lezker (AFU) bi protokol û API-yên jêrîn re piştrast dike:
• Taybetmendiya protokola CCI-P
• Avalon
  Specification Navbera Nexşeya Bîrê (Avalon-MM).
• Motora Lezkirina Bernamekirî ya Vekirî (OPAE)®

Tablo 1. Stack Acceleration for Intel Xeon® CPU with FPGAs Glossary

Demajo	Kinkirî	Terîf
Intel Acceleration Stack ji bo Intel Xeon® CPU bi FPGA	Stack Acceleration	Komek nermalava, firmware û amûrên ku pêwendiya performansa xweşbînkirî di navbera Intel FPGA û pêvajoyek Intel Xeon de peyda dike.
Karta Lezkirina Bernamekirî ya Intel FPGA (Intel FPGA PAC)	Intel FPGA PAC	PCIe * karta lezkerê FPGA. Rêvebirek Navrûya FPGA (FIM) heye ku bi pêvajoyek Intel Xeon re li ser otobusek PCIe re hevber dike.
Platforma Scalable Intel Xeon bi FPGA-ya Yekgirtî	Platforma FPGA ya yekbûyî	Platforma Intel Xeon plus FPGA bi Intel Xeon û FPGA-yek di pakêtek yekane de û parvekirina cache-ya hevgirtî ya bi navgîniya Ultra Path Interconnect (UPI).

Information Related
Rêbernameya Bikarhêner a Jîngeha Sîmulasyonê (ASE) Yekîneya Karker a Lezkera Intel (AFU)

Pargîdaniya Intel. Hemû maf parastî ne. Intel, logoya Intel, û nîşaneyên din ên Intel marqeyên Intel Corporation an pargîdaniyên wê ne. Intel li gorî garantiya standard a Intel-ê performansa FPGA û hilberên xwe yên nîvconductor li gorî taybetmendiyên heyî garantî dike lê mafê guheztina hilber û karûbaran di her kêliyê de bêyî agahdarkirinê parastî ye. Intel ti berpirsiyarî an berpirsiyariya ku ji serîlêdan an karanîna ti agahdarî, hilber, an karûbarê ku li vir hatî diyar kirin çêdibe, ji bilî ku bi eşkere bi nivîskî ji hêla Intel ve hatî pejirandin. Ji xerîdarên Intel re tê şîret kirin ku berî ku xwe bispêrin agahdariya hatî weşandin û berî ku emrê hilber an karûbaran bidin, guhertoya herî dawî ya taybetmendiyên cîhazê bistînin.
*Dibe ku nav û marqeyên din wekî milkê kesên din werin îdîakirin.
ISO 9001:2015 Qeydkirî ye

Pêdiviyên Sîstemê

Li vir hewcedariyên pergalê yên ji bo Jîngeha Simulasyonê ya Yekîneya Lezker a Intel (AFU) (ASE):

• Pergala xebitandina Linux ya 64-bit. Vê serbestberdanê pergalên xebitandinê yên jêrîn rast kir:
  - Ji bo Intel FPGA PAC D5005:
• RHEL 7.6 bi Kernel 3.10.0-957
  - Ji bo Intel PAC bi Intel Arria 10 GX FPGA:
• RHEL 7.6 bi Kernel 3.10.0-957
• Ubuntu 18.04 bi Kernel 4.15
• Yek ji simulatorên jêrîn:
  - 64-bit Synopsys* VCS-MX-2016.06-SP2-1 RTL Simulator
  - Grafikên Mentor 64-bit * Modelsim SE Simulator (Guhertoya 10.5c)
  - 64-bit Mentor Graphics QuestaSim Simulator (Guhertoya 10.5c)
• Berhevkarê C: GCC 4.7.0 an jor
• CMake: guhertoya 2.8.12 an jor
• Pirtûkxaneya GNU C: guhertoya 2.17 an jor
• Python: guhertoya 2.7
• Guhertoya nermalava Intel Quartus® Prime Pro Edition 19.2 (1)

Sazkirina Jîngehê

Pêdivî ye ku hûn hawîrdora xweya simulasyonê saz bikin û nermalava OPAE-yê berî ku ASE-yê bimeşînin saz bikin.

1. Ji bo nermalava xweya simulasyonê guhêrbarên jîngehê yên jêrîn bicîh bikin:
   • Ji bo VCS:
   $ derxistin VCS_HOME=
   $ PATH derxe = $VCS_HOME/bin:$PATH
   Struktura pelrêça sazkirinê ya VCS wiha ye:
   Piştrast bikin ku pergala we lîsansek derbasdar VCS heye.
   • Ji bo Modelsim SE/QuestaSim:
   $ derxînin MTI_HOME=
   $ hinarde bike PATH=$MTI_HOME/linux_x86_64/:$MTI_HOME/bin/:$PATH
   Struktura pelrêça sazkirinê ya Modelsim/Questa wiha ye:
   Piştrast bikin ku pergala we destûrnameyek Modelsim SE/QuestaSim derbasdar e.
   • Ji bo Intel Quartus Prime Pro Edition:
   $ derxistin QUARTUS_HOME=
   Struktura pelrêça sazkirinê ya Intel Quartus Prime wiha ye:
   Guherbara jîngehê lê zêde bike da ku destûrnameya Modelsim kontrol bike:
   $ MGLS_LICENSE_ hinarde bikeFILE=
2. Eksport:
   $ hinardekirin LM_LICENSE_FILE=
3.  Arşîva runtime derxe file, û pirtûkxaneyên OPAE, binaryan, tê de saz bikin files, û pirtûkxaneyên ASE yên ku di beşê de têne diyar kirin: Sazkirina Pakêta Nermalava OPAE di Rêbernameya Bikarhêner a Destpêkirina Bilez a Intel Acceleration Stack de ji bo Intel FPGA PAC-a xwe.

Pêdivî ye ku hawîrdora we rast were saz kirin da ku AFU saz bike û ava bike. Bi taybetî, divê hûn Kîta Pêşveçûna Nermalava OPAE (SDK) bi rêkûpêk saz bikin. Divê nivîsarên OPAE SDK li ser PATH bin û tê de bin files û pirtûkxaneyên ku divê ji berhevkarê C re peyda bibin. Wekî din, divê hûn pê ewle bin ku guhêrbara jîngehê OPAE_PLATFORM_ROOT hatî danîn. Ji bo bêtir agahdarî serî li Sazkirina Pakêta Nermalava OPAE bidin.
Ji bo ku hûn OPAE SDK û ASE bi rêkûpêk hatine saz kirin, di şêlê de, piştrast bikin ku PATH afu_sim_setup dihewîne. Divê afu_sim_setup di pelrêça /usr/bin de be an jî tê de be heke we OPAE ji çavkaniyê ava kir files.

Information Related

• Rêbernameya Bikarhêner a Jîngeha Sîmulasyonê (ASE) Yekîneya Karker a Lezkera Intel (AFU)
• Sazkirina Pakêta Nermalava OPAE
  Ji bo Intel PAC bi Intel Arria 10 GX FPGA.
• Sazkirina Pakêta Nermalava OPAE Ji bo Intel FPGA PAC D5005.

Di Moda Xerîdar-Server de hello_afu simulasyon dike

The hello_afu example şablonek AFU ya hêsan e ku pêwendiya bingehîn a CCI-P destnîşan dike. RTL hewcedariyên hindiktirîn ên AFU-ê têr dike, bersivê dide xwendinên I/O-ya-nexşeya bîranînê da ku sernavê taybetmendiya cîhazê û UUID-ya AFU vegerîne.
Figure 1. hello_afu Dara Derhênerê

Not:
Ev belge bi kar tîneample> ji bo ravekirina berêamppelrêça sêwiranê, wekî hello_afu di wêneya jorîn de.
Nermalava hindiktirîn hewcedariyên ku bi karanîna OPAE ve bi FPGA ve girêdayî ye destnîşan dike. RTL hewcedariyên hindiktirîn destnîşan dike ku ajokarê OPAE û hello_afu ex têr bikeample software.
filelist.txt diyar dike files ji bo simulasyon û senteza RTL.
Ji bo bi serfirazî mîhengkirin û avakirina AFU samplê, divê hawîrdora we rast were saz kirin, wekî ku di Sazkirina Jîngehê de hatî destnîşan kirin.

Information Related

• Rêbernameya Bikarhêner a Jîngeha Sîmulasyonê (ASE) Yekîneya Karker a Lezkera Intel (AFU)
• Sazkirina Jîngehê li ser rûpela 5

Pêşxistina AFU bi OPAE SDK re
Di Rêbernameya Pêşdebirê Yekîneya Karkerî ya Lezker (AFU).

4.1. Di Moda Xerîdar-Server de Simulasyon

Berê jêrînample flow nivîsarên bingehîn ên ASE destnîşan dike. Hûn dikarin hemî berê simul bikinamples bi ASE re, ji bilî eth_e2e_e10 û eth_e2e_e40.
Simulasyon du pêvajoyên nermalavê hewce dike: pêvajoyek ji bo simulasyona RTL û pêvajoyek duyemîn ku nermalava girêdayî bimeşîne. Ji bo avakirina jîngehek simulasyona RTL, ya jêrîn di $OPAE_PLATFORM_ROOT/hw/s de bimeşîninamples/hello_afu:
$ afu_sim_setup –çavkanî hw/rtl/filelist.txt build_sim
Vê fermanê di binerxeya build_sim de jîngehek ASE ava dike.
Ji bo avakirin û xebitandina simulatorê:
$ cd build_sim
$ bike
$ sim çêbikin
Simulator peyamek çap dike ku ew ji bo simulasyonê amade ye. Di heman demê de ew peyamek çap dike ku ji we dipirse ku hûn guhêrbara jîngehê ASE_WORKDIR saz bikin.
Ji bo simulasyona nermalavê şêlek din vekin. Divê hûn pê ewle bin ku guhêrbara jîngehê OPAE_PLATFORM_ROOT saz bikin.
Ji bo çêkirin û xebitandina nermalavê di şêlê nû de:
$ cd $OPAE_PLATFORM_ROOT
$ derxînin ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/hello_afu/build_sim/work
$ cd $OPAE_PLATFORM_ROOT/hw/samples/hello_afu/sw
$ paqij bike
$ bike USE_ASE=1
$ ./hello_afu

Not:
Dibe ku navê riya taybetî ji bo ASE_WORKDIR biguhere. Navê riya ku ji hêla simulatorê ve hatî peyda kirin bikar bînin.
Nermalava û simulator dimeşîne, danûstendinên têketinê, û derketinê.

4.1.1. Têketina simulasyonê Files
Pelrêça xebata simulasyonê forma pêlê, danûstendinên CCI-P, û têketina simulasyonê hilîne files.
Pêngavên jêrîn biqedînin view databasa forma pêlê:

1. Biguherîne pelrêça ku we fermana make sim lê pêk aniye.
2. Awa:
   $ pêlan bike
   Fermana make wave forma pêlê vedixwîne viewer.

4.1.2. Daxuyaniyên Design
Jêrîn file û peldank simulasyona AFU diyar dikin:

• $OPAE_PLATFORM_ROOT/hw/samples/ample>/hw/rtl/filelist.txt çavkaniyên RTL diyar dike.
• <AFU example> berê yeamppelrêça le wekî ku di jimareya Dara Derhênerê ya hello_afu de tê xuyang kirin.
• filelist.txt SystemVerilog, VHDL, û AFU JavaScript Object Notation (.json) navnîş dike file.
• AFU .json pêwendiyên ku AFU hewce dike diyar dike. Di heman demê de ew UUID-yek jî vedihewîne ku AFU-yê gava ku li FPGA hatî dakêşandin nas bike.
• hw/rtl/hello_afu.json ccip_std_afu wekî navbeynkariya asta jorîn pênase dike bi danîna afu-top-interface bo ccip_std_afu. ccip_std_afu navgîniya bingehîn a CCI-P-ê ye ku di nav de demjimêr, reset, û strukturên CCI-P TX û RX hene. Berê pêşkeftîtiramples vebijarkên din ên navbeynê diyar dikin.
• The .json file AFU UUID diyar dike. Nivîsarek OPAE UUID-ê çêdike. RTL UUID-ê ji afu_json_info.vh bar dike.
• sw/Makefile afu_json_info.h çêdike. Nermalava UUID-ê ji afu_json_info.h bar dike.

4.1.3. Çareserkirina Simulasyona Client-Server
Ger fermana afu_sim_setup têk nebe, piştrast bikin ku:

• afu_sim_setup li ser RIYA we ye. afu_sim_setup divê li /usr/bin an jî tê de be heke we OPAE ji çavkaniyê ava kir files.
• We guhertoya Python 2.7 an mezintir sazkirî ye.

Ger hûn nikaribin simulatorê ava bikin û bimeşînin, îhtîmal e ku we amûra simulasyona RTL-ya xwe rast saz nekiribe.
Dema ku hûn hewl didin ku nermalavê ava bikin û bimeşînin, heke hûn peyamek "Çewtî di hejmartina AFCyan de" bibînin, we li ser rêza fermanê çêkirina USE_ASE=1 veqetand. Nermalava li amûrek FPGA ya laşî digere. Ji bo vegerandin, gavên ji fermana çêkirina paqij dubare bikin.

AFU Examples

Tablo 2.
AFU Examples
Her AFU example README-ya berfireh vedihewîne file, ravekirinek xebitandinê û nîşeyan li ser çawaniya simulasyona sêwiranê peyda dike. Ji bo têgihîştina tevahî ya pêvajoya simulasyonê, ji nû veview README file li her AFU example.

AFU	Terîf
hello_mem_afu	hello_mem_afu AFU-ya ku makîneyek dewleta hêsan ava dike da ku bigihîje bîranînê destnîşan dike. Makîneya dewletê dikare çend şêweyên gihîştina bîranîna herêmî rasterast bi pinên FPGA ve girêdayî ye, wek mînak DDR4 DIMM. Ev bîranîn ji bîranîna mêvandar a ku li ser CCI-P-ê tê gihîştin cuda ye. Mêvan makîna dewletê ya kontrolker hello_mem_afu bi karanîna daxwazên I/O (MMIO) yên bi nexşeya bîranînê ve ji bo kontrolkirin û qeydên statûyê (CSR) bi kar tîne.
hello_intr_afu	hello_intr_afu taybetmendiya qutkirina serîlêdanê di ASE de destnîşan dike.
DMA an f1.1 (2) _	dma_afu ji bo veguheztina bîranîna FPGA ji FPGA, FPGA ji mêvandar re û FPGA ji bo FPGA Blokek Avahiyek Bingehîn nîşan dide. Dema simulasyona vê AFU-ê, mezinahiya tamponê ya ku ji bo veguheztina DMA-yê tê bikar anîn piçûk e ku dema simulasyonê maqûl bimîne. Ji bo bêtir agahdarî, serî li Rêbernameya Bikarhêner Yekîneya Lezker a DMA (AFU) bidin.
nlb_mode_O	nlb_mode_O pergalek CCI-P ye ku ceribandina kopiya bîranînê nîşan dide. $0PAE_PLATFORM_ROOT/ sw/opae-cre/hejmara hêsan>/sample/hello_fpga . c nlb_mode_0 dihewîne.
	$ sh paşveçûn.ş -a -r rtl_sim -s < vcslmodelsimlquesta > [-i ) -b
streaming_dma	streaming_dma destnîşan dike ka meriv çawa daneyan di navbera bîranîna mêvandar û portek streaming FPGA de vediguhezîne. Ji bo bêtir agahdarî, serî li Rêbernameya Bikarhêner a Yekîneya Bilezker a Streaming DMA (AFU) bidin.
hello_afu	hel lo_a fu AFU-ya hêsan e ku pêwendiya bingehîn a CCI-P destnîşan dike. RTL hewcedariyên hindiktirîn ên AFU-ê têr dike, bersivê dide xwendinên MMIO da ku sernavê taybetmendiya cîhazê û UUID-ya AFU vegerîne.

Information Related

• Rêbernameya Bikarhêner Yekîneya Karker a Lezakera DMA (AFU).
  Ji bo agahdariya li ser ka meriv çawa dma_afu-yê li ser Intel PAC-a xwe bi Intel Arria 10 GX FPGA-yê re berhev û darve dike.
• Rêbernameya Bikarhênerê Yekîneya Karkerî ya Lezakera DMA (AFU).
  Ji bo agahdariya li ser ka meriv çawa streaming_dma_afu-ya li ser Intel PAC-a xwe bi Intel Arria 10 GX FPGA-yê re berhev dike û darve dike.
• Rêbernameya Bikarhêner Yekîneya Karker a Lezkera DMA: Karta Lezkirina Bernamekirî ya Intel FPGA D5005
  Ji bo agahdariya li ser ka meriv çawa dma_afu-yê li ser Intel FPGA PAC D5005-a xwe berhev dike û bicîh tîne.
• Rêbaza Bikarhêner Yekîneya Karker a Lezkera DMA-ya Streaming: Karta Leza Bernamekirî Intel FPGA D5005
  Ji bo agahdariya li ser ka meriv çawa dma_afu-yê li ser Intel FPGA PAC D5005-a xwe berhev dike û bicîh tîne.

Çareserkirina pirsgirêkan

Ger di dema simulasyonê de xeletiya jêrîn xuya bibe, bi şopandina gavên jêrîn wê rast bikin.
Peyama çewtiyê
# [SIM] Mînaka ASE belkî hîn jî di pelrêça heyî de dixebite!
# [SIM] PID 28816 kontrol bikin
# [SIM] Simulasyon dê derkeve… hûn dikarin SIGKILL bikar bînin da ku pêvajoya simulasyonê bikujin.
# [SIM] Her weha kontrol bikin ka .ase_ready.pid file berî berdewamkirinê tê rakirin. Çare

1. Binivîsin kill ase_simv da ku pêvajoyên simulasyona zombî bikujin û her demkî jêbirin files ji hêla pêvajoyên simulasyonê yên têkçûyî an qefilandin li dû xwe hiştin.
2. .ase_ready.pid jêbirin file, di pelrêça $ASE_WORKDIR de hat dîtin.

Arşîvên Rêbernameya Bikarhêner Destpêka Zû ASE

Intel Acceleration Stack Versiyon	Rehbera bikaranînê
2.0	Rêbernameya Bikarhênerê Destpêka Bilez a Jîngeha Simulasyonê (ASE) Yekîneya Karker a Lezker a Intel (AFU)
1.	Rêbernameya Bikarhênerê Destpêka Bilez a Jîngeha Simulasyonê (ASE) Yekîneya Karker a Lezker a Intel (AFU)
1.	Rêbernameya Bikarhênerê Destpêka Bilez a Jîngeha Simulasyonê (ASE) Yekîneya Karker a Lezker a Intel (AFU)
1.0	Rêbernameya Bikarhênerê Destpêka Bilez a Jîngeha Simulasyonê (ASE) Yekîneya Karker a Lezker a Intel (AFU)

Dîroka Guhertoya Belgeyê ji bo Rêbernameya Bikarhêner Destpêka Zû ASE

Guhertoya Belgeyê	Intel Acceleration Stack Versiyon	Changes
2020.03.06	1.2.1 û 2.0.1	Ya jêrîn nûve kirin: • Pêdiviyên Sîstemê
2019.08.05	2.0	• Di Pêdiviyên Sîstemê de guhertoya Intel Quartus Prime Pro Edition nûve kir. • Hello_afu li AFU Examples. • Agahiyên di derbarê simulasyonê de di moda regresyonê de rakirin. • Beşek nû lê zêde kir: Arşîvên Rêbernameya Bikarhêner a Destpêka Zû ASE.
2018.12.04	1.	Piştgiriya Ubuntu zêde kir.
2018.08.06	1.	Pêdiviyên pergalê, strûktûra pelrêça, û têkildar nûve kirin filenavên.
2018.04.10	1.0	Serbestberdana destpêkê.

683200 | 2020.03.06
Send Feedback

Belge / Çavkanî

Intel Accelerator Unit Functional Simulation Jîngeh Software [pdf] Rehbera bikaranînê Yekîneya Fonksiyonê Lezker, Nermalava Jîngeha Sîmûlasyonê, Jîngeha Sîmûlasyona Yekîneya Fonksiyonê Lezker, Nermalava, Nermalava Jîngehê Simulasyona Yekîneya Karker a Lezker

Çavkanî

• Manual Bikarhêner