Funkcia Unuo Simulado Medio Programaro
Uzantgvidilo

Pri ĉi tiu Dokumento

Ĉi tiu dokumento priskribas kiel simuli kielample Akcelilo Funkcia Unuo (AFU) uzante la Intel
Akcelilo Funkcia Unuo (AFU) Simulado-Medio (ASE) medio. Konsultu la Uzantan Gvidilon pri Simulada Medio (ASE) de Intel Accelerator Functional Unit (AFU) por ampleksaj detaloj pri ASE-kapabloj kaj interna arkitekturo.
La Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) estas aparataro kaj programaro ko-simula medio por ajna Intel FPGA Programable® Acceleration Card (Intel FPGA PAC). Ĉi tiu programara kunsimula medio nuntempe subtenas la jenajn Intel FPGA-PAC-ojn: 10 GX FPGA

• Intel FPGA Programebla Akcela Karto D5005
• Intel Programebla Akcela Karto kun Intel Arria®
  La ASE disponigas transakcian modelon por la Core Cache Interface (CCI-P) protokolo kaj memormodelon por la FPGA-ligita loka memoro.
  La ASE ankaŭ validigas la konformecon de la Funkcia Unuo de Akcelilo (AFU) al la sekvaj protokoloj kaj APIoj:
• La CCI-P-protokolo-specifo
• La Avalon
  Memoro Mapita (Avalon-MM) Interfaco Specifo
• La Malferma Programebla Akcela Motoro (OPAE)®

Tablo 1. Akcela Stako por Intel Xeon® CPU kun FPGA-Glosaro

Rilataj Informoj
Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Uzantgvidilo

Intel Corporation. Ĉiuj rajtoj rezervitaj. Intel, la Intel-emblemo kaj aliaj Intel-markoj estas varmarkoj de Intel Corporation aŭ ĝiaj filioj. Intel garantias la agadon de siaj FPGA kaj duonkonduktaĵoj laŭ nunaj specifoj laŭ la norma garantio de Intel sed rezervas la rajton fari ŝanĝojn al ajnaj produktoj kaj servoj iam ajn sen avizo. Intel supozas neniun respondecon aŭ respondecon de la apliko aŭ uzo de ajna informo, produkto aŭ servo priskribita ĉi tie krom kiel eksplicite konsentite skribe de Intel. Intel-klientoj estas konsilitaj akiri la lastan version de aparato-specifoj antaŭ ol fidi je ajnaj publikigitaj informoj kaj antaŭ ol fari mendojn por produktoj aŭ servoj.
*Aliaj nomoj kaj markoj povas esti postulataj kiel posedaĵo de aliaj.
ISO 9001:2015 Registrita

Sistemaj Postuloj

Jen la sistemaj postuloj por Simulada Medio (ASE) de Intel Accelerator Functional Unit (AFU)::

• 64-bita Linukso operaciumo. Ĉi tiu eldono validigis la sekvajn operaciumojn:
  — Por Intel FPGA PAC D5005:
• RHEL 7.6 kun Kerno 3.10.0-957
  — Por Intel PAC kun Intel Arria 10 GX FPGA:
• RHEL 7.6 kun Kerno 3.10.0-957
• Ubuntu 18.04 kun Kerno 4.15
• Unu el la sekvaj simuliloj:
  — 64-bita Synopsys* VCS-MX-2016.06-SP2-1 RTL-Simulilo
  — 64-bita Mentora Grafiko* Modelsim SE-Simulilo (Versio 10.5c)
  — 64-bita Mentora Grafika Simulilo QuestaSim (Versio 10.5c)
• C-kompililo: GCC 4.7.0 aŭ pli supre
• CMake: versio 2.8.12 aŭ pli supre
• Biblioteko GNU C: versio 2.17 aŭ supra
• Python: versio 2.7
• Versio de programaro Intel Quartus® Prime Pro Edition 19.2 (1)

Agordo de la Medio

Vi devas agordi vian simulan medion kaj instali la OPAE-programaron antaŭ ol ruli la ASE.

1. Agordu la sekvajn mediovariablojn por via simulada programaro:
   • Por VCS:
   $ eksporti VCS_HOME=
   $ eksporti PATH=$VCS_HOME/bin:$PATH
   La VCS-instala dosierujo-strukturo estas kiel sekvas:
   Certigu, ke via sistemo havas validan VCS-licencon.
   • Por Modelsim SE/QuestaSim:
   $ eksporti MTI_HOME=
   $ eksporti PATH=$MTI_HOME/linux_x86_64/:$MTI_HOME/bin/:$PATH
   La Modelsim/Questa instala dosierujo-strukturo estas kiel sekvas:
   Certigu, ke via sistemo havas validan permesilon Modelsim SE/QuestaSim.
   • Por Intel Quartus Prime Pro Edition:
   $ eksporti QUARTUS_HOME=
   La Intel Quartus Prime instala dosierujo-strukturo estas kiel sekvas:
   Aldonu la mediovariablon por kontroli la Modelsim-licencon:
   $ eksporti MGLS_LICENSE_FILE=
2. Eksporto:
   $ eksporti LM_LICENSE_FILE=
3.  Eltiru la rultempan arkivon file, kaj instali OPAE-bibliotekojn, binarojn, inkluzivas files, kaj ASE-bibliotekoj kiel priskribite en la sekcio: Instalado de la Programaro de OPAE en la taŭga Intel Acceleration Stack Quick Start User Guide por via Intel FPGA PAC.

Via medio devas esti agordita ĝuste por agordi kaj konstrui AFU. Precipe, vi devas instali la OPAE-Programaran Elvolvaĵon (SDK) ĝuste. OPAE SDK-skriptoj devas esti sur PATH kaj inkluzivi files kaj bibliotekoj kiuj devas esti haveblaj al la C-kompililo. Krome, vi devas certigi, ke la mediovariablo OPAE_PLATFORM_ROOT estas agordita. Vidu al Instalado de la Programaro de OPAE por pliaj informoj.
Por certigi, ke la OPAE SDK kaj ASE estas ĝuste instalitaj, en ŝelo, konfirmu, ke via PATH inkluzivas afu_sim_setup. La afu_sim_setup devus esti en la dosierujo /usr/bin aŭ en se vi konstruis la OPAE el la fonto files.

Rilataj Informoj

• Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Uzantgvidilo
• Instalante la Programaron de OPAE
  Por Intel PAC kun Intel Arria 10 GX FPGA.
• Instalante la Programaron OPAE Por Intel FPGA PAC D5005.

Simulante hello_afu en Kliento-Servila Reĝimo

La hello_afu eksample estas simpla AFU-ŝablono kiu montras la primaran CCI-P-interfacon. La RTL kontentigas la minimumajn postulojn de AFU, respondante al memor-mapitaj I/O-legoj por resendi la aparatan ĉeftitolon kaj la UUID de la AFU.
Figuro 1. hello_afu Dosierujo-Arbo

Notu:
Ĉi tiu dokumento uzasample> por rilati al ekzample-dezajna dosierujo, kiel hello_afu en la supra figuro.
La programaro montras la minimumajn postulojn por ligi al FPGA uzante la OPAE. La RTL montras la minimumajn postulojn por kontentigi la OPAE-ŝoforon kaj la hello_afu eksampla programaro.
filelist.txt specifas la files por RTL-simulado kaj sintezo.
Por sukcese agordi kaj konstrui la AFU-ojnamples, via medio devas esti agordita ĝuste, kiel priskribite en Agordo de la Medio.

Rilataj Informoj

• Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Uzantgvidilo
• Agordi la Medion sur paĝo 5

Evoluigante AFU-ojn kun la OPAE SDK
En la Gvidilo de Programisto de Akcelilo Funkcia Unuo (AFU).

4.1. Simulado en Kliento-Servila Reĝimo

La sekva ekzample flow enkondukas la bazajn ASE-skriptojn. Vi povas simuli ĉiujn eksamples kun la ASE, krom eth_e2e_e10 kaj eth_e2e_e40.
La simulado postulas du programajn procezojn: unu procezo por RTL-simulado kaj dua procezo por prizorgi la ligitan programaron. Por konstrui RTL-simulan medion, rulu la jenon en $OPAE_PLATFORM_ROOT/hw/samples/hello_afu:
$ afu_sim_setup –fonto hw/rtl/filelist.txt build_sim
Ĉi tiu komando konstruas ASE-medion en la subdosierujo build_sim.
Por konstrui kaj ruli la simulilon:
$ cd build_sim
$ fari
$ fari sim
La simulilo presas mesaĝon, ke ĝi estas preta por simulado. Ĝi ankaŭ presas mesaĝon instigantan vin agordi la mediovariablon ASE_WORKDIR.
Malfermu alian ŝelon por programara simulado. Vi devas certigi agordi la mediovariablon OPAE_PLATFORM_ROOT.
Por konstrui kaj ruli la programaron en la nova ŝelo:
$ kd $OPAE_PLATFORM_ROOT
$ eksporti ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/hello_afu/build_sim/work
$ cd $OPAE_PLATFORM_ROOT/hw/samples/hello_afu/sw
$ purigi
$ fari USE_ASE=1
$ ./saluton_afu

Notu:
La specifa vojo nomo por ASE_WORKDIR povas varii. Uzu la padnomon provizitan de la simulilo-invito.
La programaro kaj simulilo funkcias, registras transakciojn kaj eliras.

4.1.1. Protokolo de Simulado Files
La simuladlabordosierujo konservas la ondformon, CCI-P-transakciojn, kaj simuladprotokolo files.
Plenumu la sekvajn paŝojn por view la ondoforma datumbazo:

1. Ŝanĝu al la dosierujo, en kiu vi ekzekutis la komandon make sim.
2. Tipo:
   $ fari ondon
   La make wave komando alvokas la ondformon viewer.

4.1.2. Dezajnaj Deklaroj
La jenaj file kaj adresaroj difinas la AFU-simuladon:

• $OPAE_PLATFORM_ROOT/hw/samples/ample>/hw/rtl/filelist.txt specifas RTL-fontojn.
• <AFU example> estas la eksample dosierujo kiel montrite en la figuro de Hello_afu Directory Tree.
• filelist.txt listigas SystemVerilog, VHDL, kaj la AFU JavaScript Object Notation (.json) file.
• La AFU .json priskribas la interfacojn, kiujn la AFU postulas. Ĝi ankaŭ inkludas UUID por identigi la AFU post kiam elŝutite al FPGA.
• hw/rtl/hello_afu.json difinas ccip_std_afu kiel la plej altan interfacon agordante afu-top-interface al ccip_std_afu. ccip_std_afu estas la baza CCI-P-interfaco inkluzive de horloĝoj, reset, kaj CCI-P TX kaj RX-strukturoj. Pli progresinta ekzamples difinas aliajn interfacajn opciojn.
• La .json file deklaras la AFU UUID. OPAE-skripto generas la UUID. La RTL ŝarĝas la UUID de afu_json_info.vh.
• sw/Farufile generas afu_json_info.h. La programaro ŝarĝas la UUID de afu_json_info.h.

4.1.3. Solvado de Problemoj Kliento-Servilo-Simulado
Se la komando afu_sim_setup malsukcesas, konfirmu tion:

• afu_sim_setup estas sur via PATH. afu_sim_setup devus esti en /usr/bin aŭ en se vi konstruis OPAE el la fonto files.
• Vi havas Python-version 2.7 aŭ pli altan instalitan.

Se vi ne kapablas konstrui kaj ekzekuti la simulilon, verŝajne vi ne instalis vian RTL-simulilon ĝuste.
Kiam vi provas konstrui kaj ruli la programaron, se vi vidas mesaĝon "Eraro enumerante AFCs", vi preterlasis agordi USE_ASE=1 sur la make komandlinio. La programaro serĉas fizikan FPGA-aparaton. Por resaniĝi, ripetu la paŝojn de la komando fari pura.

AFU Eksamples

Tabelo 2.
AFU Eksamples
Ĉiu AFU ekzample inkluzivas detalan README file, disponigante funkcian priskribon kaj notojn pri kiel simuli la dezajnon. Por plena kompreno de la simuladprocezo, review la README file en ĉiu AFU ekzample.

Rilataj Informoj

• DMA Akcelilo Funkcia Unuo (AFU) Uzantgvidilo
  Por informoj pri kiel kompili kaj ekzekuti la dma_afu sur via Intel PAC kun Intel Arria 10 GX FPGA.
• Streaming DMA Akcelilo Funkcia Unuo (AFU) Uzantgvidilo
  Por informoj pri kiel kompili kaj ekzekuti la streaming_dma_afu sur via Intel PAC kun Intel Arria 10 GX FPGA.
• Uzantgvidilo pri Funkcia Unuo de DMA-Akcelo: Intel FPGA Programebla Akcela Karto D5005
  Por informoj pri kiel kompili kaj ekzekuti la dma_afu sur via Intel FPGA PAC D5005.
• Streaming DMA Akcelilo Funkcia Unuo Uzantgvidilo: Intel FPGA Programebla Akcela Karto D5005
  Por informoj pri kiel kompili kaj ekzekuti la dma_afu sur via Intel FPGA PAC D5005.

Solvado de problemoj

Se la sekva eraro aperas dum la simulado, korektu ĝin sekvante la paŝojn sube.
Erara Mesaĝo
# [SIM] ASE-instanco verŝajne ankoraŭ funkcias en la nuna dosierujo!
# [SIM] Kontrolu PID 28816
# [SIM] Simulado eliros... vi povas uzi SIGKILL por mortigi la simulan procezon.
# [SIM] Ankaŭ kontrolu ĉu .ase_ready.pid file estas forigita antaŭ ol daŭrigi. Solvo

1. Tajpu kill ase_simv por mortigi zombiajn simuladprocezojn kaj forigi ajnan provizoran fileestas postlasitaj de malsukcesaj simuladprocezoj aŭ ŝlosiloj.
2. Forigu la .ase_ready.pid file, trovita en la dosierujo $ASE_WORKDIR.

Arkivoj de ASE Quick Start User Guide

Dokumenta Revizia Historio por ASE Rapida Komenca Uzantgvidilo

683200 | 2020.03.06
Sendu Rimarkojn

Dokumentoj/Rimedoj

Intel Akcelilo Funkcia Unuo Simulado Medio Programaro [pdf] Uzantogvidilo Akcelilo Funkcia Unuo, Simulada Medio Programaro, Akcelilo Funkcia Unuo Simulado-Medio, Programaro, Akcelilo Funkcia Unuo Simulado-Media Programaro

Referencoj

• Uzanto Manlibro