Functional Unit Simulation Software Environment
ຄູ່ມືຜູ້ໃຊ້

ກ່ຽວກັບເອກະສານນີ້

ເອກະສານນີ້ອະທິບາຍວິທີການຈໍາລອງເປັນample Accelerator Functional Unit (AFU) ໂດຍໃຊ້ Intel
ຫນ່ວຍງານປະຕິບັດການເລັ່ງ (AFU) ສະພາບແວດລ້ອມຈໍາລອງ (ASE) ສະພາບແວດລ້ອມ. ອ້າງອີງເຖິງ Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) User Guide ສໍາລັບລາຍລະອຽດທີ່ສົມບູນແບບກ່ຽວກັບຄວາມສາມາດຂອງ ASE ແລະສະຖາປັດຕະຍະກໍາພາຍໃນ.
Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) ແມ່ນສະພາບແວດລ້ອມການຈໍາລອງຮ່ວມກັນຂອງຮາດແວ ແລະຊອບແວສໍາລັບ Intel FPGA Programmable® Acceleration Card (Intel FPGA PAC). ສະພາບແວດລ້ອມການຈຳລອງການຮ່ວມຂອງຊອບແວນີ້ປະຈຸບັນຮອງຮັບ Intel FPGA PACs ຕໍ່ໄປນີ້: 10 GX FPGA

• Intel FPGA ບັດເລັ່ງໂຄງການ D5005
• Intel Programmable Acceleration Card ກັບ Intel Arria®
  ASE ສະຫນອງຮູບແບບການເຮັດທຸລະກໍາສໍາລັບໂປໂຕຄອນ Core Cache Interface (CCI-P) ແລະຮູບແບບຫນ່ວຍຄວາມຈໍາສໍາລັບຫນ່ວຍຄວາມຈໍາທ້ອງຖິ່ນທີ່ຕິດກັບ FPGA.
  ASE ຍັງກວດສອບການປະຕິບັດຕາມໜ່ວຍງານເລັ່ງລັດ (AFU) ຕໍ່ໂປຣໂຕຄໍ ແລະ APIs ຕໍ່ໄປນີ້:
• ຂໍ້ສະເພາະຂອງໂປໂຕຄອນ CCI-P
• Avalon ໄດ້
  ຂໍ້ມູນສະເພາະໃນການໂຕ້ຕອບຂອງ Memory Mapped (Avalon-MM).
• ເຄື່ອງຈັກເລັ່ງໂຄງການເປີດ (OPAE)®

ຕາຕະລາງ 1. Acceleration Stack ສໍາລັບ Intel Xeon® CPU ກັບ FPGAs Glossary

ໄລຍະ	ຕົວຫຍໍ້	ລາຍລະອຽດ
Intel Acceleration Stack ສໍາລັບ Intel Xeon® CPU ກັບ FPGAs	Stack ເລັ່ງ	ຄໍເລັກຊັນຂອງຊອບແວ, ເຟີມແວ ແລະເຄື່ອງມືທີ່ສະຫນອງການເຊື່ອມຕໍ່ທີ່ມີປະສິດທິພາບລະຫວ່າງ Intel FPGA ແລະໂປເຊດເຊີ Intel Xeon.
ບັດເລັ່ງໂປຣແກມ Intel FPGA (Intel FPGA PAC)	Intel FPGA PAC	ບັດເລັ່ງ PCIe* FPGA. ປະກອບດ້ວຍ FPGA Interface Manager (FIM) ທີ່ຈັບຄູ່ກັບໂປເຊດເຊີ Intel Xeon ເທິງລົດເມ PCIe.
Intel Xeon Scalable Platform ກັບ Integrated FPGA	ແພລະຕະຟອມ FPGA ປະສົມປະສານ	ແພລດຟອມ Intel Xeon plus FPGA ກັບ Intel Xeon ແລະ FPGA ໃນຊຸດດຽວແລະແບ່ງປັນຄວາມຊົງຈໍາທີ່ສອດຄ່ອງກັນຜ່ານ Ultra Path Interconnect (UPI).

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ
Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) ຄູ່ມືຜູ້ໃຊ້

ບໍລິສັດ Intel. ສະຫງວນລິຂະສິດທັງໝົດ. Intel, ໂລໂກ້ Intel, ແລະເຄື່ອງໝາຍ Intel ອື່ນໆແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Intel Corporation ຫຼືບໍລິສັດຍ່ອຍຂອງມັນ. Intel ຮັບປະກັນປະສິດທິພາບຂອງຜະລິດຕະພັນ FPGA ແລະ semiconductor ຂອງຕົນຕໍ່ກັບຂໍ້ມູນຈໍາເພາະໃນປະຈຸບັນໂດຍສອດຄ່ອງກັບການຮັບປະກັນມາດຕະຖານຂອງ Intel ແຕ່ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຜະລິດຕະພັນແລະການບໍລິການໄດ້ທຸກເວລາໂດຍບໍ່ມີການແຈ້ງການ. Intel ຖືວ່າບໍ່ມີຄວາມຮັບຜິດຊອບ ຫຼືຄວາມຮັບຜິດຊອບທີ່ເກີດຂຶ້ນຈາກແອັບພລິເຄຊັນ ຫຼືການນຳໃຊ້ຂໍ້ມູນ, ຜະລິດຕະພັນ, ຫຼືບໍລິການໃດໜຶ່ງທີ່ອະທິບາຍໄວ້ໃນນີ້ ຍົກເວັ້ນຕາມທີ່ໄດ້ຕົກລົງຢ່າງຈະແຈ້ງໃນລາຍລັກອັກສອນໂດຍ Intel. ລູກຄ້າ Intel ໄດ້ຖືກແນະນໍາໃຫ້ໄດ້ຮັບສະບັບຫລ້າສຸດຂອງຂໍ້ມູນຈໍາເພາະຂອງອຸປະກອນກ່ອນທີ່ຈະອີງໃສ່ຂໍ້ມູນໃດໆທີ່ຈັດພີມມາແລະກ່ອນທີ່ຈະວາງຄໍາສັ່ງສໍາລັບຜະລິດຕະພັນຫຼືການບໍລິການ.
*ຊື່ ແລະຍີ່ຫໍ້ອື່ນໆອາດຈະຖືກອ້າງວ່າເປັນຊັບສິນຂອງຄົນອື່ນ.
ISO 9001:2015 ລົງທະບຽນ

ຄວາມຕ້ອງການລະບົບ

ນີ້ແມ່ນຄວາມຕ້ອງການຂອງລະບົບສໍາລັບ Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE)::

• ລະບົບປະຕິບັດການ Linux 64-bit. ລຸ້ນນີ້ໄດ້ກວດສອບລະບົບປະຕິບັດການຕໍ່ໄປນີ້:
  - ສໍາລັບ Intel FPGA PAC D5005:
• RHEL 7.6 ກັບ Kernel 3.10.0-957
  - ສໍາລັບ Intel PAC ກັບ Intel Arria 10 GX FPGA:
• RHEL 7.6 ກັບ Kernel 3.10.0-957
• Ubuntu 18.04 ກັບ Kernel 4.15
• ຫນຶ່ງໃນ simulators ດັ່ງຕໍ່ໄປນີ້:
  — 64-bit Synopsys* VCS-MX-2016.06-SP2-1 RTL Simulator
  — 64-bit Mentor Graphics* Modelsim SE Simulator (ເວີຊັ່ນ 10.5c)
  — 64-bit Mentor Graphics QuestaSim Simulator (ເວີຊັ່ນ 10.5c)
• C compiler: GCC 4.7.0 ຫຼືສູງກວ່າ
• CMake: ຮຸ່ນ 2.8.12 ຫຼືສູງກວ່າ
• GNU C Library: ຮຸ່ນ 2.17 ຫຼືສູງກວ່າ
• Python: ເວີຊັ່ນ 2.7
• ຊອບແວ Intel Quartus® Prime Pro Edition ເວີຊັ່ນ 19.2 (1)

ການ​ຕັ້ງ​ຄ່າ​ສະ​ພາບ​ແວດ​ລ້ອມ​

ທ່ານຕ້ອງຕັ້ງຄ່າສະພາບແວດລ້ອມການຈໍາລອງຂອງທ່ານແລະຕິດຕັ້ງຊອບແວ OPAE ກ່ອນທີ່ຈະດໍາເນີນການ ASE.

1. ກໍານົດຕົວແປສະພາບແວດລ້ອມຕໍ່ໄປນີ້ສໍາລັບຊອບແວຈໍາລອງຂອງທ່ານ:
   • ສຳລັບ VCS:
   $ ສົ່ງອອກ VCS_HOME=
   $ export PATH=$VCS_HOME/bin:$PATH
   ໂຄງສ້າງໄດເລກະທໍລີການຕິດຕັ້ງ VCS ມີດັ່ງນີ້:
   ໃຫ້ແນ່ໃຈວ່າລະບົບຂອງທ່ານມີໃບອະນຸຍາດ VCS ທີ່ຖືກຕ້ອງ.
   • ສຳລັບ Modelsim SE/QuestaSim:
   $ ສົ່ງອອກ MTI_HOME=
   $ export PATH=$MTI_HOME/linux_x86_64/:$MTI_HOME/bin/:$PATH
   ໂຄງສ້າງໄດເລກະທໍລີການຕິດຕັ້ງ Modelsim/Questa ມີດັ່ງນີ້:
   ໃຫ້ແນ່ໃຈວ່າລະບົບຂອງທ່ານມີໃບອະນຸຍາດ Modelsim SE/QuestaSim ທີ່ຖືກຕ້ອງ.
   • ສໍາລັບ Intel Quartus Prime Pro Edition:
   $ ສົ່ງອອກ QUARTUS_HOME=
   ໂຄງສ້າງໄດເລກະທໍລີການຕິດຕັ້ງ Intel Quartus Prime ມີດັ່ງນີ້:
   ເພີ່ມຕົວແປສະພາບແວດລ້ອມເພື່ອກວດເບິ່ງໃບອະນຸຍາດ Modelsim:
   $ ສົ່ງອອກ MGLS_LICENSE_FILE=
2. ສົ່ງອອກ:
   $ ສົ່ງອອກ LM_LICENSE_FILE=
3.  ສະກັດການຈັດເກັບ runtime file, ແລະຕິດຕັ້ງຫ້ອງສະຫມຸດ OPAE, binaries, ປະກອບມີ files, ແລະ ASE libraries ດັ່ງທີ່ອະທິບາຍໄວ້ໃນພາກ: ການຕິດຕັ້ງຊຸດຊອບແວ OPAE ໃນ Intel Acceleration Stack Quick Start User Guide ທີ່ເຫມາະສົມສໍາລັບ Intel FPGA PAC ຂອງທ່ານ.

ສະພາບແວດລ້ອມຂອງທ່ານຕ້ອງໄດ້ຮັບການຕັ້ງຄ່າຢ່າງຖືກຕ້ອງເພື່ອກໍານົດແລະສ້າງ AFU. ໂດຍສະເພາະ, ທ່ານຕ້ອງຕິດຕັ້ງຊຸດພັດທະນາຊອບແວ OPAE (SDK) ຢ່າງຖືກຕ້ອງ. ສະຄຣິບ OPAE SDK ຈະຕ້ອງຢູ່ໃນ PATH ແລະປະກອບມີ files ແລະຫ້ອງສະຫມຸດທີ່ຕ້ອງມີໃຫ້ກັບ C compiler. ນອກຈາກນັ້ນ, ທ່ານຕ້ອງຮັບປະກັນວ່າຕົວແປສະພາບແວດລ້ອມ OPAE_PLATFORM_ROOT ຖືກຕັ້ງ. ເບິ່ງການຕິດຕັ້ງຊຸດຊອບແວ OPAE ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ.
ເພື່ອຮັບປະກັນວ່າ OPAE SDK ແລະ ASE ຖືກຕິດຕັ້ງຢ່າງຖືກຕ້ອງ, ໃນແກະ, ຢືນຢັນວ່າ PATH ຂອງທ່ານປະກອບມີ afu_sim_setup. afu_sim_setup ຄວນຢູ່ໃນໄດເລກະທໍລີ /usr/bin ຫຼືຢູ່ໃນ ຖ້າທ່ານສ້າງ OPAE ຈາກແຫຼ່ງ files.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) ຄູ່ມືຜູ້ໃຊ້
• ການຕິດຕັ້ງຊຸດຊອບແວ OPAE
  ສໍາລັບ Intel PAC ກັບ Intel Arria 10 GX FPGA.
• ການຕິດຕັ້ງຊຸດຊອບແວ OPAE ສໍາລັບ Intel FPGA PAC D5005.

ການຈຳລອງ hello_afu ໃນໂໝດລູກຄ້າ-ເຊີບເວີ

ໄດ້ hello_afu example ເປັນແມ່ແບບ AFU ງ່າຍດາຍທີ່ສະແດງໃຫ້ເຫັນການໂຕ້ຕອບ CCI-P ຕົ້ນຕໍ. RTL ຕອບສະໜອງໄດ້ຄວາມຕ້ອງການຂັ້ນຕ່ຳຂອງ AFU, ຕອບສະໜອງກັບຄວາມຈຳທີ່ເຮັດແຜນທີ່ I/O ອ່ານເພື່ອສົ່ງຄືນສ່ວນຫົວຄຸນສົມບັດຂອງອຸປະກອນ ແລະ UUID ຂອງ AFU.
ຮູບ 1. hello_afu Directory Tree

ໝາຍເຫດ:
ເອກະສານນີ້ໃຊ້ample> ເພື່ອອ້າງອີງເຖິງ example design directory, ເຊັ່ນ hello_afu ໃນຮູບຂ້າງເທິງ.
ຊອບແວສະແດງໃຫ້ເຫັນເຖິງຄວາມຕ້ອງການຂັ້ນຕ່ໍາເພື່ອຕິດກັບ FPGA ໂດຍໃຊ້ OPAE. RTL ສະແດງໃຫ້ເຫັນຄວາມຕ້ອງການຂັ້ນຕ່ໍາເພື່ອຕອບສະຫນອງຄົນຂັບ OPAE ແລະ hello_afu exampຊອບແວ.
filelist.txt ກໍານົດ files ສໍາລັບການຈໍາລອງແລະການສັງເຄາະ RTL.
ເພື່ອສຳເລັດການຕັ້ງຄ່າ ແລະສ້າງ AFU samples, ສະພາບແວດລ້ອມຂອງທ່ານຕ້ອງໄດ້ຮັບການສ້າງຕັ້ງຂຶ້ນຢ່າງຖືກຕ້ອງ, ດັ່ງທີ່ອະທິບາຍໄວ້ໃນການຕັ້ງຄ່າສະພາບແວດລ້ອມ.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) ຄູ່ມືຜູ້ໃຊ້
• ການສ້າງສະພາບແວດລ້ອມໃນໜ້າ 5

ພັດທະນາ AFUs ດ້ວຍ OPAE SDK
ໃນຄູ່ມືຜູ້ພັດທະນາຫນ່ວຍງານເລັ່ງເລັ່ງ (AFU).

4.1. ການຈຳລອງໃນໂໝດລູກຄ້າ-ເຊີບເວີ

ຕໍ່ໄປນີ້ example flow ແນະນຳຕົວໜັງສື ASE ພື້ນຖານ. ທ່ານສາມາດຈໍາລອງທັງຫມົດ examples ກັບ ASE, ຍົກເວັ້ນ eth_e2e_e10 ແລະ eth_e2e_e40.
ການຈໍາລອງຮຽກຮ້ອງໃຫ້ມີສອງຂະບວນການຊອບແວ: ຂະບວນການຫນຶ່ງສໍາລັບການຈໍາລອງ RTL ແລະຂະບວນການທີສອງເພື່ອດໍາເນີນການຊອບແວທີ່ເຊື່ອມຕໍ່. ເພື່ອສ້າງສະພາບແວດລ້ອມຈໍາລອງ RTL, ດໍາເນີນການຕໍ່ໄປນີ້ໃນ $OPAE_PLATFORM_ROOT/hw/samples/hello_afu:
$ afu_sim_setup –source hw/rtl/filelist.txt build_sim
ຄໍາສັ່ງນີ້ກໍ່ສ້າງສະພາບແວດລ້ອມ ASE ໃນໄດເລກະທໍລີຍ່ອຍ build_sim.
ການກໍ່ສ້າງແລະແລ່ນ simulator ໄດ້:
$ cd build_sim
$ ເຮັດ
$ ເຮັດຊິມ
simulator ພິມຂໍ້ຄວາມວ່າມັນພ້ອມສໍາລັບການຈໍາລອງ. ມັນຍັງພິມຂໍ້ຄວາມເຕືອນໃຫ້ທ່ານຕັ້ງຕົວແປສະພາບແວດລ້ອມ ASE_WORKDIR.
ເປີດ shell ອື່ນສໍາລັບການຈໍາລອງຊອບແວ. ທ່ານຕ້ອງຮັບປະກັນວ່າກໍານົດຕົວແປສະພາບແວດລ້ອມ OPAE_PLATFORM_ROOT.
ເພື່ອສ້າງແລະແລ່ນຊອບແວໃນ shell ໃຫມ່:
$ cd $OPAE_PLATFORM_ROOT
$ ສົ່ງອອກ ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/hello_afu/build_sim/work
$ cd $OPAE_PLATFORM_ROOT/hw/samples/hello_afu/sw
$ ເຮັດໃຫ້ສະອາດ
$ ເຮັດໃຫ້ USE_ASE=1
$ ./hello_afu

ໝາຍເຫດ:
ຊື່ເສັ້ນທາງສະເພາະສຳລັບ ASE_WORKDIR ອາດຈະແຕກຕ່າງກັນ. ໃຊ້ຊື່ເສັ້ນທາງທີ່ໃຫ້ໂດຍການເຕືອນຂອງ simulator.
ຊອບແວແລະ simulator ດໍາເນີນການ, ບັນທຶກການເຮັດທຸລະກໍາ, ແລະອອກ.

4.1.1. ບັນທຶກການຈໍາລອງ Files
ໄດເລກະທໍລີການເຮັດວຽກຈໍາລອງເກັບຮັກສາຮູບແບບຄື້ນ, ການເຮັດທຸລະກໍາ CCI-P, ແລະບັນທຶກການຈໍາລອງ files.
ຈົ່ງເຮັດສໍາເລັດຂັ້ນຕອນຕໍ່ໄປນີ້ເພື່ອ view ຖານ​ຂໍ້​ມູນ waveform​:

1. ປ່ຽນໄປຫາໄດເລກະທໍລີທີ່ທ່ານປະຕິບັດຄໍາສັ່ງ make sim.
2. ປະເພດ:
   $ ເຮັດໃຫ້ຄື້ນ
   ຄໍາສັ່ງ make wave invokes the waveform viewເອີ.

4.1.2. ປະກາດການອອກແບບ
ຕໍ່ໄປນີ້ file ແລະໄດເລກະທໍລີກໍານົດການຈໍາລອງ AFU:

• $OPAE_PLATFORM_ROOT/ຊົວ/ວິamples/ample>/hw/rtl/filelist.txt ລະບຸແຫຼ່ງ RTL.
• <AFU example> ແມ່ນ example directory ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ hello_afu Directory Tree.
• filelist.txt ລາຍຊື່ SystemVerilog, VHDL, ແລະ AFU JavaScript Object Notation (.json) file.
• AFU .json ອະທິບາຍການໂຕ້ຕອບທີ່ AFU ຕ້ອງການ. ມັນຍັງປະກອບມີ UUID ເພື່ອກໍານົດ AFU ເມື່ອດາວໂຫລດໄປ FPGA.
• hw/rtl/hello_afu.json ກໍານົດ ccip_std_afu ເປັນການໂຕ້ຕອບລະດັບເທິງໂດຍການຕັ້ງຄ່າ afu-top-interface ເປັນ ccip_std_afu. ccip_std_afu ແມ່ນການໂຕ້ຕອບ CCI-P ພື້ນຖານລວມທັງໂມງ, ຣີເຊັດ, ແລະໂຄງສ້າງ CCI-P TX ແລະ RX. ກ້າວຫນ້າທາງດ້ານຫຼາຍ examples ກໍານົດທາງເລືອກໃນການໂຕ້ຕອບອື່ນໆ.
• The .json file ປະກາດ AFU UUID. ສະຄຣິບ OPAE ສ້າງ UUID. RTL ໂຫລດ UUID ຈາກ afu_json_info.vh.
• sw/ເຮັດfile ສ້າງ afu_json_info.h. ຊອບແວໂຫຼດ UUID ຈາກ afu_json_info.h.

4.1.3. ແກ້ໄຂບັນຫາການຈໍາລອງລູກຄ້າ-ເຊີບເວີ
ຖ້າຄໍາສັ່ງ afu_sim_setup ລົ້ມເຫລວ, ຢືນຢັນວ່າ:

• afu_sim_setup ຢູ່ໃນ PATH ຂອງທ່ານ. afu_sim_setup ຄວນຢູ່ໃນ /usr/bin ຫຼືໃນ ຖ້າທ່ານສ້າງ OPAE ຈາກແຫຼ່ງ files.
• ທ່ານມີ Python ເວີຊັນ 2.7 ຫຼືສູງກວ່າທີ່ຕິດຕັ້ງ.

ຖ້າທ່ານບໍ່ສາມາດສ້າງແລະປະຕິບັດ simulator ໄດ້, ມັນອາດຈະວ່າທ່ານບໍ່ໄດ້ຕິດຕັ້ງເຄື່ອງມືຈໍາລອງ RTL ຂອງທ່ານຢ່າງຖືກຕ້ອງ.
ເມື່ອທ່ານພະຍາຍາມສ້າງ ແລະເປີດໃຊ້ຊອບແວ, ຖ້າທ່ານເຫັນຂໍ້ຄວາມ “Error enumerating AFCs”, ທ່ານໄດ້ລະເວັ້ນການຕັ້ງຄ່າ USE_ASE=1 ໃນແຖວຄໍາສັ່ງ. ຊອບແວກໍາລັງຊອກຫາອຸປະກອນ FPGA ທາງດ້ານຮ່າງກາຍ. ເພື່ອຟື້ນຕົວ, ເຮັດຊ້ໍາຂັ້ນຕອນຈາກຄໍາສັ່ງ make clean.

AFU Examples

ຕາຕະລາງ 2.
AFU Examples
ແຕ່ລະ AFU example ປະກອບມີ README ລາຍລະອຽດ file, ສະຫນອງຄໍາອະທິບາຍການດໍາເນີນງານແລະບັນທຶກກ່ຽວກັບວິທີການຈໍາລອງການອອກແບບ. ສໍາລັບຄວາມເຂົ້າໃຈຢ່າງເຕັມທີ່ຂອງຂະບວນການຈໍາລອງ, review README file ໃນແຕ່ລະ AFU exampເລ.

AFU	ລາຍລະອຽດ
ສະບາຍດີ_mem_afu	hello_mem_afu ສະແດງໃຫ້ເຫັນ AFU ທີ່ສ້າງເຄື່ອງຈັກຂອງລັດແບບງ່າຍດາຍເພື່ອເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາ. ເຄື່ອງຈັກຂອງລັດແມ່ນສາມາດມີຫຼາຍຮູບແບບການເຂົ້າເຖິງກັບຫນ່ວຍຄວາມຈໍາທ້ອງຖິ່ນທີ່ຕິດຄັດມາໂດຍກົງກັບ FPGA pins, ເຊັ່ນ DDR4 DIMMs. ໜ່ວຍຄວາມຈຳນີ້ແຕກຕ່າງຈາກໜ່ວຍຄວາມຈຳທີ່ເປັນເຈົ້າພາບທີ່ເຂົ້າເຖິງຜ່ານ CCI-P. ເຈົ້າພາບຈັດການ hello_mem_afu controller state machine ໂດຍໃຊ້ການຮ້ອງຂໍ I/O (MMIO) ທີ່ມີແຜນທີ່ຫນ່ວຍຄວາມຈໍາເພື່ອຄວບຄຸມແລະລົງທະບຽນສະຖານະ (CSRs).
ສະບາຍດີ_intr_afu	hello_intr_afu ສະແດງໃຫ້ເຫັນຄຸນສົມບັດຂັດຂວາງແອັບພລິເຄຊັນໃນ ASE.
DMA ແລະ f1.1 (2) _	dma_afu ສະແດງໃຫ້ເຫັນ DMA Basic Building Block ສໍາລັບເຈົ້າພາບກັບ FPGA, FPGA ເພື່ອເປັນເຈົ້າພາບ, ແລະ FPGA ກັບ FPGA ການໂອນຫນ່ວຍຄວາມຈໍາ. ເມື່ອຈຳລອງ AFU ນີ້, ຂະໜາດບັຟເຟີທີ່ໃຊ້ສຳລັບການໂອນຍ້າຍ DMA ແມ່ນນ້ອຍເພື່ອຮັກສາເວລາຈຳລອງໃຫ້ສົມເຫດສົມຜົນ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງຄູ່ມືຜູ້ໃຊ້ DMA Accelerator Functional Unit (AFU).
nlb_mode_O	nlb_mode_O ເປັນລະບົບ CCI-P ສະແດງໃຫ້ເຫັນການທົດສອບການສໍາເນົາຫນ່ວຍຄວາມຈໍາ. $0PAE_PLATFORM_ROOT/ sw/opae—cre/ease number>/sample/hello_fpga . c ປະກອບມີ nlb_mode_0.
	$ sh regress.sh -a -r rtl_sim -s < vcslmodelsimlquesta > [-i ) - ຂ
streaming_dma	streaming_dma ສະແດງໃຫ້ເຫັນວິທີການໂອນຂໍ້ມູນລະຫວ່າງຫນ່ວຍຄວາມຈໍາຂອງເຈົ້າພາບແລະພອດສະຕີມ FPGA. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງຄູ່ມືຜູ້ໃຊ້ Streaming DMA Accelerator Functional Unit (AFU).
ສະບາຍດີ	hel lo_a fu ແມ່ນ AFU ງ່າຍດາຍທີ່ສະແດງໃຫ້ເຫັນການໂຕ້ຕອບ CCI-P ຕົ້ນຕໍ. RTL ຕອບສະໜອງຄວາມຕ້ອງການຂັ້ນຕໍ່າສຸດຂອງ AFU, ຕອບສະໜອງການອ່ານ MMIO ເພື່ອສົ່ງຄືນສ່ວນຫົວຄຸນສົມບັດຂອງອຸປະກອນ ແລະ UUID ຂອງ AFU.

ຂໍ້ມູນທີ່ກ່ຽວຂ້ອງ

• ຄູ່ມືຜູ້ໃຊ້ DMA Accelerator Functional Unit (AFU).
  ສໍາລັບຂໍ້ມູນກ່ຽວກັບວິທີການລວບລວມແລະປະຕິບັດ dma_afu ໃນ Intel PAC ຂອງທ່ານກັບ Intel Arria 10 GX FPGA.
• ການຖ່າຍທອດ DMA Accelerator Functional Unit (AFU) ຄູ່ມືຜູ້ໃຊ້
  ສໍາລັບຂໍ້ມູນກ່ຽວກັບວິທີການລວບລວມແລະປະຕິບັດ streaming_dma_afu ໃນ Intel PAC ຂອງທ່ານກັບ Intel Arria 10 GX FPGA.
• ຄູ່ມືຜູ້ໃຊ້ DMA Accelerator Functional Unit: Intel FPGA Programmable Acceleration Card D5005
  ສໍາລັບຂໍ້ມູນກ່ຽວກັບວິທີການລວບລວມແລະປະຕິບັດ dma_afu ໃນ Intel FPGA PAC D5005 ຂອງທ່ານ.
• ຄູ່ມືຜູ້ໃຊ້ສະຕຣີມ DMA Accelerator Functional Unit: Intel FPGA Programmable Acceleration Card D5005
  ສໍາລັບຂໍ້ມູນກ່ຽວກັບວິທີການລວບລວມແລະປະຕິບັດ dma_afu ໃນ Intel FPGA PAC D5005 ຂອງທ່ານ.

ການແກ້ໄຂບັນຫາ

ຖ້າຂໍ້ຜິດພາດຕໍ່ໄປນີ້ປາກົດໃນລະຫວ່າງການຈໍາລອງ, ແກ້ໄຂມັນໂດຍປະຕິບັດຕາມຂັ້ນຕອນຂ້າງລຸ່ມນີ້.
ຂໍ້​ຄວາມ​ຜິດ​ພາດ
# [SIM] ຕົວຢ່າງ ASE ອາດຈະຍັງແລ່ນຢູ່ໃນໄດເລກະທໍລີປະຈຸບັນ!
# [ຊິມ] ກວດຫາ PID 28816
# [SIM] ການຈຳລອງຈະອອກ… ເຈົ້າອາດໃຊ້ SIGKILL ເພື່ອຂ້າຂະບວນການຈຳລອງ.
# [SIM] ຍັງກວດເບິ່ງວ່າ .ase_ready.pid file ຖືກໂຍກຍ້າຍອອກກ່ອນທີ່ຈະດໍາເນີນການ. ການແກ້ໄຂ

1. ພິມ kill ase_simv ເພື່ອຂ້າຂະບວນການຈໍາລອງ zombie ແລະລົບອອກຊົ່ວຄາວ files ຖືກປະໄວ້ທາງຫລັງໂດຍຂະບວນການຈໍາລອງທີ່ລົ້ມເຫລວຫຼື lock ups.
2. ລຶບ .ase_ready.pid file, ພົບຢູ່ໃນໄດເລກະທໍລີ $ASE_WORKDIR.

ASE Quick Start User Guide Archives

Intel Acceleration Stack Version	ຄູ່ມືຜູ້ໃຊ້
2.0	Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Quick Start User Guide
1.	Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Quick Start User Guide
1.	Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Quick Start User Guide
1.0	Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Quick Start User Guide

ປະຫວັດການແກ້ໄຂເອກະສານສໍາລັບ ASE Quick Start User Guide

ສະບັບເອກະສານ	Intel Acceleration Stack Version	ການປ່ຽນແປງ
2020.03.06	1.2.1 ແລະ 2.0.1	ອັບເດດຕໍ່ໄປນີ້: • ຄວາມຕ້ອງການລະບົບ
2019.08.05	2.0	• ອັບເດດລຸ້ນ Intel Quartus Prime Pro Edition ໃນຄວາມຕ້ອງການຂອງລະບົບ. • ເພີ່ມ hello_afu ໃນ AFU Examples. • ຖອດຖອນຂໍ້ມູນກ່ຽວກັບການຈໍາລອງໃນຮູບແບບການຖົດຖອຍ. • ເພີ່ມພາກສ່ວນໃໝ່: ASE Quick Start User Guide Archives.
2018.12.04	1.	ເພີ່ມການສະຫນັບສະຫນູນ Ubuntu.
2018.08.06	1.	ປັບປຸງຄວາມຕ້ອງການລະບົບ, ໂຄງສ້າງໄດເລກະທໍລີ, ແລະທີ່ສອດຄ້ອງກັນ fileຊື່.
2018.04.10	1.0	ການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ.

683200 | 2020.03.06
ສົ່ງຄຳຕິຊົມ

ເອກະສານ / ຊັບພະຍາກອນ

intel Accelerator Functional Unit Simulation Software ສະພາບແວດລ້ອມ [pdf] ຄູ່ມືຜູ້ໃຊ້ ໜ່ວຍປະຕິບັດໜ້າທີ່ເລັ່ງເລັ່ງ, ຊອບແວສະພາບແວດລ້ອມການຈຳລອງ, ໜ່ວຍປະຕິບັດໜ້າທີ່ຂອງຕົວເລັ່ງຄວາມໄວການຈຳລອງສະພາບແວດລ້ອມ, ຊອບແວ, ໜ່ວຍປະຕິບັດໜ້າທີ່ຕົວເລັ່ງການຈຳລອງ ຊອບແວສະພາບແວດລ້ອມ

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້