Lozisialy momba ny tontolo iainana Simulation Unit Functional
Torolàlana ho an'ny mpampiasa
Momba ity Document ity
Ity antontan-taratasy ity dia mamaritra ny fomba fanaovana simulate hoample Accelerator Functional Unit (AFU) mampiasa ny Intel
Accelerator Functional Unit (AFU) Simulation Environment (ASE) tontolo iainana. Jereo ny Torolàlana ho an'ny mpampiasa Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) ho an'ny antsipiriany feno momba ny fahaizan'ny ASE sy ny maritrano anatiny.
Ny Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) dia tontolo iarahana amin'ny fitaovana sy rindrambaiko ho an'ny Intel FPGA Programmable® Acceleration Card (Intel FPGA PAC). Ity tontolo iarahana amin'ny rindrambaiko ity dia manohana ireto PAC Intel FPGA manaraka ireto: 10 GX FPGA
- Intel FPGA Programmable Acceleration Card D5005
- Intel Programmable Acceleration Card miaraka amin'ny Intel Arria®
Ny ASE dia manome modely ara-barotra ho an'ny protocole Core Cache Interface (CCI-P) ary modely fitadidiana ho an'ny fahatsiarovana eo an-toerana mifandray amin'ny FPGA.
Ny ASE koa dia manamarina ny fanarahana ny Accelerator Functional Unit (AFU) amin'ireto protocols sy API manaraka ireto: - Ny famaritana ny protocol CCI-P
- Ny Avalon
Famaritana an-tsarintany fahatsiarovana (Avalon-MM). - Ny Open Programmable Acceleration Engine (OPAE)®
Tabilao 1. Acceleration Stack ho an'ny Intel Xeon® CPU miaraka amin'ny FPGAs Glossary
| teny | fanafohezana | Description |
| Intel Acceleration Stack ho an'ny Intel Xeon® CPU miaraka amin'ny FPGA | Acceleration Stack | Angon-drakitra rindrambaiko, firmware ary fitaovana izay manome fifandraisana tsara indrindra eo amin'ny Intel FPGA sy ny processeur Intel Xeon. |
| Intel FPGA Programmable Acceleration Card (Intel FPGA PAC) | Intel FPGA PAC | PCIe* FPGA accelerator karatra. Misy FPGA Interface Manager (FIM) izay miaraka amin'ny processeur Intel Xeon amin'ny bus PCIe. |
| Intel Xeon Scalable Platform miaraka amin'ny Integrated FPGA | Platform FPGA Integrated | Intel Xeon miampy sehatra FPGA miaraka amin'ny Intel Xeon sy FPGA ao anaty fonosana tokana ary mizara cache misy fahatsiarovana mirindra amin'ny alàlan'ny Ultra Path Interconnect (UPI). |
Fampahafantarana mifandraika
Torolàlana ho an'ny mpampiasa Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE).
Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana an'ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fanatanterahana ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'ny fampahalalana navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy.
* Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.
ISO 9001:2015 voasoratra anarana
System Requirements
Ireto ny fepetra takian'ny rafitra ho an'ny Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE)::
- Rafitra fandidiana Linux 64-bit. Ity famoahana ity dia nanamarina ireto rafitra fiasa manaraka ireto:
- Ho an'ny Intel FPGA PAC D5005: - RHEL 7.6 miaraka amin'ny Kernel 3.10.0-957
- Ho an'ny Intel PAC miaraka amin'ny Intel Arria 10 GX FPGA: - RHEL 7.6 miaraka amin'ny Kernel 3.10.0-957
- Ubuntu 18.04 miaraka amin'ny Kernel 4.15
- Ny iray amin'ireto simulators manaraka ireto:
— Synopsys 64-bit* VCS-MX-2016.06-SP2-1 RTL Simulator
— 64-bit Mentor Graphics* Modelsim SE Simulator (Dikan-teny 10.5c)
— 64-bit Mentor Graphics QuestaSim Simulator (Dikan-teny 10.5c) - C compiler: GCC 4.7.0 na ambony
- CMake: version 2.8.12 na ambony
- GNU C Library: version 2.17 na ambony
- Python: version 2.7
- Intel Quartus® Prime Pro Edition rindrambaiko 19.2 (1)
Fametrahana ny tontolo iainana
Tsy maintsy mametraka ny tontolon'ny simulation ianao ary mametraka ny rindrambaiko OPAE alohan'ny hampandehanana ny ASE.
- Mametraha ireto fari-piainana manaraka ireto ho an'ny rindrambaiko simulation anao:
• Ho an'ny VCS:
$ fanondranana VCS_HOME=
$ fanondranana PATH=$VCS_HOME/bin:$PATH
Ny rafitra lahatahiry fametrahana VCS dia toy izao manaraka izao:
Ataovy azo antoka fa manana fahazoan-dàlana VCS manankery ny rafitrao.
• Ho an'ny Modelsim SE/QuestaSim:
$ fanondranana MTI_HOME=
$ export PATH=$MTI_HOME/linux_x86_64/:$MTI_HOME/bin/:$PATH
Ny firafitry ny lahatahiry fametrahana Modelsim/Questa dia toy izao manaraka izao:
Ataovy azo antoka fa manana fahazoan-dàlana Modelsim SE/QuestaSim manankery ny rafitrao.
• Ho an'ny Intel Quartus Prime Pro Edition:
$ fanondranana QUARTUS_HOME=
Ny rafitra lahatahiry fametrahana Intel Quartus Prime dia toy izao manaraka izao:
Ampio ny fari-piainan'ny tontolo iainana hanamarina ny lisansa Modelsim:
$ fanondranana MGLS_LICENSE_FILE= - Fanondranana:
$ fanondranana LM_LICENSE_FILE= - Esory ny arisivan'ny runtime file, ary apetraho ny tranomboky OPAE, binary, dia misy files, ary tranomboky ASE araka ny voalaza ao amin'ny fizarana: Fametrahana ny OPAE Software Package ao amin'ny Intel Acceleration Stack Quick Start User Guide ho an'ny Intel FPGA PAC anao.
Ny tontolo iainanao dia tsy maintsy amboarina tsara mba hanamboarana sy hananganana AFU. Indrindra indrindra, tsy maintsy mametraka tsara ny OPAE Software Development Kit (SDK) ianao. Ny script OPAE SDK dia tsy maintsy ao amin'ny PATH ary misy files sy tranomboky izay tsy maintsy misy amin'ny C compiler. Ankoatr'izay, tsy maintsy miantoka ianao fa napetraka ny fari-piainan'ny tontolo OPAE_PLATFORM_ROOT. Jereo ny fametrahana ny OPAE Software Package raha mila fanazavana fanampiny.
Mba hahazoana antoka fa ny OPAE SDK sy ny ASE dia napetraka araka ny tokony ho izy, ao anaty akorandriaka, hamafiso fa ny PATH dia misy afu_sim_setup. Ny afu_sim_setup dia tokony ho ao amin'ny lahatahiry /usr/bin na ao raha nanangana ny OPAE avy amin'ny loharano ianao files.
Fampahafantarana mifandraika
- Torolàlana ho an'ny mpampiasa Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE).
- Fametrahana ny OPAE Software Package
Ho an'ny Intel PAC miaraka amin'ny Intel Arria 10 GX FPGA. - Fametrahana ny fonosana rindrambaiko OPAE ho an'ny Intel FPGA PAC D5005.
Manamboatra hello_afu amin'ny fomba Client-Server
Ny hello_afu example dia maodely AFU tsotra izay mampiseho ny interface CCI-P voalohany. Ny RTL dia mahafeno ny fepetra faran'izay kely indrindra amin'ny AFU, mamaly ny famakiana I/O voarakitra fahatsiarovana mba hamerenana ny lohatenin'ny fitaovana sy ny UUID an'ny AFU.
Sary 1. hello_afu Directory Tree
Fanamarihana:
Ity rakitra ity dia mampiasaample> ilazana ny talohaample design directory, toy ny hello_afu amin'ny sary etsy ambony.
Ny rindrankajy dia mampiseho ny fepetra faran'izay kely indrindra hametahana amin'ny FPGA mampiasa ny OPAE. Ny RTL dia mampiseho ny fepetra faran'izay kely indrindra mba hanomezana fahafaham-po ny mpamily OPAE sy ny hello_afu example software.
filelist.txt dia mamaritra ny files ho an'ny simulation sy synthesis RTL.
Mba hahombiazana ny fanamboarana sy fananganana ny AFU samples, ny tontolo iainanao dia tsy maintsy apetraka tsara, araka ny voalaza ao amin'ny Fametrahana ny tontolo iainana.
Fampahafantarana mifandraika
- Torolàlana ho an'ny mpampiasa Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE).
- Fametrahana ny tontolo iainana eo amin’ny pejy faha-5
Famolavolana AFU miaraka amin'ny OPAE SDK
Ao amin'ny Torolàlan'ny Developer Accelerator Functional Unit (AFU).
4.1. Simulation amin'ny Client-Server Mode
Ny manaraka example flow dia mampiditra ny script ASE fototra. Azonao atao ny manao simulate ny ex rehetraamples miaraka amin'ny ASE, afa-tsy eth_e2e_e10 sy eth_e2e_e40.
Ny simulation dia mitaky dingana roa amin'ny rindrambaiko: dingana iray ho an'ny simulation RTL ary dingana faharoa hampandehanana ny rindrambaiko mifandray. Mba hamoronana tontolo iainana simulation RTL dia araho ireto manaraka ireto ao amin'ny $OPAE_PLATFORM_ROOT/hw/samples/hello_afu:
$ afu_sim_setup –source hw/rtl/filelist.txt build_sim
Ity baiko ity dia manamboatra tontolo ASE ao amin'ny subdirectory build_sim.
Mba hananganana sy hampandehanana ny simulator:
$ cd build_sim
$ manao
$ manao sim
Ny simulator dia manonta hafatra fa vonona amin'ny simulation. Izy io koa dia manonta hafatra mamporisika anao hametraka ny fari-piainana ASE_WORKDIR.
Sokafy akorandriaka hafa ho an'ny simulation software. Tsy maintsy miantoka ny fametrahana ny fari-piainana OPAE_PLATFORM_ROOT ianao.
Mba hananganana sy hampandehanana ny rindrambaiko amin'ny shell vaovao:
$ cd $OPAE_PLATFORM_ROOT
$ fanondranana ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/hello_afu/build_sim/work
$ cd $OPAE_PLATFORM_ROOT/hw/samples/hello_afu/sw
$ manadio
$ manao USE_ASE=1
$ ./hello_afu
Fanamarihana:
Mety hiovaova ny anaran'ny lalana manokana ho an'ny ASE_WORKDIR. Ampiasao ny anaran'ny lalana omen'ny bitsika simulator.
Ny lozisialy sy ny simulator dia mihazakazaka, misoratra anarana, ary mivoaka.
4.1.1. Simulation Log Files
Ny lahatahiry asa simulation dia mitahiry ny onjam-peo, ny varotra CCI-P ary ny log simulation files.
Fenoy ireto dingana manaraka ireto mba view ny waveform database:
- Ovay ny lahatahiry nanaovanao ny baiko make sim.
- Karazana:
$ manao onja
Ny baiko make wave dia miantso ny onjam-peo viewer.
4.1.2. Fanambarana momba ny famolavolana
Manaraka file ary ny lahatahiry dia mamaritra ny simulation AFU:
- $OPAE_PLATFORM_ROOT/hw/samples/ample>/hw/rtl/filelist.txt dia manondro loharano RTL.
- <AFU example> ny example lahatahiry araka ny aseho amin'ny sarin'ny hello_afu Directory Tree.
- filelist.txt lisitra SystemVerilog, VHDL, ary ny AFU JavaScript Object Notation (.json) file.
- Ny AFU .json dia mamaritra ny fifandraisana ilain'ny AFU. Ao anatin'izany koa ny UUID hamantarana ny AFU rehefa alaina amin'ny FPGA.
- hw/rtl/hello_afu.json dia mamaritra ny ccip_std_afu ho ny interface ambony indrindra amin'ny fametrahana ny afu-top-interface amin'ny ccip_std_afu. ccip_std_afu no interface CCI-P fototra ahitana famantaranandro, reset, ary rafitra CCI-P TX sy RX. Ex advanced kokoaamples mamaritra safidy interface tsara hafa.
- Ny .json file hoy ny AFU UUID. Ny script OPAE dia mamorona ny UUID. Ny RTL dia mitondra ny UUID avy amin'ny afu_json_info.vh.
- sw/Makefile miteraka afu_json_info.h. Ny rindrankajy dia mitondra ny UUID avy amin'ny afu_json_info.h.
4.1.3. Famahana olana Simulation Client-Server
Raha tsy nahomby ny baiko afu_sim_setup dia hamafiso fa:
- afu_sim_setup dia eo amin'ny PATH-nao. afu_sim_setup dia tokony ho ao /usr/bin na in raha nanangana OPAE avy amin'ny loharano ianao files.
- Nametraka Python version 2.7 na ambony ianao.
Raha tsy afaka manangana sy manatanteraka ilay simulator ianao, dia azo inoana fa tsy nametraka ny fitaovana simulation RTL araka ny tokony ho izy ianao.
Rehefa manandrana manamboatra sy mampandeha ny rindrambaiko ianao, raha mahita hafatra "Error enumerating AFCs" ianao, dia nesorinao ny fametrahana USE_ASE=1 amin'ny baiko baiko. Mitady fitaovana FPGA ara-batana ilay rindrambaiko. Avereno indray ny dingana avy amin'ny baiko manao madio.
AFU Exampl'
Tabilao 2.
AFU Exampl'
AFU example misy README amin'ny antsipiriany file, manome famaritana miasa sy fanamarihana momba ny fomba fanaovana simulation ny famolavolana. Mba hahazoana fahatakarana feno ny fizotran'ny simulation, avereno indrayview ny README file isaky ny AFU example.
| AFU | Description | |
| hello_mem_afu | hello_mem_afu dia mampiseho AFU izay manangana milina fampiasam-panjakana tsotra ahafahana miditra fahatsiarovana. Ny milinam-panjakana dia mahavita fomba fidirana maromaro amin'ny fitadidiana eo an-toerana mipetaka mivantana amin'ny pin FPGA, toy ny DDR4 DIMM. Ity fahatsiarovana ity dia miavaka amin'ny fitadidiana mpampiantrano azo amin'ny CCI-P. Ny mpampiantrano dia mitantana ny milina fanaraha-maso hello_mem_afu amin'ny alàlan'ny fangatahan'ny I/O (MMIO) voarakitra fahatsiarovana mba hifehezana sy rejistra sata (CSR). | |
| hello_intr_afu | hello_intr_afu dia mampiseho ny endri-javatra manakana ny fampiharana ao amin'ny ASE. | |
| DMA sy f1.1 (2) _ | dma_afu dia mampiseho ny DMA Basic Building Block ho an'ny mpampiantrano FPGA, FPGA ho mpampiantrano, ary FPGA amin'ny FPGA famindrana fahatsiarovana. Rehefa manao simulation ity AFU ity, dia kely ny haben'ny buffer ampiasaina amin'ny famindrana DMA mba hitazonana ny fotoana fanaovana simulation mety. Raha mila fanazavana fanampiny dia jereo ny DMA Accelerator Functional Unit (AFU) Guide User. | |
| nlb_mode_O | nlb_mode_O dia rafitra CCI-P mampiseho ny fitsapana kopia fahatsiarovana. $0PAE_PLATFORM_ROOT/ sw/opae—cre/ease number>/sample/hello_fpga . c dia misy nlb_mode_0. | |
| $ sh regress.sh -a -r rtl_sim -s <vcslmodelsimlquesta > [-i ) -b |
||
| streaming_dma | streaming_dma dia mampiseho ny fomba famindrana angon-drakitra eo anelanelan'ny fitadidiana mpampiantrano sy seranan-tsambo FPGA. Raha mila fanazavana fanampiny dia jereo ny Torolàlana momba ny mpampiasa Streaming DMA Accelerator Functional Unit (AFU). | |
| salut_afu | hel lo_a fu dia AFU tsotra izay mampiseho ny interface CCI-P voalohany. Ny RTL dia mameno ny fepetra faran'izay kely indrindra amin'ny AFU, mamaly ny MMIO mamaky mba hamerenana ny lohatenin'ny fitaovana sy ny UUID an'ny AFU. | |
Fampahafantarana mifandraika
- DMA Accelerator Functional Unit (AFU) Torolàlana momba ny mpampiasa
Raha mila fanazavana momba ny fomba fanangonana sy fanatanterahana ny dma_afu amin'ny Intel PAC-nao miaraka amin'ny Intel Arria 10 GX FPGA. - Fandefasana DMA Accelerator Functional Unit (AFU) Torolàlana ho an'ny mpampiasa
Raha mila fanazavana momba ny fomba fanangonana sy fanatanterahana ny streaming_dma_afu amin'ny Intel PAC-nao miaraka amin'ny Intel Arria 10 GX FPGA. - DMA Accelerator Functional Unit Torolàlana: Intel FPGA Programmable Acceleration Card D5005
Raha mila fanazavana momba ny fomba fanangonana sy fanatanterahana ny dma_afu amin'ny Intel FPGA PAC D5005 anao. - Fandefasana DMA Accelerator Functional Unit Torolàlana: Intel FPGA Programmable Acceleration Card D5005
Raha mila fanazavana momba ny fomba fanangonana sy fanatanterahana ny dma_afu amin'ny Intel FPGA PAC D5005 anao.
Fanamboarana
Raha miseho mandritra ny simulation ity hadisoana manaraka ity dia ahitsio amin'ny fanarahana ny dingana etsy ambany.
Hafatra diso
# [SIM] Misy ohatra ASE mbola mandeha ao amin'ny lahatahiry ankehitriny!
# [SIM] Jereo ny PID 28816
# [SIM] Hivoaka ny simulation… azonao atao ny mampiasa SIGKILL hamonoana ny fizotran'ny simulation.
# [SIM] Jereo koa raha .ase_ready.pid file esorina alohan'ny hirosoana. vahaolana
- Soraty ny kill ase_simv hamonoana ny fizotran'ny simulation zombie ary esory izay vonjimaika files navelan'ny tsy fahombiazan'ny simulation na fanakatonana.
- Fafao ny .ase_ready.pid file, hita ao amin'ny lahatahiry $ASE_WORKDIR.
ASE Quick Start User Guide Archives
| Intel Acceleration Stack Version | Torolàlana ho an'ny mpampiasa |
| 2.0 | Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Torolàlana ho an'ny mpampiasa |
| 1. | Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Torolàlana ho an'ny mpampiasa |
| 1. | Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Torolàlana ho an'ny mpampiasa |
| 1.0 | Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Torolàlana ho an'ny mpampiasa |
Tantara Fanavaozana antontan-taratasy ho an'ny ASE Quick Start User Guide
| Document Version | Intel Acceleration Stack Version | FIOVANA |
| 2020.03.06 | 1.2.1 sy 2.0.1 | Nohavaozina ireto manaraka ireto: • Fitakiana rafitra |
| 2019.08.05 | 2.0 | • Nohavaozina ny kinova Intel Quartus Prime Pro Edition ao amin'ny System Requirements. • Nampiana ny hello_afu tao amin'ny AFU Examples. • Nesorina ny fampahalalana momba ny fanaovana simulation amin'ny fomba fihemorana. • Nampiana fizarana vaovao: ASE Quick Start User Guide Archives. |
| 2018.12.04 | 1. | Nampiana ny fanohanana Ubuntu. |
| 2018.08.06 | 1. | Nohavaozina ny fepetra takian'ny rafitra, ny firafitry ny lahatahiry, ary ny mifanaraka aminy fileanarana. |
| 2018.04.10 | 1.0 | Famoahana voalohany. |
683200 | 2020.03.06
Alefaso ny valiny
Documents / Loharano
 |
Intel Accelerator Functional Unit Simulation Environment Software [pdf] Torolàlana ho an'ny mpampiasa Fitaovan'ny Accelerator, Lozisialy momba ny tontolo iainana simulation, Lozisialy momba ny tontolo iainana Simulation, Lozisialy, Lozisialy momba ny tontolo iainana simulation |
