ಬೆಂಬಲಿತ FPGA ಸಾಧನ ಕುಟುಂಬಗಳ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿಯಲ್ಲಿ intel AN 522 ಬಸ್ LVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಅಳವಡಿಸಲಾಗುತ್ತಿದೆ

ಪರಿವಿಡಿ ಮರೆಮಾಡಿ

1 intel AN 522 ಬೆಂಬಲಿತ FPGA ಸಾಧನ ಕುಟುಂಬಗಳಲ್ಲಿ ಬಸ್ LVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಅಳವಡಿಸಲಾಗುತ್ತಿದೆ

2 Intel FPGA ಸಾಧನಗಳಲ್ಲಿ BLVDS ಅನುಷ್ಠಾನ ಬೆಂಬಲ

5 ಬರೆಯುವ ಮತ್ತು ಓದುವ ಕಾರ್ಯಾಚರಣೆಗಳ ಸಮಯದಲ್ಲಿ ಇನ್‌ಪುಟ್ ಅಥವಾ ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಳ ಕಾರ್ಯಾಚರಣೆ

5.1 ವಿನ್ಯಾಸ ಎಕ್ಸ್ampIntel Arria 10, Intel Cyclone 10 GX, ಮತ್ತು Intel MAX 10 ಹೊರತುಪಡಿಸಿ ಎಲ್ಲಾ ಬೆಂಬಲಿತ ಸಾಧನಗಳಿಗೆ le ಮಾರ್ಗಸೂಚಿಗಳು

5.2 ಕಾರ್ಯಕ್ಷಮತೆಯ ವಿಶ್ಲೇಷಣೆ

5.3 ಸಿಸ್ಟಮ್ ಸೆಟಪ್

5.4 ಒಟ್ಟಾರೆ ಸಿಸ್ಟಮ್ ಕಾರ್ಯಕ್ಷಮತೆ

6 ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

6.1 ಉಲ್ಲೇಖಗಳು

7 ಸಂಬಂಧಿತ ಪೋಸ್ಟ್‌ಗಳು

intel AN 522 ಬೆಂಬಲಿತ FPGA ಸಾಧನ ಕುಟುಂಬಗಳಲ್ಲಿ ಬಸ್ LVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಅಳವಡಿಸಲಾಗುತ್ತಿದೆ

ಬಸ್ LVDS (BLVDS) LVDS ಪಾಯಿಂಟ್-ಟು-ಪಾಯಿಂಟ್ ಸಂವಹನದ ಸಾಮರ್ಥ್ಯವನ್ನು ಮಲ್ಟಿಪಾಯಿಂಟ್ ಕಾನ್ಫಿಗರೇಶನ್‌ಗೆ ವಿಸ್ತರಿಸುತ್ತದೆ. ಮಲ್ಟಿಪಾಯಿಂಟ್ BLVDS ಮಲ್ಟಿಪಾಯಿಂಟ್ ಬ್ಯಾಕ್‌ಪ್ಲೇನ್ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗೆ ಸಮರ್ಥ ಪರಿಹಾರವನ್ನು ನೀಡುತ್ತದೆ.

Intel FPGA ಸಾಧನಗಳಲ್ಲಿ BLVDS ಅನುಷ್ಠಾನ ಬೆಂಬಲ

ಪಟ್ಟಿ ಮಾಡಲಾದ I/O ಮಾನದಂಡಗಳನ್ನು ಬಳಸಿಕೊಂಡು ನೀವು ಈ Intel ಸಾಧನಗಳಲ್ಲಿ BLVDS ಇಂಟರ್‌ಫೇಸ್‌ಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಬಹುದು.

ಸರಣಿ	ಕುಟುಂಬ	I/O ಸ್ಟ್ಯಾಂಡರ್ಡ್
ಸ್ಟ್ರಾಟಿಕ್ಸ್®	ಇಂಟೆಲ್ ಸ್ಟ್ರಾಟಿಕ್ಸ್ 10	ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-18 ವರ್ಗ I ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-18 ವರ್ಗ II
	ಸ್ಟ್ರಾಟಿಕ್ಸ್ ವಿ	ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ I ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ II
	ಸ್ಟ್ರಾಟಿಕ್ಸ್ IV
	ಸ್ಟ್ರಾಟಿಕ್ಸ್ III
ಅರ್ರಿಯಾ®	ಇಂಟೆಲ್ ಅರಿಯಾ 10	ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-18 ವರ್ಗ I ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-18 ವರ್ಗ II
	ಅರ್ರಿಯಾ ವಿ	ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ I ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ II
	ಅರ್ರಿಯಾ II	ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ I ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ II
ಸೈಕ್ಲೋನ್®	ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 ಜಿಎಕ್ಸ್	ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-18 ವರ್ಗ I ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-18 ವರ್ಗ II
	ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 LP	BLVDS
	ಚಂಡಮಾರುತ ವಿ	ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ I ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ II
	ಚಂಡಮಾರುತ IV	BLVDS
	ಸೈಕ್ಲೋನ್ III LS
	ಚಂಡಮಾರುತ III
MAX®	ಇಂಟೆಲ್ ಮ್ಯಾಕ್ಸ್ 10	BLVDS

ಗಮನಿಸಿ:
ಈ ಸಾಧನಗಳಲ್ಲಿನ ಪ್ರೊಗ್ರಾಮೆಬಲ್ ಡ್ರೈವ್ ಸಾಮರ್ಥ್ಯ ಮತ್ತು ಸ್ಲೇ ರೇಟ್ ವೈಶಿಷ್ಟ್ಯಗಳು ಗರಿಷ್ಠ ಕಾರ್ಯಕ್ಷಮತೆಗಾಗಿ ನಿಮ್ಮ ಮಲ್ಟಿಪಾಯಿಂಟ್ ಸಿಸ್ಟಮ್ ಅನ್ನು ಕಸ್ಟಮೈಸ್ ಮಾಡಲು ನಿಮಗೆ ಅನುಮತಿಸುತ್ತದೆ. ಬೆಂಬಲಿತ ಗರಿಷ್ಠ ಡೇಟಾ ದರವನ್ನು ನಿರ್ಧರಿಸಲು, ನಿಮ್ಮ ನಿರ್ದಿಷ್ಟ ಸಿಸ್ಟಮ್ ಸೆಟಪ್ ಮತ್ತು ಅಪ್ಲಿಕೇಶನ್ ಅನ್ನು ಆಧರಿಸಿ ಸಿಮ್ಯುಲೇಶನ್ ಅಥವಾ ಮಾಪನವನ್ನು ನಿರ್ವಹಿಸಿ.
BLVDS ಮುಗಿದಿದೆview ಪುಟ 4 ರಲ್ಲಿ
ಪುಟ 6 ರಲ್ಲಿ ಇಂಟೆಲ್ ಸಾಧನಗಳಲ್ಲಿ BLVDS ತಂತ್ರಜ್ಞಾನ
ಪುಟ 9 ರಲ್ಲಿ BLVDS ವಿದ್ಯುತ್ ಬಳಕೆ
BLVDS ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಪುಟ 10 ರಲ್ಲಿ le
ಪುಟ 17 ರಲ್ಲಿ ಕಾರ್ಯಕ್ಷಮತೆಯ ವಿಶ್ಲೇಷಣೆ
AN 522 ಗಾಗಿ ಡಾಕ್ಯುಮೆಂಟ್ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ: ಪುಟ 25 ರಲ್ಲಿ ಬೆಂಬಲಿತ Intel FPGA ಸಾಧನ ಕುಟುಂಬಗಳಲ್ಲಿ ಬಸ್ LVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಅಳವಡಿಸಲಾಗುತ್ತಿದೆ
ಸಂಬಂಧಿತ ಮಾಹಿತಿ
ಪುಟ 7 ರಲ್ಲಿ ಇಂಟೆಲ್ FPGA ಸಾಧನಗಳಲ್ಲಿ BLVDS ಇಂಟರ್ಫೇಸ್‌ಗಾಗಿ I/O ಮಾನದಂಡಗಳು

BLVDS ಮುಗಿದಿದೆview

ವಿಶಿಷ್ಟ ಮಲ್ಟಿಪಾಯಿಂಟ್ BLVDS ವ್ಯವಸ್ಥೆಯು ಬಸ್‌ಗೆ ಸಂಪರ್ಕಗೊಂಡಿರುವ ಹಲವಾರು ಟ್ರಾನ್ಸ್‌ಮಿಟರ್ ಮತ್ತು ರಿಸೀವರ್ ಜೋಡಿಗಳನ್ನು (ಟ್ರಾನ್ಸ್‌ಸೀವರ್‌ಗಳು) ಒಳಗೊಂಡಿದೆ.
ಮಲ್ಟಿಪಾಯಿಂಟ್ BLVDSಹಿಂದಿನ ಚಿತ್ರದಲ್ಲಿನ ಸಂರಚನೆಯು ಇಂಟರ್‌ಕನೆಕ್ಟ್ ಸಾಂದ್ರತೆಯನ್ನು ಕಡಿಮೆ ಮಾಡುವಾಗ ದ್ವಿಮುಖ ಅರ್ಧ-ಡ್ಯುಪ್ಲೆಕ್ಸ್ ಸಂವಹನವನ್ನು ಒದಗಿಸುತ್ತದೆ. ಯಾವುದೇ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಟ್ರಾನ್ಸ್‌ಮಿಟರ್ ಪಾತ್ರವನ್ನು ವಹಿಸಿಕೊಳ್ಳಬಹುದು, ಉಳಿದ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ಗಳು ರಿಸೀವರ್‌ಗಳಾಗಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತವೆ (ಒಂದು ಸಮಯದಲ್ಲಿ ಕೇವಲ ಒಂದು ಟ್ರಾನ್ಸ್‌ಮಿಟರ್ ಮಾತ್ರ ಸಕ್ರಿಯವಾಗಿರಬಹುದು). ಬಸ್‌ನಲ್ಲಿ ಚಾಲಕ ವಿವಾದವನ್ನು ತಪ್ಪಿಸಲು ಪ್ರೋಟೋಕಾಲ್ ಅಥವಾ ಹಾರ್ಡ್‌ವೇರ್ ಪರಿಹಾರದ ಮೂಲಕ ಬಸ್ ಟ್ರಾಫಿಕ್ ನಿಯಂತ್ರಣವು ಸಾಮಾನ್ಯವಾಗಿ ಅಗತ್ಯವಿದೆ. ಮಲ್ಟಿಪಾಯಿಂಟ್ BLVDS ನ ಕಾರ್ಯಕ್ಷಮತೆಯು ಬಸ್‌ನಲ್ಲಿನ ಕೆಪ್ಯಾಸಿಟಿವ್ ಲೋಡಿಂಗ್ ಮತ್ತು ಮುಕ್ತಾಯದಿಂದ ಹೆಚ್ಚು ಪರಿಣಾಮ ಬೀರುತ್ತದೆ.
ವಿನ್ಯಾಸ ಪರಿಗಣನೆಗಳು
ಉತ್ತಮ ಮಲ್ಟಿಪಾಯಿಂಟ್ ವಿನ್ಯಾಸವು ಉತ್ತಮ ಸಿಗ್ನಲ್ ಸಮಗ್ರತೆಯನ್ನು ಪಡೆಯಲು ಬಸ್‌ನಲ್ಲಿನ ಕೆಪ್ಯಾಸಿಟಿವ್ ಲೋಡ್ ಮತ್ತು ಮುಕ್ತಾಯವನ್ನು ಪರಿಗಣಿಸಬೇಕು. ಕಡಿಮೆ ಪಿನ್ ಕೆಪಾಸಿಟನ್ಸ್ ಹೊಂದಿರುವ ಟ್ರಾನ್ಸ್‌ಸಿವರ್, ಕಡಿಮೆ ಕೆಪಾಸಿಟನ್ಸ್ ಹೊಂದಿರುವ ಕನೆಕ್ಟರ್ ಮತ್ತು ಸ್ಟಬ್ ಉದ್ದವನ್ನು ಚಿಕ್ಕದಾಗಿಸುವ ಮೂಲಕ ನೀವು ಲೋಡ್ ಕೆಪಾಸಿಟನ್ಸ್ ಅನ್ನು ಕಡಿಮೆ ಮಾಡಬಹುದು. ಮಲ್ಟಿಪಾಯಿಂಟ್ BLVDS ವಿನ್ಯಾಸದ ಪರಿಗಣನೆಯು ಸಂಪೂರ್ಣ ಲೋಡ್ ಮಾಡಲಾದ ಬಸ್‌ನ ಪರಿಣಾಮಕಾರಿ ಭೇದಾತ್ಮಕ ಪ್ರತಿರೋಧವಾಗಿದೆ, ಇದನ್ನು ಪರಿಣಾಮಕಾರಿ ಪ್ರತಿರೋಧ ಎಂದು ಉಲ್ಲೇಖಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ಬಸ್‌ನ ಮೂಲಕ ಪ್ರಸರಣ ವಿಳಂಬವಾಗಿದೆ. ಇತರ ಮಲ್ಟಿಪಾಯಿಂಟ್ BLVDS ವಿನ್ಯಾಸ ಪರಿಗಣನೆಗಳಲ್ಲಿ ವಿಫಲ-ಸುರಕ್ಷಿತ ಪಕ್ಷಪಾತ, ಕನೆಕ್ಟರ್ ಪ್ರಕಾರ ಮತ್ತು ಪಿನ್-ಔಟ್, PCB ಬಸ್ ಟ್ರೇಸ್ ಲೇಔಟ್ ಮತ್ತು ಚಾಲಕ ಅಂಚಿನ ದರದ ವಿಶೇಷಣಗಳು ಸೇರಿವೆ.
ಪರಿಣಾಮಕಾರಿ ಪ್ರತಿರೋಧ
ಪರಿಣಾಮಕಾರಿ ಪ್ರತಿರೋಧವು ಬಸ್ ಟ್ರೇಸ್ ವಿಶಿಷ್ಟ ಪ್ರತಿರೋಧ ಝೋ ಮತ್ತು ಬಸ್‌ನಲ್ಲಿ ಕೆಪ್ಯಾಸಿಟಿವ್ ಲೋಡಿಂಗ್ ಅನ್ನು ಅವಲಂಬಿಸಿರುತ್ತದೆ. ಕನೆಕ್ಟರ್‌ಗಳು, ಪ್ಲಗ್-ಇನ್ ಕಾರ್ಡ್‌ನಲ್ಲಿರುವ ಸ್ಟಬ್, ಪ್ಯಾಕೇಜಿಂಗ್ ಮತ್ತು ರಿಸೀವರ್ ಇನ್‌ಪುಟ್ ಕೆಪಾಸಿಟನ್ಸ್ ಇವೆಲ್ಲವೂ ಕೆಪ್ಯಾಸಿಟಿವ್ ಲೋಡಿಂಗ್‌ಗೆ ಕೊಡುಗೆ ನೀಡುತ್ತವೆ, ಇದು ಬಸ್ ಪರಿಣಾಮಕಾರಿ ಪ್ರತಿರೋಧವನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ.
ಸಮೀಕರಣ 1. ಪರಿಣಾಮಕಾರಿ ಭೇದಾತ್ಮಕ ಪ್ರತಿರೋಧ ಸಮೀಕರಣ
ಲೋಡ್ ಮಾಡಲಾದ ಬಸ್ (Zeff) ನ ಪರಿಣಾಮಕಾರಿ ಭೇದಾತ್ಮಕ ಪ್ರತಿರೋಧವನ್ನು ಅಂದಾಜು ಮಾಡಲು ಈ ಸಮೀಕರಣವನ್ನು ಬಳಸಿ.ಎಲ್ಲಿ:

Zdiff (Ω) ≈ 2 × Zo = ಬಸ್‌ನ ಭೇದಾತ್ಮಕ ಗುಣಲಕ್ಷಣ ಪ್ರತಿರೋಧ

Co (pF/inch) = ಬಸ್‌ನ ಪ್ರತಿ ಯುನಿಟ್ ಉದ್ದದ ವಿಶಿಷ್ಟ ಧಾರಣ
CL (pF) = ಪ್ರತಿ ಹೊರೆಯ ಧಾರಣ

N = ಬಸ್‌ನಲ್ಲಿರುವ ಲೋಡ್‌ಗಳ ಸಂಖ್ಯೆ
H (ಇಂಚು) = d × N = ಬಸ್‌ನ ಒಟ್ಟು ಉದ್ದ

d (ಇಂಚು) = ಪ್ರತಿ ಪ್ಲಗ್-ಇನ್ ಕಾರ್ಡ್ ನಡುವಿನ ಅಂತರ
Cd (pF/inch) = CL/d = ಬಸ್‌ನಾದ್ಯಂತ ಪ್ರತಿ ಯೂನಿಟ್ ಉದ್ದಕ್ಕೆ ವಿತರಿಸಿದ ಕೆಪಾಸಿಟನ್ಸ್

ಲೋಡ್ ಕೆಪಾಸಿಟನ್ಸ್‌ನಲ್ಲಿನ ಹೆಚ್ಚಳ ಅಥವಾ ಪ್ಲಗ್-ಇನ್ ಕಾರ್ಡ್‌ಗಳ ನಡುವಿನ ಅಂತರವು ಪರಿಣಾಮಕಾರಿ ಪ್ರತಿರೋಧವನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ. ಸಿಸ್ಟಮ್ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಉತ್ತಮಗೊಳಿಸಲು, ಕಡಿಮೆ ಸಾಮರ್ಥ್ಯದ ಟ್ರಾನ್ಸ್ಸಿವರ್ ಮತ್ತು ಕನೆಕ್ಟರ್ ಅನ್ನು ಆಯ್ಕೆ ಮಾಡುವುದು ಮುಖ್ಯವಾಗಿದೆ. ಕನೆಕ್ಟರ್ ಮತ್ತು ಟ್ರಾನ್ಸ್‌ಸಿವರ್ I/O ಪಿನ್ ನಡುವೆ ಪ್ರತಿ ರಿಸೀವರ್ ಸ್ಟಬ್ ಉದ್ದವನ್ನು ಸಾಧ್ಯವಾದಷ್ಟು ಚಿಕ್ಕದಾಗಿ ಇರಿಸಿ.
ಸಾಮಾನ್ಯೀಕರಿಸಿದ ಪರಿಣಾಮಕಾರಿ ಪ್ರತಿರೋಧವು Cd/Co ವಿರುದ್ಧ
ಈ ಅಂಕಿ ಅಂಶವು ಸಾಮಾನ್ಯಗೊಳಿಸಿದ ಪರಿಣಾಮಕಾರಿ ಪ್ರತಿರೋಧದ ಮೇಲೆ ವಿತರಿಸಿದ ಕೆಪಾಸಿಟನ್ಸ್‌ನ ಪರಿಣಾಮಗಳನ್ನು ತೋರಿಸುತ್ತದೆ.ಬಸ್‌ನ ಪ್ರತಿ ತುದಿಯಲ್ಲಿ ಮುಕ್ತಾಯದ ಅಗತ್ಯವಿದೆ, ಆದರೆ ಡೇಟಾವು ಎರಡೂ ದಿಕ್ಕುಗಳಲ್ಲಿ ಹರಿಯುತ್ತದೆ. ಬಸ್‌ನಲ್ಲಿ ಪ್ರತಿಫಲನ ಮತ್ತು ರಿಂಗಿಂಗ್ ಅನ್ನು ಕಡಿಮೆ ಮಾಡಲು, ನೀವು ಮುಕ್ತಾಯದ ಪ್ರತಿರೋಧಕವನ್ನು ಪರಿಣಾಮಕಾರಿ ಪ್ರತಿರೋಧಕ್ಕೆ ಹೊಂದಿಸಬೇಕು. Cd/Co = 3 ನೊಂದಿಗೆ ಸಿಸ್ಟಮ್‌ಗೆ, ಪರಿಣಾಮಕಾರಿ ಪ್ರತಿರೋಧವು Zdiff ನ 0.5 ಪಟ್ಟು. ಬಸ್‌ನಲ್ಲಿ ಡಬಲ್ ಟರ್ಮಿನೇಷನ್‌ಗಳೊಂದಿಗೆ, ಚಾಲಕನು Zdiff ನ 0.25 ಪಟ್ಟು ಸಮಾನವಾದ ಲೋಡ್ ಅನ್ನು ನೋಡುತ್ತಾನೆ; ಮತ್ತು ಹೀಗೆ ರಿಸೀವರ್ ಇನ್‌ಪುಟ್‌ಗಳಾದ್ಯಂತ ಸಿಗ್ನಲ್‌ಗಳ ಸ್ವಿಂಗ್ ಮತ್ತು ಡಿಫರೆನ್ಷಿಯಲ್ ಶಬ್ದದ ಅಂಚು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ (ಸ್ಟ್ಯಾಂಡರ್ಡ್ LVDS ಡ್ರೈವರ್ ಅನ್ನು ಬಳಸಿದರೆ). BLVDS ಚಾಲಕವು ಇದೇ ರೀತಿಯ ಪರಿಮಾಣವನ್ನು ಸಾಧಿಸಲು ಡ್ರೈವ್ ಕರೆಂಟ್ ಅನ್ನು ಹೆಚ್ಚಿಸುವ ಮೂಲಕ ಈ ಸಮಸ್ಯೆಯನ್ನು ಪರಿಹರಿಸುತ್ತದೆtagರಿಸೀವರ್ ಇನ್‌ಪುಟ್‌ಗಳಲ್ಲಿ ಇ ಸ್ವಿಂಗ್.
ಪ್ರಸರಣ ವಿಳಂಬ
ಪ್ರಸರಣ ವಿಳಂಬ (tPD = Zo × Co) ಯುನಿಟ್ ಉದ್ದಕ್ಕೆ ಪ್ರಸರಣ ಮಾರ್ಗದ ಮೂಲಕ ಸಮಯ ವಿಳಂಬವಾಗಿದೆ. ಇದು ವಿಶಿಷ್ಟ ಪ್ರತಿರೋಧ ಮತ್ತು ಗುಣಲಕ್ಷಣವನ್ನು ಅವಲಂಬಿಸಿರುತ್ತದೆ
ಬಸ್ ಸಾಮರ್ಥ್ಯ.
ಪರಿಣಾಮಕಾರಿ ಪ್ರಸರಣ ವಿಳಂಬ
ಲೋಡ್ ಮಾಡಲಾದ ಬಸ್‌ಗಾಗಿ, ನೀವು ಈ ಸಮೀಕರಣದೊಂದಿಗೆ ಪರಿಣಾಮಕಾರಿ ಪ್ರಸರಣ ವಿಳಂಬವನ್ನು ಲೆಕ್ಕ ಹಾಕಬಹುದು. ಚಾಲಕ A ಮತ್ತು ರಿಸೀವರ್ B ನಡುವಿನ ಸಾಲಿನ tPDEFF × ಉದ್ದವಾಗಿ ಚಾಲಕ A ನಿಂದ ರಿಸೀವರ್ B ಗೆ ಸಿಗ್ನಲ್ ಅನ್ನು ಪ್ರಸಾರ ಮಾಡುವ ಸಮಯವನ್ನು ನೀವು ಲೆಕ್ಕಾಚಾರ ಮಾಡಬಹುದು.

ಇಂಟೆಲ್ ಸಾಧನಗಳಲ್ಲಿ BLVDS ತಂತ್ರಜ್ಞಾನ

ಬೆಂಬಲಿತ ಇಂಟೆಲ್ ಸಾಧನಗಳಲ್ಲಿ, BLVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು 1.8 V (Intel Arria 10 ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳು) ಅಥವಾ 2.5 V (ಇತರ ಬೆಂಬಲಿತ ಸಾಧನಗಳು) VCCIO ನಿಂದ ನಡೆಸಲ್ಪಡುವ ಯಾವುದೇ ಸಾಲು ಅಥವಾ ಕಾಲಮ್ I/ ಬ್ಯಾಂಕ್‌ಗಳಲ್ಲಿ ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ. ಈ I/O ಬ್ಯಾಂಕುಗಳಲ್ಲಿ, ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಡಿಫರೆನ್ಷಿಯಲ್ I/O ಪಿನ್‌ಗಳಲ್ಲಿ ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ ಆದರೆ ಮೀಸಲಾದ ಗಡಿಯಾರ ಇನ್‌ಪುಟ್ ಅಥವಾ ಗಡಿಯಾರ ಔಟ್‌ಪುಟ್ ಪಿನ್‌ಗಳಲ್ಲಿ ಅಲ್ಲ. ಆದಾಗ್ಯೂ, Intel Arria 10 ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳಲ್ಲಿ, BLVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಸಾಮಾನ್ಯ I/Os ಆಗಿ ಬಳಸಲಾಗುವ ಮೀಸಲಾದ ಗಡಿಯಾರ ಪಿನ್‌ಗಳಲ್ಲಿ ಬೆಂಬಲಿಸಲಾಗುತ್ತದೆ.

BLVDS ಟ್ರಾನ್ಸ್‌ಮಿಟರ್ ಎರಡು ಏಕ-ಅಂತ್ಯದ ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಳನ್ನು ಬಳಸುತ್ತದೆ ಮತ್ತು ಎರಡನೇ ಔಟ್‌ಪುಟ್ ಬಫರ್ ಅನ್ನು ವಿಲೋಮವಾಗಿ ಪ್ರೋಗ್ರಾಮ್ ಮಾಡಲಾಗಿದೆ.
BLVDS ರಿಸೀವರ್ ಮೀಸಲಾದ LVDS ಇನ್‌ಪುಟ್ ಬಫರ್ ಅನ್ನು ಬಳಸುತ್ತದೆ.

ಬೆಂಬಲಿತ ಸಾಧನಗಳಲ್ಲಿ BLVDS I/O ಬಫರ್‌ಗಳುಅಪ್ಲಿಕೇಶನ್ ಪ್ರಕಾರವನ್ನು ಅವಲಂಬಿಸಿ ವಿಭಿನ್ನ ಇನ್‌ಪುಟ್ ಅಥವಾ ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಳನ್ನು ಬಳಸಿ:

ಮಲ್ಟಿಡ್ರಾಪ್ ಅಪ್ಲಿಕೇಶನ್-ಇನ್‌ಪುಟ್ ಅಥವಾ ಔಟ್‌ಪುಟ್ ಬಫರ್ ಅನ್ನು ಸಾಧನವು ಡ್ರೈವರ್ ಅಥವಾ ರಿಸೀವರ್ ಕಾರ್ಯಾಚರಣೆಗೆ ಉದ್ದೇಶಿಸಲಾಗಿದೆಯೇ ಎಂಬುದನ್ನು ಅವಲಂಬಿಸಿ.

ಮಲ್ಟಿಪಾಯಿಂಟ್ ಅಪ್ಲಿಕೇಶನ್-ಔಟ್‌ಪುಟ್ ಬಫರ್ ಮತ್ತು ಇನ್‌ಪುಟ್ ಬಫರ್ ಒಂದೇ I/O ಪಿನ್‌ಗಳನ್ನು ಹಂಚಿಕೊಳ್ಳುತ್ತದೆ. LVDS ಔಟ್‌ಪುಟ್ ಬಫರ್ ಸಿಗ್ನಲ್‌ಗಳನ್ನು ಕಳುಹಿಸದಿದ್ದಾಗ ಅದನ್ನು ತ್ರಿ-ಸ್ಟೇಟ್ ಮಾಡಲು ನಿಮಗೆ ಔಟ್‌ಪುಟ್ ಸಕ್ರಿಯಗೊಳಿಸುವ (oe) ಸಂಕೇತದ ಅಗತ್ಯವಿದೆ.
ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಾಗಿ ಆನ್-ಚಿಪ್ ಸರಣಿಯ ಮುಕ್ತಾಯವನ್ನು (RS OCT) ಸಕ್ರಿಯಗೊಳಿಸಬೇಡಿ.

ಪ್ಲಗ್-ಇನ್ ಕಾರ್ಡ್‌ನಲ್ಲಿನ ಸ್ಟಬ್‌ಗೆ ಪ್ರತಿರೋಧ ಹೊಂದಾಣಿಕೆಯನ್ನು ಒದಗಿಸಲು ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಳಲ್ಲಿ ಬಾಹ್ಯ ಪ್ರತಿರೋಧಕಗಳನ್ನು ಬಳಸಿ.
ಡಿಫರೆನ್ಷಿಯಲ್ ಇನ್‌ಪುಟ್ ಬಫರ್‌ಗಾಗಿ ಆನ್-ಚಿಪ್ ಡಿಫರೆನ್ಷಿಯಲ್ ಟರ್ಮಿನೇಷನ್ (RD OCT) ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಬೇಡಿ ಏಕೆಂದರೆ ಬಸ್ ಮುಕ್ತಾಯವನ್ನು ಸಾಮಾನ್ಯವಾಗಿ ಬಸ್‌ನ ಎರಡೂ ತುದಿಗಳಲ್ಲಿ ಬಾಹ್ಯ ಟರ್ಮಿನೇಷನ್ ರೆಸಿಸ್ಟರ್‌ಗಳನ್ನು ಬಳಸಿಕೊಂಡು ಕಾರ್ಯಗತಗೊಳಿಸಲಾಗುತ್ತದೆ.

Intel FPGA ಸಾಧನಗಳಲ್ಲಿ BLVDS ಇಂಟರ್ಫೇಸ್‌ಗಾಗಿ I/O ಮಾನದಂಡಗಳು
ಬೆಂಬಲಿತ ಇಂಟೆಲ್ ಸಾಧನಗಳಿಗೆ ಸಂಬಂಧಿತ I/O ಮಾನದಂಡಗಳು ಮತ್ತು ಪ್ರಸ್ತುತ ಸಾಮರ್ಥ್ಯದ ಅವಶ್ಯಕತೆಗಳನ್ನು ಬಳಸಿಕೊಂಡು ನೀವು BLVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಬಹುದು.
ಬೆಂಬಲಿತ ಇಂಟೆಲ್ ಸಾಧನಗಳಲ್ಲಿ BLVDS ಇಂಟರ್ಫೇಸ್‌ಗಾಗಿ I/O ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಮತ್ತು ವೈಶಿಷ್ಟ್ಯಗಳ ಬೆಂಬಲ

ಸಾಧನಗಳು	ಪಿನ್	I/O ಸ್ಟ್ಯಾಂಡರ್ಡ್	V CCIO (ವಿ)	ಪ್ರಸ್ತುತ ಸಾಮರ್ಥ್ಯದ ಆಯ್ಕೆ		ಪರಿಭ್ರಮಣ ದರ
				ಕಾಲಮ್ I/O	ಸಾಲು I/O	ಆಯ್ಕೆ ಸೆಟ್ಟಿಂಗ್	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್® ಪ್ರಧಾನ ಸೆಟ್ಟಿಂಗ್
ಇಂಟೆಲ್ ಸ್ಟ್ರಾಟಿಕ್ಸ್ 10	ಎಲ್ವಿಡಿಎಸ್	ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-18 ವರ್ಗ I	1.8	8, 6, 4	——	ನಿಧಾನ	0
						ವೇಗ (ಡೀಫಾಲ್ಟ್)	1
		ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-18 ವರ್ಗ II	1.8	8	—	ನಿಧಾನ	0
						ವೇಗ (ಡೀಫಾಲ್ಟ್)	1
ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 LP ಸೈಕ್ಲೋನ್ IV ಚಂಡಮಾರುತ III	DIFFIO	BLVDS	2.5	8, 12 (ಡೀಫಾಲ್ಟ್), 16	8, 12 (ಡೀಫಾಲ್ಟ್), 16	ನಿಧಾನ	0
						ಮಧ್ಯಮ	1
						ವೇಗ (ಡೀಫಾಲ್ಟ್)	2
ಸ್ಟ್ರಾಟಿಕ್ಸ್ IV ಸ್ಟ್ರಾಟಿಕ್ಸ್ III ಅರಿಯಾ II	DIFFIO_RX (1)	ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ I	2.5	8, 10, 12	8, 12	ನಿಧಾನ	0
						ಮಧ್ಯಮ	1
						ಮಧ್ಯಮ ವೇಗ	2
						ವೇಗ (ಡೀಫಾಲ್ಟ್)	3
		ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ II	2.5	16	16	ನಿಧಾನ	0
						ಮಧ್ಯಮ	1
ಮುಂದುವರೆಯಿತು…

DIFFIO_TX ಪಿನ್ ನಿಜವಾದ LVDS ಡಿಫರೆನ್ಷಿಯಲ್ ರಿಸೀವರ್‌ಗಳನ್ನು ಬೆಂಬಲಿಸುವುದಿಲ್ಲ.

ಸಾಧನಗಳು	ಪಿನ್	I/O ಸ್ಟ್ಯಾಂಡರ್ಡ್	V CCIO (ವಿ)	ಪ್ರಸ್ತುತ ಸಾಮರ್ಥ್ಯದ ಆಯ್ಕೆ		ಪರಿಭ್ರಮಣ ದರ
				ಕಾಲಮ್ I/O	ಸಾಲು I/O	ಆಯ್ಕೆ ಸೆಟ್ಟಿಂಗ್	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್® ಪ್ರಧಾನ ಸೆಟ್ಟಿಂಗ್
						ಮಧ್ಯಮ ವೇಗ	2
						ವೇಗ (ಡೀಫಾಲ್ಟ್)	3
ಸ್ಟ್ರಾಟಿಕ್ಸ್ ವಿ ಅರ್ರಿಯಾ ವಿ ಸೈಕ್ಲೋನ್ ವಿ	DIFFIO_RX (1)	ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ I	2.5	8, 10, 12	8, 12	ನಿಧಾನ	0
		ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ II	2.5	16	16	ವೇಗ (ಡೀಫಾಲ್ಟ್)	1
ಇಂಟೆಲ್ ಅರಿಯಾ 10 ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 ಜಿಎಕ್ಸ್	ಎಲ್ವಿಡಿಎಸ್	ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-18 ವರ್ಗ I	1.8	4, 6, 8, 10, 12	—	ನಿಧಾನ	0
		ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-18 ವರ್ಗ II	1.8	16	—	ವೇಗ (ಡೀಫಾಲ್ಟ್)	1
ಇಂಟೆಲ್ ಮ್ಯಾಕ್ಸ್ 10	DIFFIO_RX	BLVDS	2.5	8, 12,16 (ಡೀಫಾಲ್ಟ್)	8, 12, 16 (ಡೀಫಾಲ್ಟ್)	ನಿಧಾನ	0
						ಮಧ್ಯಮ	1
						ವೇಗ (ಡೀಫಾಲ್ಟ್)	2

ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, ಸಂಬಂಧಿತ ಮಾಹಿತಿ ವಿಭಾಗದಲ್ಲಿ ಪಟ್ಟಿ ಮಾಡಲಾದ ಆಯಾ ಸಾಧನದ ದಸ್ತಾವೇಜನ್ನು ನೋಡಿ:

ಪಿನ್ ಕಾರ್ಯಯೋಜನೆಯ ಮಾಹಿತಿಗಾಗಿ, ಸಾಧನ ಪಿನ್-ಔಟ್ ಅನ್ನು ಉಲ್ಲೇಖಿಸಿ files.

I/O ಮಾನದಂಡಗಳ ವೈಶಿಷ್ಟ್ಯಗಳಿಗಾಗಿ, ಸಾಧನದ ಕೈಪಿಡಿ I/O ಅಧ್ಯಾಯವನ್ನು ನೋಡಿ.
ವಿದ್ಯುತ್ ವಿಶೇಷಣಗಳಿಗಾಗಿ, ಸಾಧನದ ಡೇಟಾಶೀಟ್ ಅಥವಾ DC ಮತ್ತು ಸ್ವಿಚಿಂಗ್ ಗುಣಲಕ್ಷಣಗಳ ಡಾಕ್ಯುಮೆಂಟ್ ಅನ್ನು ನೋಡಿ.

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

ಇಂಟೆಲ್ ಸ್ಟ್ರಾಟಿಕ್ಸ್ 10 ಪಿನ್-ಔಟ್ Files

ಸ್ಟ್ರಾಟಿಕ್ಸ್ ವಿ ಪಿನ್-ಔಟ್ Files
ಸ್ಟ್ರಾಟಿಕ್ಸ್ IV ಪಿನ್-ಔಟ್ Files

ಸ್ಟ್ರಾಟಿಕ್ಸ್ III ಸಾಧನ ಪಿನ್-ಔಟ್ Files
Intel Arria 10 ಸಾಧನ ಪಿನ್-ಔಟ್ Files
Arria V ಸಾಧನ ಪಿನ್-ಔಟ್ Files
ಅರಿಯಾ II GX ಸಾಧನ ಪಿನ್-ಔಟ್ Files
ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 GX ಸಾಧನ ಪಿನ್-ಔಟ್ Files
ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 LP ಸಾಧನ ಪಿನ್-ಔಟ್ Files
ಸೈಕ್ಲೋನ್ V ಸಾಧನ ಪಿನ್-ಔಟ್ Files
ಸೈಕ್ಲೋನ್ IV ಸಾಧನ ಪಿನ್-ಔಟ್ Files
ಸೈಕ್ಲೋನ್ III ಸಾಧನ ಪಿನ್-ಔಟ್ Files
Intel MAX 10 ಸಾಧನ ಪಿನ್-ಔಟ್ Files
Intel Stratix 10 ಸಾಮಾನ್ಯ ಉದ್ದೇಶದ I/O ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
ಸ್ಟ್ರಾಟಿಕ್ಸ್ V ಸಾಧನಗಳಲ್ಲಿ I/O ವೈಶಿಷ್ಟ್ಯಗಳು
ಸ್ಟ್ರಾಟಿಕ್ಸ್ IV ಸಾಧನದಲ್ಲಿ I/O ವೈಶಿಷ್ಟ್ಯಗಳು
ಸ್ಟ್ರಾಟಿಕ್ಸ್ III ಸಾಧನ I/O ವೈಶಿಷ್ಟ್ಯಗಳು
ಸ್ಟ್ರಾಟಿಕ್ಸ್ V ಸಾಧನಗಳಲ್ಲಿ I/O ವೈಶಿಷ್ಟ್ಯಗಳು
ಸ್ಟ್ರಾಟಿಕ್ಸ್ IV ಸಾಧನದಲ್ಲಿ I/O ವೈಶಿಷ್ಟ್ಯಗಳು
ಸ್ಟ್ರಾಟಿಕ್ಸ್ III ಸಾಧನ I/O ವೈಶಿಷ್ಟ್ಯಗಳು

Intel Arria 10 ಸಾಧನಗಳಲ್ಲಿ I/O ಮತ್ತು ಹೈ ಸ್ಪೀಡ್ I/O
Arria V ಸಾಧನಗಳಲ್ಲಿ I/O ವೈಶಿಷ್ಟ್ಯಗಳು
Arria II ಸಾಧನಗಳಲ್ಲಿ I/O ವೈಶಿಷ್ಟ್ಯಗಳು

ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 GX ಸಾಧನಗಳಲ್ಲಿ I/O ಮತ್ತು ಹೈ ಸ್ಪೀಡ್ I/O
ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 LP ಸಾಧನಗಳಲ್ಲಿ I/O ಮತ್ತು ಹೈ ಸ್ಪೀಡ್ I/O
ಸೈಕ್ಲೋನ್ V ಸಾಧನಗಳಲ್ಲಿ I/O ವೈಶಿಷ್ಟ್ಯಗಳು

ಸೈಕ್ಲೋನ್ IV ಸಾಧನಗಳಲ್ಲಿ I/O ವೈಶಿಷ್ಟ್ಯಗಳು
ಸೈಕ್ಲೋನ್ III ಸಾಧನ ಕುಟುಂಬದಲ್ಲಿ I/O ವೈಶಿಷ್ಟ್ಯಗಳು
Intel MAX 10 ಸಾಮಾನ್ಯ ಉದ್ದೇಶ I/O ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

Intel Stratix 10 ಸಾಧನ ಡೇಟಾಶೀಟ್
ಸ್ಟ್ರಾಟಿಕ್ಸ್ ವಿ ಸಾಧನದ ಡೇಟಾಶೀಟ್
ಸ್ಟ್ರಾಟಿಕ್ಸ್ IV ಸಾಧನಗಳಿಗೆ DC ಮತ್ತು ಸ್ವಿಚಿಂಗ್ ಗುಣಲಕ್ಷಣಗಳು

ಸ್ಟ್ರಾಟಿಕ್ಸ್ III ಸಾಧನದ ಡೇಟಾಶೀಟ್: DC ಮತ್ತು ಸ್ವಿಚಿಂಗ್ ಗುಣಲಕ್ಷಣಗಳು
Intel Arria 10 ಸಾಧನ ಡೇಟಾಶೀಟ್
Arria V ಸಾಧನದ ಡೇಟಾಶೀಟ್

Arria II ಸಾಧನಗಳಿಗಾಗಿ ಸಾಧನ ಡೇಟಾಶೀಟ್
ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 GX ಸಾಧನ ಡೇಟಾಶೀಟ್
ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 LP ಸಾಧನ ಡೇಟಾಶೀಟ್

ಸೈಕ್ಲೋನ್ V ಸಾಧನದ ಡೇಟಾಶೀಟ್
ಸೈಕ್ಲೋನ್ IV ಸಾಧನ ಡೇಟಾಶೀಟ್
ಸೈಕ್ಲೋನ್ III ಸಾಧನ ಡೇಟಾಶೀಟ್

Intel MAX 10 ಸಾಧನ ಡೇಟಾಶೀಟ್

BLVDS ವಿದ್ಯುತ್ ಬಳಕೆ

40 mA ಗಿಂತ ಹೆಚ್ಚು ಬಳಸುವ ಗನ್ನಿಂಗ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಲಾಜಿಕ್ (GTL) ನಂತಹ ಇತರ ಉನ್ನತ-ಕಾರ್ಯಕ್ಷಮತೆಯ ಬಸ್ ತಂತ್ರಜ್ಞಾನಗಳಿಗೆ ಹೋಲಿಸಿದರೆ, BLVDS ಸಾಮಾನ್ಯವಾಗಿ 10 mA ವ್ಯಾಪ್ತಿಯಲ್ಲಿ ಪ್ರಸ್ತುತವನ್ನು ಹೊರಹಾಕುತ್ತದೆ. ಉದಾಹರಣೆಗೆample, 25 ° C ನ ಸುತ್ತುವರಿದ ತಾಪಮಾನದಲ್ಲಿ ಸೈಕ್ಲೋನ್ III ಸಾಧನಗಳ ವಿಶಿಷ್ಟ ಶಕ್ತಿ ಗುಣಲಕ್ಷಣಗಳಿಗಾಗಿ ಸೈಕ್ಲೋನ್ III ಅರ್ಲಿ ಪವರ್ ಎಸ್ಟಿಮೇಟರ್ (EPE) ಅಂದಾಜು, 50 MHz ಡೇಟಾ ದರದಲ್ಲಿ BLVDS ಬೈಡೈರೆಕ್ಷನಲ್ ಬಫರ್‌ನ ಸರಾಸರಿ ವಿದ್ಯುತ್ ಬಳಕೆ ಮತ್ತು ಔಟ್‌ಪುಟ್ 50% ಸಮಯವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲಾಗಿದೆ ಸುಮಾರು 17 mW.

ಸಾಧನದಲ್ಲಿ ನಿಮ್ಮ ವಿನ್ಯಾಸವನ್ನು ಅಳವಡಿಸುವ ಮೊದಲು, BLVDS I/O ವಿದ್ಯುತ್ ಬಳಕೆಯ ಅಂದಾಜು ಪ್ರಮಾಣವನ್ನು ಪಡೆಯಲು ನೀವು ಬಳಸುವ ಬೆಂಬಲಿತ ಸಾಧನಕ್ಕಾಗಿ Excel-ಆಧಾರಿತ EPE ಅನ್ನು ಬಳಸಿ.
ಇನ್‌ಪುಟ್ ಮತ್ತು ಬೈಡೈರೆಕ್ಷನಲ್ ಪಿನ್‌ಗಳಿಗಾಗಿ, BLVDS ಇನ್‌ಪುಟ್ ಬಫರ್ ಅನ್ನು ಯಾವಾಗಲೂ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗುತ್ತದೆ. ಬಸ್‌ನಲ್ಲಿ ಸ್ವಿಚಿಂಗ್ ಚಟುವಟಿಕೆ ಇದ್ದಲ್ಲಿ BLVDS ಇನ್‌ಪುಟ್ ಬಫರ್ ವಿದ್ಯುತ್ ಬಳಸುತ್ತದೆ (ಉದಾample, ಇತರ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ಗಳು ಡೇಟಾವನ್ನು ಕಳುಹಿಸುತ್ತಿವೆ ಮತ್ತು ಸ್ವೀಕರಿಸುತ್ತಿವೆ, ಆದರೆ ಸೈಕ್ಲೋನ್ III ಸಾಧನವು ಉದ್ದೇಶಿತ ಸ್ವೀಕರಿಸುವವರಲ್ಲ).

ನೀವು BLVDS ಅನ್ನು ಮಲ್ಟಿಡ್ರಾಪ್‌ನಲ್ಲಿ ಇನ್‌ಪುಟ್ ಬಫರ್‌ನಂತೆ ಅಥವಾ ಮಲ್ಟಿಪಾಯಿಂಟ್ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಲ್ಲಿ ದ್ವಿಮುಖ ಬಫರ್ ಆಗಿ ಬಳಸಿದರೆ, Intel Intel ಸಾಧನ BLVDS ಇನ್‌ಪುಟ್ ಬಫರ್‌ಗಾಗಿ ಉದ್ದೇಶಿಸಲಾದ ಚಟುವಟಿಕೆಗಳನ್ನು ಹೊರತುಪಡಿಸಿ, ಬಸ್‌ನಲ್ಲಿನ ಎಲ್ಲಾ ಚಟುವಟಿಕೆಗಳನ್ನು ಒಳಗೊಂಡಿರುವ ಟಾಗಲ್ ದರವನ್ನು ನಮೂದಿಸಲು ಶಿಫಾರಸು ಮಾಡುತ್ತದೆ.

ExampEPE ನಲ್ಲಿ BLVDS I/O ಡೇಟಾ ಎಂಟ್ರಿ
ಈ ಅಂಕಿ ಚಂಡಮಾರುತ III EPE ನಲ್ಲಿ BLVDS I/O ನಮೂದನ್ನು ತೋರಿಸುತ್ತದೆ. ಇತರ ಬೆಂಬಲಿತ ಇಂಟೆಲ್ ಸಾಧನಗಳ EPE ನಲ್ಲಿ ಆಯ್ಕೆ ಮಾಡಲು I/O ಮಾನದಂಡಗಳಿಗಾಗಿ, ಸಂಬಂಧಿತ ಮಾಹಿತಿಯನ್ನು ನೋಡಿ.ನಿಮ್ಮ ವಿನ್ಯಾಸವನ್ನು ನೀವು ಪೂರ್ಣಗೊಳಿಸಿದ ನಂತರ ನಿಖರವಾದ BLVDS I/O ಪವರ್ ವಿಶ್ಲೇಷಣೆಯನ್ನು ನಿರ್ವಹಿಸಲು ನೀವು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪವರ್ ವಿಶ್ಲೇಷಕ ಸಾಧನವನ್ನು ಬಳಸಬೇಕೆಂದು ಇಂಟೆಲ್ ಶಿಫಾರಸು ಮಾಡುತ್ತದೆ. ಪವರ್ ವಿಶ್ಲೇಷಕ ಉಪಕರಣವು ಸ್ಥಳ ಮತ್ತು ಮಾರ್ಗವನ್ನು ಪೂರ್ಣಗೊಳಿಸಿದ ನಂತರ ವಿನ್ಯಾಸದ ನಿಶ್ಚಿತಗಳ ಆಧಾರದ ಮೇಲೆ ಶಕ್ತಿಯನ್ನು ಅಂದಾಜು ಮಾಡುತ್ತದೆ. ಪವರ್ ವಿಶ್ಲೇಷಕ ಪರಿಕರವು ಬಳಕೆದಾರ-ನಮೂದಿಸಿದ, ಸಿಮ್ಯುಲೇಶನ್-ಪಡೆದ ಮತ್ತು ಅಂದಾಜು ಸಿಗ್ನಲ್ ಚಟುವಟಿಕೆಗಳ ಸಂಯೋಜನೆಯನ್ನು ಅನ್ವಯಿಸುತ್ತದೆ, ಇದು ವಿವರವಾದ ಸರ್ಕ್ಯೂಟ್ ಮಾದರಿಗಳೊಂದಿಗೆ ಸೇರಿ, ನಿಖರವಾದ ವಿದ್ಯುತ್ ಅಂದಾಜುಗಳನ್ನು ನೀಡುತ್ತದೆ.
ಸಂಬಂಧಿತ ಮಾಹಿತಿ

ಪವರ್ ಅನಾಲಿಸಿಸ್ ಅಧ್ಯಾಯ, ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಹ್ಯಾಂಡ್‌ಬುಕ್
Intel Stratix 10, Intel Arria 10, ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನ ಕುಟುಂಬಗಳಿಗೆ Intel Quartus Prime Pro ಆವೃತ್ತಿ ಪವರ್ ವಿಶ್ಲೇಷಕ ಉಪಕರಣದ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ.

ಪವರ್ ಅನಾಲಿಸಿಸ್ ಅಧ್ಯಾಯ, ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಎಡಿಷನ್ ಹ್ಯಾಂಡ್‌ಬುಕ್
Stratix V, Stratix IV, Stratix III, Arria V, Arria II, Intel Cyclone 10 LP, Cyclone V, Cyclone IV, Cyclone III LS, Cyclone III, ಮತ್ತು Intel ಗಾಗಿ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಎಡಿಷನ್ ಪವರ್ ವಿಶ್ಲೇಷಕ ಉಪಕರಣದ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ. MAX 10 ಸಾಧನ ಕುಟುಂಬಗಳು.
ಅರ್ಲಿ ಪವರ್ ಎಸ್ಟಿಮೇಟರ್‌ಗಳು (ಇಪಿಇ) ಮತ್ತು ಪವರ್ ವಿಶ್ಲೇಷಕ ಪುಟ
ಇಪಿಇ ಮತ್ತು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪವರ್ ವಿಶ್ಲೇಷಕ ಉಪಕರಣದ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ.
ಪುಟ 3 ರಲ್ಲಿ ಬೆಂಬಲಿತ Intel FPGA ಸಾಧನ ಕುಟುಂಬಗಳಲ್ಲಿ ಬಸ್ LVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಅಳವಡಿಸಲಾಗುತ್ತಿದೆ
BLVDS ವಿದ್ಯುತ್ ಬಳಕೆಯನ್ನು ಅಂದಾಜು ಮಾಡಲು EPE ನಲ್ಲಿ ಆಯ್ಕೆ ಮಾಡಲು I/O ಮಾನದಂಡಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ.

BLVDS ವಿನ್ಯಾಸ ಎಕ್ಸ್ample
ವಿನ್ಯಾಸ ಮಾಜಿampಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಸಂಬಂಧಿತ ಸಾಮಾನ್ಯ ಉದ್ದೇಶದ I/O (GPIO) IP ಕೋರ್‌ಗಳೊಂದಿಗೆ ಬೆಂಬಲಿತ ಸಾಧನಗಳಲ್ಲಿ BLVDS I/O ಬಫರ್ ಅನ್ನು ಹೇಗೆ ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡುವುದು ಎಂಬುದನ್ನು le ನಿಮಗೆ ತೋರಿಸುತ್ತದೆ.

Intel Stratix 10, Intel Arria 10, ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳು—GPIO Intel FPGA IP ಕೋರ್ ಅನ್ನು ಬಳಸುತ್ತವೆ.
Intel MAX 10 ಸಾಧನಗಳು-GPIO Lite Intel FPGA IP ಕೋರ್ ಅನ್ನು ಬಳಸಿ.

ಎಲ್ಲಾ ಇತರ ಬೆಂಬಲಿತ ಸಾಧನಗಳು ALTIOBUF IP ಕೋರ್ ಅನ್ನು ಬಳಸುತ್ತವೆ.

ನೀವು ವಿನ್ಯಾಸವನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಬಹುದು ಮಾಜಿampಸಂಬಂಧಿತ ಮಾಹಿತಿಯಲ್ಲಿರುವ ಲಿಂಕ್‌ನಿಂದ le. BLVDS I/O ಬಫರ್ ನಿದರ್ಶನಕ್ಕಾಗಿ, Intel ಈ ಕೆಳಗಿನ ಐಟಂಗಳನ್ನು ಶಿಫಾರಸು ಮಾಡುತ್ತದೆ:

ಡಿಫರೆನ್ಷಿಯಲ್ ಮೋಡ್ ಆನ್ ಮಾಡುವುದರೊಂದಿಗೆ ಜಿಪಿಐಒ ಐಪಿ ಕೋರ್ ಅನ್ನು ಬೈಡೈರೆಕ್ಷನಲ್ ಮೋಡ್‌ನಲ್ಲಿ ಅಳವಡಿಸಿ.

ದ್ವಿಮುಖ ಪಿನ್‌ಗಳಿಗೆ I/O ಮಾನದಂಡವನ್ನು ನಿಗದಿಪಡಿಸಿ:
BLVDS-ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 LP, ಸೈಕ್ಲೋನ್ IV, ಸೈಕ್ಲೋನ್ III, ಮತ್ತು Intel MAX 10 ಸಾಧನಗಳು.
ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ I ಅಥವಾ ವರ್ಗ II-ಸ್ಟ್ರಾಟಿಕ್ಸ್ V, ಸ್ಟ್ರಾಟಿಕ್ಸ್ IV, ಸ್ಟ್ರಾಟಿಕ್ಸ್ III, Arria V, Arria II, ಮತ್ತು Cyclone V ಸಾಧನಗಳು.

ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-18 ವರ್ಗ I ಅಥವಾ ವರ್ಗ II-Intel Stratix 10, Intel Arria 10, ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳು.

ಬರೆಯುವ ಮತ್ತು ಓದುವ ಕಾರ್ಯಾಚರಣೆಗಳ ಸಮಯದಲ್ಲಿ ಇನ್‌ಪುಟ್ ಅಥವಾ ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಳ ಕಾರ್ಯಾಚರಣೆ

ಬರೆಯುವ ಕಾರ್ಯಾಚರಣೆ (BLVDS I/O ಬಫರ್)

ಓದು ಕಾರ್ಯಾಚರಣೆ (ಡಿಫರೆನ್ಷಿಯಲ್ ಇನ್‌ಪುಟ್ ಬಫರ್)

ಡೌಟ್‌ಪ್ ಇನ್‌ಪುಟ್ ಪೋರ್ಟ್ ಮೂಲಕ FPGA ಕೋರ್‌ನಿಂದ ಸರಣಿ ಡೇಟಾ ಸ್ಟ್ರೀಮ್ ಅನ್ನು ಸ್ವೀಕರಿಸಿ
ಡೇಟಾದ ತಲೆಕೆಳಗಾದ ಆವೃತ್ತಿಯನ್ನು ರಚಿಸಿ
p ಮತ್ತು n ಬೈಡೈರೆಕ್ಷನಲ್ ಪಿನ್‌ಗಳಿಗೆ ಸಂಪರ್ಕಗೊಂಡಿರುವ ಎರಡು ಏಕ-ಅಂತ್ಯದ ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಳ ಮೂಲಕ ಡೇಟಾವನ್ನು ರವಾನಿಸಿ

p ಮತ್ತು n ಬೈಡೈರೆಕ್ಷನಲ್ ಪಿನ್‌ಗಳ ಮೂಲಕ ಬಸ್‌ನಿಂದ ಡೇಟಾವನ್ನು ಸ್ವೀಕರಿಸಿ
ಡಿನ್ ಪೋರ್ಟ್ ಮೂಲಕ FPGA ಕೋರ್‌ಗೆ ಸರಣಿ ಡೇಟಾವನ್ನು ಕಳುಹಿಸುತ್ತದೆ

ಏಕ-ಅಂತ್ಯದ ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಅಥವಾ ನಿಷ್ಕ್ರಿಯಗೊಳಿಸಲು oe ಪೋರ್ಟ್ ಸಾಧನದ ಕೋರ್‌ನಿಂದ oe ಸಂಕೇತವನ್ನು ಪಡೆಯುತ್ತದೆ.
ಓದುವ ಕಾರ್ಯಾಚರಣೆಯ ಸಮಯದಲ್ಲಿ ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಳನ್ನು ತ್ರಿ-ಸ್ಟೇಟ್ ಮಾಡಲು ಓ ಸಿಗ್ನಲ್ ಅನ್ನು ಕಡಿಮೆ ಇರಿಸಿ.

AND ಗೇಟ್‌ನ ಕಾರ್ಯವು ಪ್ರಸಾರವಾದ ಸಂಕೇತವನ್ನು ಸಾಧನದ ಕೋರ್‌ಗೆ ಹಿಂತಿರುಗಿಸುವುದನ್ನು ನಿಲ್ಲಿಸುವುದು. ಡಿಫರೆನ್ಷಿಯಲ್ ಇನ್‌ಪುಟ್ ಬಫರ್ ಅನ್ನು ಯಾವಾಗಲೂ ಸಕ್ರಿಯಗೊಳಿಸಲಾಗುತ್ತದೆ.

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

I/O ಬಫರ್ (ALTIOBUF) IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

GPIO IP ಕೋರ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
Intel MAX 10 I/O ಇಂಪ್ಲಿಮೆಂಟೇಶನ್ ಗೈಡ್ಸ್
ಇಂಟೆಲ್ FPGA IP ಕೋರ್‌ಗಳಿಗೆ ಪರಿಚಯ

ವಿನ್ಯಾಸ ಎಕ್ಸ್ampAN 522 ಗಾಗಿ les

ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ವಿನ್ಯಾಸವನ್ನು ಒದಗಿಸುತ್ತದೆampಈ ಅಪ್ಲಿಕೇಶನ್ ಟಿಪ್ಪಣಿಯಲ್ಲಿ ಬಳಸಲಾಗಿದೆ.
ವಿನ್ಯಾಸ ಎಕ್ಸ್ample Intel Stratix 10 ಸಾಧನಗಳಿಗೆ ಮಾರ್ಗಸೂಚಿಗಳು
ಈ ಹಂತಗಳು Intel Stratix 10 ಸಾಧನಗಳಿಗೆ ಮಾತ್ರ ಅನ್ವಯಿಸುತ್ತವೆ. ನೀವು GPIO Intel FPGA IP ಕೋರ್ ಅನ್ನು ಬಳಸುತ್ತಿರುವಿರಿ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ.

ದ್ವಿಮುಖ ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಬಫರ್ ಅನ್ನು ಬೆಂಬಲಿಸುವ GPIO Intel FPGA IP ಕೋರ್ ಅನ್ನು ರಚಿಸಿ:
- ಎ. ಜಿಪಿಐಒ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್ ಅನ್ನು ತ್ವರಿತಗೊಳಿಸಿ.
- ಬಿ. ಡೇಟಾ ನಿರ್ದೇಶನದಲ್ಲಿ, Bidir ಆಯ್ಕೆಮಾಡಿ.
- ಸಿ. ಡೇಟಾ ಅಗಲದಲ್ಲಿ, 1 ಅನ್ನು ನಮೂದಿಸಿ.
- ಡಿ. ಡಿಫರೆನ್ಷಿಯಲ್ ಬಫರ್ ಬಳಸಿ ಆನ್ ಮಾಡಿ.
- ಇ. ರಿಜಿಸ್ಟರ್ ಮೋಡ್‌ನಲ್ಲಿ, ಯಾವುದನ್ನೂ ಆಯ್ಕೆ ಮಾಡಬೇಡಿ.
ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಮಾಡ್ಯೂಲ್‌ಗಳು ಮತ್ತು ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳನ್ನು ಸಂಪರ್ಕಿಸಿ:
ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳ ಸಂಪರ್ಕ ಎಕ್ಸ್ampIntel Stratix 10 ಸಾಧನಗಳಿಗೆ le

ಅಸೈನ್‌ಮೆಂಟ್ ಎಡಿಟರ್‌ನಲ್ಲಿ, ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಸಂಬಂಧಿತ I/O ಮಾನದಂಡವನ್ನು ನಿಯೋಜಿಸಿ. ನೀವು ಪ್ರಸ್ತುತ ಸಾಮರ್ಥ್ಯ ಮತ್ತು ಸ್ಲೇ ರೇಟ್ ಆಯ್ಕೆಗಳನ್ನು ಸಹ ಹೊಂದಿಸಬಹುದು. ಇಲ್ಲದಿದ್ದರೆ, ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಡೀಫಾಲ್ಟ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಊಹಿಸುತ್ತದೆ.
Intel Stratix 10 ಸಾಧನಗಳಿಗೆ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಅಸೈನ್‌ಮೆಂಟ್ ಎಡಿಟರ್‌ನಲ್ಲಿ BLVDS I/O ನಿಯೋಜನೆ
ಮಾಡೆಲ್‌ಸಿಮ್* - ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್‌ನೊಂದಿಗೆ ಕ್ರಿಯಾತ್ಮಕ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ ಮತ್ತು ನಿರ್ವಹಿಸಿ.

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

ಮಾಡೆಲ್‌ಸಿಮ್ - ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್ ಬೆಂಬಲ
ModelSim - Intel FPGA ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ ಮತ್ತು ಅನುಸ್ಥಾಪನೆ, ಬಳಕೆ ಮತ್ತು ದೋಷನಿವಾರಣೆಯಂತಹ ವಿಷಯಗಳಿಗೆ ವಿವಿಧ ಲಿಂಕ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.
ಪುಟ 7 ರಲ್ಲಿ ಇಂಟೆಲ್ FPGA ಸಾಧನಗಳಲ್ಲಿ BLVDS ಇಂಟರ್ಫೇಸ್‌ಗಾಗಿ I/O ಮಾನದಂಡಗಳು
BLVDS ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗಾಗಿ ಬೆಂಬಲಿತ Intel FPGA ಸಾಧನಗಳಲ್ಲಿ ನೀವು ಹಸ್ತಚಾಲಿತವಾಗಿ ನಿಯೋಜಿಸಬಹುದಾದ ಪಿನ್‌ಗಳು ಮತ್ತು I/O ಮಾನದಂಡಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ.
ವಿನ್ಯಾಸ ಎಕ್ಸ್ampAN 522 ಗಾಗಿ les
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ವಿನ್ಯಾಸವನ್ನು ಒದಗಿಸುತ್ತದೆampಈ ಅಪ್ಲಿಕೇಶನ್ ಟಿಪ್ಪಣಿಯಲ್ಲಿ ಬಳಸಲಾಗಿದೆ.

ವಿನ್ಯಾಸ ಎಕ್ಸ್ample Intel Arria 10 ಸಾಧನಗಳಿಗೆ ಮಾರ್ಗಸೂಚಿಗಳು
ಈ ಹಂತಗಳು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಆವೃತ್ತಿಯನ್ನು ಬಳಸುವ ಇಂಟೆಲ್ ಅರಿಯಾ 10 ಸಾಧನಗಳಿಗೆ ಮಾತ್ರ ಅನ್ವಯಿಸುತ್ತವೆ. ನೀವು GPIO Intel FPGA IP ಕೋರ್ ಅನ್ನು ಬಳಸುತ್ತಿರುವಿರಿ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ.

StratixV_blvds.qar ತೆರೆಯಿರಿ file Stratix V ವಿನ್ಯಾಸವನ್ನು ಆಮದು ಮಾಡಿಕೊಳ್ಳಲು exampಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಎಡಿಷನ್ ಸಾಫ್ಟ್‌ವೇರ್‌ಗೆ ಲೀ.
ಮಾಜಿ ವಿನ್ಯಾಸವನ್ನು ಸ್ಥಳಾಂತರಿಸಿampGPIO Intel FPGA IP ಕೋರ್ ಅನ್ನು ಬಳಸಲು le:
- ಎ. ಮೆನುವಿನಲ್ಲಿ, ಪ್ರಾಜೆಕ್ಟ್ ➤ ಐಪಿ ಘಟಕಗಳನ್ನು ನವೀಕರಿಸಿ ಆಯ್ಕೆಮಾಡಿ.
- ಬಿ. "ALIOBUF" ಘಟಕವನ್ನು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ.
  ALTIOBUF IP ಕೋರ್‌ಗಾಗಿ MegaWizard ಪ್ಲಗ್-ಇನ್ ಮ್ಯಾನೇಜರ್ ವಿಂಡೋ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
- ಸಿ. ಮ್ಯಾಚ್ ಪ್ರಾಜೆಕ್ಟ್/ಡೀಫಾಲ್ಟ್ ಆಫ್ ಮಾಡಿ.
- ಡಿ. ಪ್ರಸ್ತುತ ಆಯ್ಕೆಮಾಡಿದ ಸಾಧನ ಕುಟುಂಬದಲ್ಲಿ, Arria 10 ಅನ್ನು ಆಯ್ಕೆಮಾಡಿ.
- ಇ. ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು ನಂತರ ಮತ್ತೆ ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ.
- f. ಕಾಣಿಸಿಕೊಳ್ಳುವ ಸಂವಾದ ಪೆಟ್ಟಿಗೆಯಲ್ಲಿ, ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ.
  ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್ ವಲಸೆ ಪ್ರಕ್ರಿಯೆಯನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ ಮತ್ತು ನಂತರ GPIO IP ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಅನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.

ಬೈಡೈರೆಕ್ಷನಲ್ ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಬಫರ್ ಅನ್ನು ಬೆಂಬಲಿಸಲು GPIO Intel FPGA IP ಕೋರ್ ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ:
- ಎ. ಡೇಟಾ ನಿರ್ದೇಶನದಲ್ಲಿ, Bidir ಆಯ್ಕೆಮಾಡಿ.
- ಬಿ. ಡೇಟಾ ಅಗಲದಲ್ಲಿ, 1 ಅನ್ನು ನಮೂದಿಸಿ.
- ಸಿ. ಡಿಫರೆನ್ಷಿಯಲ್ ಬಫರ್ ಬಳಸಿ ಆನ್ ಮಾಡಿ.
- ಡಿ. ಮುಕ್ತಾಯ ಕ್ಲಿಕ್ ಮಾಡಿ ಮತ್ತು IP ಕೋರ್ ಅನ್ನು ರಚಿಸಿ.
ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಮಾಡ್ಯೂಲ್‌ಗಳು ಮತ್ತು ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳನ್ನು ಸಂಪರ್ಕಿಸಿ:
ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳ ಸಂಪರ್ಕ ಎಕ್ಸ್ampIntel Arria 10 ಸಾಧನಗಳಿಗೆ le

ಅಸೈನ್‌ಮೆಂಟ್ ಎಡಿಟರ್‌ನಲ್ಲಿ, ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಸಂಬಂಧಿತ I/O ಮಾನದಂಡವನ್ನು ನಿಯೋಜಿಸಿ. ನೀವು ಪ್ರಸ್ತುತ ಸಾಮರ್ಥ್ಯ ಮತ್ತು ಸ್ಲೇ ರೇಟ್ ಆಯ್ಕೆಗಳನ್ನು ಸಹ ಹೊಂದಿಸಬಹುದು. ಇಲ್ಲದಿದ್ದರೆ, ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಎಡಿಷನ್ ಸಾಫ್ಟ್‌ವೇರ್ ಇಂಟೆಲ್ ಅರಿಯಾ 10 ಸಾಧನಗಳಿಗೆ ಡಿಫಾಲ್ಟ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಊಹಿಸುತ್ತದೆ-ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-18 ಕ್ಲಾಸ್ I ಅಥವಾ ಕ್ಲಾಸ್ II I/O ಸ್ಟ್ಯಾಂಡರ್ಡ್.
ಇಂಟೆಲ್ ಅರಿಯಾ 10 ಸಾಧನಗಳಿಗಾಗಿ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಅಸೈನ್‌ಮೆಂಟ್ ಎಡಿಟರ್‌ನಲ್ಲಿ BLVDS I/O ನಿಯೋಜನೆಗಮನಿಸಿ:
Intel Arria 10 ಸಾಧನಗಳಿಗಾಗಿ, ಅಸೈನ್‌ಮೆಂಟ್ ಎಡಿಟರ್‌ನೊಂದಿಗೆ LVDS ಪಿನ್‌ಗಳಿಗಾಗಿ ನೀವು p ಮತ್ತು n ಪಿನ್ ಸ್ಥಳಗಳನ್ನು ಹಸ್ತಚಾಲಿತವಾಗಿ ನಿಯೋಜಿಸಬಹುದು.
ಮಾಡೆಲ್‌ಸಿಮ್ - ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್‌ನೊಂದಿಗೆ ಕ್ರಿಯಾತ್ಮಕ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ ಮತ್ತು ನಿರ್ವಹಿಸಿ.

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

ಮಾಡೆಲ್‌ಸಿಮ್ - ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್ ಬೆಂಬಲ
ModelSim - Intel FPGA ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ ಮತ್ತು ಅನುಸ್ಥಾಪನೆ, ಬಳಕೆ ಮತ್ತು ದೋಷನಿವಾರಣೆಯಂತಹ ವಿಷಯಗಳಿಗೆ ವಿವಿಧ ಲಿಂಕ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.
ಪುಟ 7 ರಲ್ಲಿ ಇಂಟೆಲ್ FPGA ಸಾಧನಗಳಲ್ಲಿ BLVDS ಇಂಟರ್ಫೇಸ್‌ಗಾಗಿ I/O ಮಾನದಂಡಗಳು
BLVDS ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗಾಗಿ ಬೆಂಬಲಿತ Intel FPGA ಸಾಧನಗಳಲ್ಲಿ ನೀವು ಹಸ್ತಚಾಲಿತವಾಗಿ ನಿಯೋಜಿಸಬಹುದಾದ ಪಿನ್‌ಗಳು ಮತ್ತು I/O ಮಾನದಂಡಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ.
ವಿನ್ಯಾಸ ಎಕ್ಸ್ampAN 522 ಗಾಗಿ les
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ವಿನ್ಯಾಸವನ್ನು ಒದಗಿಸುತ್ತದೆampಈ ಅಪ್ಲಿಕೇಶನ್ ಟಿಪ್ಪಣಿಯಲ್ಲಿ ಬಳಸಲಾಗಿದೆ.

ವಿನ್ಯಾಸ ಎಕ್ಸ್ample Intel MAX 10 ಸಾಧನಗಳಿಗೆ ಮಾರ್ಗಸೂಚಿಗಳು
ಈ ಹಂತಗಳು Intel MAX 10 ಸಾಧನಗಳಿಗೆ ಮಾತ್ರ ಅನ್ವಯಿಸುತ್ತವೆ. ನೀವು GPIO Lite Intel FPGA IP ಕೋರ್ ಅನ್ನು ಬಳಸುತ್ತಿರುವಿರಿ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ.

ದ್ವಿಮುಖ ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಬಫರ್ ಅನ್ನು ಬೆಂಬಲಿಸುವ GPIO Lite Intel FPGA IP ಕೋರ್ ಅನ್ನು ರಚಿಸಿ:
- ಎ. ಜಿಪಿಐಒ ಲೈಟ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಕೋರ್ ಅನ್ನು ತ್ವರಿತಗೊಳಿಸಿ.
- ಬಿ. ಡೇಟಾ ನಿರ್ದೇಶನದಲ್ಲಿ, Bidir ಆಯ್ಕೆಮಾಡಿ.
- ಸಿ. ಡೇಟಾ ಅಗಲದಲ್ಲಿ, 1 ಅನ್ನು ನಮೂದಿಸಿ.
- ಡಿ. ಹುಸಿ ಡಿಫರೆನ್ಷಿಯಲ್ ಬಫರ್ ಬಳಸಿ ಆನ್ ಮಾಡಿ.
- ಇ. ರಿಜಿಸ್ಟರ್ ಮೋಡ್‌ನಲ್ಲಿ, ಬೈಪಾಸ್ ಆಯ್ಕೆಮಾಡಿ.
ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಮಾಡ್ಯೂಲ್‌ಗಳು ಮತ್ತು ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳನ್ನು ಸಂಪರ್ಕಿಸಿ:
ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳ ಸಂಪರ್ಕ ಎಕ್ಸ್ampIntel MAX 10 ಸಾಧನಗಳಿಗೆ le
ಅಸೈನ್‌ಮೆಂಟ್ ಎಡಿಟರ್‌ನಲ್ಲಿ, ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಸಂಬಂಧಿತ I/O ಮಾನದಂಡವನ್ನು ನಿಯೋಜಿಸಿ. ನೀವು ಪ್ರಸ್ತುತ ಸಾಮರ್ಥ್ಯ ಮತ್ತು ಸ್ಲೇ ರೇಟ್ ಆಯ್ಕೆಗಳನ್ನು ಸಹ ಹೊಂದಿಸಬಹುದು. ಇಲ್ಲದಿದ್ದರೆ, ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಡೀಫಾಲ್ಟ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಊಹಿಸುತ್ತದೆ.
Intel MAX 10 ಸಾಧನಗಳಿಗೆ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಅಸೈನ್‌ಮೆಂಟ್ ಎಡಿಟರ್‌ನಲ್ಲಿ BLVDS I/O ನಿಯೋಜನೆ

ಮಾಡೆಲ್‌ಸಿಮ್ - ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್‌ನೊಂದಿಗೆ ಕ್ರಿಯಾತ್ಮಕ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ ಮತ್ತು ನಿರ್ವಹಿಸಿ.

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

ಮಾಡೆಲ್‌ಸಿಮ್ - ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್ ಬೆಂಬಲ
ModelSim - Intel FPGA ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ ಮತ್ತು ಅನುಸ್ಥಾಪನೆ, ಬಳಕೆ ಮತ್ತು ದೋಷನಿವಾರಣೆಯಂತಹ ವಿಷಯಗಳಿಗೆ ವಿವಿಧ ಲಿಂಕ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.

ಪುಟ 7 ರಲ್ಲಿ ಇಂಟೆಲ್ FPGA ಸಾಧನಗಳಲ್ಲಿ BLVDS ಇಂಟರ್ಫೇಸ್‌ಗಾಗಿ I/O ಮಾನದಂಡಗಳು
BLVDS ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗಾಗಿ ಬೆಂಬಲಿತ Intel FPGA ಸಾಧನಗಳಲ್ಲಿ ನೀವು ಹಸ್ತಚಾಲಿತವಾಗಿ ನಿಯೋಜಿಸಬಹುದಾದ ಪಿನ್‌ಗಳು ಮತ್ತು I/O ಮಾನದಂಡಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ.
ವಿನ್ಯಾಸ ಎಕ್ಸ್ampAN 522 ಗಾಗಿ les
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ವಿನ್ಯಾಸವನ್ನು ಒದಗಿಸುತ್ತದೆampಈ ಅಪ್ಲಿಕೇಶನ್ ಟಿಪ್ಪಣಿಯಲ್ಲಿ ಬಳಸಲಾಗಿದೆ.

ವಿನ್ಯಾಸ ಎಕ್ಸ್ampIntel Arria 10, Intel Cyclone 10 GX, ಮತ್ತು Intel MAX 10 ಹೊರತುಪಡಿಸಿ ಎಲ್ಲಾ ಬೆಂಬಲಿತ ಸಾಧನಗಳಿಗೆ le ಮಾರ್ಗಸೂಚಿಗಳು

Intel Arria 10, Intel Cyclone 10 GX, ಮತ್ತು Intel MAX 10 ಹೊರತುಪಡಿಸಿ ಎಲ್ಲಾ ಬೆಂಬಲಿತ ಸಾಧನಗಳಿಗೆ ಈ ಹಂತಗಳು ಅನ್ವಯಿಸುತ್ತವೆ. ನೀವು ALTIOBUF IP ಕೋರ್ ಅನ್ನು ಬಳಸುತ್ತಿರುವಿರಿ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ.

ದ್ವಿಮುಖ ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಬಫರ್ ಅನ್ನು ಬೆಂಬಲಿಸುವ ALTIOBUF IP ಕೋರ್ ಅನ್ನು ರಚಿಸಿ:
- ಎ. ALTIOBUF IP ಕೋರ್ ಅನ್ನು ತ್ವರಿತಗೊಳಿಸಿ.
- ಬಿ. ಮಾಡ್ಯೂಲ್ ಅನ್ನು ದ್ವಿಮುಖ ಬಫರ್ ಆಗಿ ಕಾನ್ಫಿಗರ್ ಮಾಡಿ.
- ಸಿ. ಇನ್‌ಸ್ಟಾಂಟಿಯೇಟ್ ಮಾಡಬೇಕಾದ ಬಫರ್‌ಗಳ ಸಂಖ್ಯೆ ಏನು, 1 ಅನ್ನು ನಮೂದಿಸಿ.
- ಡಿ. ಡಿಫರೆನ್ಷಿಯಲ್ ಮೋಡ್ ಬಳಸಿ ಆನ್ ಮಾಡಿ.
ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಮಾಡ್ಯೂಲ್‌ಗಳು ಮತ್ತು ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳನ್ನು ಸಂಪರ್ಕಿಸಿ:
ಇನ್‌ಪುಟ್ ಮತ್ತು ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್‌ಗಳ ಸಂಪರ್ಕ ಎಕ್ಸ್ampIntel Arria 10, Intel Cyclone 10 GX, ಮತ್ತು Intel MAX 10 ಸಾಧನಗಳನ್ನು ಹೊರತುಪಡಿಸಿ ಎಲ್ಲಾ ಬೆಂಬಲಿತ ಸಾಧನಗಳಿಗೆ le

ಅಸೈನ್‌ಮೆಂಟ್ ಎಡಿಟರ್‌ನಲ್ಲಿ, ನಿಮ್ಮ ಸಾಧನದ ಪ್ರಕಾರ ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ ಸಂಬಂಧಿತ I/O ಮಾನದಂಡವನ್ನು ನಿಯೋಜಿಸಿ. ನೀವು ಪ್ರಸ್ತುತ ಸಾಮರ್ಥ್ಯ ಮತ್ತು ಸ್ಲೇ ರೇಟ್ ಆಯ್ಕೆಗಳನ್ನು ಸಹ ಹೊಂದಿಸಬಹುದು. ಇಲ್ಲದಿದ್ದರೆ, ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಡೀಫಾಲ್ಟ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು ಊಹಿಸುತ್ತದೆ.
- ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 LP, ಸೈಕ್ಲೋನ್ IV, ಸೈಕ್ಲೋನ್ III, ಮತ್ತು ಸೈಕ್ಲೋನ್ III LS ಸಾಧನಗಳು-BLVDS I/O ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಬೈ ಡೈರೆಕ್ಷನಲ್ p ಮತ್ತು n ಪಿನ್‌ಗಳಿಗೆ ಕೆಳಗಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಿರುವಂತೆ.
- Stratix V, Stratix IV, Stratix III, Arria V, Arria II, ಮತ್ತು Cyclone V ಸಾಧನಗಳು-ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 ವರ್ಗ I ಅಥವಾ ವರ್ಗ II I/O ಗುಣಮಟ್ಟ.
  BLVDS I/O Intel Quartus Prime Assignment Editor ನಲ್ಲಿ ನಿಯೋಜನೆಗಮನಿಸಿ: ನಿಯೋಜನೆ ಸಂಪಾದಕದೊಂದಿಗೆ ನೀವು ಪ್ರತಿ ಬೆಂಬಲಿತ ಸಾಧನಕ್ಕೆ p ಮತ್ತು n ಪಿನ್ ಸ್ಥಳಗಳನ್ನು ಹಸ್ತಚಾಲಿತವಾಗಿ ನಿಯೋಜಿಸಬಹುದು. ಬೆಂಬಲಿತ ಸಾಧನಗಳು ಮತ್ತು ಪಿನ್‌ಗಳಿಗಾಗಿ ನೀವು ಹಸ್ತಚಾಲಿತವಾಗಿ ನಿಯೋಜಿಸಬಹುದು, ಸಂಬಂಧಿತ ಮಾಹಿತಿಯನ್ನು ನೋಡಿ.

ಮಾಡೆಲ್‌ಸಿಮ್ - ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್‌ನೊಂದಿಗೆ ಕ್ರಿಯಾತ್ಮಕ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡಿ ಮತ್ತು ನಿರ್ವಹಿಸಿ.

Exampಲೆ ಆಫ್ ಫಂಕ್ಷನಲ್ ಸಿಮ್ಯುಲೇಶನ್ ಫಲಿತಾಂಶಗಳು
oe ಸಂಕೇತವನ್ನು ಪ್ರತಿಪಾದಿಸಿದಾಗ, BLVDS ಬರೆಯುವ ಕಾರ್ಯಾಚರಣೆಯ ಕ್ರಮದಲ್ಲಿದೆ. ಓ ಸಿಗ್ನಲ್ ಡಿಸರ್ಟ್ ಆದಾಗ, BLVDS ರೀಡ್ ಆಪರೇಷನ್ ಮೋಡ್‌ನಲ್ಲಿದೆ.ಗಮನಿಸಿ:
ವೆರಿಲಾಗ್ HDL ಅನ್ನು ಬಳಸುವ ಸಿಮ್ಯುಲೇಶನ್‌ಗಾಗಿ, ನೀವು blvds_tb.v ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಬಳಸಬಹುದು, ಇದನ್ನು ಆಯಾ ವಿನ್ಯಾಸದಲ್ಲಿ ಸೇರಿಸಲಾಗಿದೆ.ampಲೆ.
ಸಂಬಂಧಿತ ಮಾಹಿತಿ

ಮಾಡೆಲ್‌ಸಿಮ್ - ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್ ಬೆಂಬಲ
ModelSim - Intel FPGA ಆವೃತ್ತಿಯ ಸಾಫ್ಟ್‌ವೇರ್ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಯನ್ನು ಒದಗಿಸುತ್ತದೆ ಮತ್ತು ಅನುಸ್ಥಾಪನೆ, ಬಳಕೆ ಮತ್ತು ದೋಷನಿವಾರಣೆಯಂತಹ ವಿಷಯಗಳಿಗೆ ವಿವಿಧ ಲಿಂಕ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.
ಪುಟ 7 ರಲ್ಲಿ ಇಂಟೆಲ್ FPGA ಸಾಧನಗಳಲ್ಲಿ BLVDS ಇಂಟರ್ಫೇಸ್‌ಗಾಗಿ I/O ಮಾನದಂಡಗಳು
BLVDS ಅಪ್ಲಿಕೇಶನ್‌ಗಳಿಗಾಗಿ ಬೆಂಬಲಿತ Intel FPGA ಸಾಧನಗಳಲ್ಲಿ ನೀವು ಹಸ್ತಚಾಲಿತವಾಗಿ ನಿಯೋಜಿಸಬಹುದಾದ ಪಿನ್‌ಗಳು ಮತ್ತು I/O ಮಾನದಂಡಗಳನ್ನು ಪಟ್ಟಿ ಮಾಡುತ್ತದೆ.
ವಿನ್ಯಾಸ ಎಕ್ಸ್ampAN 522 ಗಾಗಿ les
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ವಿನ್ಯಾಸವನ್ನು ಒದಗಿಸುತ್ತದೆampಈ ಅಪ್ಲಿಕೇಶನ್ ಟಿಪ್ಪಣಿಯಲ್ಲಿ ಬಳಸಲಾಗಿದೆ.

ಕಾರ್ಯಕ್ಷಮತೆಯ ವಿಶ್ಲೇಷಣೆ

ಮಲ್ಟಿಪಾಯಿಂಟ್ BLVDS ಕಾರ್ಯಕ್ಷಮತೆಯ ವಿಶ್ಲೇಷಣೆಯು ಬಸ್ ಮುಕ್ತಾಯದ ಪ್ರಭಾವ, ಲೋಡಿಂಗ್, ಚಾಲಕ ಮತ್ತು ರಿಸೀವರ್ ಗುಣಲಕ್ಷಣಗಳು ಮತ್ತು ಸಿಸ್ಟಮ್‌ನಲ್ಲಿ ಚಾಲಕರಿಂದ ರಿಸೀವರ್‌ನ ಸ್ಥಳವನ್ನು ತೋರಿಸುತ್ತದೆ. ನೀವು ಒಳಗೊಂಡಿರುವ BLVDS ವಿನ್ಯಾಸವನ್ನು ಬಳಸಬಹುದುampಮಲ್ಟಿಪಾಯಿಂಟ್ ಅಪ್ಲಿಕೇಶನ್‌ನ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ವಿಶ್ಲೇಷಿಸಲು les:

ಸೈಕ್ಲೋನ್ III BLVDS ವಿನ್ಯಾಸ ಮಾಜಿample-ಈ ವಿನ್ಯಾಸ ಉದಾample ಎಲ್ಲಾ ಬೆಂಬಲಿತ Stratix, Arria ಮತ್ತು Cyclone ಸಾಧನ ಸರಣಿಗಳಿಗೆ ಅನ್ವಯಿಸುತ್ತದೆ. Intel Arria 10 ಅಥವಾ Intel Cyclone 10 GX ಸಾಧನ ಕುಟುಂಬಕ್ಕಾಗಿ, ನೀವು ವಿನ್ಯಾಸವನ್ನು ಮಾಜಿampನೀವು ಅದನ್ನು ಬಳಸುವ ಮೊದಲು ಸಂಬಂಧಿತ ಸಾಧನ ಕುಟುಂಬಕ್ಕೆ le.
Intel MAX 10 BLVDS ವಿನ್ಯಾಸ ಉದಾample-ಈ ವಿನ್ಯಾಸ ಉದಾample ಇಂಟೆಲ್ MAX 10 ಸಾಧನ ಕುಟುಂಬಕ್ಕೆ ಅನ್ವಯಿಸುತ್ತದೆ.
Intel Stratix 10 BLVDS ವಿನ್ಯಾಸ ಉದಾample-ಈ ವಿನ್ಯಾಸ ಉದಾample Intel Stratix 10 ಸಾಧನ ಕುಟುಂಬಕ್ಕೆ ಅನ್ವಯಿಸುತ್ತದೆ.

ಗಮನಿಸಿ:
ಈ ವಿಭಾಗದಲ್ಲಿ ಮಲ್ಟಿಪಾಯಿಂಟ್ BLVDS ನ ಕಾರ್ಯಕ್ಷಮತೆಯ ವಿಶ್ಲೇಷಣೆಯು ಸೈಕ್ಲೋನ್ III BLVDS ಇನ್‌ಪುಟ್/ಔಟ್‌ಪುಟ್ ಬಫರ್ ಮಾಹಿತಿ ವಿವರಣೆ (IBIS) ಹೈಪರ್‌ಲಿಂಕ್ಸ್‌ನಲ್ಲಿ ಮಾದರಿ ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಆಧರಿಸಿದೆ.
ಸಿಮ್ಯುಲೇಶನ್‌ಗಾಗಿ ನೀವು ಈ Intel IBIS ಮಾದರಿಗಳನ್ನು ಬಳಸಬೇಕೆಂದು ಇಂಟೆಲ್ ಶಿಫಾರಸು ಮಾಡುತ್ತದೆ:

Stratix III, Stratix IV, ಮತ್ತು Stratix V ಸಾಧನಗಳು-ಸಾಧನ-ನಿರ್ದಿಷ್ಟ ಡಿಫರೆನ್ಷಿಯಲ್ SSTL-2 IBIS ಮಾದರಿ
Intel Stratix 10, Intel Arria 10(2) ಮತ್ತು Intel Cyclone 10 GX ಸಾಧನಗಳು:
- ಔಟ್ಪುಟ್ ಬಫರ್-ಡಿಫರೆನ್ಷಿಯಲ್ SSL-18 IBIS ಮಾದರಿ
- ಇನ್‌ಪುಟ್ ಬಫರ್-LVDS IBIS ಮಾದರಿ

ಸಂಬಂಧಿತ ಮಾಹಿತಿ

ಇಂಟೆಲ್ FPGA IBIS ಮಾದರಿ ಪುಟ
Intel FPGA ಸಾಧನ ಮಾದರಿಗಳ ಡೌನ್‌ಲೋಡ್‌ಗಳನ್ನು ಒದಗಿಸುತ್ತದೆ.
ವಿನ್ಯಾಸ ಎಕ್ಸ್ampAN 522 ಗಾಗಿ les
ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ವಿನ್ಯಾಸವನ್ನು ಒದಗಿಸುತ್ತದೆampಈ ಅಪ್ಲಿಕೇಶನ್ ಟಿಪ್ಪಣಿಯಲ್ಲಿ ಬಳಸಲಾಗಿದೆ.

ಸಿಸ್ಟಮ್ ಸೆಟಪ್

ಸೈಕ್ಲೋನ್ III BLVDS ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ಗಳೊಂದಿಗೆ ಮಲ್ಟಿಪಾಯಿಂಟ್ BLVDS
ಈ ಅಂಕಿ ಅಂಶವು ಹತ್ತು ಸೈಕ್ಲೋನ್ III BLVDS ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ಗಳೊಂದಿಗೆ ಮಲ್ಟಿಪಾಯಿಂಟ್ ಟೋಪೋಲಜಿಯ ಸ್ಕೀಮ್ಯಾಟಿಕ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ (U1 ರಿಂದ U10 ಎಂದು ಹೆಸರಿಸಲಾಗಿದೆ).ಬಸ್ ಟ್ರಾನ್ಸ್ಮಿಷನ್ ಲೈನ್ ಈ ಕೆಳಗಿನ ಗುಣಲಕ್ಷಣಗಳನ್ನು ಹೊಂದಿದೆ ಎಂದು ಊಹಿಸಲಾಗಿದೆ:

ಒಂದು ಸ್ಟ್ರಿಪ್ ಲೈನ್
50 Ω ನ ವಿಶಿಷ್ಟ ಪ್ರತಿರೋಧ
ಪ್ರತಿ ಇಂಚಿಗೆ 3.6 pF ನ ವಿಶಿಷ್ಟ ಸಾಮರ್ಥ್ಯ
10 ಇಂಚು ಉದ್ದ
Intel Arria 10 IBIS ಮಾದರಿಗಳು ಪ್ರಾಥಮಿಕವಾಗಿದ್ದು, Intel IBIS ಮಾದರಿಯಲ್ಲಿ ಲಭ್ಯವಿಲ್ಲ web ಪುಟ. ನಿಮಗೆ ಈ ಪ್ರಾಥಮಿಕ Intel Arria 10 IBIS ಮಾದರಿಗಳ ಅಗತ್ಯವಿದ್ದರೆ, Intel ಅನ್ನು ಸಂಪರ್ಕಿಸಿ.
ಸರಿಸುಮಾರು 100 Ω ನ ಬಸ್ ಡಿಫರೆನ್ಷಿಯಲ್ ಗುಣಲಕ್ಷಣ ಪ್ರತಿರೋಧ
1 ಇಂಚಿನ ಪ್ರತಿ ಟ್ರಾನ್ಸ್ಸಿವರ್ ನಡುವಿನ ಅಂತರ
ಟರ್ಮಿನೇಷನ್ ರೆಸಿಸ್ಟರ್ ಆರ್‌ಟಿಯೊಂದಿಗೆ ಬಸ್ ಅನ್ನು ಎರಡೂ ತುದಿಗಳಲ್ಲಿ ಕೊನೆಗೊಳಿಸಲಾಗಿದೆ

ಮಾಜಿ ರಲ್ಲಿample ಹಿಂದಿನ ಚಿತ್ರದಲ್ಲಿ ತೋರಿಸಲಾಗಿದೆ, 130 kΩ ಮತ್ತು 100 kΩ ನ ವಿಫಲ-ಸುರಕ್ಷಿತ ಬಯಾಸಿಂಗ್ ರೆಸಿಸ್ಟರ್‌ಗಳು ಎಲ್ಲಾ ಡ್ರೈವರ್‌ಗಳನ್ನು ತ್ರಿ-ಸ್ಟೇಟ್ ಮಾಡಿದಾಗ, ತೆಗೆದುಹಾಕಿದಾಗ ಅಥವಾ ಪವರ್ ಆಫ್ ಮಾಡಿದಾಗ ತಿಳಿದಿರುವ ಸ್ಥಿತಿಗೆ ಬಸ್ ಅನ್ನು ಎಳೆಯುತ್ತದೆ. ಚಾಲಕ ಮತ್ತು ತರಂಗ ರೂಪದ ಅಸ್ಪಷ್ಟತೆಗೆ ಹೆಚ್ಚಿನ ಲೋಡ್ ಅನ್ನು ತಡೆಗಟ್ಟಲು, ವಿಫಲ-ಸುರಕ್ಷಿತ ಪ್ರತಿರೋಧಕಗಳ ಪ್ರಮಾಣವು RT ಗಿಂತ ಒಂದು ಅಥವಾ ಎರಡು ಆದೇಶಗಳು ಹೆಚ್ಚಿರಬೇಕು. ಸಕ್ರಿಯ ಮತ್ತು ಟ್ರೈ-ಸ್ಟೇಟ್ ಬಸ್ ಪರಿಸ್ಥಿತಿಗಳ ನಡುವೆ ದೊಡ್ಡ ಸಾಮಾನ್ಯ-ಮೋಡ್ ಶಿಫ್ಟ್ ಸಂಭವಿಸುವುದನ್ನು ತಡೆಯಲು, ವಿಫಲ-ಸುರಕ್ಷಿತ ಪಕ್ಷಪಾತದ ಮಧ್ಯ-ಬಿಂದುವು ಆಫ್‌ಸೆಟ್ ಸಂಪುಟಕ್ಕೆ ಹತ್ತಿರವಾಗಿರಬೇಕುtagಇ ಚಾಲಕನ (+1.25 ವಿ). ನೀವು ಸಾಮಾನ್ಯ ವಿದ್ಯುತ್ ಸರಬರಾಜುಗಳೊಂದಿಗೆ (VCC) ಬಸ್ ಅನ್ನು ಪವರ್ ಅಪ್ ಮಾಡಬಹುದು.

ಸೈಕ್ಲೋನ್ III, ಸೈಕ್ಲೋನ್ IV, ಮತ್ತು ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 LP BLVDS ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ಗಳು ಈ ಕೆಳಗಿನ ಗುಣಲಕ್ಷಣಗಳನ್ನು ಹೊಂದಿವೆ ಎಂದು ಭಾವಿಸಲಾಗಿದೆ:

12 mA ಡೀಫಾಲ್ಟ್ ಡ್ರೈವ್ ಸಾಮರ್ಥ್ಯ
ಡೀಫಾಲ್ಟ್ ಆಗಿ ನಿಧಾನಗತಿಯ ದರ ಸೆಟ್ಟಿಂಗ್‌ಗಳು
6 pF ನ ಪ್ರತಿ ಟ್ರಾನ್ಸ್ಸಿವರ್ನ ಪಿನ್ ಕೆಪಾಸಿಟನ್ಸ್
ಪ್ರತಿ BLVDS ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ನಲ್ಲಿನ ಸ್ಟಬ್ 1 Ω ನ ವಿಶಿಷ್ಟ ಪ್ರತಿರೋಧದ 50-ಇಂಚಿನ ಮೈಕ್ರೋಸ್ಟ್ರಿಪ್ ಮತ್ತು ಪ್ರತಿ ಇಂಚಿಗೆ 3 pF ನ ವಿಶಿಷ್ಟ ಧಾರಣವಾಗಿದೆ
ಬಸ್‌ಗೆ ಪ್ರತಿ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ನ ಸಂಪರ್ಕದ ಸಾಮರ್ಥ್ಯ (ಕನೆಕ್ಟರ್, ಪ್ಯಾಡ್ ಮತ್ತು PCB ಮೂಲಕ) 2 pF ಎಂದು ಊಹಿಸಲಾಗಿದೆ
ಪ್ರತಿ ಲೋಡ್‌ನ ಒಟ್ಟು ಧಾರಣವು ಸರಿಸುಮಾರು 11 pF ಆಗಿದೆ

1-ಇಂಚಿನ ಲೋಡ್ ಅಂತರಕ್ಕಾಗಿ, ವಿತರಿಸಲಾದ ಕೆಪಾಸಿಟನ್ಸ್ ಪ್ರತಿ ಇಂಚಿಗೆ 11 pF ಗೆ ಸಮಾನವಾಗಿರುತ್ತದೆ. ಸ್ಟಬ್‌ಗಳಿಂದ ಉಂಟಾಗುವ ಪ್ರತಿಫಲನವನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಮತ್ತು ಹೊರಬರುವ ಸಂಕೇತಗಳನ್ನು ದುರ್ಬಲಗೊಳಿಸಲು
ಚಾಲಕ, ಪ್ರತಿ ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ನ ಔಟ್‌ಪುಟ್‌ನಲ್ಲಿ 50 Ω ರೆಸಿಸ್ಟರ್ RS ಗೆ ಹೊಂದಾಣಿಕೆಯಾಗುವ ಪ್ರತಿರೋಧವನ್ನು ಇರಿಸಲಾಗುತ್ತದೆ.

ಬಸ್ ಮುಕ್ತಾಯ
ಸಂಪೂರ್ಣ ಲೋಡ್ ಮಾಡಲಾದ ಬಸ್‌ನ ಪರಿಣಾಮಕಾರಿ ಪ್ರತಿರೋಧವು 52 Ω ಆಗಿರುತ್ತದೆ, ನೀವು ಬಸ್ ಗುಣಲಕ್ಷಣದ ಧಾರಣವನ್ನು ಮತ್ತು ಸೆಟಪ್‌ನ ಪ್ರತಿ ಯುನಿಟ್ ಉದ್ದಕ್ಕೆ ವಿತರಿಸಿದ ಧಾರಣವನ್ನು ಪರಿಣಾಮಕಾರಿ ಭೇದಾತ್ಮಕ ಪ್ರತಿರೋಧ ಸಮೀಕರಣಕ್ಕೆ ಬದಲಿಸಿದರೆ. ಅತ್ಯುತ್ತಮ ಸಿಗ್ನಲ್ ಸಮಗ್ರತೆಗಾಗಿ, ನೀವು RT ಅನ್ನು 52 Ω ಗೆ ಹೊಂದಿಸಬೇಕು. ಕೆಳಗಿನ ಅಂಕಿಅಂಶಗಳು ರಿಸೀವರ್ ಇನ್‌ಪುಟ್ ಪಿನ್‌ಗಳಲ್ಲಿ ಡಿಫರೆನ್ಷಿಯಲ್ ವೇವ್‌ಫಾರ್ಮ್ (VID) ಮೇಲೆ ಹೊಂದಾಣಿಕೆಯ-, ಕಡಿಮೆ- ಮತ್ತು ಅತಿ-ಮುಕ್ತಾಯದ ಪರಿಣಾಮಗಳನ್ನು ತೋರಿಸುತ್ತವೆ. ಡೇಟಾ ದರವು 100 Mbps ಆಗಿದೆ. ಈ ಅಂಕಿಅಂಶಗಳಲ್ಲಿ, ಅಂಡರ್-ಟರ್ಮಿನೇಷನ್ (RT = 25 Ω) ಪ್ರತಿಫಲನಗಳಿಗೆ ಕಾರಣವಾಗುತ್ತದೆ ಮತ್ತು ಶಬ್ದದ ಅಂಚು ಗಮನಾರ್ಹವಾಗಿ ಕಡಿಮೆಯಾಗುತ್ತದೆ. ಕೆಲವು ಸಂದರ್ಭಗಳಲ್ಲಿ, ಮುಕ್ತಾಯದ ಅಡಿಯಲ್ಲಿ ರಿಸೀವರ್ ಥ್ರೆಶೋಲ್ಡ್ ಅನ್ನು ಸಹ ಉಲ್ಲಂಘಿಸುತ್ತದೆ (VTH = ± 100 mV). RT ಅನ್ನು 50 Ω ಗೆ ಬದಲಾಯಿಸಿದಾಗ, VTH ಗೆ ಸಂಬಂಧಿಸಿದಂತೆ ಗಣನೀಯ ಶಬ್ದದ ಅಂಚು ಇರುತ್ತದೆ ಮತ್ತು ಪ್ರತಿಫಲನವು ಅತ್ಯಲ್ಪವಾಗಿರುತ್ತದೆ.

ಬಸ್ ಮುಕ್ತಾಯದ ಪರಿಣಾಮ (U1 ರಲ್ಲಿ ಚಾಲಕ, U2 ನಲ್ಲಿ ಸ್ವೀಕರಿಸುವವರು)
ಈ ಚಿತ್ರದಲ್ಲಿ, U1 ಟ್ರಾನ್ಸ್ಮಿಟರ್ ಆಗಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತದೆ ಮತ್ತು U2 ನಿಂದ U10 ರಿಸೀವರ್ಗಳಾಗಿವೆ.

ಬಸ್ ಮುಕ್ತಾಯದ ಪರಿಣಾಮ (U1 ರಲ್ಲಿ ಚಾಲಕ, U10 ನಲ್ಲಿ ಸ್ವೀಕರಿಸುವವರು)
ಈ ಚಿತ್ರದಲ್ಲಿ, U1 ಟ್ರಾನ್ಸ್ಮಿಟರ್ ಆಗಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತದೆ ಮತ್ತು U2 ನಿಂದ U10 ರಿಸೀವರ್ಗಳಾಗಿವೆ.

ಬಸ್ ಮುಕ್ತಾಯದ ಪರಿಣಾಮ (U5 ರಲ್ಲಿ ಚಾಲಕ, U6 ನಲ್ಲಿ ಸ್ವೀಕರಿಸುವವರು)
ಈ ಚಿತ್ರದಲ್ಲಿ, U5 ಟ್ರಾನ್ಸ್ಮಿಟರ್ ಆಗಿದೆ ಮತ್ತು ಉಳಿದವು ರಿಸೀವರ್ಗಳಾಗಿವೆ.

ಬಸ್ ಮುಕ್ತಾಯದ ಪರಿಣಾಮ (U5 ರಲ್ಲಿ ಚಾಲಕ, U10 ನಲ್ಲಿ ಸ್ವೀಕರಿಸುವವರು)
ಈ ಚಿತ್ರದಲ್ಲಿ, U5 ಟ್ರಾನ್ಸ್ಮಿಟರ್ ಆಗಿದೆ ಮತ್ತು ಉಳಿದವು ರಿಸೀವರ್ಗಳಾಗಿವೆ.ಬಸ್ಸಿನಲ್ಲಿ ಚಾಲಕ ಮತ್ತು ರಿಸೀವರ್ನ ಸಂಬಂಧಿತ ಸ್ಥಾನವು ಸ್ವೀಕರಿಸಿದ ಸಿಗ್ನಲ್ ಗುಣಮಟ್ಟವನ್ನು ಸಹ ಪರಿಣಾಮ ಬೀರುತ್ತದೆ. ಡ್ರೈವರ್‌ಗೆ ಹತ್ತಿರದ ರಿಸೀವರ್ ಕೆಟ್ಟ ಟ್ರಾನ್ಸ್‌ಮಿಷನ್ ಲೈನ್ ಪರಿಣಾಮವನ್ನು ಅನುಭವಿಸುತ್ತದೆ ಏಕೆಂದರೆ ಈ ಸ್ಥಳದಲ್ಲಿ, ಅಂಚಿನ ದರವು ವೇಗವಾಗಿರುತ್ತದೆ. ಚಾಲಕ ಬಸ್ಸಿನ ಮಧ್ಯದಲ್ಲಿ ಇರುವಾಗ ಇದು ಕೆಟ್ಟದಾಗಿದೆ.
ಉದಾಹರಣೆಗೆample, ಪುಟ 16 ರಲ್ಲಿ ಚಿತ್ರ 20 ಮತ್ತು ಪುಟ 18 ರಲ್ಲಿ ಚಿತ್ರ 21 ಅನ್ನು ಹೋಲಿಕೆ ಮಾಡಿ. ರಿಸೀವರ್ U6 ನಲ್ಲಿ VID (U5 ನಲ್ಲಿ ಚಾಲಕ) ರಿಸೀವರ್ U2 (U1 ನಲ್ಲಿ ಚಾಲಕ) ಗಿಂತ ದೊಡ್ಡ ರಿಂಗಿಂಗ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ. ಮತ್ತೊಂದೆಡೆ, ರಿಸೀವರ್ ಡ್ರೈವರ್‌ನಿಂದ ದೂರದಲ್ಲಿರುವಾಗ ಅಂಚಿನ ದರವು ನಿಧಾನಗೊಳ್ಳುತ್ತದೆ. ಬಸ್ಸಿನ ಒಂದು ತುದಿಯಲ್ಲಿ ಚಾಲಕ (U1.14) ಮತ್ತು ರಿಸೀವರ್ ಮತ್ತೊಂದು ತುದಿಯಲ್ಲಿ (U1) 10 ns ದಾಖಲಿಸಲಾಗಿದೆ.

ಸ್ಟಬ್ ಉದ್ದ
ಉದ್ದವಾದ ಸ್ಟಬ್ ಉದ್ದವು ಡ್ರೈವರ್‌ನಿಂದ ರಿಸೀವರ್‌ಗೆ ಹಾರಾಟದ ಸಮಯವನ್ನು ಹೆಚ್ಚಿಸುತ್ತದೆ, ಆದರೆ ದೊಡ್ಡ ಲೋಡ್ ಕೆಪಾಸಿಟನ್ಸ್‌ಗೆ ಕಾರಣವಾಗುತ್ತದೆ, ಇದು ದೊಡ್ಡ ಪ್ರತಿಫಲನವನ್ನು ಉಂಟುಮಾಡುತ್ತದೆ.

ಸ್ಟಬ್ ಉದ್ದವನ್ನು ಹೆಚ್ಚಿಸುವ ಪರಿಣಾಮ (U1 ನಲ್ಲಿ ಚಾಲಕ, U10 ನಲ್ಲಿ ರಿಸೀವರ್)
ಸ್ಟಬ್ ಉದ್ದವನ್ನು ಒಂದು ಇಂಚಿನಿಂದ ಎರಡು ಇಂಚುಗಳಿಗೆ ಹೆಚ್ಚಿಸಿದಾಗ ಮತ್ತು ಚಾಲಕ U10 ನಲ್ಲಿದ್ದಾಗ ಈ ಅಂಕಿ U1 ನಲ್ಲಿ VID ಅನ್ನು ಹೋಲಿಸುತ್ತದೆ.

ಸ್ಟಬ್ ಮುಕ್ತಾಯ
ನೀವು ಚಾಲಕ ಪ್ರತಿರೋಧವನ್ನು ಸ್ಟಬ್ ಗುಣಲಕ್ಷಣ ಪ್ರತಿರೋಧಕ್ಕೆ ಹೊಂದಿಸಬೇಕು. ಡ್ರೈವರ್ ಔಟ್‌ಪುಟ್‌ನಲ್ಲಿ ಸರಣಿ ಮುಕ್ತಾಯದ ಪ್ರತಿರೋಧಕ RS ಅನ್ನು ಇರಿಸುವುದರಿಂದ ಲಾಂಗ್ ಸ್ಟಬ್ ಮತ್ತು ಫಾಸ್ಟ್ ಎಡ್ಜ್ ದರಗಳಿಂದ ಉಂಟಾಗುವ ಪ್ರತಿಕೂಲ ಟ್ರಾನ್ಸ್‌ಮಿಷನ್ ಲೈನ್ ಪರಿಣಾಮವನ್ನು ಬಹಳವಾಗಿ ಕಡಿಮೆ ಮಾಡುತ್ತದೆ. ಹೆಚ್ಚುವರಿಯಾಗಿ, ರಿಸೀವರ್‌ನ ನಿರ್ದಿಷ್ಟತೆಯನ್ನು ಪೂರೈಸಲು VID ಅನ್ನು ದುರ್ಬಲಗೊಳಿಸಲು RS ಅನ್ನು ಬದಲಾಯಿಸಬಹುದು.

ಸ್ಟಬ್ ಮುಕ್ತಾಯದ ಪರಿಣಾಮ (U1 ನಲ್ಲಿ ಚಾಲಕ, U2 ಮತ್ತು U10 ನಲ್ಲಿ ರಿಸೀವರ್)
U2 ರವಾನೆಯಾದಾಗ ಈ ಅಂಕಿ U10 ಮತ್ತು U1 ನಲ್ಲಿ VID ಅನ್ನು ಹೋಲಿಸುತ್ತದೆ.

ಚಾಲಕ ಸ್ಲೂ ದರ
ವೇಗದ ಸ್ಲೀವ್ ದರವು ಏರಿಕೆಯ ಸಮಯವನ್ನು ಸುಧಾರಿಸಲು ಸಹಾಯ ಮಾಡುತ್ತದೆ, ವಿಶೇಷವಾಗಿ ಚಾಲಕದಿಂದ ದೂರದಲ್ಲಿರುವ ರಿಸೀವರ್‌ನಲ್ಲಿ. ಆದಾಗ್ಯೂ, ವೇಗವಾದ ಸ್ಲೇ ದರವು ಪ್ರತಿಫಲನದಿಂದಾಗಿ ರಿಂಗಿಂಗ್ ಅನ್ನು ವರ್ಧಿಸುತ್ತದೆ.

ಡ್ರೈವರ್ ಎಡ್ಜ್ ದರದ ಪರಿಣಾಮ (U1 ನಲ್ಲಿ ಚಾಲಕ, U2 ಮತ್ತು U10 ನಲ್ಲಿ ರಿಸೀವರ್)
ಈ ಅಂಕಿ ಅಂಶವು ಚಾಲಕ ಸ್ಲೀವ್ ದರ ಪರಿಣಾಮವನ್ನು ತೋರಿಸುತ್ತದೆ. 12 mA ಡ್ರೈವ್ ಸಾಮರ್ಥ್ಯದೊಂದಿಗೆ ನಿಧಾನ ಮತ್ತು ವೇಗದ ಸ್ಲೇ ದರದ ನಡುವೆ ಹೋಲಿಕೆ ಮಾಡಲಾಗಿದೆ. ಚಾಲಕ U1 ನಲ್ಲಿದೆ ಮತ್ತು U2 ಮತ್ತು U10 ನಲ್ಲಿನ ವಿಭಿನ್ನ ತರಂಗರೂಪಗಳನ್ನು ಪರೀಕ್ಷಿಸಲಾಗುತ್ತದೆ.

ಒಟ್ಟಾರೆ ಸಿಸ್ಟಮ್ ಕಾರ್ಯಕ್ಷಮತೆ

ಮಲ್ಟಿಪಾಯಿಂಟ್ BLVDS ನಿಂದ ಬೆಂಬಲಿತವಾದ ಹೆಚ್ಚಿನ ಡೇಟಾ ದರವನ್ನು ಡ್ರೈವರ್‌ನಿಂದ ದೂರದ ರಿಸೀವರ್‌ನ ಕಣ್ಣಿನ ರೇಖಾಚಿತ್ರವನ್ನು ನೋಡುವ ಮೂಲಕ ನಿರ್ಧರಿಸಲಾಗುತ್ತದೆ. ಈ ಸ್ಥಳದಲ್ಲಿ, ಹರಡುವ ಸಂಕೇತವು ನಿಧಾನಗತಿಯ ಅಂಚಿನ ದರವನ್ನು ಹೊಂದಿರುತ್ತದೆ ಮತ್ತು ಕಣ್ಣು ತೆರೆಯುವಿಕೆಯ ಮೇಲೆ ಪರಿಣಾಮ ಬೀರುತ್ತದೆ. ಸ್ವೀಕರಿಸಿದ ಸಂಕೇತದ ಗುಣಮಟ್ಟ ಮತ್ತು ಶಬ್ದದ ಅಂಚು ಗುರಿಯು ಅಪ್ಲಿಕೇಶನ್‌ಗಳ ಮೇಲೆ ಅವಲಂಬಿತವಾಗಿದೆಯಾದರೂ, ಕಣ್ಣು ತೆರೆಯುವಿಕೆಯು ವಿಶಾಲವಾಗಿರುತ್ತದೆ, ಉತ್ತಮವಾಗಿರುತ್ತದೆ. ಆದಾಗ್ಯೂ, ನೀವು ಚಾಲಕನಿಗೆ ಹತ್ತಿರವಿರುವ ರಿಸೀವರ್ ಅನ್ನು ಸಹ ಪರಿಶೀಲಿಸಬೇಕು, ಏಕೆಂದರೆ ರಿಸೀವರ್ ಚಾಲಕನಿಗೆ ಹತ್ತಿರದಲ್ಲಿದ್ದರೆ ಟ್ರಾನ್ಸ್ಮಿಷನ್ ಲೈನ್ ಪರಿಣಾಮಗಳು ಕೆಟ್ಟದಾಗಿರುತ್ತವೆ.
ಚಿತ್ರ 23. 400 Mbps ನಲ್ಲಿ ಕಣ್ಣಿನ ರೇಖಾಚಿತ್ರ (U1 ನಲ್ಲಿ ಚಾಲಕ, U2 ಮತ್ತು U10 ನಲ್ಲಿ ರಿಸೀವರ್)
ಈ ಅಂಕಿ ಅಂಶವು 2 Mbps ನಲ್ಲಿ ಡೇಟಾ ದರಕ್ಕಾಗಿ U10 (ಕೆಂಪು ಕರ್ವ್) ಮತ್ತು U400 (ನೀಲಿ ಕರ್ವ್) ನಲ್ಲಿ ಕಣ್ಣಿನ ರೇಖಾಚಿತ್ರಗಳನ್ನು ವಿವರಿಸುತ್ತದೆ. ಸಿಮ್ಯುಲೇಶನ್‌ನಲ್ಲಿ 1% ಯೂನಿಟ್ ಮಧ್ಯಂತರದ ಯಾದೃಚ್ಛಿಕ ಕಂಪನವನ್ನು ಊಹಿಸಲಾಗಿದೆ. ಚಾಲಕವು ಡೀಫಾಲ್ಟ್ ಕರೆಂಟ್ ಸ್ಟ್ರೆಂತ್ ಮತ್ತು ಸ್ಲೀವ್ ರೇಟ್ ಸೆಟ್ಟಿಂಗ್‌ಗಳೊಂದಿಗೆ U1 ನಲ್ಲಿದೆ. ಅತ್ಯುತ್ತಮ RT = 50 Ω ನೊಂದಿಗೆ ಬಸ್ ಅನ್ನು ಸಂಪೂರ್ಣವಾಗಿ ಲೋಡ್ ಮಾಡಲಾಗಿದೆ. ಚಿಕ್ಕ ಕಣ್ಣು ತೆರೆಯುವಿಕೆಯು U10 ನಲ್ಲಿದೆ, ಇದು U1 ನಿಂದ ದೂರದಲ್ಲಿದೆ. ಕಣ್ಣಿನ ಎತ್ತರ ಎಸ್amp0.5 ಯುನಿಟ್ ಮಧ್ಯಂತರದಲ್ಲಿ 692 mV ಮತ್ತು U543 ಮತ್ತು U2 ಗಾಗಿ 10 mV ಆಗಿದೆ. ಎರಡೂ ಸಂದರ್ಭಗಳಲ್ಲಿ VTH = ± 100 mV ಗೆ ಸಂಬಂಧಿಸಿದಂತೆ ಗಣನೀಯ ಶಬ್ದದ ಅಂಚು ಇದೆ.

AN 522 ಗಾಗಿ ಡಾಕ್ಯುಮೆಂಟ್ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸ: ಬೆಂಬಲಿತ Intel FPGA ಸಾಧನ ಕುಟುಂಬಗಳಲ್ಲಿ ಬಸ್ LVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಅಳವಡಿಸುವುದು

ಡಾಕ್ಯುಮೆಂಟ್ ಆವೃತ್ತಿ	ಬದಲಾವಣೆಗಳು
2018.07.31	ವಿನ್ಯಾಸದಿಂದ ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 GX ಸಾಧನಗಳನ್ನು ತೆಗೆದುಹಾಕಲಾಗಿದೆampಲೆ ಮಾರ್ಗಸೂಚಿಗಳು. ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 GX ಸಾಧನಗಳು BLVDS ಅನ್ನು ಬೆಂಬಲಿಸಿದರೂ, ವಿನ್ಯಾಸ ಮಾಜಿampಈ ಅಪ್ಲಿಕೇಶನ್ ಟಿಪ್ಪಣಿಯಲ್ಲಿ ಇಂಟೆಲ್ ಸೈಕ್ಲೋನ್ 10 GX ಸಾಧನಗಳನ್ನು ಬೆಂಬಲಿಸುವುದಿಲ್ಲ. ವಿನ್ಯಾಸವನ್ನು ಸರಿಪಡಿಸಲಾಗಿದೆ ಮಾಜಿampಇಂಟೆಲ್ ಅರಿಯಾ 10 ಸಾಧನಗಳಿಗೆ ವಿನ್ಯಾಸವನ್ನು ನಿರ್ದಿಷ್ಟಪಡಿಸಲು les ಮಾರ್ಗದರ್ಶಿample ಹಂತಗಳು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ಆವೃತ್ತಿಗೆ ಮಾತ್ರ ಬೆಂಬಲಿತವಾಗಿದೆ, ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿಗೆ ಅಲ್ಲ.
2018.06.15	Intel Stratix 10 ಸಾಧನಗಳಿಗೆ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲಾಗಿದೆ. ಸಂಬಂಧಿತ ಮಾಹಿತಿ ಲಿಂಕ್‌ಗಳನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್ FPGA GPIO IP ಅನ್ನು GPIO ಇಂಟೆಲ್ FPGA IP ಗೆ ಮರುಬ್ರಾಂಡ್ ಮಾಡಲಾಗಿದೆ.

ದಿನಾಂಕ	ಆವೃತ್ತಿ	ಬದಲಾವಣೆಗಳು
ನವೆಂಬರ್ 2017	2017.11.06	Intel Cyclone 10 LP ಸಾಧನಗಳಿಗೆ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲಾಗಿದೆ. ಸಂಬಂಧಿತ ಮಾಹಿತಿ ಲಿಂಕ್‌ಗಳನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. ಪ್ರಮಾಣಿತ ಬಳಕೆಯನ್ನು ಅನುಸರಿಸಲು I/O ಪ್ರಮಾಣಿತ ಹೆಸರುಗಳನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. ಸಾಧನಗಳ ಹೆಸರುಗಳು, ಐಪಿ ಕೋರ್‌ಗಳು ಮತ್ತು ಸಾಫ್ಟ್‌ವೇರ್ ಪರಿಕರಗಳನ್ನು ಒಳಗೊಂಡಂತೆ ಇಂಟೆಲ್ ಎಂದು ಮರುಬ್ರಾಂಡ್ ಮಾಡಲಾಗಿದೆ.
ಮೇ 2016	2016.05.02	ಬೆಂಬಲ ಮತ್ತು ವಿನ್ಯಾಸ ಮಾಜಿ ಸೇರಿಸಲಾಗಿದೆampIntel MAX 10 ಸಾಧನಗಳಿಗೆ le. ಸ್ಪಷ್ಟತೆಯನ್ನು ಸುಧಾರಿಸಲು ಹಲವಾರು ವಿಭಾಗಗಳನ್ನು ಪುನರ್ರಚಿಸಲಾಗಿದೆ. ಬದಲಾದ ನಿದರ್ಶನಗಳು ಕ್ವಾರ್ಟಸ್ II ಗೆ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ.

ಜೂನ್ 2015	2015.06.09	ವಿನ್ಯಾಸವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ ಮಾಜಿample files. ನವೀಕರಿಸಿದ ವಿನ್ಯಾಸ ಉದಾampಮಾರ್ಗಸೂಚಿಗಳು: Arria 10 ಸಾಧನಗಳ ಹಂತಗಳನ್ನು ಹೊಸ ವಿಷಯಕ್ಕೆ ಸರಿಸಲಾಗಿದೆ. ಮಾಜಿ ವಿನ್ಯಾಸವನ್ನು ಸ್ಥಳಾಂತರಿಸಲು ಹಂತಗಳನ್ನು ಸೇರಿಸಲಾಗಿದೆampArria 10 ಸಾಧನಗಳಿಗೆ Altera GPIO IP ಕೋರ್ ಅನ್ನು ಬಳಸಲು les. ವಿನ್ಯಾಸವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ ಮಾಜಿampನವೀಕರಿಸಿದ ವಿನ್ಯಾಸವನ್ನು ಹೊಂದಿಸಲು le ಹಂತಗಳು exampಕಡಿಮೆ ನವೀಕರಿಸಿದ ಎಲ್ಲಾ ಲಿಂಕ್‌ಗಳನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ webಸೈಟ್ ಸ್ಥಳ ಮತ್ತು web-ಆಧಾರಿತ ದಸ್ತಾವೇಜನ್ನು (ಲಭ್ಯವಿದ್ದರೆ).
ಆಗಸ್ಟ್ 2014	2014.08.18	Arria 10 ಸಾಧನ ಬೆಂಬಲವನ್ನು ಸೇರಿಸಲು ಅಪ್ಲಿಕೇಶನ್ ಟಿಪ್ಪಣಿಯನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. ಸ್ಪಷ್ಟತೆ ಮತ್ತು ಶೈಲಿಯ ನವೀಕರಣಕ್ಕಾಗಿ ಹಲವಾರು ವಿಭಾಗಗಳನ್ನು ಪುನರ್ರಚಿಸಲಾಗಿದೆ ಮತ್ತು ಪುನಃ ಬರೆಯಲಾಗಿದೆ. ನವೀಕರಿಸಿದ ಟೆಂಪ್ಲೇಟ್.
ಜೂನ್ 2012	2.2	Arria II, Arria V, Cyclone V ಮತ್ತು Stratix V ಸಾಧನಗಳನ್ನು ಸೇರಿಸಲು ನವೀಕರಿಸಲಾಗಿದೆ. ಟೇಬಲ್ 1 ಮತ್ತು ಟೇಬಲ್ 2 ಅನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ.
ಏಪ್ರಿಲ್ 2010	2.1	ವಿನ್ಯಾಸವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ ಮಾಜಿample ಲಿಂಕ್ "ಡಿಸೈನ್ ಎಕ್ಸ್ample" ವಿಭಾಗ.
ನವೆಂಬರ್ 2009	2.0	ಈ ಅಪ್ಲಿಕೇಶನ್ ಟಿಪ್ಪಣಿಯಲ್ಲಿ Arria II GX, ಸೈಕ್ಲೋನ್ III, ಮತ್ತು ಸೈಕ್ಲೋನ್ IV ಸಾಧನ ಕುಟುಂಬಗಳನ್ನು ಸೇರಿಸಲಾಗಿದೆ. ಟೇಬಲ್ 1, ಟೇಬಲ್ 2 ಮತ್ತು ಟೇಬಲ್ 3 ಅನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ. ಚಿತ್ರ 5, ಚಿತ್ರ 6, ಚಿತ್ರ 8 ರಿಂದ ಚಿತ್ರ 11 ರವರೆಗೆ ನವೀಕರಿಸಿ. ನವೀಕರಿಸಿದ ವಿನ್ಯಾಸ ಉದಾample files.
ನವೆಂಬರ್ 2008	1.1	ಹೊಸ ಟೆಂಪ್ಲೇಟ್‌ಗೆ ನವೀಕರಿಸಲಾಗಿದೆ "ಆಲ್ಟೆರಾ ಸಾಧನಗಳಲ್ಲಿ BLVDS ತಂತ್ರಜ್ಞಾನ" ಅಧ್ಯಾಯವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ "BLVDS ನ ವಿದ್ಯುತ್ ಬಳಕೆ" ಅಧ್ಯಾಯವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ ನವೀಕರಿಸಲಾಗಿದೆ “ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ" ಅಧ್ಯಾಯ ಪುಟ 4 ರಲ್ಲಿ ಚಿತ್ರ 7 ಅನ್ನು ಬದಲಾಯಿಸಲಾಗಿದೆ ನವೀಕರಿಸಲಾಗಿದೆ “ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ಮಾರ್ಗಸೂಚಿಗಳು" ಅಧ್ಯಾಯ "ಪರ್ಫಾರ್ಮೆನ್ಸ್ ಅನಾಲಿಸಿಸ್" ಅಧ್ಯಾಯವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ "ಬಸ್ ಟರ್ಮಿನೇಷನ್" ಅಧ್ಯಾಯವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ "ಸಾರಾಂಶ" ಅಧ್ಯಾಯವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ
ಜುಲೈ 2008	1.0	ಆರಂಭಿಕ ಬಿಡುಗಡೆ.

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

intel AN 522 ಬೆಂಬಲಿತ FPGA ಸಾಧನ ಕುಟುಂಬಗಳಲ್ಲಿ ಬಸ್ LVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಅಳವಡಿಸಲಾಗುತ್ತಿದೆ [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
ಬೆಂಬಲಿತ FPGA ಸಾಧನ ಕುಟುಂಬಗಳಲ್ಲಿ AN 522 ಬಸ್ LVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಅಳವಡಿಸಲಾಗುತ್ತಿದೆ, AN 522, ಬೆಂಬಲಿತ FPGA ಸಾಧನ ಕುಟುಂಬಗಳಲ್ಲಿ ಬಸ್ LVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಅಳವಡಿಸುವುದು, ಬೆಂಬಲಿತ FPGA ಸಾಧನ ಕುಟುಂಬಗಳಲ್ಲಿ ಇಂಟರ್ಫೇಸ್, FPGA ಸಾಧನ ಕುಟುಂಬಗಳು

ಉಲ್ಲೇಖಗಳು

ಬಳಕೆದಾರ ಕೈಪಿಡಿ

intel AN 522 ಬೆಂಬಲಿತ FPGA ಸಾಧನ ಕುಟುಂಬಗಳಲ್ಲಿ ಬಸ್ LVDS ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಅಳವಡಿಸಲಾಗುತ್ತಿದೆ

Intel FPGA ಸಾಧನಗಳಲ್ಲಿ BLVDS ಅನುಷ್ಠಾನ ಬೆಂಬಲ

BLVDS ಮುಗಿದಿದೆview

ಇಂಟೆಲ್ ಸಾಧನಗಳಲ್ಲಿ BLVDS ತಂತ್ರಜ್ಞಾನ

BLVDS ವಿದ್ಯುತ್ ಬಳಕೆ

ಬರೆಯುವ ಮತ್ತು ಓದುವ ಕಾರ್ಯಾಚರಣೆಗಳ ಸಮಯದಲ್ಲಿ ಇನ್‌ಪುಟ್ ಅಥವಾ ಔಟ್‌ಪುಟ್ ಬಫರ್‌ಗಳ ಕಾರ್ಯಾಚರಣೆ

ವಿನ್ಯಾಸ ಎಕ್ಸ್ampIntel Arria 10, Intel Cyclone 10 GX, ಮತ್ತು Intel MAX 10 ಹೊರತುಪಡಿಸಿ ಎಲ್ಲಾ ಬೆಂಬಲಿತ ಸಾಧನಗಳಿಗೆ le ಮಾರ್ಗಸೂಚಿಗಳು

ಕಾರ್ಯಕ್ಷಮತೆಯ ವಿಶ್ಲೇಷಣೆ

ಸಿಸ್ಟಮ್ ಸೆಟಪ್

ಒಟ್ಟಾರೆ ಸಿಸ್ಟಮ್ ಕಾರ್ಯಕ್ಷಮತೆ

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

ಉಲ್ಲೇಖಗಳು

ಸಂಬಂಧಿತ ಪೋಸ್ಟ್‌ಗಳು

ಕಾಮೆಂಟ್ ಬಿಡಿ

ಪ್ರತ್ಯುತ್ತರ ರದ್ದುಮಾಡಿ