intel AN 775 genererer innledende I/O-tidsdata

AN 775: Generering av innledende I/O-tidsdata for Intel FPGA-er

Du kan generere innledende I/O-tidsdata for Intel FPGA-enheter ved å bruke Intel® Quartus® Prime-programvare GUI eller Tcl-kommandoer. Innledende I/O-tidsdata er nyttige for tidlig pinneplanlegging og PCB-design. Du kan generere innledende timingdata for følgende relevante timingparametere for å justere designtidsbudsjettet når du vurderer I/O-standarder og pinneplassering.

Tabell 1. I/O-tidsparametere 

Tidsparameter	Beskrivelse
Inngangsoppsetttid (tSU) Inndataholdetid (tH)	tSU = inngangspinne til inngangsregisterdataforsinkelse + inngangsregisterets mikrooppsetttid - inngangspinne til inngangsregisterets klokkeforsinkelse tH = - inngangspinne til inngangsregisterdataforsinkelse + inngangsregisterets mikroholdtid + inngangspinne til inngangsregisterets klokkeforsinkelse
Klokke til utgangsforsinkelse (tCO)	tCO = + klokkepute til utgangsregisterforsinkelse + utgangsregister klokke-til-utgangsforsinkelse + utgangsregister til utgangspinneforsinkelse

Intel Corporation. Alle rettigheter forbeholdt. Intel, Intel-logoen og andre Intel-merker er varemerker for Intel Corporation eller dets datterselskaper. Intel garanterer ytelsen til sine FPGA- og halvlederprodukter i henhold til gjeldende spesifikasjoner i henhold til Intels standardgaranti, men forbeholder seg retten til å gjøre endringer i produkter og tjenester når som helst uten varsel. Intel påtar seg intet ansvar eller ansvar som oppstår som følge av applikasjonen eller bruken av informasjon, produkter eller tjenester som er beskrevet her, med mindre det er uttrykkelig skriftlig avtalt med Intel. Intel-kunder anbefales å få tak i den nyeste versjonen av enhetsspesifikasjonene før de stoler på publisert informasjon og før de bestiller produkter eller tjenester.
*Andre navn og merker kan gjøres krav på som andres eiendom.

Generering av innledende I/O-tidsinformasjon inkluderer følgende trinn:

• Trinn 1: Syntetiser en flip-flop for Target Intel FPGA-enheten på side 4
• Trinn 2: Definer I/U-standard og pin-plasseringer på side 5
• Trinn 3: Spesifiser enhetens driftsbetingelser på side 6
• Trinn 4: View I/O-timing i dataarkrapport på side 6

Trinn 1: Syntetiser en flip-flop for Target Intel FPGA-enheten

Følg disse trinnene for å definere og syntetisere minimum flip-flop-logikken for å generere innledende I/O-tidsdata:

1. Opprett et nytt prosjekt i Intel Quartus Prime Pro Edition programvareversjon 19.3.
2. Klikk på Oppdrag ➤ Enhet, spesifiser din målenhetsfamilie og en målenhet. For eksample, velg AGFA014R24 Intel Agilex™ FPGA.
3. Klikk File ➤ Ny og lag et blokkdiagram/skjema File.
4. For å legge til komponenter til skjemaet, klikk på symbolverktøy-knappen.
   
5. Skriv inn DFF under Navn, og klikk deretter OK. Klikk i Block Editor for å sette inn DFF-symbolet.
6. Gjenta 4 på side 4 til 5 på side 5 for å legge til en Input_data input pin, Clock input pin og Output_data output pin.
7. For å koble pinnene til DFF, klikk på Ortogonal Node Tool-knappen, og tegn deretter trådlinjer mellom pinne og DFF-symbolet.
   
8. For å syntetisere DFF, klikk Processing ➤ Start ➤ Start Analysis & Synthesis. Syntese genererer minimumsdesignnettlisten som kreves for å få I/O-tidsdata.

Trinn 2: Definer I/U-standard og pin-plasseringer

De spesifikke pinneplasseringene og I/O-standarden du tilordner til enhetspinnene påvirker tidsparameterverdiene. Følg disse trinnene for å tilordne pin I/O-standarden og plasseringsbegrensninger:

1. Klikk på Oppdrag ➤ Pin Planner.
2. Tildel pinneplassering og I/O-standardbegrensninger i henhold til designet ditt
   spesifikasjoner. Skriv inn nodenavn, retning, plassering og I/O-standardverdier for pinnene i designet i regnearket med alle pinner. Alternativt kan du dra nodenavn inn i Pin Planner-pakken view.

   
3. For å kompilere designet, klikk Behandling ➤ Start kompilering. Kompilatoren genererer I/O-tidsinformasjon under full kompilering.

Relatert informasjon

• Definisjon av I/O-standarder
•  Administrere enhets I/O-pinner

Trinn 3: Spesifiser enhetens driftsbetingelser

Følg disse trinnene for å oppdatere tidsnettlisten og angi driftsbetingelser for tidsanalyse etter fullstendig kompilering:

1. Klikk Verktøy ➤ Timing Analyzer.
2. Dobbeltklikk Update Timing Netlist i oppgaveruten. Timing-nettlisten oppdateres med full kompileringstidsinformasjon som tar hensyn til pin-begrensningene du gjør.
   
3. Under Angi driftsbetingelser velger du en av de tilgjengelige tidsmodellene, for eksempel Slow vid3 100C Model eller Fast vid3 100C Model.

   

Trinn 4: View I/O-timing i dataarkrapport

Generer dataarkrapporten i tidsanalysatoren til view tidsparameterverdiene.

1. I Timing Analyzer klikker du på Rapporter ➤ Dataark ➤ Rapporter dataark.
2. Klikk OK.

   
   Rapportene Oppsetttider, Holdetider og Klokke til utdatatider vises under mappen Dataarkrapport i Rapport-ruten.

3. Klikk på hver rapport for å view parameterverdiene for stigning og fall.
4. For en konservativ timingtilnærming, spesifiser den maksimale absolutte verdien

Example 1. Bestemme I/O-tidsparametere fra dataarkrapporten 

I følgende eksampI rapporten Setup Times er falltiden større enn stigetiden, derfor tSU=tfall.

I følgende eksampI Hold Times-rapporten er den absolutte verdien av falltiden større enn den absolutte verdien av stigetiden, derfor tH=tfall.

I følgende eksampI rapporten Klokke til utgangstider er den absolutte verdien av falltiden større enn den absolutte verdien av stigetiden, derfor tCO=tfall.

Relatert informasjon

• Timing Analyzer Quick-Start Tutoria
• Intel Quartus Prime Pro Edition brukerveiledning: Timing Analyzer
• Hvordan gjøre video: introduksjon til timinganalysator

Skript generering av I/O-tidsdata

Du kan bruke et Tcl-skript til å generere I/O-tidsinformasjon med eller uten bruk av Intel Quartus Prime-programvarens brukergrensesnitt. Den skriptede tilnærmingen genererer tekstbaserte I/O-tidsparameterdata for støttede I/O-standarder.

Note: Skriptmetoden er kun tilgjengelig for Linux*-plattformer.
Følg disse trinnene for å generere I/O-tidsinformasjon som gjenspeiler flere I/O-standarder for Intel Agilex-, Intel Stratix® 10- og Intel Arria® 10-enheter:

1. Last ned det aktuelle Intel Quartus Prime-prosjektarkivet file for målenhetsfamilien din:
   • Intel Agilex-enheter— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Intel Stratix 10-enheter— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Intel Arria 10-enheter— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. For å gjenopprette .qar-prosjektarkivet, start Intel Quartus Prime Pro Edition-programvaren og klikk Prosjekt ➤ Gjenopprett arkivert prosjekt. Alternativt kan du kjøre følgende kommandolinjeekvivalent uten å starte GUI:
   

   quartus_sh --restore file>

   De io_timing__restored katalogen inneholder nå qdb-undermappen og diverse files.

3. For å kjøre skriptet med Intel Quartus Prime Timing Analyzer, kjør følgende kommando:
   

   quartus_sta –t .tcl

   Vent på ferdigstillelse. Skriptutførelsen kan kreve 8 timer eller mer fordi hver endring på I/O-standard eller pin-plassering krever designrekompilering.
4. Til view tidsparameterverdiene åpner du den genererte teksten fileer inne timing_files, med navn som timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .txt.

Relatert informasjon

• Kommandolinjeskripting
• ::QUARTUS::STA Tcl-pakke

AN 775: Generering av innledende I/O-tidsdata Dokumentrevisjonshistorikk

Dokumentversjon	Intel Quartus Prime-versjon	Endringer
2019.12.08	19.3	Revidert tittel for å gjenspeile innholdet. Lagt til støtte for Intel Stratix 10 og Intel Agilex FPGA-er. Lagt til trinntall for å flyte. Lagt til tidsparameterdiagrammer. Oppdaterte skjermbilder for å gjenspeile siste versjon. Oppdaterte lenker til relaterte dokumenter. Brukte siste produktnavn og stilkonvensjoner.
2016.10.31	16.1	Første offentlige utgivelse.

Dokumenter / Ressurser

intel AN 775 genererer innledende I/O-tidsdata [pdfBrukerhåndbok AN 775 genererer innledende IO-timingsdata, AN 775, genererer innledende IO-timingdata, innledende IO-timingdata, tidsdata

Referanser

• Brukerhåndbok