intel AN 775 初期 I/O タイミング データの生成

AN 775: Intel FPGA の初期 I/O タイミング データの生成

インテル® Quartus® Prime 開発ソフトウェアの GUI または Tcl コマンドを使用して、インテル FPGA デバイスの初期 I/O タイミング・データを生成できます。 初期 I/O タイミング データは、初期のピン プランニングと PCB 設計に役立ちます。 次の関連するタイミング パラメーターの初期タイミング データを生成して、I/O 規格とピン配置を検討する際にデザインのタイミング バジェットを調整できます。

表 1. I/O タイミング パラメータ 

タイミングパラメータ	説明
入力セットアップ時間 (tSU) 入力ホールド時間 (tH)	tSU = 入力ピンから入力レジスタへのデータ遅延 + 入力レジスタのマイクロ セットアップ時間 - 入力ピンから入力レジスタへのクロック遅延 tH = - 入力ピンから入力レジスタへのデータ遅延 + 入力レジスタのマイクロホールド時間 + 入力ピンから入力レジスタへのクロック遅延
クロックから出力までの遅延 (tCO)	tCO = + クロック パッドから出力レジスタまでの遅延 + 出力レジスタ クロックから出力までの遅延 + 出力レジスタから出力ピンまでの遅延

インテルコーポレーション。 全著作権所有。 Intel、Intel ロゴ、およびその他の Intel マークは、Intel Corporation またはその子会社の商標です。 インテルは、インテルの標準保証に従って、FPGA および半導体製品の性能を現在の仕様に合わせて保証しますが、予告なしにいつでも製品およびサービスを変更する権利を留保します。 インテルは、インテルが書面で明示的に同意した場合を除き、ここに記載されている情報、製品、またはサービスの適用または使用から生じる一切の責任を負わないものとします。 インテルのお客様は、公開されている情報を信頼したり、製品やサービスを注文したりする前に、最新バージョンのデバイス仕様を入手することをお勧めします。
*その他の名称およびブランドは、一般に各社の所有物である場合があります。

初期 I/O タイミング情報の生成には、次の手順が含まれます。

• ステップ 1: ターゲット Intel FPGA デバイスのフリップフロップを合成する (4 ページ)
• ステップ 2: I/O 規格とピン位置の定義 (5 ページ)
• ステップ 3: デバイスの動作条件を指定する (6 ページ)
• ステップ4: View データシート レポートの I/O タイミング (6 ページ)

ステップ 1: ターゲット Intel FPGA デバイスのフリップフロップを合成する

次の手順に従って、最小フリップフロップ ロジックを定義および合成し、初期 I/O タイミング データを生成します。

1. インテル Quartus Prime プロ・エディション ソフトウェア バージョン 19.3 で新しいプロジェクトを作成します。
2. [割り当て] ➤ [デバイス] をクリックし、ターゲット デバイス ファミリとターゲット デバイスを指定します。 例えばampファイルで、AGFA014R24 Intel Agilex™ FPGA を選択します。
3. クリック File ➤ ブロック ダイアグラム/回路図の新規作成 File.
4. コンポーネントを回路図に追加するには、Symbol Tool ボタンをクリックします。
   
5. [名前] の下に「DFF」と入力し、[OK] をクリックします。 ブロック エディタ内をクリックして、DFF シンボルを挿入します。
6. 4 ページの 4 から 5 ページの 5 を繰り返して、Input_data 入力ピン、Clock 入力ピン、および Output_data 出力ピンを追加します。
7. ピンを DFF に接続するには、[直交ノード ツール] ボタンをクリックし、ピンと DFF シンボルの間にワイヤー ラインを引きます。
   
8. DFF を合成するには、Processing ➤ Start ➤ Start Analysis & Synthesis をクリックします。 合成は、I/O タイミング データを取得するために必要な最小限のデザイン ネットリストを生成します。

手順 2: I/O 規格とピン ロケーションの定義

デバイス ピンに割り当てる特定のピン位置と I/O 規格は、タイミング パラメーター値に影響します。 次の手順に従って、ピン I/O 規格とロケーションの制約を割り当てます。

1. [割り当て] ➤ [Pin Planner] をクリックします。
2. デザインに従ってピン位置と I/O 規格の制約を割り当てます
   仕様。 すべてのピン スプレッドシートで、デザインのピンのノード名、方向、位置、および I/O 規格の値を入力します。 または、ノード名を Pin Planner パッケージにドラッグします。 view.

   
3. デザインをコンパイルするには、Processing ➤ Start Compilation をクリックします。 コンパイラは、フル コンパイル中に I/O タイミング情報を生成します。

関連情報

• I/O 規格の定義
•  デバイス I/O ピンの管理

ステップ 3: デバイスの動作条件を指定する

次の手順に従って、タイミング ネットリストを更新し、フル コンパイル後にタイミング解析の動作条件を設定します。

1. [ツール] ➤ [タイミング アナライザー] をクリックします。
2. Task ペインで、Update Timing Netlist をダブルクリックします。 タイミング ネットリストは、作成したピン制約を説明する完全なコンパイル タイミング情報で更新されます。
   
3. Set Operating Conditions で、Slow vid3 100C Model や Fast vid3 100C Model など、利用可能なタイミング モデルのいずれかを選択します。

   

ステップ4: View データシート レポートの I/O タイミング

Timing Analyzer でデータシート レポートを生成して、 view タイミング パラメータ値。

1. Timing Analyzer で、Reports ➤ Datasheet ➤ Report Datasheet をクリックします。
2. [OK]をクリックします。

   
   Setup Times、Hold Times、および Clock to Output Times レポートは、Report ペインの Datasheet Report フォルダーの下に表示されます。

3. 各レポートをクリックして view Rise および Fall パラメータ値。
4. 保守的なタイミング アプローチでは、最大絶対値を指定します

Example 1. データシート レポートからの I/O タイミング パラメータの決定 

次の例ではample Setup Times レポートでは、立ち下がり時間が立ち上がり時間よりも長いため、tSU=tfall となります。

次の例ではample Hold Times レポートでは、立ち下がり時間の絶対値が立ち上がり時間の絶対値よりも大きいため、tH=tfall になります。

次の例ではample Clock to Output Times レポートでは、立ち下がり時間の絶対値が立ち上がり時間の絶対値よりも大きいため、tCO=tfall になります。

関連情報

• Timing Analyzer クイックスタート チュートリアル
• インテル Quartus Prime プロ・エディション ユーザーガイド: タイミング・アナライザー
• ハウツー ビデオ: タイミング アナライザーの紹介

スクリプト化された I/O タイミング データの生成

インテル Quartus Prime ソフトウェアのユーザー・インターフェイスを使用するかどうかに関係なく、Tcl スクリプトを使用して I/O タイミング情報を生成できます。 スクリプトによるアプローチでは、サポートされている I/O 規格のテキストベースの I/O タイミング パラメータ データが生成されます。

注記注: スクリプトによる方法は、Linux* プラットフォームでのみ使用できます。
以下の手順に従って、インテル Agilex、インテル Stratix® 10、インテル Arria® 10 デバイスの複数の I/O 規格を反映した I/O タイミング情報を生成します。

1. 適切な インテル Quartus Prime プロジェクトのアーカイブをダウンロードします file ターゲット デバイス ファミリの場合:
   • インテル Agilex デバイス— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • インテル Stratix 10 デバイス — https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • インテル Arria 10 デバイス— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. .qar プロジェクトのアーカイブを復元するには、 インテル Quartus Prime プロ・エディション ソフトウェアを起動し、Project ➤ Restore Archived Project をクリックします。 または、GUI を起動せずに次のコマンド ラインを実行します。
   

   quartus_sh --復元 file>

   の io_timing__restored ディレクトリには、qdb サブフォルダーとさまざまなフォルダーが含まれるようになりました。 files.

3. インテル Quartus Prime Timing Analyzer でスクリプトを実行するには、次のコマンドを実行します。
   

   quartus_sta –t .tcl

   完了するまで待ちます。 I/O 規格またはピン位置を変更するたびにデザインを再コンパイルする必要があるため、スクリプトの実行には 8 時間以上かかる場合があります。
4. に view タイミング パラメータ値、生成されたテキストを開く fileの タイミング_files, timing_tsuthtco___.txt などの名前で。
   timing_tsuthtco_ _ _ 。TXT。

関連情報

• コマンド ライン スクリプト
• ::QUARTUS::STA Tcl パッケージ

AN 775: 初期 I/O タイミング データの生成 ドキュメントの改訂履歴

ドキュメントバージョン	インテル Quartus Prime バージョン	変更点
2019.12.08	19.3	内容を反映するためにタイトルを修正しました。 インテル Stratix 10 およびインテル Agilex FPGA のサポートが追加されました。 フローにステップ番号を追加。 タイミング パラメーターの図を追加。 最新バージョンを反映するようにスクリーンショットを更新しました。 関連ドキュメントへのリンクを更新しました。 最新の製品命名規則とスタイル規則を適用。
2016.10.31	16.1	初公開。

ドキュメント / リソース

intel AN 775 初期 I/O タイミング データの生成 [pdf] ユーザーガイド AN 775 初期 IO タイミング データの生成、AN 775、初期 IO タイミング データの生成、初期 IO タイミング データ、タイミング データ

参考文献

• ユーザーマニュアル