intel AN 775 Δημιουργία αρχικών δεδομένων χρονισμού εισόδου/εξόδου

AN 775: Δημιουργία αρχικών δεδομένων χρονισμού εισόδου/εξόδου για Intel FPGA

Μπορείτε να δημιουργήσετε αρχικά δεδομένα χρονισμού I/O για συσκευές Intel FPGA χρησιμοποιώντας τις εντολές GUI λογισμικού Intel® Quartus® Prime ή Tcl. Τα αρχικά δεδομένα χρονισμού εισόδου/εξόδου είναι χρήσιμα για πρώιμο προγραμματισμό ακίδων και σχεδιασμό PCB. Μπορείτε να δημιουργήσετε αρχικά δεδομένα χρονισμού για τις ακόλουθες σχετικές παραμέτρους χρονισμού για να προσαρμόσετε τον προϋπολογισμό χρονισμού σχεδίασης όταν εξετάζετε τα πρότυπα I/O και την τοποθέτηση καρφιτσών.

Πίνακας 1. Παράμετροι χρονισμού I/O 

Παράμετρος χρονισμού	Περιγραφή
Χρόνος ρύθμισης εισόδου (tSU) Χρόνος αναμονής εισόδου (tH)	tSU = ακίδα εισόδου προς καθυστέρηση δεδομένων καταχωρητή εισόδου + χρόνος μικρορύθμισης καταχωρητή εισόδου - καθυστέρηση ρολογιού από ακίδα εισόδου στον καταχωρητή εισόδου tH = - ακίδα εισόδου προς καθυστέρηση δεδομένων καταχωρητή εισόδου + χρόνος μικροκρατήματος καταχωρητή εισόδου + καθυστέρηση ρολογιού ακίδας εισόδου στον καταχωρητή εισόδου
Καθυστέρηση ρολογιού έως εξόδου (tCO)	tCO = + πληκτρολόγιο ρολογιού για καθυστέρηση καταχωρητή εξόδου + καθυστέρηση καταχωρητή εξόδου από ρολόι προς έξοδο + καταχωρητή εξόδου στην ακίδα εξόδου καθυστέρηση

Intel Corporation. Ολα τα δικαιώματα διατηρούνται. Η ονομασία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες.
*Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία τρίτων.

Η δημιουργία αρχικών πληροφοριών χρονισμού εισόδου/εξόδου περιλαμβάνει τα ακόλουθα βήματα:

• Βήμα 1: Συνθέστε ένα Flip-flop για τη συσκευή Intel FPGA Target στη σελίδα 4
• Βήμα 2: Ορίστε τις τυπικές θέσεις I/O και Pin στη σελίδα 5
• Βήμα 3: Καθορίστε τις συνθήκες λειτουργίας της συσκευής στη σελίδα 6
• Βήμα 4: View Χρονισμός I/O στην αναφορά φύλλου δεδομένων στη σελίδα 6

Βήμα 1: Συνθέστε ένα Flip-flop για τη συσκευή Intel FPGA Target

Ακολουθήστε αυτά τα βήματα για να ορίσετε και να συνθέσετε την ελάχιστη λογική flip-flop για τη δημιουργία αρχικών δεδομένων χρονισμού I/O:

1. Δημιουργήστε ένα νέο έργο στην έκδοση 19.3 του λογισμικού Intel Quartus Prime Pro Edition.
2. Κάντε κλικ στην επιλογή Εργασίες ➤ Συσκευή, καθορίστε την οικογένεια της συσκευής-στόχου σας και μια συσκευή στόχο. Για π.χampεπιλέξτε το AGFA014R24 Intel Agilex™ FPGA.
3. Κλικ File ➤ Νέο και δημιουργήστε ένα μπλοκ Διάγραμμα/Σχηματικό File.
4. Για να προσθέσετε στοιχεία στο σχηματικό, κάντε κλικ στο κουμπί Εργαλείο συμβόλων.
   
5. Στην περιοχή Όνομα, πληκτρολογήστε DFF και, στη συνέχεια, κάντε κλικ στο OK. Κάντε κλικ στο Block Editor για να εισαγάγετε το σύμβολο DFF.
6. Επαναλάβετε το 4 στη σελίδα 4 έως το 5 στη σελίδα 5 για να προσθέσετε μια ακίδα εισαγωγής δεδομένων Input, pin input Clock και Output_data pin.
7. Για να συνδέσετε τις ακίδες στο DFF, κάντε κλικ στο κουμπί Orthogonal Node Tool και, στη συνέχεια, σχεδιάστε γραμμές καλωδίων μεταξύ της ακίδας και του συμβόλου DFF.
   
8. Για να συνθέσετε το DFF, κάντε κλικ στο Processing ➤ Start ➤ Start Analysis & Synthesis. Το Synthesis δημιουργεί την ελάχιστη δικτυωτή λίστα σχεδιασμού που απαιτείται για τη λήψη δεδομένων χρονισμού I/O.

Βήμα 2: Καθορίστε τις τυπικές θέσεις εισόδου/εξόδου και καρφιτσών

Οι συγκεκριμένες θέσεις ακίδων και το πρότυπο I/O που εκχωρείτε στις ακίδες της συσκευής επηρεάζουν τις τιμές των παραμέτρων χρονισμού. Ακολουθήστε αυτά τα βήματα για να αντιστοιχίσετε τους περιορισμούς προτύπου εισόδου/εξόδου και θέσης pin:

1. Κάντε κλικ στην επιλογή Εργασίες ➤ Pin Planner.
2. Εκχωρήστε τη θέση της καρφίτσας και τους τυπικούς περιορισμούς I/O σύμφωνα με το σχέδιό σας
   προδιαγραφές. Εισαγάγετε τις τιμές Node Name, Direction, Location και I/O Standard για τις ακίδες στο σχέδιο στο υπολογιστικό φύλλο All Pins. Εναλλακτικά, σύρετε ονόματα κόμβων στο πακέτο Pin Planner view.

   
3. Για να μεταγλωττίσετε το σχέδιο, κάντε κλικ στο Επεξεργασία ➤ Έναρξη μεταγλώττισης. Ο μεταγλωττιστής δημιουργεί πληροφορίες χρονισμού εισόδου/εξόδου κατά τη διάρκεια της πλήρους μεταγλώττισης.

Σχετικές Πληροφορίες

• Ορισμός προτύπων I/O
•  Διαχείριση ακίδων εισόδου/εξόδου συσκευής

Βήμα 3: Καθορίστε τις συνθήκες λειτουργίας της συσκευής

Ακολουθήστε αυτά τα βήματα για να ενημερώσετε τη λίστα δικτύου χρονισμού και να ορίσετε συνθήκες λειτουργίας για ανάλυση χρονισμού μετά την πλήρη συλλογή:

1. Κάντε κλικ στην επιλογή Εργαλεία ➤ Αναλυτής χρονισμού.
2. Στο παράθυρο Εργασία, κάντε διπλό κλικ στην Ενημέρωση χρονισμού Netlist. Η δικτυακή λίστα χρονισμού ενημερώνεται με πλήρεις πληροφορίες χρονισμού μεταγλώττισης που αντιστοιχούν στους περιορισμούς καρφιτσών που κάνετε.
   
3. Στην περιοχή Ορισμός συνθηκών λειτουργίας, επιλέξτε ένα από τα διαθέσιμα μοντέλα χρονισμού, όπως το μοντέλο Slow vid3 100C ή Fast vid3 100C Model.

   

Βήμα 4: View Χρονισμός εισόδου/εξόδου στην αναφορά φύλλου δεδομένων

Δημιουργήστε την αναφορά φύλλου δεδομένων στον Αναλυτή χρονισμού σε view τις τιμές των παραμέτρων χρονισμού.

1. Στον Αναλυτή χρονισμού, κάντε κλικ στην επιλογή Αναφορές ➤ Φύλλο δεδομένων ➤ Φύλλο δεδομένων αναφοράς.
2. Κάντε κλικ στο OK.

   
   Οι αναφορές Setup Times, Hold Times και Clock to Output Times εμφανίζονται κάτω από το φάκελο Αναφορά φύλλου δεδομένων στο παράθυρο Αναφορά.

3. Κάντε κλικ σε κάθε αναφορά view τις τιμές της παραμέτρου Rise and Fall.
4. Για μια συντηρητική χρονική προσέγγιση, καθορίστε τη μέγιστη απόλυτη τιμή

Example 1. Προσδιορισμός παραμέτρων χρονισμού εισόδου/εξόδου από την αναφορά φύλλου δεδομένων 

Στο παρακάτω π.χampΣτην αναφορά του Setup Times, ο χρόνος πτώσης είναι μεγαλύτερος από τον χρόνο ανόδου, επομένως tSU=tfall.

Στο παρακάτω π.χample Hold Times, η απόλυτη τιμή του χρόνου πτώσης είναι μεγαλύτερη από την απόλυτη τιμή του χρόνου ανόδου, επομένως tH=tfall.

Στο παρακάτω π.χampΣτην αναφορά Clock to Output Times, η απόλυτη τιμή του χρόνου πτώσης είναι μεγαλύτερη από την απόλυτη τιμή του χρόνου ανόδου, επομένως tCO=tfall.

Σχετικές Πληροφορίες

• Εκμάθηση γρήγορης εκκίνησης αναλυτή χρονισμού
• Οδηγός χρήστη Intel Quartus Prime Pro Edition: Αναλυτής χρονισμού
• Πώς να κάνετε βίντεο: Εισαγωγή στον Αναλυτή χρονισμού

Δημιουργία δεδομένων χρονισμού με σενάριο εισόδου/εξόδου

Μπορείτε να χρησιμοποιήσετε μια δέσμη ενεργειών Tcl για να δημιουργήσετε πληροφορίες χρονισμού I/O με ή χωρίς τη χρήση της διεπαφής χρήστη λογισμικού Intel Quartus Prime. Η scripted προσέγγιση δημιουργεί δεδομένα παραμέτρων χρονισμού I/O βάσει κειμένου για υποστηριζόμενα πρότυπα I/O.

Σημείωμα: Η scripted μέθοδος είναι διαθέσιμη μόνο για πλατφόρμες Linux*.
Ακολουθήστε αυτά τα βήματα για να δημιουργήσετε πληροφορίες χρονισμού I/O που αντικατοπτρίζουν πολλαπλά πρότυπα I/O για συσκευές Intel Agilex, Intel Stratix® 10 και Intel Arria® 10:

1. Κάντε λήψη του κατάλληλου αρχείου έργου Intel Quartus Prime file για την οικογένεια συσκευών-στόχων σας:
   • Συσκευές Intel Agilex— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Συσκευές Intel Stratix 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Συσκευές Intel Arria 10— https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Για να επαναφέρετε το αρχείο του έργου .qar, εκκινήστε το λογισμικό Intel Quartus Prime Pro Edition και κάντε κλικ στο Project ➤ Restore Archived Project. Εναλλακτικά, εκτελέστε την ακόλουθη ισοδύναμη γραμμή εντολών χωρίς να εκκινήσετε το GUI:
   

   quartus_sh --restore file>

   Ο io_timing__restored κατάλογος περιέχει τώρα τον υποφάκελο qdb και διάφορα files.

3. Για να εκτελέσετε το σενάριο με τον Αναλυτή χρονισμού Intel Quartus Prime, εκτελέστε την ακόλουθη εντολή:
   

   quartus_sta –t .tcl

   Περιμένετε την ολοκλήρωση. Η εκτέλεση του σεναρίου μπορεί να απαιτήσει 8 ώρες ή περισσότερες, επειδή κάθε αλλαγή στο πρότυπο I/O ή στη θέση pin απαιτεί εκ νέου μεταγλώττιση του σχεδιασμού.
4. Να view τις τιμές των παραμέτρων χρονισμού, ανοίξτε το κείμενο που δημιουργείται fileείναι μέσα συγχρονισμός_files, με ονόματα όπως timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .txt.

Σχετικές Πληροφορίες

• Γραμμή εντολών δέσμη ενεργειών
• ::QUARTUS::STA Tcl Πακέτο

AN 775: Δημιουργία αρχικού ιστορικού αναθεώρησης εγγράφου χρονισμού δεδομένων εισόδου/εξόδου

Έκδοση εγγράφου	Έκδοση Intel Quartus Prime	Αλλαγές
2019.12.08	19.3	Αναθεωρημένος τίτλος για να αντικατοπτρίζει το περιεχόμενο. Προστέθηκε υποστήριξη για Intel Stratix 10 και Intel Agilex FPGA. Προστέθηκαν αριθμοί βημάτων στη ροή. Προστέθηκαν διαγράμματα παραμέτρων χρονισμού. Ενημερωμένα στιγμιότυπα οθόνης για να αντικατοπτρίζουν την τελευταία έκδοση. Ενημερωμένοι σύνδεσμοι προς σχετικά έγγραφα. Εφάρμοσε τις πιο πρόσφατες συμβάσεις ονομασίας προϊόντων και στυλ.
2016.10.31	16.1	Πρώτη δημόσια κυκλοφορία.

Έγγραφα / Πόροι

intel AN 775 Δημιουργία αρχικών δεδομένων χρονισμού εισόδου/εξόδου [pdf] Οδηγός χρήστη AN 775 Δημιουργία αρχικών δεδομένων χρονισμού IO, AN 775, Δημιουργία αρχικών δεδομένων χρονισμού IO, Αρχικά δεδομένα χρονισμού IO, Δεδομένα χρονισμού

Αναφορές

• Εγχειρίδιο χρήστη