Intel AN 775 Generazione dei dati di temporizzazione I/O iniziali

AN 775: generazione di dati di temporizzazione I/O iniziali per FPGA Intel

È possibile generare dati di temporizzazione I/O iniziali per i dispositivi Intel FPGA utilizzando la GUI del software Intel® Quartus® Prime o i comandi Tcl. I dati iniziali sui tempi di I/O sono utili per la pianificazione anticipata dei pin e la progettazione del PCB. È possibile generare dati di temporizzazione iniziali per i seguenti parametri di temporizzazione rilevanti per regolare il budget di temporizzazione della progettazione quando si considerano gli standard I/O e il posizionamento dei pin.

Tabella 1. Parametri di temporizzazione I/O 

Parametro di temporizzazione	Descrizione
Tempo di configurazione dell'ingresso (tSU) Tempo di attesa ingresso (tH)	tSU = pin di ingresso per ritardo dati registro di ingresso + tempo di configurazione micro registro di ingresso - pin di ingresso per ritardo orologio registro di ingresso tH = - pin di ingresso per il ritardo dei dati del registro di ingresso + tempo di attesa micro del registro di ingresso + pin di ingresso per il ritardo dell'orologio del registro di ingresso
Ritardo orologio-uscita (tCO)	tCO = + ritardo dal pad clock al registro di uscita + ritardo dal clock all'uscita del registro di uscita + ritardo dal registro di uscita al pin di uscita

Società Intel. Tutti i diritti riservati. Intel, il logo Intel e altri marchi Intel sono marchi di Intel Corporation o delle sue consociate. Intel garantisce le prestazioni dei suoi prodotti FPGA e semiconduttori in base alle specifiche correnti in conformità con la garanzia standard di Intel, ma si riserva il diritto di apportare modifiche a qualsiasi prodotto e servizio in qualsiasi momento senza preavviso. Intel non si assume alcuna responsabilità derivante dall'applicazione o dall'uso di informazioni, prodotti o servizi qui descritti, salvo quanto espressamente concordato per iscritto da Intel. Si consiglia ai clienti Intel di ottenere la versione più recente delle specifiche del dispositivo prima di fare affidamento su qualsiasi informazione pubblicata e prima di effettuare ordini per prodotti o servizi.
*Altri nomi e marchi potrebbero essere rivendicati come proprietà di terzi.

La generazione delle informazioni iniziali sulla temporizzazione I/O comprende i seguenti passaggi:

• Passaggio 1: sintetizzare un flip-flop per il dispositivo Intel FPGA di destinazione a pagina 4
• Passo 2: Definire lo standard I/O e le posizioni dei pin a pagina 5
• Passaggio 3: specificare le condizioni operative del dispositivo a pagina 6
• Fase 4: View Tempi I/O nel report della scheda tecnica a pagina 6

Passaggio 1: sintetizzare un flip-flop per il dispositivo Intel FPGA di destinazione

Seguire questi passaggi per definire e sintetizzare la logica minima del flip-flop per generare i dati di temporizzazione I/O iniziali:

1. Creare un nuovo progetto nel software Intel Quartus Prime Pro Edition versione 19.3.
2. Fare clic su Assegnazioni ➤ Dispositivo, specificare la Famiglia del dispositivo di destinazione e un Dispositivo di destinazione. Per esample, selezionare l'FPGA Intel Agilex™ AGFA014R24.
3. Clic File ➤ Nuovo e crea un diagramma a blocchi/schema File.
4. Per aggiungere componenti allo schema, fare clic sul pulsante Strumento simboli.
   
5. In Nome digitare DFF e quindi fare clic su OK. Fare clic nell'editor blocchi per inserire il simbolo DFF.
6. Ripetere i passaggi da 4 a pagina 4 a 5 a pagina 5 per aggiungere un pin di ingresso Input_data, un pin di ingresso Clock e un pin di uscita Output_data.
7. Per collegare i pin al DFF, fare clic sul pulsante Strumento Nodo ortogonale, quindi tracciare linee di filo tra il pin e il simbolo DFF.
   
8. Per sintetizzare il DFF, fare clic su Elaborazione ➤ Avvia ➤ Avvia analisi e sintesi. Synthesis genera la netlist di progettazione minima richiesta per ottenere dati di temporizzazione I/O.

Passaggio 2: definire lo standard I/O e le posizioni dei pin

Le posizioni specifiche dei pin e lo standard I/O assegnato ai pin del dispositivo influiscono sui valori dei parametri di temporizzazione. Seguire questi passaggi per assegnare lo standard I/O dei pin e i vincoli di posizione:

1. Fare clic su Assegnazioni ➤ Pianificazione pin.
2. Assegna la posizione dei pin e i vincoli standard di I/O in base al tuo progetto
   specifiche. Immettere i valori Nome nodo, Direzione, Posizione e Standard I/O per i pin nel progetto nel foglio di calcolo Tutti i pin. In alternativa, trascina i nomi dei nodi nel pacchetto Pin Planner view.

   
3. Per compilare il progetto, fare clic su Elaborazione ➤ Avvia compilazione. Il compilatore genera informazioni sui tempi di I/O durante la compilazione completa.

Informazioni correlate

• Definizione degli standard di I/O
•  Gestione dei pin I/O del dispositivo

Passaggio 3: specificare le condizioni operative del dispositivo

Seguire questi passaggi per aggiornare la netlist dei tempi e impostare le condizioni operative per l'analisi dei tempi dopo la compilazione completa:

1. Fare clic su Strumenti ➤ Analizzatore di temporizzazione.
2. Nel riquadro Attività, fare doppio clic su Aggiorna netlist tempi. La netlist temporale si aggiorna con informazioni complete sui tempi di compilazione che tengono conto dei vincoli di pin imposti.
   
3. In Imposta condizioni operative, seleziona uno dei modelli di temporizzazione disponibili, come Modello Slow vid3 100C o Modello Fast vid3 100C.

   

Fase 4: View Tempi I/O nel report del foglio dati

Genera il report del foglio dati nell'analizzatore di temporizzazione per view i valori dei parametri di temporizzazione.

1. Nell'Analizzatore tempi, fare clic su Report ➤ Foglio dati ➤ Foglio dati report.
2. Fare clic su OK.

   
   I report Tempi di installazione, Tempi di attesa e Tempi di clock per output vengono visualizzati nella cartella Report foglio dati nel riquadro Report.

3. Fare clic su ciascun rapporto per view i valori dei parametri di salita e discesa.
4. Per un approccio temporale conservativo, specificare il valore assoluto massimo

Example 1. Determinazione dei parametri di temporizzazione I/O dal report della scheda tecnica 

Nel seguente esempioample Setup Times report, il tempo di caduta è maggiore del tempo di salita, quindi tSU=tfall.

Nel seguente esempioample Hold Times report, il valore assoluto del tempo di discesa è maggiore del valore assoluto del tempo di salita, quindi tH=tfall.

Nel seguente esempioampNel rapporto Clock to Output Times, il valore assoluto del tempo di caduta è maggiore del valore assoluto del tempo di salita, quindi tCO=tcaduta.

Informazioni correlate

• Tutorial di avvio rapido sull'analizzatore di cronometraggio
• Guida per l'utente di Intel Quartus Prime Pro Edition: Analizzatore di temporizzazione
• Come fare video: introduzione all'analizzatore di temporizzazione

Generazione di dati di temporizzazione I/O tramite script

È possibile utilizzare uno script Tcl per generare informazioni sui tempi di I/O con o senza l'utilizzo dell'interfaccia utente del software Intel Quartus Prime. L'approccio basato su script genera dati sui parametri di temporizzazione I/O basati su testo per gli standard I/O supportati.

Nota: il metodo con script è disponibile solo per le piattaforme Linux*.
Seguire questi passaggi per generare informazioni sui tempi di I/O che riflettono più standard di I/O per i dispositivi Intel Agilex, Intel Stratix® 10 e Intel Arria® 10:

1. Scaricare l'archivio del progetto Intel Quartus Prime appropriato file per la tua famiglia di dispositivi di destinazione:
   • Dispositivi Intel Agilex: https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_agilex_latest.qar
   • Dispositivi Intel Stratix 10: https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_stratix10.qar
   • Dispositivi Intel Arria 10: https://www.intel.com/content/dam/www/programmable/us/en/others/literature/an/io_timing_arria10.qar
2. Per ripristinare l'archivio del progetto .qar, avviare il software Intel Quartus Prime Pro Edition e fare clic su Progetto ➤ Ripristina progetto archiviato. In alternativa, esegui la seguente riga di comando equivalente senza avviare la GUI:
   

   quartus_sh --restore file>

   IL io_timing__restored la directory ora contiene la sottocartella qdb e vari files.

3. Per eseguire lo script con Intel Quartus Prime Timing Analyser, eseguire il comando seguente:
   

   quartus_sta –t .tcl

   Attendi il completamento. L'esecuzione dello script potrebbe richiedere 8 ore o più perché ogni modifica allo standard I/O o alla posizione dei pin richiede la ricompilazione del progetto.
4. A view i valori dei parametri di temporizzazione, aprire il testo generato fileè in tempistica_files, con nomi come timing_tsuthtco___.txt.
   timing_tsuthtco_ _ _ .TXT.

Informazioni correlate

• Script della riga di comando
• ::QUARTUS::STA Pacchetto Tcl

AN 775: Generazione della cronologia delle revisioni del documento con dati di temporizzazione I/O iniziale

Versione del documento	Versione Intel Quartus Prime	Cambiamenti
2019.12.08	19.3	Titolo rivisto per riflettere il contenuto. Aggiunto il supporto per FPGA Intel Stratix 10 e Intel Agilex. Aggiunti numeri di passaggi al flusso. Aggiunti diagrammi dei parametri di temporizzazione. Schermate aggiornate per riflettere la versione più recente. Collegamenti aggiornati ai documenti correlati. Applicate le più recenti convenzioni di denominazione e stile dei prodotti.
2016.10.31	16.1	Prima uscita pubblica.

Documenti / Risorse

Intel AN 775 Generazione dei dati di temporizzazione I/O iniziali [pdf] Guida utente AN 775 Generazione dei dati di temporizzazione IO iniziali, AN 775, Generazione dei dati di temporizzazione IO iniziali, Dati di temporizzazione IO iniziali, Dati di temporizzazione

Riferimenti

• Manuale d'uso