Microsglodyn UG0881 PolarFire SoC FPGA Booting and Configuration
Gwarant
Nid yw Microsemi yn gwneud unrhyw warant, cynrychiolaeth na gwarant ynglŷn â'r wybodaeth a gynhwysir yma nac addasrwydd ei gynhyrchion a'i wasanaethau at unrhyw ddiben penodol, ac nid yw Microsemi ychwaith yn cymryd unrhyw atebolrwydd o gwbl sy'n deillio o gymhwyso neu ddefnyddio unrhyw gynnyrch neu gylched. Mae'r cynhyrchion a werthir isod ac unrhyw gynhyrchion eraill a werthwyd gan Microsemi wedi bod yn destun profion cyfyngedig ac ni ddylid eu defnyddio ar y cyd ag offer neu gymwysiadau sy'n hanfodol i genhadaeth. Credir bod unrhyw fanylebau perfformiad yn ddibynadwy ond nid ydynt wedi'u gwirio, a rhaid i'r Prynwr gynnal a chwblhau'r holl berfformiad a phrofion eraill ar y cynhyrchion, ar eu pen eu hunain ac ynghyd ag unrhyw gynhyrchion terfynol, neu eu gosod ynddynt. Rhaid i'r prynwr beidio â dibynnu ar unrhyw ddata a manylebau perfformiad neu baramedrau a ddarperir gan Microsemi. Cyfrifoldeb y Prynwr yw pennu addasrwydd unrhyw gynhyrchion yn annibynnol a phrofi a gwirio'r un peth. Darperir y wybodaeth a ddarperir gan Microsemi isod “fel y mae, ble mae” a chyda phob nam, ac mae'r holl risg sy'n gysylltiedig â gwybodaeth o'r fath yn gyfan gwbl gyda'r Prynwr. Nid yw Microsemi yn rhoi, yn benodol nac yn ymhlyg, i unrhyw barti unrhyw hawliau patent, trwyddedau, nac unrhyw hawliau eiddo deallusol eraill, boed o ran gwybodaeth o'r fath ei hun neu unrhyw beth a ddisgrifir gan wybodaeth o'r fath. Mae'r wybodaeth a ddarperir yn y ddogfen hon yn berchnogol i Microsemi, ac mae Microsemi yn cadw'r hawl i wneud unrhyw newidiadau i'r wybodaeth yn y ddogfen hon neu i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd.
Am Microsemi
Mae Microsemi, is-gwmni sy'n eiddo llwyr i Microchip Technology Inc. (Nasdaq: MCHP), yn cynnig portffolio cynhwysfawr o atebion lled-ddargludyddion a systemau ar gyfer awyrofod ac amddiffyn, cyfathrebu, canolfan ddata a marchnadoedd diwydiannol. Ymhlith y cynhyrchion mae cylchedau integredig signal cymysg analog perfformiad uchel ac wedi'u caledu gan ymbelydredd, FPGAs, SoCs ac ASICs; cynhyrchion rheoli pŵer; dyfeisiau amseru a chydamseru a datrysiadau amser manwl gywir, gan osod safon y byd ar gyfer amser; dyfeisiau prosesu llais; atebion RF; cydrannau arwahanol; datrysiadau storio a chyfathrebu menter, technolegau diogelwch a gwrth-t graddadwyamper cynnyrch; Atebion Ethernet; ICs pŵer-dros-Ethernet a midspans; yn ogystal â galluoedd a gwasanaethau dylunio personol. Dysgwch fwy yn www.microsemi.com.
Booting A Ffurfweddu
Mae PolarFire SoC FPGAs yn defnyddio cylchedwaith pŵer i fyny uwch i sicrhau pŵer dibynadwy ymlaen wrth bweru ac ailosod. Wrth bweru ac ailosod, mae dilyniant cychwyn PolarFire SoC FPGA yn dilyn ailosod Power-on (POR), Cist dyfais, Cychwyn dylunio, cyn-gychwyn Is-system Microcontroller (MSS), a cist defnyddiwr MSS. Mae'r ddogfen hon yn disgrifio MSS pre-boot a MSS User Boot. I gael gwybodaeth am POR, cychwyniad Cychwyn Dyfais a Dylunio, gweler UG0890: Canllaw Defnyddiwr Power-Up ac Ailosod PolarFire SoC FPGA.
I gael rhagor o wybodaeth am nodweddion MSS, gweler UG0880: Canllaw Defnyddiwr PolarFire SoC MSS.
Sequence Cychwyn
Mae'r dilyniant cychwyn yn dechrau pan fydd y PolarFire SoC FPGA yn cael ei bweru neu ei ailosod. Daw i ben pan fydd y prosesydd yn barod i weithredu rhaglen gais. Mae'r dilyniant cychwyn hwn yn rhedeg trwy sawl stages cyn iddo ddechrau gweithredu rhaglenni.
Perfformir set o weithrediadau yn ystod y broses Boot-up sy'n cynnwys ailosod y caledwedd â phŵer ymlaen, cychwyn ymylol, cychwyn cof, a llwytho'r cymhwysiad a ddiffinnir gan y defnyddiwr o gof anweddol i'r cof anweddol i'w weithredu.
Mae'r ffigur canlynol yn dangos gwahanol gamau yn y dilyniant Boot-up.
Ffigur 1 Sequence Cychwyn
MSS Rhag-Gist
Ar ôl cwblhau Dylunio Cychwynnol yn llwyddiannus, mae MSS Pre-boot yn dechrau ei roi ar waith. Mae'r MSS yn cael ei ryddhau o ailosodiad ar ôl cwblhau'r holl weithdrefnau cychwyn arferol. Mae rheolwr y system yn rheoli rhaglennu, cychwyn a chyfluniad y dyfeisiau. Nid yw MSS Pre-boot yn digwydd os yw'r ddyfais wedi'i rhaglennu wedi'i ffurfweddu ar gyfer modd atal rheolydd system.
Mae'r cam cychwyn MSS cyn cychwyn yn cael ei gydlynu gan firmware rheolydd system, er y gall ddefnyddio'r E51 yn y Cymhleth Craidd MSS i berfformio rhai rhannau o'r dilyniant cyn cychwyn.
Mae'r digwyddiadau canlynol yn digwydd yn ystod yr MSS pre-boot stage:
- Pweru'r Cof Anweddol (eNVM) sydd wedi'i fewnosod gan MSS
- Cychwyn yr atgyweiriad diswyddo sy'n gysylltiedig â storfa MSS Core Complex L2
- Dilysu cod cychwyn Defnyddiwr (os yw'r opsiwn cist Defnyddiwr Diogel wedi'i alluogi)
- Trosglwyddo MSS gweithredol i god Cist Defnyddiwr
Gellir cychwyn y Cymhleth Craidd MSS mewn un o bedwar dull. Mae'r tabl canlynol yn rhestru'r opsiynau cyn-cychwyn MSS, y gellir eu ffurfweddu a'u rhaglennu i'r sNVM. Diffinnir y modd cychwyn gan y paramedr defnyddiwr U_MSS_BOOTMODE[1:0]. Mae data cyfluniad cist ychwanegol yn dibynnu ar y modd ac yn cael ei ddiffinio gan baramedr y defnyddiwr U_MSS_BOOTCFG (gweler Tabl 3, tudalen 4 a Thabl 5, tudalen 6).
Tabl 1 • Moddau Boot Cymhleth Craidd MSS
| U_MSS_BOOTMODE[1:0] | Modd | Disgrifiad |
| 0 | Esgid segur | MSS Craidd Esgidiau cymhleth o ROM cychwyn os nad yw MSS wedi'i ffurfweddu |
| 1 | Cist nad yw'n ddiogel | Esgidiau Cymhleth Craidd MSS yn uniongyrchol o'r cyfeiriad a ddiffinnir gan yr U_MSS_BOOTADDR |
| 2 | Cist ddiogel defnyddiwr | Esgidiau cymhleth craidd MSS o sNVM |
| 3 | Cist ddiogel ffatri | Esgidiau Cymhleth Craidd MSS gan ddefnyddio protocol cist diogel y ffatri |
Dewisir yr opsiwn cychwyn fel rhan o lif dylunio Libero. Dim ond trwy gynhyrchu rhaglennu FPGA newydd y gellir newid y modd file.
Ffigur 2 • Llif Cyn-cychwyn MSS 
Esgid Segur
Os nad yw'r MSS wedi'i ffurfweddu (ar gyfer exampLe, dyfais wag), yna mae'r Cymhleth Craidd MSS yn gweithredu rhaglen cychwyn ROM sy'n dal yr holl broseswyr mewn dolen ddiddiwedd nes bod dadfygiwr yn cysylltu â'r targed. Mae'r cofrestrau fector cychwyn yn cynnal eu gwerth nes bod y ddyfais yn cael ei ailosod neu fod cyfluniad modd cychwyn newydd wedi'i raglennu. Ar gyfer dyfeisiau wedi'u ffurfweddu, gellir gweithredu'r modd hwn gan ddefnyddio'r
U_MSS_BOOTMODE=0 opsiwn cychwyn yn y ffurfweddydd Libero.
Nodyn: Yn y modd hwn, ni ddefnyddir U_MSS_BOOTCFG.
Mae'r ffigur canlynol yn dangos y llif cychwyn segur.
Ffigur 3 • Llif Boot Segur
Boot nad yw'n ddiogel
Yn y modd hwn, mae Cymhleth Craidd MSS yn gweithredu o gyfeiriad eNVM penodedig heb ddilysu. Mae'n darparu'r opsiwn cychwyn cyflymaf, ond nid oes unrhyw ddilysiad o'r ddelwedd cod. Gellir pennu'r cyfeiriad trwy osod U_MSS_BOOTADDR yn y Ffurfweddwr Libero. Gellir defnyddio'r modd hwn hefyd i gychwyn o unrhyw adnodd cof Ffabrig FPGA trwy FIC. Mae'r modd hwn yn cael ei weithredu gan ddefnyddio'r
U_MSS_BOOTMODE=1 opsiwn cychwyn.
Mae Cymhleth Craidd MSS yn cael ei ryddhau o'i ailosod gyda fectorau cychwyn a ddiffinnir gan U_MSS_BOOTCFG (fel y rhestrir yn y tabl canlynol).
Tabl 2 • Defnydd U_MSS_BOOTCFG mewn Modd Cist Anniogel 1
| Gwrthbwyso (beit) |
Maint (beit) |
Enw |
Disgrifiad |
| 0 | 4 | BOOTVEC0 | Fector cychwyn ar gyfer E51 |
| 4 | 4 | BOOTVEC1 | Fector cychwyn ar gyfer U540 |
| 8 | 4 | BOOTVEC2 | Fector cychwyn ar gyfer U541 |
| 16 | 4 | BOOTVEC3 | Fector cychwyn ar gyfer U542 |
| 20 | 4 | BOOTVEC4 | Fector cychwyn ar gyfer U543 |
Mae'r ffigur canlynol yn dangos y llif cychwyn nad yw'n ddiogel.
Ffigur 4 • Llif Boot nad yw'n ddiogel
Cist Diogel Defnyddiwr
Mae'r modd hwn yn caniatáu i ddefnyddwyr weithredu eu cist ddiogel arferol eu hunain a gosodir cod cychwyn diogel y defnyddiwr yn y sNVM. Mae'r sNVM yn gof anweddol 56 KB y gellir ei ddiogelu gan y Swyddogaeth Na ellir ei Glonio'n Gorfforol (PUF). Ystyrir bod y dull cychwyn hwn yn ddiogel oherwydd mae tudalennau sNVM sydd wedi'u marcio fel ROM yn ddigyfnewid. Wrth bweru i fyny, mae rheolwr y system yn copïo'r cod cychwyn diogel defnyddiwr o sNVM i Cof Data Tn Integredig (DTIM) o graidd Monitor E51. Mae E51 yn dechrau gweithredu'r cod cychwyn diogel defnyddiwr.
Os yw maint y cod cychwyn diogel defnyddiwr yn fwy na maint y DTIM yna mae angen i'r defnyddiwr rannu'r cod cychwyn yn ddwy stages. Gall y sNVM gynnwys yr s nesaftage o'r dilyniant cist defnyddiwr, a all berfformio dilysu'r cychwyn nesaf stage defnyddio'r algorithm dilysu/dadgryptio defnyddiwr.
Os defnyddir tudalennau dilys neu amgryptio yna'r un allwedd USK (hynny yw,
Rhaid defnyddio U_MSS_BOOT_SNVM_USK) ar gyfer pob tudalen wedi'i dilysu/amgryptio.
Os bydd dilysu'n methu, gellir gosod y Cymhleth Craidd MSS yn ailosod a'r BOOT_FAIL tampgellir codi baner. Gweithredir y modd hwn gan ddefnyddio'r opsiwn cychwyn U_MSS_BOOTMODE=2.
Tabl 3 • U_MSS_BOOTCFG Defnydd mewn Boot Diogel Defnyddiwr
| Gwrthbwyso (beit) | Maint (beit) | Enw | Disgrifiad |
| 0 | 1 | U_MSS_BOOT_SNVM_PAGE | Tudalen gychwyn yn SNVM |
| 1 | 3 | CADWEDIG | Ar gyfer aliniad |
| 4 | 12 | U_MSS_BOOT_SNVM_USK | Ar gyfer tudalennau wedi'u dilysu/amgryptio |
Mae'r ffigur canlynol yn dangos llif cychwyn diogel y defnyddiwr.
Ffigur 5 • Llif Cychwyn Diogel Defnyddiwr
Cist Ffatri Ddiogel
Yn y modd hwn, mae rheolwr y system yn darllen y Dystysgrif Delwedd Cist Ddiogel (SBIC) o eNVM ac yn dilysu'r SBIC. Ar ôl ei ddilysu'n llwyddiannus, mae'r Rheolwr System yn copïo cod cychwyn diogel y ffatri o'i ardal gof breifat, ddiogel ac yn ei lwytho i mewn i DTIM craidd Monitor E51. Mae'r cychwyn diogel rhagosodedig yn cynnal gwiriad llofnod ar y ddelwedd eNVM gan ddefnyddio SBIC sy'n cael ei storio yn eNVM. Os na adroddir am unrhyw wallau, caiff ailosod ei ryddhau i'r Cymhleth Craidd MSS. Os bydd gwallau yn cael eu hadrodd, mae'r Cymhleth Craidd MSS yn cael ei osod yn ailosod a'r BOOT_FAIL tamper codir baner. Yna, mae rheolwr y system yn actifadu ynamper baner sy'n datgan signal i ffabrig FPGA ar gyfer gweithredu defnyddiwr. Gweithredir y modd hwn gan ddefnyddio'r opsiwn cychwyn U_MSS_BOOTMODE=3.
Mae'r SBIC yn cynnwys cyfeiriad, maint, hash, a llofnod Algorithm Llofnod Digidol Cromlin Elliptic (ECDSA) y blob deuaidd gwarchodedig. Mae ECDSA yn cynnig amrywiad o'r Algorithm Llofnod Digidol sy'n defnyddio cryptograffeg cromlin eliptig. Mae hefyd yn cynnwys y fector ailosod ar gyfer pob Caledwedd
edau / craidd / craidd prosesydd (Hart) yn y system.
Tabl 4 • Tystysgrif Delwedd Cychwyn Ddiogel (SBIC)
| Gwrthbwyso | Maint (beit) | Gwerth | Disgrifiad |
| 0 | 4 | IMAGEADDR | Cyfeiriad UBL ar fap cof MSS |
| 4 | 4 | DELWEDDAU | Maint UBL mewn beit |
| 8 | 4 | BOOTVEC0 | Fector cychwyn yn UBL ar gyfer E51 |
| 12 | 4 | BOOTVEC1 | Fector cychwyn yn UBL ar gyfer U540 |
| 16 | 4 | BOOTVEC2 | Fector cychwyn yn UBL ar gyfer U541 |
| 20 | 4 | BOOTVEC3 | Fector cychwyn yn UBL ar gyfer U542 |
| 24 | 4 | BOOTVEC4 | Fector cychwyn yn UBL ar gyfer U543 |
| 28 | 1 | OPSIYNAU[7:0] | Opsiynau SBIC |
| 28 | 3 | CADWEDIG | |
| 32 | 8 | FERSIWN | Fersiwn SBIC/Delwedd |
| 40 | 16 | DSN | Rhwymo DSN dewisol |
| 56 | 48 | H | UBL delwedd SHA-384 hash |
| 104 | 104 | CODESIG | Llofnod ECDSA wedi'i amgodio gan DER |
| Cyfanswm | 208 | Beitiau |
DSN
Os nad yw'r maes DSN yn sero, caiff ei gymharu â rhif cyfresol y ddyfais ei hun. Os bydd y gymhariaeth yn methu, yna bydd y boot_fail tampEr bod y faner wedi'i gosod a'r dilysu wedi'i ddileu.
FERSIWN
Os yw dirymiad SBIC wedi'i alluogi gan U_MSS_REVOCATION_ENABLE, mae'r SBIC yn cael ei wrthod oni bai bod gwerth VERSION yn fwy na neu'n hafal i'r trothwy dirymu.
OPSIWN DIDDYMIAD SBIC
Os yw dirymiad SBIC wedi'i alluogi gan U_MSS_REVOCATION_ENABLE a OPTIONS[0] yw '1', mae'r holl fersiynau SBIC sy'n llai na VERSION yn cael eu dirymu ar ôl dilysu'r SBIC yn llwyr. Mae'r trothwy dirymu yn parhau ar y gwerth newydd nes iddo gynyddu eto gan SBIC yn y dyfodol gyda OPTIONS[0] = '1' a maes FERSIWN uwch. Dim ond trwy ddefnyddio'r mecanwaith hwn y gellir cynyddu'r trothwy dirymu a dim ond trwy ychydig-lif y gellir ei ailosod.
Pan fydd y trothwy dirymu yn cael ei ddiweddaru'n ddeinamig, caiff y trothwy ei storio gan ddefnyddio'r cynllun storio diangen a ddefnyddir ar gyfer codau pas fel nad yw methiant pŵer yn ystod cychwyn dyfais yn achosi i gist dyfais ddilynol fethu. Os bydd diweddariad y trothwy dirymu yn methu, gwarantir mai'r gwerth trothwy naill ai yw'r gwerth newydd neu'r un blaenorol.
Tabl 5 • U_MSS_BOOTCFG Defnydd mewn Modd Boot Loader Ffatri
| Gwrthbwyso (beit) |
Maint (beit) |
Enw |
Disgrifiad |
| 0 | 4 | U_MSS_SBIC_ADDR | Cyfeiriad SBIC yn y gofod cyfeiriad MSS |
| 4 | 4 | U_MSS_REVOCATION_ENABLE | Galluogi dirymiad SBIC os nad yw'n sero |
Mae'r ffigur canlynol yn dangos llif cychwyn diogel y ffatri.
Ffigur 6 • Llif Cychwyn Diogel o'r Ffatri
Cist Defnyddiwr MSS
Mae cist defnyddiwr MSS yn digwydd pan roddir y rheolaeth o'r Rheolwr System i MSS Core Complex. Ar ôl cychwyn MSS llwyddiannus, mae rheolwr y system yn rhyddhau'r ailosodiad i'r MSS Core Complex. Gellir cychwyn MSS mewn un o'r ffyrdd canlynol:
- Cais Metel Moel
- Cymhwysiad Linux
- AMP Cais
Cais Metel Moel
Gellir datblygu'r cymwysiadau metel noeth ar gyfer y PolarFire SoC gan ddefnyddio offeryn SoftConsole. Mae'r offeryn hwn yn darparu'r allbwn files ar ffurf .hex y gellir ei ddefnyddio yn y llif Libero i'w gynnwys yn y llif did rhaglennu file. Gellir defnyddio'r un offeryn i ddadfygio'r cymwysiadau Bare Metal gan ddefnyddio JTAG
rhyngwyneb.
Mae'r ffigur canlynol yn dangos cymhwysiad Bare Metal SoftConsole sydd â phum hart (Cores) gan gynnwys craidd Monitor E51.
Ffigur 7 • Prosiect SoftConsole 
Cymhwysiad Linux
Mae'r adran hon yn disgrifio'r dilyniant cychwyn ar gyfer Linux sy'n rhedeg ar bob craidd U54.
Mae proses gychwyn nodweddiadol yn cynnwys tair stages. Y cyntaf stagMae'r cychwynnydd (FSBL) yn cael ei weithredu o'r fflach Boot ar sglodion (eNVM). Mae'r FSBL yn llwytho'r ail stage cychwynnydd (SSBL) o ddyfais cychwyn i RAM allanol neu Cache. Gall y ddyfais cychwyn fod yn eNVM neu'n ficroreolydd cof wedi'i fewnosod (eMMC) neu'n SPI Flash allanol. Mae'r SSBL yn llwytho'r system weithredu Linux o ddyfais cychwyn i RAM allanol. Yn y drydedd stage, mae Linux yn cael ei weithredu o'r RAM allanol.
Mae'r ffigur canlynol yn dangos llif Proses Boot Linux.
Ffigur 8 • Llif Proses Cist Linux nodweddiadol
Bydd manylion am FSBL, Device tree, Linux, ac adeiladu YOCTO, sut i adeiladu a ffurfweddu Linux yn cael eu darparu wrth ryddhau'r ddogfen hon yn y dyfodol.
AMP Cais
Bydd disgrifiad manwl o Libero MSS Configurator a sut i ddadfygio cymwysiadau aml-brosesydd gan ddefnyddio SoftConsole yn cael eu darparu wrth ryddhau'r ddogfen hon yn y dyfodol.
Ffynonellau Gwahanol Booting
I'w diweddaru mewn fersiynau o'r ddogfen hon yn y dyfodol.
Ffurfweddiad Boot
I'w diweddaru mewn fersiynau o'r ddogfen hon yn y dyfodol.
Acronymau
Defnyddir yr acronymau canlynol yn y ddogfen hon.
Tabl 1 • Rhestr o Acronymau
Acronym Ehangu
- AMP Aml-brosesu anghymesur
- DTIM Cof Data wedi'i Integreiddio'n Drin (a elwir hefyd yn SRAM)
- ECDSA Algorithm Llofnod Digidol Cromlin Elliptic
- eNVM gwreiddio Cof Anweddol
- FSBL S cyntaftage Boot Loader
- Hart Edau caledwedd / craidd / craidd prosesydd
- MSS Is-system microbrosesydd
- POR Pwer ar Ailosod
- PUF Swyddogaeth na ellir ei chlonio'n gorfforol
- ROM Cof Darllen-yn-unig
- SCB Pont Rheolwr System
- sNVM Cof Anwadal Diogel
Hanes Adolygu
Mae'r hanes adolygu yn disgrifio'r newidiadau a roddwyd ar waith yn y ddogfen. Rhestrir y newidiadau yn ôl adolygiad, gan ddechrau gyda'r cyhoeddiad cyfredol.
Adolygiad 2.0
Mae'r canlynol yn grynodeb o'r newidiadau a wnaed yn yr adolygiad hwn.
- Diweddarwyd gwybodaeth am Factory Secure Boot.
- Diweddarwyd gwybodaeth am Bare Metal Application.
Adolygiad 1.0
Cyhoeddiad cyntaf y ddogfen hon.
Pencadlys Microsemi
Un Fenter, Aliso Viejo,
CA 92656 UDA
O fewn UDA: +1 800-713-4113
Y tu allan i UDA: +1 949-380-6100
Gwerthiant: +1 949-380-6136
Ffacs: +1 949-215-4996
E-bost: sales.support@microsemi.com
www.microsemi.com
©2020 Microsemi, is-gwmni sy'n eiddo llwyr i Microchip Technology Inc. Cedwir pob hawl. Mae Microsemi a logo Microsemi yn nodau masnach cofrestredig Microsemi Corporation. Mae'r holl nodau masnach a nodau gwasanaeth eraill yn eiddo i'w perchnogion priodol.
Dogfennau / Adnoddau
 |
Microsglodyn UG0881 PolarFire SoC FPGA Booting and Configuration [pdfCanllaw Defnyddiwr UG0881 PolarFire SoC FPGA Booting and Configuration, UG0881, PolarFire SoC FPGA Booting and Configuration, Booting and Configuration |
